[go: up one dir, main page]

JP5017810B2 - Display driving device and display device - Google Patents

Display driving device and display device Download PDF

Info

Publication number
JP5017810B2
JP5017810B2 JP2005207095A JP2005207095A JP5017810B2 JP 5017810 B2 JP5017810 B2 JP 5017810B2 JP 2005207095 A JP2005207095 A JP 2005207095A JP 2005207095 A JP2005207095 A JP 2005207095A JP 5017810 B2 JP5017810 B2 JP 5017810B2
Authority
JP
Japan
Prior art keywords
voltage
reference voltage
gradation
signal
highest
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005207095A
Other languages
Japanese (ja)
Other versions
JP2007025239A (en
Inventor
敏之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005207095A priority Critical patent/JP5017810B2/en
Publication of JP2007025239A publication Critical patent/JP2007025239A/en
Application granted granted Critical
Publication of JP5017810B2 publication Critical patent/JP5017810B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列された複数の表示画素を備える表示パネルの複数の信号ラインに、表示データに応じた階調電圧を出力する表示駆動装置及び該表示駆動装置と表示パネルを備える表示装置に関するものである。   The present invention outputs gradation voltages corresponding to display data to a plurality of signal lines of a display panel including a plurality of display pixels arranged in a matrix in the vicinity of intersections of a plurality of scanning lines and a plurality of signal lines. The present invention relates to a display driving device and a display device including the display driving device and a display panel.

表示パネルの代表例としてアクティブマトリクス方式の液晶表示パネルが知られている。このアクティブマトリクス方式の液晶表示パネルにおいては、スイッチング素子(例えばTFT(ThinFilm Transistor:薄膜トランジスタ))を介して信号ラインに接続される画素電極(表示画素)と、当該画素電極に対向して配置される共通電極との間に液晶が充填され、2つの電極間にて電場が形成されることにより液晶が駆動される。   As a typical example of a display panel, an active matrix liquid crystal display panel is known. In this active matrix type liquid crystal display panel, a pixel electrode (display pixel) connected to a signal line via a switching element (for example, a thin film transistor (TFT)) is disposed opposite to the pixel electrode. Liquid crystal is filled between the common electrode and an electric field is formed between the two electrodes, thereby driving the liquid crystal.

図10は、従来のアクティブマトリクス方式の液晶表示装置100の概略構成を示すブロック図である。図10において、表示パネル110は、ガラスなどの透明基板からなる画素側基板200と、画素側基板200の表示領域150に対向して設けられるガラスなどの透明基板からなる対向基板210と、表示領域150と対向基板210との間に挾持された液晶とを有して構成されている。また、画素側基板200の表示領域150の周囲には信号ドライバ120及び走査ドライバ130が設けられ、表示領域150には、列方向に、信号ドライバ120に接続された複数の信号ラインSが配設されているとともに、行方向に、各信号ラインSと直交するよう、走査ドライバ130に接続された複数の走査ライン(ゲートライン)Gが配設されている。また、走査ラインGと信号ラインSとの各交点近傍には、TFTを介して画素電極が接続されている。   FIG. 10 is a block diagram showing a schematic configuration of a conventional active matrix type liquid crystal display device 100. In FIG. 10, the display panel 110 includes a pixel-side substrate 200 made of a transparent substrate such as glass, a counter substrate 210 made of a transparent substrate such as glass provided opposite to the display region 150 of the pixel-side substrate 200, and a display region. 150 and a liquid crystal sandwiched between the counter substrate 210. A signal driver 120 and a scanning driver 130 are provided around the display area 150 of the pixel-side substrate 200, and a plurality of signal lines S connected to the signal driver 120 are arranged in the column direction in the display area 150. In addition, a plurality of scanning lines (gate lines) G connected to the scanning driver 130 are arranged in the row direction so as to be orthogonal to the signal lines S. In addition, pixel electrodes are connected near the intersections of the scanning lines G and the signal lines S via TFTs.

一方、対向基板210の画素側基板200に対向する側のほぼ全面には、1枚のシート状電極からなる共通電極140が形成されている。画素側基板200と対向基板210とは、所定間隔を保って対向配置され、その周辺部をガラスなどのスペーサが含有されたシール材によって封止されており、その隙間には液晶が挾持されている。共通電極140には画素電極との間で電場を形成するための共通電圧Vcomが画素側基板200側から供給され、共通電極140への共通電圧Vcomの供給は、図10に示すように、例えば共通電極140の4隅に設けられた給電部141〜144から行われる。このように共通電極の4隅に給電部を有する液晶表示装置の例として特許文献1,2が知られている。   On the other hand, a common electrode 140 made up of one sheet-like electrode is formed on almost the entire surface of the counter substrate 210 facing the pixel side substrate 200. The pixel-side substrate 200 and the counter substrate 210 are arranged to face each other with a predetermined interval, and the periphery thereof is sealed with a sealing material containing a spacer such as glass, and liquid crystal is held in the gap. Yes. A common voltage Vcom for forming an electric field with the pixel electrode is supplied to the common electrode 140 from the pixel side substrate 200 side. The supply of the common voltage Vcom to the common electrode 140 is, for example, as shown in FIG. This is performed from the power feeding units 141 to 144 provided at the four corners of the common electrode 140. As described above, Patent Documents 1 and 2 are known as examples of liquid crystal display devices having power feeding portions at the four corners of the common electrode.

所定周期で反転される共通電圧Vcomを給電部141〜144から共通電極140に印加した場合、給電部141〜144に近い共通電極140の周辺部(例えば、図10に示すポイントA,C;以下、「給電周辺部」という。)においては、共通電圧Vcomの波形は殆ど劣化しないが、給電部141〜144から離れた画面中央部(例えば、図10に示すポイントB;以下、「画面中央部」という。)においては、共通電極140の有する抵抗成分により共通電圧Vcomの波形が鈍り、VcomDC(直流成分)が低下する。   When the common voltage Vcom inverted at a predetermined cycle is applied from the power feeding units 141 to 144 to the common electrode 140, the peripheral part of the common electrode 140 close to the power feeding units 141 to 144 (for example, points A and C shown in FIG. , The waveform of the common voltage Vcom is hardly deteriorated, but the central portion of the screen away from the power supply portions 141 to 144 (for example, point B shown in FIG. ”), The waveform of the common voltage Vcom becomes dull due to the resistance component of the common electrode 140, and VcomDC (direct current component) decreases.

図11は、ポイントA〜Cにおける共通電圧Vcomと、その直流成分VcomDCとの波形の概形を示すグラフである。同図(a)はポイントA、同図(b)はポイントB、同図(c)はポイントCにおける共通電圧Vcomと、直流成分VcomDCとを示しており、同図(a),(c)に示すように、ポイントA及びポイントCにおける共通電圧VcomA,VcomCに波形の劣化は殆どなく、直流成分VcomDCA,VcomDCCも低下していない。一方、同図(b)に示すように、ポイントBにおいては、共通電圧VcomBの波形が鈍り、直流成分VcomDCBが低下する。 FIG. 11 is a graph showing an outline of the waveform of the common voltage Vcom at the points A to C and the DC component VcomDC thereof. FIG. 4A shows the point A, FIG. 2B shows the point B, and FIG. 4C shows the common voltage Vcom and the DC component VcomDC at the point C. FIGS. As shown in FIG. 4, the waveforms of the common voltages Vcom A and Vcom C at the points A and C are hardly deteriorated, and the direct current components VcomDC A and VcomDC C are not lowered. On the other hand, as shown in FIG. 5B, at the point B, the waveform of the common voltage Vcom B becomes dull and the DC component VcomDC B decreases.

共通電圧Vcomの劣化は、シート状の共通電極140が有する抵抗値に起因するため、供給部141〜144からの離間距離に比例して、劣化の程度が顕著になる。従って、大画面になるほど、給電周辺部と画面中央部におけるVcomDCの差が大きくなる。
特開2000−162629号公報 特開平6−194679号公報
Since the deterioration of the common voltage Vcom is caused by the resistance value of the sheet-like common electrode 140, the degree of deterioration becomes prominent in proportion to the separation distance from the supply units 141 to 144. Therefore, the larger the screen, the larger the difference between VcomDC at the power feeding peripheral part and the screen central part.
JP 2000-162629 A JP-A-6-194679

このように、供給部141〜144からの離間距離に応じて共通電圧Vcomの波形が劣化するため、給電周辺部と画面中央部とでは共通電圧Vcomの直流成分VcomDCに差が生じる。そして、表示パネル内でVcomDCに差が生じると、画面内にフリッカが発生するという問題を有していた。   As described above, since the waveform of the common voltage Vcom deteriorates in accordance with the separation distance from the supply units 141 to 144, a difference occurs in the DC component VcomDC of the common voltage Vcom between the power feeding peripheral portion and the screen center portion. When there is a difference in VcomDC in the display panel, there is a problem that flicker occurs in the screen.

すなわち、液晶表示装置では、一般に、反転駆動が行われる。反転駆動とは、画素電極−共通電極間の電場(極性)を所定周期で反転させる駆動方法である。上述の通り、液晶は電極間の電場に応じて配列(正確には向き)を決定するものであるが、一方向にのみ電場を与えると、液晶を挟持する2つのガラス基板に焼き付けが生じたり、液晶の劣化や破損を引き起こす原因となるため、周期的に電場を反転させて、これらの問題を防止している。   That is, in the liquid crystal display device, inversion driving is generally performed. The inversion driving is a driving method in which the electric field (polarity) between the pixel electrode and the common electrode is inverted at a predetermined period. As described above, the liquid crystal determines the alignment (or more precisely, the direction) according to the electric field between the electrodes. However, if an electric field is applied only in one direction, the two glass substrates that sandwich the liquid crystal may be baked. Since this causes deterioration and breakage of the liquid crystal, the electric field is periodically reversed to prevent these problems.

この場合、液晶に印加される電圧は、信号ラインから画素電極に印加される信号電圧Vsigと共通電極140に印加される共通電圧Vcomとの電位差に基づいた値になるため、共通電圧Vcomの直流成分VcomDCの値が一定であれば、信号ドライバから供給される信号電圧Vsigのセンターレベル(以下、「信号電圧Vsig/c」という。)と共通電圧Vcomの直流成分VcomDCとを、液晶に印加される正電圧成分と負電圧成分とがほぼ等しくなるような値に調整することで、画面にフリッカが生じないようにすることができる。しかし、表示パネル内でVcomDCに差が生じていると、信号電圧Vsig/cは各信号ラインで一定であるため、画面の一部の領域でフリッカが生じないようにすることはできるものの、画面全体でフリッカが生じないようにすることはできなかった。   In this case, the voltage applied to the liquid crystal is a value based on the potential difference between the signal voltage Vsig applied from the signal line to the pixel electrode and the common voltage Vcom applied to the common electrode 140, and thus the direct current of the common voltage Vcom If the value of the component VcomDC is constant, the center level of the signal voltage Vsig supplied from the signal driver (hereinafter referred to as “signal voltage Vsig / c”) and the DC component VcomDC of the common voltage Vcom are applied to the liquid crystal. By adjusting the values so that the positive voltage component and the negative voltage component are substantially equal, flicker can be prevented from occurring on the screen. However, if there is a difference in VcomDC in the display panel, the signal voltage Vsig / c is constant in each signal line, so that flicker can be prevented from occurring in a part of the screen. It was not possible to prevent flicker from occurring as a whole.

つまり、図12(a)に示すように、一定の信号電圧Vsig/cに対して、VcomDCは表示パネル内の位置に応じてその値が変化しているため、各ポイントA〜Cにおける信号電圧Vsig/cとVcomDCとの差Δa〜Δcが表示パネル内の位置によって異なる。従って、表示パネル上のある一箇所に合わせて信号電圧Vsig/cとVcomDCとの値を最適な値に調整しても、他の箇所では信号電圧Vsig/cとVcomDCとの値が最適な値からズレてしまう。例えば、図12(b)に模式的に示すように、画面中央部のポイントBにおける信号電圧Vsig/cを最適な値に調整した場合、ポイントBにおけるフリッカを解消することはできるが、給電周辺部のポイントA,Cでフリッカが生じてしまう。一方、図12(c)に模式的に示すように、給電周辺部のポイントAにおける信号電圧Vsig/cを最適な値に調整した場合、ポイントA,Cにおけるフリッカを解消することはできるが、画面中央部のポイントBでフリッカが生じてしまう。   That is, as shown in FIG. 12A, the value of VcomDC changes according to the position in the display panel with respect to a constant signal voltage Vsig / c. Differences Δa to Δc between Vsig / c and VcomDC vary depending on the position in the display panel. Therefore, even if the values of the signal voltages Vsig / c and VcomDC are adjusted to optimum values according to a certain place on the display panel, the values of the signal voltages Vsig / c and VcomDC are optimum values at other places. It will shift from. For example, as schematically shown in FIG. 12B, when the signal voltage Vsig / c at the point B in the center of the screen is adjusted to an optimum value, flicker at the point B can be eliminated, Flickers occur at points A and C of the section. On the other hand, as schematically shown in FIG. 12C, when the signal voltage Vsig / c at the point A in the periphery of the power feeding is adjusted to an optimum value, flicker at the points A and C can be eliminated. Flicker occurs at point B in the center of the screen.

本発明の課題は、共通電圧の直流成分と階調電圧のセンターレベルとの差の変化に起因して表示パネル上に発生するフリッカを画面全体に亘って抑制し、表示品位を向上させることである。   An object of the present invention is to improve the display quality by suppressing the flicker generated on the display panel due to the change in the difference between the DC component of the common voltage and the center level of the gradation voltage over the entire screen. is there.

上記課題を解決するために、請求項に記載の発明は、複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列された複数の画素電極と複数の画素電極に対向する共通電極と画素電極と該共通電極間に狭持された液晶よりなる複数の表示画素と、を備える表示パネルと、前記複数の信号ラインの各々に表示データに応じた信号電圧を印加する複数の信号側駆動手段と、前記複数の走査ラインに走査駆動信号を順次出力して前記表示画素を順次選択状態に設定する走査側駆動手段と、所定周期で反転する共通電圧を生成して、該共通電圧を前記共通電極の少なくとも1箇所に設けられた給電部から前記共通電極に印加する共通電圧生成手段と、を備える表示装置において、前記複数の信号側駆動手段の各々は所定数の前記信号ライン毎に設けられ、該各信号側駆動手段は、少なくとも、所定の最高階調基準電圧又は該最高階調基準電圧を補正した電圧の何れか切り換えて最高基準電圧として出力する最高階調基準電圧補正手段と、所定の最低階調基準電圧又は該最低階調基準電圧を補正した電圧の何れかを切り換えて最低基準電圧として出力する最低階調基準電圧補正手段と、前記最高基準電圧及び前記最低基準電圧に基づき、前記表示データの階調数に応じた複数の階調電圧を生成して出力する手段と、を有する階調電圧生成手段と、前記複数の階調電圧から前記表示データの階調値に応じた前記階調電圧を選択し、前記信号電圧として前記各信号ラインに出力する階調電圧選択手段と、を備え、前記各信号側駆動手段における前記階調電圧生成手段は、前記最高階調基準電圧補正手段及び前記最低階調基準電圧補正手段から出力される前記最高基準電圧及び前記最低基準電圧の電圧値に応じて、前記複数の階調電圧のセンターレベルを個別に設定し、前記最高階調基準電圧補正手段及び前記最低階調基準電圧補正手段は、前記最高基準電圧および前記最低基準電圧の電圧値を、前記共通電極内で前記給電部からの距離に応じて異なる前記共通電圧の信号波形の平均電圧の電圧値と前記複数の階調電圧のセンターレベルとの電位差を一定値に近づけるように予め設定された値に設定することを特徴とする。 In order to solve the above problems, the invention of claim 1 includes a plurality of pixel electrodes arranged in a matrix at intersections near the plurality of scan lines and a plurality of signal lines, facing the plurality of pixel electrodes a common electrode, a plurality of display pixels composed of a liquid crystal sandwiched between the pixel electrode and the common electrode, and a display panel comprising a, a signal voltage corresponding to the display data to each of said plurality of signal lines A plurality of signal side driving means to be applied; a scanning side driving means for sequentially outputting scanning driving signals to the plurality of scanning lines to sequentially set the display pixels to a selected state; and generating a common voltage that is inverted at a predetermined cycle. Te, in a display device and a common voltage generating means for applying to the common electrode to the common voltage from the power supply portion provided in at least one place of the common electrode, each of the plurality of signal-side drive means a predetermined Provided for in each of the signal lines, each of said signal-side drive means, at least, up to the switching either voltage obtained by correcting the predetermined maximum gradation reference voltage or outermost high gradation reference voltage, and outputs as the highest reference voltage by switching the gradation reference voltage correction means, one of the corrected voltage a predetermined minimum gradation reference voltage or outermost low gray scale reference voltages, and the lowest gradation reference voltage correction means for outputting a minimum reference voltage, the highest Means for generating and outputting a plurality of gradation voltages corresponding to the number of gradations of the display data based on a reference voltage and the minimum reference voltage; A gradation voltage selection unit that selects the gradation voltage according to the gradation value of the display data and outputs the gradation voltage to each signal line as the signal voltage; and the gradation voltage in each signal side driving unit Generation Stage, depending on the voltage value of the maximum reference voltage and the lowest reference voltage output from the maximum gray level reference voltage correction means and said minimum gradation reference voltage correction means, the center level of said plurality of gradation voltages The highest gradation reference voltage correction means and the lowest gradation reference voltage correction means are set individually, and the voltage values of the highest reference voltage and the lowest reference voltage are set to a distance from the power supply unit in the common electrode. Accordingly, the potential difference between the average voltage value of the signal waveforms of the different common voltages and the center level of the plurality of gradation voltages is set to a preset value so as to approach a constant value .

請求項に記載の発明は、請求項に記載の表示装置において、前記最高階調基準電圧補正手段は、前記最高階調基準電圧より低い電圧を前記最高基準電圧として出力する手段を有し、前記最低階調基準電圧補正手段は、前記最低階調基準電圧より高い電圧を前記最低基準電圧として出力する手段を有することを特徴とする。 According to a second aspect of the invention, in the display device according to claim 1, wherein the maximum gradation reference voltage correction means includes means for outputting a voltage lower than the maximum gray-level reference voltage as the highest reference voltage The lowest gradation reference voltage correcting means has means for outputting a voltage higher than the lowest gradation reference voltage as the lowest reference voltage.

請求項に記載の発明は、複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列された複数の画素電極と複数の画素電極に対向する共通電極と該画素電極と該共通電極間に狭持された液晶よりなる複数の表示画素と、を備える表示パネルと、前記複数の信号ラインの各々に表示データに応じた信号電圧を印加する信号側駆動手段と、前記複数の走査ラインに走査駆動信号を順次出力して前記表示画素を順次選択状態に設定する走査側駆動手段と、所定周期で反転する共通電圧を生成して、該共通電圧を前記共通電極の少なくとも1箇所に設けられた給電部から前記共通電極に印加する共通電圧生成手段と、を備える表示装置において、前記信号側駆動手段は、少なくとも、所定の最高階調基準電圧又は該最高階調基準電圧を補正した電圧の何れか切り換えて最高基準電圧として出力する最高階調基準電圧補正手段と、所定の最低階調基準電圧又は該最低階調基準電圧補正した電圧の何れかを切り換えて最低基準電圧として出力する最低階調基準電圧補正手段と、前記最高基準電圧及び前記最低基準電圧に基づき、前記表示データの階調数に応じた複数の階調電圧を生成して出力する手段と、を有する階調電圧生成手段と、前記複数の階調電圧から前記表示データの階調値に応じた前記階調電圧を選択し、前記信号電圧として前記各信号ラインに出力する階調電圧選択手段と、を前記複数の信号ラインにおける所定数の信号ライン毎に複数備え、前記各階調電圧生成回路は、前記最高階調基準電圧補正手段及び前記最低階調基準電圧補正手段から出力される前記最高基準電圧および前記最低基準電圧の電圧値に応じて、前記各階調電圧生成手段により生成される前記複数の階調電圧のセンターレベルを、前記所定数の信号ライン毎に個別に設定し、前記最高階調基準電圧補正手段及び前記最低階調基準電圧補正手段は、前記最高基準電圧および前記最低基準電圧の電圧値を、前記共通電極内で前記給電部からの距離に応じて異なる前記共通電圧の信号波形の平均電圧の電圧値と前記複数の階調電圧のセンターレベルとの電位差を一定値に近づけるように予め設定された値に設定することを特徴とする。 The invention according to claim 3, a common electrode facing the plurality of pixel electrodes arranged in a matrix at intersections near the plurality of scan lines and a plurality of signal lines, to the plurality of pixel electrodes, pixel electrodes a signal-side drive means for applying a plurality of display pixels composed of a liquid crystal sandwiched between the common electrodes, a display panel comprising a, a signal voltage corresponding to the display data to each of said plurality of signal lines and the Scanning-side driving means for sequentially outputting scanning driving signals to a plurality of scanning lines to sequentially set the display pixels in a selected state; and generating a common voltage that is inverted at a predetermined cycle, and the common voltage is at least supplied to the common electrode in the display device comprising: a common voltage generation means for applying to the common electrode from the feeding section provided in one place, the said signal-side drive means, at least, a predetermined maximum gradation reference voltage or outermost high tone By switching either voltage obtained by correcting the reference voltage, by switching the maximum gradation reference voltage correction means for outputting as the highest reference voltage, one of the predetermined minimum gradation reference voltage or outermost low gradation reference voltages corrected voltage a minimum gradation reference voltage correction means for outputting a minimum reference voltage, the maximum reference voltage and based on said minimum reference voltage, means for generating and outputting a plurality of gradation voltages corresponding to the gradation number of the display data And a gradation voltage generating means that selects the gradation voltage corresponding to the gradation value of the display data from the plurality of gradation voltages and outputs the gradation voltage to each signal line as the signal voltage a plurality selection means, to a predetermined number of signal lines in said plurality of signal lines, the gradation voltage generating circuit, the output from the highest gray level reference voltage correction means and said minimum gradation reference voltage correction means In accordance with the voltage value of the maximum reference voltage and the lowest reference voltage, the center level of said plurality of gradation voltages generated by the gradation voltage generating means, is set individually for each of the predetermined number of signal lines The highest gradation reference voltage correction means and the lowest gradation reference voltage correction means differ in the voltage values of the highest reference voltage and the lowest reference voltage according to the distance from the power supply unit in the common electrode. It characterized that you set the voltage value to a preset value so as to approach the potential difference at a constant value of the center level of said plurality of gray scale voltages of the average voltage of the signal waveform of the common voltage.

請求項に記載の発明は、請求項に記載の表示装置において、前記最高階調基準電圧補正手段は、前記最高階調基準電圧より低い電圧を前記最高基準電圧として出力する手段を有し、前記最低階調基準電圧補正手段は、前記最低階調基準電圧より高い電圧を前記最低基準電圧として出力する手段を有することを特徴とする。 According to a fourth aspect of the present invention, in the display device according to the third aspect , the highest gradation reference voltage correction means includes means for outputting a voltage lower than the highest gradation reference voltage as the highest reference voltage. The lowest gradation reference voltage correcting means has means for outputting a voltage higher than the lowest gradation reference voltage as the lowest reference voltage.

本発明によれば、表示データの階調数に応じた複数の階調電圧が、最高階調基準電圧又はこれを補正した電圧による最高基準電圧と、最低階調基準電圧又はこれを補正した電圧による最低基準電圧とに基づいて生成され、この最高階調基準電圧の補正及び最低階調基準電圧の補正によって、階調電圧のセンターレベルを変化させることができる。従って、例えば、表示パネルの複数の信号ラインを複数の信号側駆動手段で駆動する場合、各信号側駆動手段における階調電圧のセンターレベルを個別に設定することで、表示パネルの共通電極に印加される共通電圧の、共通電極内で給電部からの距離に応じて異なる平均電圧と階調電圧のセンターレベルとの差を、表示パネルでの表示位置によらず、概ね均一にすることができるようになる。これにより、表示パネルの画面内全体でフリッカの発生を抑制して表示品位を向上させることができる。 According to the present invention, the plurality of gradation voltages corresponding to the number of gradations of the display data are the highest reference voltage based on the highest gradation reference voltage or a corrected voltage, and the lowest gradation reference voltage or a corrected voltage. The center level of the gradation voltage can be changed by the correction of the highest gradation reference voltage and the correction of the lowest gradation reference voltage. Therefore, for example, when a plurality of signal lines of a display panel are driven by a plurality of signal side drive means, the center level of the gradation voltage in each signal side drive means is individually set to apply to the common electrode of the display panel. The difference between the average voltage and the center level of the grayscale voltage that differ depending on the distance from the power supply unit within the common electrode can be made substantially uniform regardless of the display position on the display panel. It becomes like this. Thereby, it is possible to improve the display quality by suppressing the occurrence of flicker in the entire screen of the display panel.

以下、本発明を液晶表示装置に適用した場合の実施形態について、図面を参照して詳しく説明する。
[第1の実施形態]
図1は、本発明における液晶表示装置の構成を示すブロック図である。液晶表示装置1は、液晶表示パネル10と、信号ドライバ20a〜20cと、走査ドライバ30と、RGBデコーダ40と、VCOM生成回路50と、LCDコントローラ60と、電圧生成回路70とを備えて構成される。
Hereinafter, embodiments in which the present invention is applied to a liquid crystal display device will be described in detail with reference to the drawings.
[First Embodiment]
FIG. 1 is a block diagram showing a configuration of a liquid crystal display device according to the present invention. The liquid crystal display device 1 includes a liquid crystal display panel 10, signal drivers 20a to 20c, a scanning driver 30, an RGB decoder 40, a VCOM generation circuit 50, an LCD controller 60, and a voltage generation circuit 70. The

液晶表示パネル10には、信号ドライバ20a〜20cに接続された複数の信号ラインS、及び走査ドライバ30に接続された複数の走査ラインGがそれぞれ直交するように配設され、走査ラインGと信号ラインSとの各交点近傍に表示画素が二次元配列されている。   In the liquid crystal display panel 10, a plurality of signal lines S connected to the signal drivers 20a to 20c and a plurality of scanning lines G connected to the scanning driver 30 are arranged so as to be orthogonal to each other. Display pixels are two-dimensionally arranged in the vicinity of each intersection with the line S.

図2に、表示画素の等価回路を示す。同図において、表示画素は、アクティブ素子であるTFT91と、TFT91を介して走査ラインG及び信号ラインSに接続された画素電極92と、画素電極92と対向する位置に配置された対向電極(共通電極)93と、画素電極92と対向電極93との間に液晶が充填されて成る画素容量(液晶容量)94と、画素容量94と並列に設けられ、画素容量94に印加された信号電圧を保持する補助容量95とから構成されている。   FIG. 2 shows an equivalent circuit of the display pixel. In the figure, the display pixel includes a TFT 91 which is an active element, a pixel electrode 92 connected to the scanning line G and the signal line S via the TFT 91, and a counter electrode (common common to the pixel electrode 92). Electrode) 93, a pixel capacitor (liquid crystal capacitor) 94 in which liquid crystal is filled between the pixel electrode 92 and the counter electrode 93, and a signal voltage applied to the pixel capacitor 94 is provided in parallel with the pixel capacitor 94. And an auxiliary capacity 95 to be held.

走査ドライバ30によって各走査ラインGに走査信号(ゲートパルス)が順次印加されて選択状態(高電位状態)となると、対応する各表示画素のTFT91がオン動作する。そして、信号ドライバ20a〜20cから各信号ラインSに印加された信号電圧がTFT91を介して各画素電極92に印加されることにより、信号電圧と対向電極93に印加される共通電圧Vcomとの電圧差が各表示画素の画素容量94に印加、充電されて、該電圧差に応じて各表示画素における液晶分子の配向状態が制御される。これにより、所望の画像が液晶表示パネル10に表示される。   When a scanning signal (gate pulse) is sequentially applied to each scanning line G by the scanning driver 30 to be in a selected state (high potential state), the TFT 91 of each corresponding display pixel is turned on. Then, the signal voltage applied to each signal line S from the signal drivers 20 a to 20 c is applied to each pixel electrode 92 via the TFT 91, whereby the voltage between the signal voltage and the common voltage Vcom applied to the counter electrode 93. The difference is applied to and charged in the pixel capacitor 94 of each display pixel, and the alignment state of the liquid crystal molecules in each display pixel is controlled according to the voltage difference. As a result, a desired image is displayed on the liquid crystal display panel 10.

信号ドライバ20a〜20cは、例えば3個のドライバLSIが縦続接続されて構成される。各信号ドライバ20a〜20cには複数の信号ラインSが接続されており、LCDコントローラ60から入力される水平制御信号やタイミング信号M、アンプ動作制御信号CAV等の各種制御信号、電圧生成回路70から供給される階調基準電圧VH,VL等に基づいて、RGBデコーダ40から入力される表示データに基づく信号電圧を各信号ラインSに印加する。具体的には、表示データはデジタル信号で供給され、後述する階調電圧生成回路26により階調基準電圧VH,VLを基に生成された階調電圧のうちから表示データの階調値に応じた階調電圧を選択し、選択した階調電圧を信号電圧として各信号ラインSに印加する。   The signal drivers 20a to 20c are configured by, for example, three driver LSIs connected in cascade. A plurality of signal lines S are connected to each of the signal drivers 20a to 20c. Various control signals such as a horizontal control signal, a timing signal M, and an amplifier operation control signal CAV input from the LCD controller 60, and a voltage generation circuit 70 are provided. A signal voltage based on display data input from the RGB decoder 40 is applied to each signal line S based on the supplied gradation reference voltages VH, VL and the like. Specifically, the display data is supplied as a digital signal, and corresponds to the gradation value of the display data from the gradation voltages generated based on the gradation reference voltages VH and VL by the gradation voltage generation circuit 26 described later. The selected gradation voltage is selected, and the selected gradation voltage is applied to each signal line S as a signal voltage.

走査ドライバ30には複数の走査ラインGが接続されており、LCDコントローラ60から入力される垂直制御信号に基づいて、各走査ラインGに走査信号を順次印加して選択状態とする。   A plurality of scanning lines G are connected to the scanning driver 30, and a scanning signal is sequentially applied to each scanning line G based on a vertical control signal input from the LCD controller 60 to make a selection state.

RGBデコーダ40は、液晶表示装置1の外部から入力される映像信号から、水平同期信号H、垂直同期信号V及びコンポジット同期信号CSYを抽出してLCDコントローラ60に出力するとともに、映像信号に含まれるRGBの各色の表示データを抽出し、信号ドライバ20a〜20cに出力する。   The RGB decoder 40 extracts a horizontal synchronization signal H, a vertical synchronization signal V, and a composite synchronization signal CSY from a video signal input from the outside of the liquid crystal display device 1 and outputs them to the LCD controller 60 and is included in the video signal. The display data of each color of RGB is extracted and output to the signal drivers 20a to 20c.

VCOM生成回路50は、液晶表示パネル10における各表示画素の補助容量95に共通接続された共通ラインC及び対向電極93に印加される共通電圧Vcomを生成し、LCDコントローラ60から入力されるタイミング信号Mに応じて共通電圧Vcomの極性を所定周期で反転させて出力する。   The VCOM generation circuit 50 generates a common voltage Vcom applied to the common line C and the counter electrode 93 commonly connected to the auxiliary capacitance 95 of each display pixel in the liquid crystal display panel 10, and a timing signal input from the LCD controller 60. According to M, the polarity of the common voltage Vcom is inverted at a predetermined period and output.

LCDコントローラ60は、RGBデコーダ40から入力される水平同期信号H、垂直同期信号V及びコンポジット同期信号CSYに基づいてタイミング信号Mを生成し、信号ドライバ20a〜20c及びVCOM生成回路50に出力する。また、クロック信号SCK、コンポジット同期信号CSY、シフトスタート信号STH及びラッチ動作制御信号STBを含む水平制御信号やアンプ動作制御信号CAVを生成して信号ドライバ20a〜20cに出力し、垂直制御信号を生成して走査ドライバ30に出力する。また、LCDコントローラ60は、信号ドライバ20a〜20c毎に切替制御信号STを生成して、信号ドライバ20a〜20cそれぞれに出力する。そして、所定のタイミングで液晶表示パネル10の表示画素を順次選択状態とし、選択状態とした表示画素に信号電圧を印加して、表示データに基づく所定の画像を表示させる。   The LCD controller 60 generates a timing signal M based on the horizontal synchronization signal H, the vertical synchronization signal V, and the composite synchronization signal CSY input from the RGB decoder 40, and outputs them to the signal drivers 20a to 20c and the VCOM generation circuit 50. Also, a horizontal control signal and an amplifier operation control signal CAV including a clock signal SCK, a composite synchronization signal CSY, a shift start signal STH, and a latch operation control signal STB are generated and output to the signal drivers 20a to 20c to generate a vertical control signal. And output to the scanning driver 30. In addition, the LCD controller 60 generates a switching control signal ST for each of the signal drivers 20a to 20c and outputs the switching control signal ST to each of the signal drivers 20a to 20c. Then, the display pixels of the liquid crystal display panel 10 are sequentially selected at a predetermined timing, and a signal voltage is applied to the display pixels in the selected state to display a predetermined image based on the display data.

電圧生成回路70は、液晶表示装置1の各部で必要な各種電圧を生成する。例えば、信号ドライバ20a〜20cにおいて階調電圧を生成するのに必要な最高階調基準電圧VH,最低階調基準電圧VL(本明細書中、適宜、統括的に「階調基準電圧VH,VL」という。)を生成し、信号ドライバ20a〜20cに供給する。   The voltage generation circuit 70 generates various voltages necessary for each part of the liquid crystal display device 1. For example, the highest gray scale reference voltage VH and the lowest gray scale reference voltage VL necessary for generating the gray scale voltages in the signal drivers 20a to 20c (the "gray scale reference voltages VH, VL are appropriately and collectively used in this specification"). Is generated and supplied to the signal drivers 20a to 20c.

図3は、本発明に係わる信号ドライバの第1の実施形態における概略構成を示すブロック図である。尚、信号ドライバ20a〜20cの構成は、何れも同一構成によって成るため、以下では、信号ドライバ20aを一例として説明する。   FIG. 3 is a block diagram showing a schematic configuration of the signal driver according to the first embodiment of the present invention. Note that the signal drivers 20a to 20c all have the same configuration, and therefore the signal driver 20a will be described below as an example.

図3において、信号ドライバ20aは、シフトレジスタ21と、データレジスタ22と、ラッチ回路23と、選択回路24と、出力バッファ25と、階調電圧生成回路26とを備えて構成される。   In FIG. 3, the signal driver 20 a includes a shift register 21, a data register 22, a latch circuit 23, a selection circuit 24, an output buffer 25, and a gradation voltage generation circuit 26.

シフトレジスタ21は、入力されるシフトレジスタ信号STRを、クロック信号CLKによって順次シフトさせて出力する。データレジスタ22は、シフトレジスタ21から入力される信号のタイミングで入力される表示データを取り込み、出力する。   The shift register 21 sequentially shifts the input shift register signal STR according to the clock signal CLK and outputs it. The data register 22 captures and outputs display data input at the timing of the signal input from the shift register 21.

ラッチ回路23は、データレジスタ22から出力される表示データを、入力されるラッチ動作制御信号STBに応じて取り込み、保持するとともに、表示データD1,D2,・・・,Dnとして出力する。ここで、「n」は信号ラインSの本数である。   The latch circuit 23 captures and holds the display data output from the data register 22 in accordance with the input latch operation control signal STB, and outputs it as display data D1, D2,..., Dn. Here, “n” is the number of signal lines S.

選択回路24は、階調電圧生成回路26から入力される階調電圧のうちから、ラッチ回路23から入力される表示データD1,D2,・・・,Dnそれぞれに対応する階調電圧を選択し、信号電圧として出力する。出力バッファ25は、選択回路24から出力された各信号電圧をソース出力Vsig1,Vsig2,・・・,Vsignとして信号ラインSそれぞれに出力する。   The selection circuit 24 selects a gradation voltage corresponding to each of the display data D1, D2,..., Dn input from the latch circuit 23 from the gradation voltages input from the gradation voltage generation circuit 26. And output as a signal voltage. The output buffer 25 outputs the signal voltages output from the selection circuit 24 to the signal lines S as source outputs Vsig1, Vsig2,..., Vsign.

階調電圧生成回路26は、電圧生成回路70から供給される階調基準電圧VH,VLに基づいて、表示データの階調数に応じた階調電圧を生成して出力する。   The gradation voltage generation circuit 26 generates and outputs a gradation voltage corresponding to the number of gradations of display data based on the gradation reference voltages VH and VL supplied from the voltage generation circuit 70.

図4は、本実施形態における階調電圧生成回路26の回路構成を示す図である。この階調電圧生成回路26は、階調基準電圧補正回路261A,261Bと、総合抵抗Rtと、電圧レベル作成回路262とから構成される。階調基準電圧補正回路261Aは、電圧生成回路70から高電位の最高階調基準電圧VHが供給され、この最高階調基準電圧VH又は最高階調基準電圧VHを補正した電圧の何れかの電圧(最高基準電圧とする)を電圧レベル作成回路262に供給する。また、階調基準電圧補正回路261Bは、電圧生成回路70から低電位の最低階調基準電圧VLが供給され、この最低階調基準電圧VL又は最低階調基準電圧VLを補正した電圧の何れかの電圧(最低基準電圧とする)を電圧レベル作成回路262に供給する。電圧レベル作成回路262は、階調基準電圧補正回路261A、261Bから供給される最高基準電圧及び最低基準電圧の間を表示データの階調数(例えば、図4では11)に応じて分圧し、階調電圧V0,V1,・・・,V10を生成して出力するものである。   FIG. 4 is a diagram showing a circuit configuration of the gradation voltage generation circuit 26 in the present embodiment. The gradation voltage generation circuit 26 includes gradation reference voltage correction circuits 261A and 261B, an overall resistor Rt, and a voltage level generation circuit 262. The gradation reference voltage correction circuit 261A is supplied with the highest potential maximum gradation reference voltage VH from the voltage generation circuit 70, and is either the highest gradation reference voltage VH or a voltage obtained by correcting the highest gradation reference voltage VH. (The highest reference voltage) is supplied to the voltage level generation circuit 262. Further, the gradation reference voltage correction circuit 261B is supplied with the lowest gradation reference voltage VL having a low potential from the voltage generation circuit 70, and either the lowest gradation reference voltage VL or a voltage obtained by correcting the lowest gradation reference voltage VL. (The minimum reference voltage) is supplied to the voltage level generation circuit 262. The voltage level generation circuit 262 divides between the highest reference voltage and the lowest reference voltage supplied from the gradation reference voltage correction circuits 261A and 261B according to the number of gradations of display data (for example, 11 in FIG. 4), The gradation voltages V0, V1,..., V10 are generated and output.

階調基準電圧補正回路261Aには、1つの補正抵抗Rs1と、切替回路を構成する2つのスイッチ263A,264Aとが設けられている。補正抵抗Rs1の一端は、最高階調基準電圧VHが供給される端子VH1に接続され、他端は、総合抵抗Rtの一端に接続されている。また、スイッチ263Aの一端が端子VH1に、スイッチ264Aの一端が補正抵抗Rs1の他端に接続され、スイッチ263Aの他端及びスイッチ264Aの他端が階調電圧V0の出力端子に接続されている。このスイッチ263A,264Aの開閉状態に応じて、補正抵抗Rs1を介在して、又は補正抵抗Rs1を介在せずに、端子VH1と電圧レベル作成回路262とが接続される。   The gradation reference voltage correction circuit 261A is provided with one correction resistor Rs1 and two switches 263A and 264A constituting a switching circuit. One end of the correction resistor Rs1 is connected to the terminal VH1 to which the highest gradation reference voltage VH is supplied, and the other end is connected to one end of the total resistor Rt. One end of the switch 263A is connected to the terminal VH1, one end of the switch 264A is connected to the other end of the correction resistor Rs1, and the other end of the switch 263A and the other end of the switch 264A are connected to the output terminal of the gradation voltage V0. . Depending on the open / closed state of the switches 263A and 264A, the terminal VH1 and the voltage level generating circuit 262 are connected with the correction resistor Rs1 interposed or without the correction resistor Rs1 interposed.

例えば、図4において、スイッチ263Aが閉じられ、スイッチ264Aが開放された場合、端子VH1は、補正抵抗Rs1を介在せず、電圧レベル作成回路262に直接接続される。一方、スイッチ263Aが開放され、スイッチ264Aが閉じられた場合、端子VH1は、補正抵抗Rs1を介して電圧レベル作成回路262に接続される。   For example, in FIG. 4, when the switch 263A is closed and the switch 264A is opened, the terminal VH1 is directly connected to the voltage level generation circuit 262 without the correction resistor Rs1. On the other hand, when the switch 263A is opened and the switch 264A is closed, the terminal VH1 is connected to the voltage level generation circuit 262 via the correction resistor Rs1.

同様に、階調基準電圧補正回路261Bには、1つの補正抵抗Rs2と、切替回路を構成する2つのスイッチ263B,264Bとが設けられている。補正抵抗Rs2の一端は、最低階調基準電圧VLが供給される端子VL1に接続され、他端は、総合抵抗Rtの一端に接続されている。また、スイッチ263Bの一端が補正抵抗Rs2の他端に、スイッチ264Bの一端が端子VL1に接続され、スイッチ263Bの他端及びスイッチ264Bの他端が階調電圧V10の出力端子に接続されている。このスイッチ263B,264Bの開閉状態に応じて、補正抵抗Rs2を介在して、又は補正抵抗Rs2を介在せずに、端子VL1と電圧レベル作成回路262とが接続される。   Similarly, the gradation reference voltage correction circuit 261B is provided with one correction resistor Rs2 and two switches 263B and 264B that constitute a switching circuit. One end of the correction resistor Rs2 is connected to the terminal VL1 to which the lowest gradation reference voltage VL is supplied, and the other end is connected to one end of the total resistor Rt. One end of the switch 263B is connected to the other end of the correction resistor Rs2, one end of the switch 264B is connected to the terminal VL1, and the other end of the switch 263B and the other end of the switch 264B are connected to the output terminal of the gradation voltage V10. . Depending on the open / closed state of the switches 263B and 264B, the terminal VL1 and the voltage level generation circuit 262 are connected with the correction resistor Rs2 interposed or without the correction resistor Rs2.

例えば、図4において、スイッチ263Bが閉じられ、スイッチ264Bが開放された場合、端子VL1は、補正抵抗Rs2を介して電圧レベル作成回路262に接続される。また、スイッチ263Bが開放され、スイッチ264Bが閉じられた場合、端子VL1は、補正抵抗Rs2を介在せず、電圧レベル作成回路262に直接接続される。   For example, in FIG. 4, when the switch 263B is closed and the switch 264B is opened, the terminal VL1 is connected to the voltage level generation circuit 262 via the correction resistor Rs2. When the switch 263B is opened and the switch 264B is closed, the terminal VL1 is directly connected to the voltage level generation circuit 262 without the correction resistor Rs2.

このような構成において、スイッチ263A及び263Bが閉じられ、スイッチ264A及び264Bが開放された場合には、電圧レベル作成回路262に供給される最高基準電圧は最高階調基準電圧VHのままで変化しないが、最低基準電圧は、最低階調基準電圧VLから補正抵抗Rs2によって電位が上がる方向に変更された電圧値になる。一方、スイッチ264A及び264Bが閉じられ、スイッチ263A及び263Bが開放された場合、電圧レベル作成回路262に供給される最低基準電圧は最低階調基準電圧VLのままで変化しないが、最高基準電圧は、最高階調基準電圧VHから補正抵抗Rs1によって電位が下がる方向に変更された電圧値になる。   In such a configuration, when the switches 263A and 263B are closed and the switches 264A and 264B are opened, the highest reference voltage supplied to the voltage level generation circuit 262 remains the highest gradation reference voltage VH and does not change. However, the lowest reference voltage is a voltage value that is changed from the lowest gradation reference voltage VL in the direction in which the potential is increased by the correction resistor Rs2. On the other hand, when the switches 264A and 264B are closed and the switches 263A and 263B are opened, the lowest reference voltage supplied to the voltage level generation circuit 262 remains the lowest gradation reference voltage VL, but the highest reference voltage is not changed. The voltage value is changed from the highest gradation reference voltage VH in the direction in which the potential decreases by the correction resistor Rs1.

従って、階調基準電圧補正回路261A,Bそれぞれから出力される階調基準電圧の平均レベルは、スイッチ263A及び263Bが閉じられ、スイッチ264A及び264Bが開放された場合の方が、スイッチ264A及び264Bが閉じられ、スイッチ263A及び263Bが開放された場合に比べて高いこととなる。   Therefore, the average level of the gradation reference voltage output from each of the gradation reference voltage correction circuits 261A and 261B is equal to that when the switches 263A and 263B are closed and the switches 264A and 264B are opened, the switches 264A and 264B. Is closed and is higher than when the switches 263A and 263B are opened.

以下、この階調基準電圧補正回路261A,Bによる階調基準電圧の電位の調整(変更しない場合を含む。)を以下「補正」という。   Hereinafter, the adjustment (including the case where the gradation reference voltage is not changed) of the gradation reference voltage by the gradation reference voltage correction circuits 261A and 261B is hereinafter referred to as “correction”.

ここで、スイッチ263A,263B,264A,264Bの開閉は、例えばLCDコントローラ60から入力される切替制御信号STに応じて制御される。尚、スイッチ263A,263B,264A,264Bは、切替制御信号STに応じて開閉が制御される他、例えば、各信号ドライバ20a〜20cの外部に各スイッチ263A,263B,264A,264Bの開閉状態を設定するための制御端子を引き出し、制御端子の電圧レベルをジャンパー線等により固定的に接続又は開放状態に設定するものであってもよい。   Here, opening / closing of the switches 263A, 263B, 264A, 264B is controlled in accordance with a switching control signal ST input from the LCD controller 60, for example. The switches 263A, 263B, 264A, 264B are controlled to be opened / closed according to the switching control signal ST. For example, the open / closed state of each switch 263A, 263B, 264A, 264B is set outside the signal drivers 20a-20c. A control terminal for setting may be pulled out, and the voltage level of the control terminal may be fixedly connected or opened by a jumper wire or the like.

電圧レベル作成回路262は、例えば直列接続された10個の抵抗R0,R1,・・・,R9を有する。抵抗R0の一端は階調基準電圧補正回路261Aを介して端子VH1に接続され、抵抗R10の一端は、階調基準電圧補正回路261Bを介して端子VL1に接続されている。従って、抵抗R0の一端には、スイッチ263A,264Aの開閉状態に応じて補正された電圧値を有する最高基準電圧が供給される。一方、抵抗R9の一端には、スイッチ263B,264Bの開閉状態に応じて補正された電圧値を有する最低基準電圧が供給される。   The voltage level generation circuit 262 includes, for example, ten resistors R0, R1,..., R9 connected in series. One end of the resistor R0 is connected to the terminal VH1 via the gradation reference voltage correction circuit 261A, and one end of the resistor R10 is connected to the terminal VL1 via the gradation reference voltage correction circuit 261B. Accordingly, the highest reference voltage having a voltage value corrected according to the open / closed state of the switches 263A and 264A is supplied to one end of the resistor R0. On the other hand, one end of the resistor R9 is supplied with a minimum reference voltage having a voltage value corrected according to the open / close state of the switches 263B and 264B.

電圧レベル作成回路262は、最高基準電圧と最低基準電圧との電圧差を表示データの階調数に応じた抵抗R0,R1,・・・,R9で分圧して、分圧した電圧を階調電圧V0,V1,・・・,V9,V10として階調電圧印加ラインに印加する。   The voltage level generation circuit 262 divides the voltage difference between the highest reference voltage and the lowest reference voltage by resistors R0, R1,..., R9 corresponding to the number of gradations of the display data, and gradations the divided voltages. The voltages V0, V1,..., V9, V10 are applied to the gradation voltage application line.

ここで、上述した通り、階調基準電圧補正回路261A,Bそれぞれから出力される階調基準電圧の平均レベルは、スイッチ263A及び263Bが閉じられ、スイッチ264A及び264Bが開放された場合の方が、スイッチ264A及び264Bが閉じられ、スイッチ263A及び263Bが開放された場合に比べて高い。従って、階調基準電圧補正回路261A,261Bによる補正によって、電圧レベル作成回路262が生成・出力する階調電圧V0,V1,・・・,V10の電位も同方向に変化する。つまり、スイッチ263A及び263Bが閉じられ、スイッチ264A及び264Bが開放された場合の方が、スイッチ264A及び264Bが閉じられ、スイッチ263A及び263Bが開放された場合に比べて、生成される階調電圧V0,V1,・・・,V10の平均電圧レベルが高い。この階調電圧の平均電圧レベルは信号ドライバから供給される信号電圧Vsigのセンターレベル(信号電圧Vsig/c)に相当するものであって、すなわち、階調基準電圧補正回路261A,Bによって、信号電圧Vsig/cの電位が変更されることとなる。   Here, as described above, the average level of the gradation reference voltage output from each of the gradation reference voltage correction circuits 261A and 261B is greater when the switches 263A and 263B are closed and the switches 264A and 264B are opened. , Higher than when switches 264A and 264B are closed and switches 263A and 263B are opened. Therefore, the potentials of the gradation voltages V0, V1,..., V10 generated and output by the voltage level generation circuit 262 change in the same direction by the correction by the gradation reference voltage correction circuits 261A and 261B. That is, when the switches 263A and 263B are closed and the switches 264A and 264B are opened, the generated gradation voltages are compared to when the switches 264A and 264B are closed and the switches 263A and 263B are opened. The average voltage level of V0, V1,..., V10 is high. The average voltage level of the gradation voltage corresponds to the center level (signal voltage Vsig / c) of the signal voltage Vsig supplied from the signal driver. That is, the gradation reference voltage correction circuits 261A and 261B generate a signal. The potential of the voltage Vsig / c is changed.

次に、信号ドライバ20a〜20cの階調基準電圧補正回路261A,261Bの各スイッチの動作について説明する。上述した通り、信号ドライバ20a〜20cには、LCDコントローラ60から切替制御信号STが入力され、各信号ドライバ20a〜20cの階調基準電圧補正回路261A,261Bの動作が制御される。ここで、切替制御信号STは、信号ドライバ20a及び20cに対しては、スイッチ263A及び264Aを閉じ,263B及び264Bを開放するように設定され、信号ドライバ20bに対しては、スイッチ263B及び264Bを閉じ,263A及び264Aを開放するように設定される。   Next, the operation of each switch of the gradation reference voltage correction circuits 261A and 261B of the signal drivers 20a to 20c will be described. As described above, the switching control signal ST is input from the LCD controller 60 to the signal drivers 20a to 20c, and the operations of the gradation reference voltage correction circuits 261A and 261B of the signal drivers 20a to 20c are controlled. Here, the switching control signal ST is set so that the switches 263A and 264A are closed and the 263B and 264B are opened for the signal drivers 20a and 20c, and the switches 263B and 264B are set for the signal driver 20b. It is set to close and open 263A and 264A.

これにより、信号ドライバ20a及び20cから出力される信号電圧Vsigのセンターレベル(信号電圧Vsig/c)は、信号ドライバ20bから出力される信号電圧Vsigのセンターレベル(信号電圧Vsig/c)より高くなって、液晶表示パネル10の中央部の信号ラインの信号電圧Vsig/cの電位より、周辺部の信号電圧Vsig/cの電位の方が高くなる。この信号ラインによる信号電圧Vsig/cの電位の差を、前述の、表示パネル内での共通電圧Vcomの直流成分VcomDCの差に対応する値に設定することにより、VcomDCと信号電圧Vsig/cとの差が、液晶表示パネル10の中央部と周辺部でほぼ等しくなるようにすることができる。   Accordingly, the center level (signal voltage Vsig / c) of the signal voltage Vsig output from the signal drivers 20a and 20c is higher than the center level (signal voltage Vsig / c) of the signal voltage Vsig output from the signal driver 20b. Thus, the potential of the signal voltage Vsig / c in the peripheral portion is higher than the potential of the signal voltage Vsig / c in the central signal line of the liquid crystal display panel 10. By setting the potential difference of the signal voltage Vsig / c by this signal line to a value corresponding to the difference of the DC component VcomDC of the common voltage Vcom in the display panel, VcomDC and the signal voltage Vsig / c Of the liquid crystal display panel 10 can be made substantially equal between the central portion and the peripheral portion.

図5は、本実施形態における、共通電圧Vcomの直流成分VcomDCと、信号電圧Vsig/cとの関係を示す図である。図5に示すように、表示パネル内での共通電圧Vcomの直流成分VcomDCの変化に対応するように、信号ドライバ20a及び20cの信号電圧Vsig/cの電位が、信号ドライバ20bの信号電圧Vsig/cに比べて高くなるように設定される。   FIG. 5 is a diagram illustrating the relationship between the DC component VcomDC of the common voltage Vcom and the signal voltage Vsig / c in the present embodiment. As shown in FIG. 5, the potential of the signal voltage Vsig / c of the signal drivers 20a and 20c is changed to the signal voltage Vsig / c of the signal driver 20b so as to correspond to the change of the DC component VcomDC of the common voltage Vcom in the display panel. It is set to be higher than c.

このように、各信号ドライバ20a〜20cの信号電圧Vsig/cの電位が異なるように設定される。即ち、各信号ドライバ20a〜20cにおいて生成・出力される階調電圧の全体レベルをシフトするか否かが、各信号ドライバ20a〜20cそれぞれ毎に個別に設定される。また、その設定は、液晶表示パネル10のどの部分の信号ラインに信号電圧を印加する信号ドライバかに応じて決められる。具体的には、液晶表示パネル10の中央部の信号ラインに信号電圧を印加する信号ドライバの信号電圧Vsig/cより、周部の信号ラインに信号電圧を印加する信号ドライバの信号電圧Vsig/cの方が電位が高くなるように設定される。これにより、液晶表示パネルの表示位置によるVcomDCと信号電圧Vsig/cとの差の変化を減らして、VcomDCと信号電圧Vsig/cとの差が、液晶表示パネル内で概ね均一になるようにすることができるため、液晶表示パネル10の画面内全体でフリッカの発生を抑制して、表示品位を向上させることができる。   Thus, the potential of the signal voltage Vsig / c of each of the signal drivers 20a to 20c is set to be different. That is, whether or not to shift the overall level of the gradation voltage generated and output in each signal driver 20a to 20c is individually set for each signal driver 20a to 20c. The setting is determined according to which part of the signal line of the liquid crystal display panel 10 the signal driver applies the signal voltage to. Specifically, the signal voltage Vsig / c of the signal driver that applies the signal voltage to the signal line in the peripheral portion is greater than the signal voltage Vsig / c of the signal driver that applies the signal voltage to the signal line in the central portion of the liquid crystal display panel 10. Is set so that the potential is higher. Thereby, the change in the difference between VcomDC and the signal voltage Vsig / c due to the display position of the liquid crystal display panel is reduced, so that the difference between the VcomDC and the signal voltage Vsig / c becomes substantially uniform in the liquid crystal display panel. Therefore, flicker can be suppressed over the entire screen of the liquid crystal display panel 10 and display quality can be improved.

上述した本実施形態では、階調電圧生成回路26は、階調基準電圧補正回路261A,261Bに、1つの補正抵抗Rs1,Rs2をそれぞれ設ける構成として説明したが、他の構成であってもよい。図6は、本実施形態における階調電圧生成回路の変形例を示す図である。例えば、図6に示す階調電圧生成回路27のように、階調基準電圧補正回路261A,261Bに代えて、階調基準電圧補正回路361A,361Bを備える構成であってもよい。   In the present embodiment described above, the gradation voltage generation circuit 26 has been described as a configuration in which one correction resistor Rs1, Rs2 is provided in each of the gradation reference voltage correction circuits 261A, 261B. However, other configurations may be used. . FIG. 6 is a diagram showing a modification of the gradation voltage generation circuit in the present embodiment. For example, as in the gradation voltage generation circuit 27 shown in FIG. 6, the gradation reference voltage correction circuits 361A and 361B may be provided instead of the gradation reference voltage correction circuits 261A and 261B.

図6において、階調基準電圧補正回路361Aは、直列接続された3個の補正抵抗Rs11〜Rs13を備え、各補正抵抗Rs11〜Rs13が端子VH2に印加される最高階調基準電圧VHを分圧する。分圧された電圧は、スイッチ363A〜366Aを介して電圧レベル作成回路262に出力される。従って、スイッチ363A〜366Aの開閉を切り替えることにより、電圧レベル作成回路262に供給される最高基準電圧の電位を4つの電位に変更可能である。   In FIG. 6, the gradation reference voltage correction circuit 361A includes three correction resistors Rs11 to Rs13 connected in series, and each of the correction resistors Rs11 to Rs13 divides the highest gradation reference voltage VH applied to the terminal VH2. . The divided voltage is output to the voltage level generation circuit 262 via the switches 363A to 366A. Therefore, the potential of the highest reference voltage supplied to the voltage level generation circuit 262 can be changed to four potentials by switching between opening and closing of the switches 363A to 366A.

また、階調基準電圧補正回路361Bは、階調基準電圧補正回路361Aと略同一の構成を有するため、詳細な説明は省略するが、階調基準電圧補正回路361Aの場合と同様に、電圧レベル作成回路262に供給される最低基準電圧の電位を4つの電位に変更可能である。   Further, since the gradation reference voltage correction circuit 361B has substantially the same configuration as the gradation reference voltage correction circuit 361A, detailed description is omitted, but the voltage level is the same as in the case of the gradation reference voltage correction circuit 361A. The potential of the lowest reference voltage supplied to the generation circuit 262 can be changed to four potentials.

また、階調電圧生成回路26の他の変形例について説明する。図7は、本実施形態における階調電圧生成回路の他の変形例を示す図である。図7に示す階調電圧生成回路28のように、図4に示す階調基準電圧補正回路261A,261Bに代えて、階調基準電圧補正回路461A,461Bを備えるものであってもよい。図7において、階調基準電圧補正回路461Aは、3個の補正抵抗Rs31〜Rs33を並列に備え、何れの補正抵抗Rs31〜Rs33を挿入するかをスイッチ465A〜467Aにより切替可能に構成されている。また、スイッチ464Aにより、補正抵抗Rs31〜Rs33を挿入しないとする切替も可能なように構成されている。   Another modification of the gradation voltage generation circuit 26 will be described. FIG. 7 is a diagram showing another modification of the gradation voltage generation circuit in the present embodiment. Like the gradation voltage generation circuit 28 shown in FIG. 7, gradation reference voltage correction circuits 461A and 461B may be provided instead of the gradation reference voltage correction circuits 261A and 261B shown in FIG. In FIG. 7, the gradation reference voltage correction circuit 461A includes three correction resistors Rs31 to Rs33 in parallel, and is configured to be able to switch which correction resistors Rs31 to Rs33 are inserted by switches 465A to 467A. . In addition, the switch 464A can be switched so that the correction resistors Rs31 to Rs33 are not inserted.

また、補正抵抗Rs31〜Rs33は、それぞれ異なる抵抗値を有する抵抗であり、例えば切替制御信号STに応じて、スイッチ464A〜467Aのうち何れか一のスイッチのみが閉じられる。   The correction resistors Rs31 to Rs33 are resistors having different resistance values. For example, only one of the switches 464A to 467A is closed according to the switching control signal ST.

従って、スイッチ464A〜467Aの何れを閉じるかによって端子VH3と総合抵抗Rt間に抵抗値が異なる複数の並列接続された補正抵抗Rs31〜33の何れを挿入するか、或いは端子VH3と総合抵抗Rt間を短絡するかを選択的に制御できるため、電圧レベル作成回路262に出力する最高側の階調基準電圧の電位を4つの電位に変更できる。また、階調基準電圧補正回路461Bは階調基準電圧補正回路461Aと略同一の構成によってなるため、詳細な説明を省略する。   Therefore, depending on which of the switches 464A to 467A is closed, which of the plurality of parallel-connected correction resistors Rs31 to 33 having different resistance values is inserted between the terminal VH3 and the total resistor Rt, or between the terminal VH3 and the total resistor Rt. Can be selectively controlled, so that the potential of the highest gradation reference voltage output to the voltage level generation circuit 262 can be changed to four potentials. The gradation reference voltage correction circuit 461B has substantially the same configuration as the gradation reference voltage correction circuit 461A, and thus detailed description thereof is omitted.

また、上述した本実施形態では、表示パネル10を駆動する信号ドライバとして、3個の信号ドライバ20a〜20cを用いる場合について説明したが、他の構成であってもよい。例えば、図6に示して説明した階調電圧補正回路27や図7に示して説明した階調電圧補正回路28によれば、階調基準電圧VH,VLは4つの異なる電位に変更することができる。そこで、例えば、9個の信号ドライバにより表示パネル10を駆動することとしてもよい。すなわち、信号電圧Vsig/cの電位が画面の左右端部それぞれから画面中央部まで4段階に変化するように、各信号ドライバのスイッチを切り替える。   In the above-described embodiment, the case where the three signal drivers 20a to 20c are used as the signal driver for driving the display panel 10 has been described. However, other configurations may be used. For example, according to the gradation voltage correction circuit 27 shown in FIG. 6 and the gradation voltage correction circuit 28 shown in FIG. 7, the gradation reference voltages VH and VL can be changed to four different potentials. it can. Therefore, for example, the display panel 10 may be driven by nine signal drivers. That is, the switch of each signal driver is switched so that the potential of the signal voltage Vsig / c changes in four stages from the left and right ends of the screen to the center of the screen.

これにより、表示パネル10の部分部分によって異なる共通電圧Vcomの直流成分VcomDCに合わせて、信号ドライバ毎に信号電圧Vsig/cの値を細かく調整することができて、VcomDCと信号電圧Vsig/cとの差が、画面全体でより均一になるようにすることができる。   As a result, the value of the signal voltage Vsig / c can be finely adjusted for each signal driver in accordance with the DC component VcomDC of the common voltage Vcom that varies depending on the portion of the display panel 10, and VcomDC and the signal voltage Vsig / c Can be made more uniform over the entire screen.

[第2の実施形態]
上述した第1の実施形態では、液晶表示装置1は、複数の信号ドライバ20a〜20cを備え、信号ドライバ20a〜20c毎に、信号電圧Vsig/cを変化させる構成としたが、例えば液晶表示装置1が信号ドライバとして1つの信号ドライバ220だけを備え、信号ドライバ220内で所定数の信号線Sごとに信号電圧Vsig/cを変更可能とする構成であっても良い。
[Second Embodiment]
In the first embodiment described above, the liquid crystal display device 1 includes a plurality of signal drivers 20a to 20c, and the signal voltage Vsig / c is changed for each of the signal drivers 20a to 20c. 1 may include only one signal driver 220 as a signal driver, and the signal voltage Vsig / c may be changed for each predetermined number of signal lines S in the signal driver 220.

図8は、本発明に係わる信号ドライバの第2の実施形態における概略構成を示すブロック図である。図8において、信号ドライバ220は、シフトレジスタ221と、データレジスタ222と、ラッチ回路223と、3個の選択回路224a〜224cと、出力バッファ225と、3個の階調電圧生成回路226a〜226cとを備えて構成される。尚、シフトレジスタ221、データレジスタ222、ラッチ回路223、出力バッファ225は、上述した液晶表示装置1と同一の構成によって成るため詳細な説明は省略し、以下では、選択回路224a〜224cと、階調電圧生成回路226a〜226cについて説明する。   FIG. 8 is a block diagram showing a schematic configuration of the signal driver according to the second embodiment of the present invention. In FIG. 8, the signal driver 220 includes a shift register 221, a data register 222, a latch circuit 223, three selection circuits 224a to 224c, an output buffer 225, and three gradation voltage generation circuits 226a to 226c. And is configured. The shift register 221, the data register 222, the latch circuit 223, and the output buffer 225 have the same configuration as that of the liquid crystal display device 1 described above, and thus detailed description thereof is omitted. In the following, the selection circuits 224a to 224c, The regulated voltage generation circuits 226a to 226c will be described.

階調電圧生成回路226a〜226cは、それぞれ選択回路224a〜224cにおいて信号電圧として選択される階調電圧を生成・出力する回路であり、その回路構成は上述した階調電圧生成回路26と同一の回路構成である。尚、階調電圧生成回路27や28と同様の回路構成であってもよいことは勿論である。   The gradation voltage generation circuits 226a to 226c are circuits that generate and output gradation voltages selected as signal voltages in the selection circuits 224a to 224c, respectively. The circuit configuration is the same as that of the gradation voltage generation circuit 26 described above. Circuit configuration. Of course, a circuit configuration similar to that of the gradation voltage generation circuits 27 and 28 may be used.

選択回路224a〜224cは、液晶表示パネル10のN個の信号ラインのうち、それぞれアドレス0〜β、β〜γ、γ〜Nの信号ラインに印加する信号電圧を出力する回路であり、階調電圧生成回路226a〜226cから出力される階調電圧の中から表示データの階調値に対応する階調電圧を信号電圧として選択・出力する回路である。   The selection circuits 224a to 224c are circuits that output signal voltages to be applied to the signal lines at addresses 0 to β, β to γ, and γ to N, respectively, among the N signal lines of the liquid crystal display panel 10. This is a circuit that selects and outputs a gradation voltage corresponding to the gradation value of the display data from among the gradation voltages output from the voltage generation circuits 226a to 226c as a signal voltage.

そして、各階調電圧生成回路226a〜226cそれぞれから出力される階調電圧の平均レベルは、階調電圧生成回路226a及び226cの方が、階調電圧生成回路226bに比べて高くなるように各階調電圧生成回路226a〜226c内のスイッチが切り替えられる。従って、選択回路224a及び224cから出力される階調電圧による信号電圧Vsig/cの方が、選択回路224bから出力される階調電圧による信号電圧Vsig/cより高くなる。よって、液晶表示パネル10の中央部の信号ラインの信号電圧Vsig/cより、周部の信号電圧Vsig/cの方が高くなる。この場合においても、第1の実施形態の場合と同様に、信号ラインによる信号電圧Vsig/cの電位の差を、表示パネル内での共通電圧Vcomの直流成分VcomDCの差に対応する値に設定することにより、VcomDCと信号電圧Vsig/cとの差が、液晶表示パネル10の中央部と周辺部でほぼ等しくなるようにすることができる。   The grayscale voltage output levels from the grayscale voltage generation circuits 226a to 226c are higher in the grayscale voltage generation circuits 226a and 226c than in the grayscale voltage generation circuit 226b. The switches in the voltage generation circuits 226a to 226c are switched. Therefore, the signal voltage Vsig / c based on the gradation voltage output from the selection circuits 224a and 224c is higher than the signal voltage Vsig / c based on the gradation voltage output from the selection circuit 224b. Therefore, the signal voltage Vsig / c at the peripheral portion is higher than the signal voltage Vsig / c at the central signal line of the liquid crystal display panel 10. Also in this case, as in the case of the first embodiment, the potential difference of the signal voltage Vsig / c by the signal line is set to a value corresponding to the difference of the DC component VcomDC of the common voltage Vcom in the display panel. As a result, the difference between VcomDC and the signal voltage Vsig / c can be made substantially equal between the central portion and the peripheral portion of the liquid crystal display panel 10.

図9は、本実施形態における、共通電圧Vcomの直流成分VcomDCと、信号電圧Vsig/cとの関係を示す図である。図9に示すように、表示パネル内での共通電圧Vcomの直流成分VcomDCの変化に対応するように、アドレス0〜β,アドレスγ〜Nの信号電圧Vsig/cが、アドレスβ〜γ2の信号電圧Vsig/cより高くなるように設定される。   FIG. 9 is a diagram illustrating the relationship between the DC component VcomDC of the common voltage Vcom and the signal voltage Vsig / c in the present embodiment. As shown in FIG. 9, the signal voltage Vsig / c at addresses 0 to β and addresses γ to N is a signal at addresses β to γ2 so as to correspond to the change in the DC component VcomDC of the common voltage Vcom in the display panel. It is set to be higher than the voltage Vsig / c.

また、上述した変形例では、1つの信号ドライバ220が3つの階調電圧生成回路226a〜226cを備える構成について説明を行ったが、階調電圧生成回路226a〜226cの個数は上述した例に限定されない。階調電圧生成回路及び選択回路の組を多数設けることで、信号ライン毎の信号電圧Vsig/cの値をより細かく調整することができるようになり、画面全体に発生するフリッカをより効果的に抑制して、表示品位を向上させることができる。更に、階調電圧生成回路及び選択回路の組を、液晶表示パネル10に接続される複数の信号ラインSと同等の数だけ備え、各信号ラインS毎に信号電圧Vsig/cを変更可能とする構成であってもよい。   In the above-described modification, the configuration in which one signal driver 220 includes three gradation voltage generation circuits 226a to 226c has been described. However, the number of gradation voltage generation circuits 226a to 226c is limited to the above-described example. Not. By providing a large number of sets of gradation voltage generation circuits and selection circuits, the value of the signal voltage Vsig / c for each signal line can be finely adjusted, and flicker generated on the entire screen can be more effectively reduced. It is possible to suppress and improve display quality. Furthermore, the same number of sets of gradation voltage generation circuits and selection circuits as the plurality of signal lines S connected to the liquid crystal display panel 10 are provided, and the signal voltage Vsig / c can be changed for each signal line S. It may be a configuration.

但し、信号ドライバに設ける階調電圧生成回路の個数が多くなればフリッカの抑制に対しては効果的であるが、表示装置の大型化、信号ドライバの消費電力の向上といったデメリットも生じるため、両者のバランスに応じて好適な個数を選択することが望ましい。   However, if the number of gradation voltage generation circuits provided in the signal driver is increased, it is effective for suppressing flicker, but disadvantages such as an increase in the size of the display device and improvement in power consumption of the signal driver also occur. It is desirable to select a suitable number according to the balance.

液晶表示装置の構成を示すブロック図。1 is a block diagram illustrating a configuration of a liquid crystal display device. 表示画素の等価回路。Equivalent circuit of display pixel. 信号ドライバの第1の実施形態における概略構成を示すブロック図。1 is a block diagram showing a schematic configuration of a signal driver according to a first embodiment. 第1の実施形態における階調電圧生成回路の回路構成を示す図。The figure which shows the circuit structure of the gradation voltage generation circuit in 1st Embodiment. 第1の実施形態における共通電圧の直流成分と信号電圧のセンターレベルとの関係を示す図。The figure which shows the relationship between the direct current component of the common voltage in 1st Embodiment, and the center level of a signal voltage. 第1の実施形態における階調電圧生成回路の変形例を示す図。The figure which shows the modification of the gradation voltage generation circuit in 1st Embodiment. 第1の実施形態における階調電圧生成回路の他の変形例を示す図。FIG. 10 is a diagram illustrating another modification of the gradation voltage generation circuit according to the first embodiment. 信号ドライバの第2の実施形態における概略構成を示すブロック図。The block diagram which shows schematic structure in 2nd Embodiment of a signal driver. 第2の実施形態における共通電圧の直流成分と信号電圧のセンターレベルとの関係を示す図。The figure which shows the relationship between the DC component of the common voltage in 2nd Embodiment, and the center level of a signal voltage. 従来の液晶表示装置の概略構成を示すブロック図。The block diagram which shows schematic structure of the conventional liquid crystal display device. 共通電圧の信号波形と直流成分を示す図。The figure which shows the signal waveform and DC component of a common voltage. (a)従来の直流成分と信号電圧との関係を示す図、(b)画面中央部を基準としてフリッカの調整をした場合の模式図、(c)給電周辺部を基準としてフリッカの調整をした場合の模式図。(A) The figure which shows the relationship between the conventional direct current component and signal voltage, (b) The schematic diagram at the time of adjusting flicker on the basis of the screen center part, (c) The flicker was adjusted on the basis of the feeding peripheral part Schematic diagram of the case.

符号の説明Explanation of symbols

1 液晶表示装置
10 表示パネル
20a〜20c 信号ドライバ
21 シフトレジスタ
22 データレジスタ
23 ラッチ回路
24 選択回路
25 出力バッファ
26 階調電圧生成回路
30 走査ドライバ
40 RGBデコーダ
50 VCOM生成回路
60 LCDコントローラ
70 電圧生成回路
DESCRIPTION OF SYMBOLS 1 Liquid crystal display device 10 Display panel 20a-20c Signal driver 21 Shift register 22 Data register 23 Latch circuit 24 Selection circuit 25 Output buffer 26 Gradation voltage generation circuit 30 Scan driver 40 RGB decoder 50 VCOM generation circuit 60 LCD controller 70 Voltage generation circuit

Claims (4)

複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列された複数の画素電極と複数の画素電極に対向する共通電極と画素電極と該共通電極間に狭持された液晶よりなる複数の表示画素と、を備える表示パネルと、前記複数の信号ラインの各々に表示データに応じた信号電圧を印加する複数の信号側駆動手段と、前記複数の走査ラインに走査駆動信号を順次出力して前記表示画素を順次選択状態に設定する走査側駆動手段と、所定周期で反転する共通電圧を生成して、該共通電圧を前記共通電極の少なくとも1箇所に設けられた給電部から前記共通電極に印加する共通電圧生成手段と、
を備える表示装置において、
前記複数の信号側駆動手段の各々は所定数の前記信号ライン毎に設けられ、該各信号側駆動手段は、少なくとも、所定の最高階調基準電圧又は該最高階調基準電圧を補正した電圧の何れか切り換えて最高基準電圧として出力する最高階調基準電圧補正手段と、所定の最低階調基準電圧又は該最低階調基準電圧を補正した電圧の何れかを切り換えて最低基準電圧として出力する最低階調基準電圧補正手段と、前記最高基準電圧及び前記最低基準電圧に基づき、前記表示データの階調数に応じた複数の階調電圧を生成して出力する手段と、を有する階調電圧生成手段と、前記複数の階調電圧から前記表示データの階調値に応じた前記階調電圧を選択し、前記信号電圧として前記各信号ラインに出力する階調電圧選択手段と、を備え、
前記各信号側駆動手段における前記階調電圧生成手段は、前記最高階調基準電圧補正手段及び前記最低階調基準電圧補正手段から出力される前記最高基準電圧及び前記最低基準電圧の電圧値に応じて、前記複数の階調電圧のセンターレベルを個別に設定し、
前記最高階調基準電圧補正手段及び前記最低階調基準電圧補正手段は、前記最高基準電圧および前記最低基準電圧の電圧値を、前記共通電極内で前記給電部からの距離に応じて異なる前記共通電圧の信号波形の平均電圧の電圧値と前記複数の階調電圧のセンターレベルとの電位差を一定値に近づけるように予め設定された値に設定することを特徴とする表示装置。
Common electrode and, interposed between the respective pixel electrodes and the common electrode facing the plurality of pixel electrodes arranged in a matrix at intersections near the plurality of scan lines and a plurality of signal lines, to the plurality of pixel electrodes a plurality of signal-side drive means for applying a plurality of display pixels composed of a liquid crystal, a display panel comprising a, a signal voltage corresponding to the display data each of said plurality of signal lines, scanning the plurality of scan lines a scanning-side drive means for sequentially set to the selected state the display pixel drive signals are sequentially output, to generate a common voltage that is inverted at a predetermined period, provided the said common voltage to at least one portion of said common electrode A common voltage generating means applied to the common electrode from a power supply unit ;
In a display device comprising:
Each of the plurality of signal side driving means is provided for each predetermined number of the signal lines, and each signal side driving means has at least a predetermined highest gradation reference voltage or a voltage obtained by correcting the highest gradation reference voltage. Switch between either the highest gradation reference voltage correction means that outputs as the highest reference voltage and either the predetermined lowest gradation reference voltage or the voltage that has corrected the lowest gradation reference voltage, and output as the lowest reference voltage And a means for generating and outputting a plurality of gradation voltages corresponding to the number of gradations of the display data based on the highest reference voltage and the lowest reference voltage. Voltage generation means; and gradation voltage selection means for selecting the gradation voltage corresponding to the gradation value of the display data from the plurality of gradation voltages and outputting the selected voltage to each signal line as the signal voltage. ,
The gradation voltage generating means in each signal-side drive means, according to the voltage value of the maximum reference voltage and the lowest reference voltage output from the maximum gray level reference voltage correction means and said minimum gradation reference voltage correction means And individually setting the center level of the plurality of gradation voltages ,
The highest gradation reference voltage correction means and the lowest gradation reference voltage correction means are different in voltage values of the highest reference voltage and the lowest reference voltage depending on the distance from the power supply unit in the common electrode. A display device , wherein a potential difference between an average voltage value of a voltage signal waveform and a center level of the plurality of gradation voltages is set to a preset value so as to approach a constant value .
前記最高階調基準電圧補正手段は、前記最高階調基準電圧より低い電圧を前記最高基準電圧として出力する手段を有し、前記最低階調基準電圧補正手段は、前記最低階調基準電圧より高い電圧を前記最低基準電圧として出力する手段を有することを特徴とする請求項に記載の表示装置。 The highest gradation reference voltage correction means has means for outputting a voltage lower than the highest gradation reference voltage as the highest reference voltage, and the lowest gradation reference voltage correction means is higher than the lowest gradation reference voltage. 2. The display device according to claim 1 , further comprising means for outputting a voltage as the lowest reference voltage. 複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列された複数の画素電極と複数の画素電極に対向する共通電極と該画素電極と該共通電極間に狭持された液晶よりなる複数の表示画素と、を備える表示パネルと、前記複数の信号ラインの各々に表示データに応じた信号電圧を印加する信号側駆動手段と、前記複数の走査ラインに走査駆動信号を順次出力して前記表示画素を順次選択状態に設定する走査側駆動手段と、所定周期で反転する共通電圧を生成して、該共通電圧を前記共通電極の少なくとも1箇所に設けられた給電部から前記共通電極に印加する共通電圧生成手段と、
を備える表示装置において、
前記信号側駆動手段は、少なくとも、所定の最高階調基準電圧又は該最高階調基準電圧を補正した電圧の何れか切り換えて最高基準電圧として出力する最高階調基準電圧補正手段と、所定の最低階調基準電圧又は該最低階調基準電圧補正した電圧の何れかを切り換えて最低基準電圧として出力する最低階調基準電圧補正手段と、前記最高基準電圧及び前記最低基準電圧に基づき、前記表示データの階調数に応じた複数の階調電圧を生成して出力する手段と、を有する階調電圧生成手段と、前記複数の階調電圧から前記表示データの階調値に応じた前記階調電圧を選択し、前記信号電圧として前記各信号ラインに出力する階調電圧選択手段と、を前記複数の信号ラインにおける所定数の信号ライン毎に複数備え、
前記各階調電圧生成回路は、前記最高階調基準電圧補正手段及び前記最低階調基準電圧補正手段から出力される前記最高基準電圧および前記最低基準電圧の電圧値に応じて、前記各階調電圧生成手段により生成される前記複数の階調電圧のセンターレベルを、前記所定数の信号ライン毎に個別に設定し、
前記最高階調基準電圧補正手段及び前記最低階調基準電圧補正手段は、前記最高基準電圧および前記最低基準電圧の電圧値を、前記共通電極内で前記給電部からの距離に応じて異なる前記共通電圧の信号波形の平均電圧の電圧値と前記複数の階調電圧のセンターレベルとの電位差を一定値に近づけるように予め設定された値に設定することを特徴とする表示装置。
A plurality of pixel electrodes arranged in a matrix at intersections near the plurality of scan lines and a plurality of signal lines, a common electrode opposed to the plurality of pixel electrodes are sandwiched between the pixel electrode and the common electrode a plurality of display pixels composed of liquid crystals, a display panel and a signal side driving means for applying a signal voltage corresponding to display data to each of said plurality of signal lines, a scan drive signal to the plurality of scan lines a scanning-side drive means for sequentially set to output sequentially selects state the display pixels, generates a common voltage to be inverted at a predetermined period, the said common voltage from the power supply portion provided in at least one place of the common electrode Common voltage generating means applied to the common electrode ;
In a display device comprising:
The signal-side drive means, at least, by switching either the voltage obtained by correcting the predetermined maximum gradation reference voltage or outermost high gradation reference voltage, and the highest gradation reference voltage correction means for outputting as the highest reference voltage, a predetermined switching either the lowest gradation reference voltage or outermost low gradation reference voltages corrected voltage, and the lowest gradation reference voltage correction means for outputting a minimum reference voltage, based on the highest reference voltage and the lowest reference voltage, wherein Means for generating and outputting a plurality of gradation voltages according to the number of gradations of the display data; and the gradation voltage generation means having the gradation data according to the gradation values of the display data from the plurality of gradation voltages. A plurality of gradation voltage selection means for selecting a gradation voltage and outputting to each signal line as the signal voltage for each predetermined number of signal lines in the plurality of signal lines;
The gradation voltage generating circuit in accordance with the voltage value of the maximum gradation reference voltage correction means and said maximum reference voltage and the lowest reference voltage output from the minimum gradation reference voltage correction means, the gradation voltage generator Center levels of the plurality of gradation voltages generated by the means are individually set for each of the predetermined number of signal lines ,
The highest gradation reference voltage correction means and the lowest gradation reference voltage correction means are different in voltage values of the highest reference voltage and the lowest reference voltage depending on the distance from the power supply unit in the common electrode. display device comprising that you set the potential difference between the average voltage voltage value and the center level of said plurality of gradation voltages of the voltage of the signal waveform to a predetermined value so as to approach a constant value.
前記最高階調基準電圧補正手段は、前記最高階調基準電圧より低い電圧を前記最高基準電圧として出力する手段を有し、前記最低階調基準電圧補正手段は、前記最低階調基準電圧より高い電圧を前記最低基準電圧として出力する手段を有することを特徴とする請求項に記載の表示装置。 The highest gradation reference voltage correction means has means for outputting a voltage lower than the highest gradation reference voltage as the highest reference voltage, and the lowest gradation reference voltage correction means is higher than the lowest gradation reference voltage. 4. The display device according to claim 3 , further comprising means for outputting a voltage as the minimum reference voltage.
JP2005207095A 2005-07-15 2005-07-15 Display driving device and display device Expired - Fee Related JP5017810B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005207095A JP5017810B2 (en) 2005-07-15 2005-07-15 Display driving device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005207095A JP5017810B2 (en) 2005-07-15 2005-07-15 Display driving device and display device

Publications (2)

Publication Number Publication Date
JP2007025239A JP2007025239A (en) 2007-02-01
JP5017810B2 true JP5017810B2 (en) 2012-09-05

Family

ID=37786094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005207095A Expired - Fee Related JP5017810B2 (en) 2005-07-15 2005-07-15 Display driving device and display device

Country Status (1)

Country Link
JP (1) JP5017810B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BRPI0921877A2 (en) 2008-11-26 2019-09-24 Sharp Kk liquid crystal display device, liquid crystal display device actuation method, and television receiver
US8743047B2 (en) 2008-11-26 2014-06-03 Sharp Kabushiki Kaisha Liquid crystal display device, method for driving liquid crystal display device, and television receiver
CN102265327B (en) 2008-12-25 2014-10-01 夏普株式会社 Display device and driving method of display device
TWI473066B (en) * 2012-04-23 2015-02-11 Sitronix Technology Corp Display panel and its drive circuit
KR102171259B1 (en) 2014-06-10 2020-10-29 삼성전자 주식회사 Liquid crystal display device for improving crosstalk characteristic

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11133919A (en) * 1997-10-27 1999-05-21 Advanced Display Inc Liquid crystal display
JP2002041003A (en) * 2000-07-28 2002-02-08 Casio Comput Co Ltd Liquid crystal display device and liquid crystal driving method
JP2002229520A (en) * 2001-01-31 2002-08-16 Toshiba Corp Planar display device and its driving method
JP2002366112A (en) * 2001-06-07 2002-12-20 Hitachi Ltd Liquid crystal driving device and liquid crystal display device
JP3906665B2 (en) * 2001-10-05 2007-04-18 カシオ計算機株式会社 Liquid crystal drive device
JP2004020657A (en) * 2002-06-12 2004-01-22 Nec Viewtechnology Ltd Liquid crystal display device and liquid crystal panel driving method for the same
JP4284494B2 (en) * 2002-12-26 2009-06-24 カシオ計算機株式会社 Display device and drive control method thereof
JP4199141B2 (en) * 2004-02-23 2008-12-17 東芝松下ディスプレイテクノロジー株式会社 Display signal processing device and display device
JP2008107369A (en) * 2005-02-01 2008-05-08 Sharp Corp Liquid crystal display device and liquid crystal display driving circuit

Also Published As

Publication number Publication date
JP2007025239A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
JP4170666B2 (en) Liquid crystal display device and driving method thereof
US8106862B2 (en) Liquid crystal display device for reducing influence of voltage drop in time-division driving, method for driving the same, liquid crystal television having the same and liquid crystal monitor having the same
CN102667907B (en) Liquid crystal display device and method for driving a liquid crystal display device
WO2010073775A1 (en) Display device and display device drive method
WO2010106702A1 (en) Display apparatus
JP2003280615A (en) Gray scale display reference voltage generating circuit and liquid crystal display device using the same
JP2011107730A (en) Liquid crystal display device and driving method thereof
WO2010087051A1 (en) Display device and display device driving method
US20120081352A1 (en) Display device
JP3906665B2 (en) Liquid crystal drive device
JP3520131B2 (en) Liquid crystal display
JP2008262196A (en) Gamma voltage generation circuit and display device having the same
US20090160832A1 (en) Liquid crystal display device and driving method thereof
JP2007213056A (en) Display device and driving device therefor
JPH07318901A (en) Active matrix liquid crystal display device and driving method thereof
JP5043233B2 (en) Liquid crystal display panel and liquid crystal display device
JP5017810B2 (en) Display driving device and display device
JP2009210607A (en) Liquid crystal display device
WO2009133906A1 (en) Video signal line drive circuit and liquid crystal display device
KR20080022689A (en) Driving apparatus, liquid crystal display including the same and driving method thereof
JP4877477B2 (en) Display drive device and drive control method thereof
JP5418388B2 (en) Liquid crystal display
JP2008216924A (en) Display device and driving method of display device
WO2007052421A1 (en) Display device, data signal drive line drive circuit, and display device drive method
US20120146982A1 (en) Liquid crystal display device and control method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees