[go: up one dir, main page]

JP5010203B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP5010203B2
JP5010203B2 JP2006208840A JP2006208840A JP5010203B2 JP 5010203 B2 JP5010203 B2 JP 5010203B2 JP 2006208840 A JP2006208840 A JP 2006208840A JP 2006208840 A JP2006208840 A JP 2006208840A JP 5010203 B2 JP5010203 B2 JP 5010203B2
Authority
JP
Japan
Prior art keywords
led chip
substrate
light
led
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006208840A
Other languages
English (en)
Other versions
JP2008034748A (ja
Inventor
將有 鎌倉
健一郎 田中
和司 吉田
昌男 桐原
威 中筋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006208840A priority Critical patent/JP5010203B2/ja
Publication of JP2008034748A publication Critical patent/JP2008034748A/ja
Application granted granted Critical
Publication of JP5010203B2 publication Critical patent/JP5010203B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、LEDチップ(発光ダイオードチップ)を用いた発光装置に関するものである。
従来から、図15に示すように、LEDチップ1’と、シリコン基板20a’を用いて形成されLEDチップ1’が実装された実装基板(パッケージ)2’とを備え、LEDチップ1’への給電路の一部となる複数の貫通孔配線24’およびLEDチップ1’で発生した熱の放熱路となる複数のサーマルビア26’が実装基板2’の厚み方向に貫設された発光装置が提案されている(例えば、特許文献1参照)。
ここにおいて、図15に示した構成の発光装置は、LEDチップ1’の一表面側に形成された各電極(図示せず)がAuバンプ13a’,13a’を介して実装基板2’の導体パターン25a’,25a’と電気的に接続されるとともに、各導体パターン25a’,25a’それぞれが複数(図示例では、3つ)の貫通孔配線24’を介して外部接続用電極27a’,27a’と電気的に接続されている。また、この発光装置は、実装基板2’におけるLEDチップ1’との対向面にLEDチップ1’のチップサイズよりも小さな放熱用金属部21’が形成されており、LEDチップ1’と放熱用金属部21’とが複数のAuバンプ13c’を介して熱結合されるとともに、放熱用金属部21’が複数のサーマルビア26’を介して放熱用パッド部28’と熱結合されている。
なお、図15に示した構成の発光装置は、各貫通孔配線24’および各サーマルビア26’の形成にあたって、シリコン基板20a’に貫通孔配線24’用の貫通孔およびサーマルビア26’用の貫通孔を同時に形成してから、熱酸化によりシリコン酸化膜からなる絶縁膜(図示せず)を形成し、その後、めっき法などによって貫通孔配線24’とサーマルビア26’とを同時に形成している。
特開2005−19609号公報
図15に示した構成の発光装置では、LEDチップ1’の各電極と電気的に接続された導体パターン25a’,25a’が貫通孔配線24’,24’を介して外部接続用電極27a’,27a’と電気的に接続されているので、実装基板2’の平面サイズの小型化を図れるとともに、回路基板などへの実装面積を小さくすることができる。しかしながら、図15に示した構成の発光装置では、LEDチップ1’と放熱用金属部21’とが複数のAuバンプ13c’により熱結合されており、しかも、放熱用金属部21’の平面サイズがLEDチップ1’のチップサイズよりも小さいので、LEDチップ1’で発生した熱の放熱路の熱抵抗が比較的大きく、しかも、放熱用金属部21’の平面サイズによりサーマルビア26’の数が制限されるので、放熱性の向上が望まれていた。
本発明は上記事由に鑑みて為されたものであり、その目的は、放熱性を高めることが可能な発光装置を提供することにある。
請求項1の発明は、LEDチップと、半導体基板を用いて形成されLEDチップが実装された実装基板とを備え、LEDチップへの給電路の一部となる複数の貫通孔配線およびLEDチップで発生した熱の放熱路となる複数のサーマルビアが実装基板の厚み方向に貫設された発光装置であって、実装基板は、前記厚み方向に直交する断面における各サーマルビアの断面積が各貫通孔配線の断面積よりも大きく、且つ、LEDチップの一面全体が接合されLEDチップと複数のサーマルビアとを熱結合する均熱板部を有してなり、当該実装基板は、LEDチップが実装されるLED実装部と、LED実装部においてLEDチップが実装される領域の周部に設けられた壁部と、壁部から張り出した張出部とを有し、張出部に、LEDチップから放射された光を検出する光検出素子が設けられてなることを特徴とする。
この発明によれば、実装基板は、当該実装基板の厚み方向に直交する断面における各サーマルビアの断面積が各貫通孔配線の断面積よりも大きく、且つ、LEDチップの一面全体が接合されLEDチップと複数のサーマルビアとを熱結合する均熱板部を有しているので、LEDチップで発生した熱の放熱路のうちLEDチップから各サーマルビアまでの間に放熱路の断面積がLEDチップのチップサイズよりも小さくなる区間が存在しないことにより、熱抵抗を低減することができて放熱性を高めることが可能となり、しかも、実装基板の厚み方向に直交する断面における各サーマルビアの断面積を小さくすることなくサーマルビアの数を増やすことが可能となるから、放熱性をより一層高めることが可能となる。また、この発明によれば、実装基板は、LEDチップが実装されるLED実装部と、LED実装部においてLEDチップが実装される領域の周部に設けられた壁部と、壁部から張り出した張出部とを有し、張出部に、LEDチップから放射された光を検出する光検出素子が設けられてなるので、LEDチップから放射された光を検出することができる。
請求項2の発明は、請求項1の発明において、前記実装基板は、前記各貫通孔配線と接続される複数の導体部が前記均熱板部の周辺に形成されてなることを特徴とする。
この発明によれば、前記実装基板の厚み方向において前記LEDチップと前記貫通孔配線とが重複している場合に比べて、前記サーマルビアの数を増やすことが可能となるから、放熱性を高めることが可能となる。
請求項1の発明では、放熱性を高めることが可能になるという効果がある。
(実施形態1)
以下、本実施形態の発光装置について図1〜図10に基づいて説明する。
本実施形態の発光装置は、可視光(例えば、赤色光、緑色光、青色光など)を放射するLEDチップ1と、LEDチップ1を収納する収納凹所2aが一表面に形成され収納凹所2aの内底面にLEDチップ1が実装された実装基板2と、実装基板2の上記一表面側において収納凹所2aを閉塞する形で実装基板2に固着された透光性部材3と、実装基板2に設けられLEDチップ1から放射された光を検出する光検出素子4(図3参照)と、実装基板2の収納凹所2aに充填された透光性の封止樹脂(例えば、シリコーン樹脂、アクリル樹脂など)からなりLEDチップ1および当該LEDチップ1に接続されたボンディングワイヤ14を封止した封止部5と備えている。ここで、実装基板2は、上記一表面側において収納凹所2aの周部から内方へ突出した庇状の張出部2cを有しており、当該張出部2cに光検出素子4が設けられている。なお、本実施形態では、実装基板2と透光性部材3とでパッケージを構成しているが、透光性部材3は、必ずしも設けなくてもよく、必要に応じて適宜設ければよい。
実装基板2は、図1〜図3に示すように、LEDチップ1が一表面側に搭載される矩形板状のLED搭載用基板20と、LED搭載用基板20の上記一表面側に対向配置され円形状の光取出窓41が形成されるとともに光検出素子4が形成された光検出素子形成基板40と、LED搭載用基板20と光検出素子形成基板40との間に介在し光取出窓41に連通する矩形状の開口窓31が形成された中間層基板30とで構成されており、LED搭載用基板20と中間層基板30と光検出素子形成基板40とで囲まれた空間が上記収納凹所2aを構成している。ここにおいて、LED搭載用基板20および中間層基板30および光検出素子形成基板40の外周形状は矩形状であり、中間層基板30および光検出素子形成基板40はLED搭載用基板20と同じ外形寸法に形成されている。また、光検出素子形成基板40の厚み寸法はLED搭載用基板20および中間層基板30の厚み寸法に比べて小さく設定されている。なお、本実施形態では、LED搭載用基板20が、LEDチップ1が実装されるLED実装部を構成し、中間層基板30と光検出素子形成基板40とが、LED実装部においてLEDチップ1が実装される領域の周部に設けられた壁部2bを構成し、光検出素子形成基板40において中間層基板30の開口窓31上に張り出した部位が、張出部2cを構成している。
上述のLED搭載用基板20、中間層基板30、光検出素子形成基板40は、それぞれ、導電形がn形で主表面が(100)面のシリコン基板20a,30a,40aを用いて形成してある。ここにおいて、本実施形態では、各シリコン基板20a,30a,40aそれぞれが半導体基板を構成している。要するに、本実施形態では、実装基板2が3枚の半導体基板を用いて形成されている。
また、本実施形態では、中間層基板30の内側面が、アルカリ系溶液(例えば、TMAH溶液、KOH溶液など)を用いた異方性エッチングにより形成された(111)面により構成されており(つまり、中間層基板30は、開口窓31の開口面積がLED搭載用基板20から離れるにつれて徐々に大きくなっており)、LEDチップ1から放射された光を前方へ反射するミラー2dを構成している。要するに、本実施形態では、中間層基板30がLEDチップ1から側方へ放射された光を前方へ反射させる枠状のリフレクタを兼ねている。
LED搭載用基板20は、図4および図5に示すように、シリコン基板20aの一表面側(図4(c)における左面側)に、LEDチップ1の両電極それぞれと電気的に接続される2つの導体パターン25a,25aが形成されるとともに、中間層基板30に形成された後述の2つの貫通孔配線34,34を介して光検出素子4と電気的に接続される2つの導体パターン25b,25bが形成されており、各導体パターン25a,25a,25b,25bとシリコン基板20aの他表面側(図4(c)における右面側)に形成された4つの外部接続用電極27a,27a,27b,27bとがそれぞれ貫通孔配線24を介して電気的に接続されている。また、LED搭載用基板20は、シリコン基板20aの上記一表面側に、中間層基板30と接合するための接合用金属層29も形成されている。
本実施形態におけるLEDチップ1は、結晶成長用基板として導電性基板を用い厚み方向の両面に電極(図示せず)が形成された可視光LEDチップである。そこで、LED搭載用基板20は、LEDチップ1が電気的に接続される2つの導体パターン25a,25aのうちの一方の導体パターン25aを、LEDチップ1がダイボンディングされる矩形状のダイパッド部25aaと、ダイパッド部25aaに連続一体に形成され貫通孔配線24との接続部位となる引き出し配線部25abとで構成してある。要するに、LEDチップ1は、上記一方の導体パターン25aのダイパッド部25aaにダイボンディングされており、ダイパッド部25aa側の電極がダイパッド部25aaに接合されて電気的に接続され、光取り出し面側の電極がボンディングワイヤ14を介して他方の導体パターン25aと電気的に接続されている。ここで、本実施形態では、LEDチップ1およびダイパッド部25aaの平面視における外周形状を矩形状(図示例では、正方形状)としてあり、ダイパッド部25aaの平面サイズをLEDチップ1の平面サイズよりもやや大きく設定してある。
また、LED搭載用基板20は、シリコン基板20aの上記他表面側に、シリコン基板20aよりも熱伝導率の高い金属材料からなる矩形状の放熱用パッド部28が形成されており、ダイパッド部25aaと放熱用パッド部28とがシリコン基板20aよりも熱伝導率の高い金属材料(例えば、Cuなど)からなる複数(本実施形態では、9つ)の円柱状のサーマルビア26を介して熱的に結合されており、LEDチップ1で発生した熱が各サーマルビア26および放熱用パッド部28を介して放熱されるようになっている。
ところで、LED搭載用基板20は、シリコン基板20aに、上述の4つの貫通孔配線24それぞれが内側に形成される4つの貫通孔22aと、上述の9つのサーマルビア26それぞれが内側に形成される9つの貫通孔22bとが厚み方向に貫設され、シリコン基板20aの上記一表面および上記他表面と各貫通孔22a,22bの内面とに跨って熱酸化膜(シリコン酸化膜)からなる絶縁膜23が形成されており、各導体パターン25a,25a,25b,25b、接合用金属層29、各外部接続用電極27a,27a,27b,27b、放熱用パッド部28、各貫通孔配線24および各サーマルビア26がシリコン基板20aと電気的に絶縁されている。ここで、本実施形態では、各サーマルビア26用の貫通孔22bの開口形状および各貫通孔配線24用の貫通孔22aの開口形状を円形状としてあるが、サーマルビア26用の貫通孔22bの内径寸法を貫通孔配線24用の貫通孔22aの内径よりも大きく設定してあり、シリコン基板20aの厚み方向に直交する断面におけるサーマルビア26の断面積が貫通孔配線24の断面積よりも大きくなっている。
また、各導体パターン25a,25a,25b,25b、接合用金属層29、各外部接続用電極27a,27a,27b,27b、放熱用パッド部28は、絶縁膜23上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されており、各導体パターン25a,25a,25b,25bと接合用金属層29とが同時に形成され、各外部接続用電極27a,27a,27b,27bと放熱用パッド部28とが同時に形成されている。なお、本実施形態では、絶縁膜23上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。また、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、貫通孔配線24およびサーマルビア26の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。
ここにおいて、本実施形態では、上記一方の導体パターン25aのダイパッド部25aaが、LEDチップ1の一面全体が接合されLEDチップ1と複数のサーマルビア26とを熱結合する均熱板部を構成し、上記一方の導体パターン25の引き出し配線部25abおよび上記他方の導体パターン25が、均熱板部の周辺において貫通孔配線24と接続される導体部を構成している。なお、本実施形態では、均熱板部と導体部とが同一材料により形成され、均熱板部と一方の導体部とが連続一体に形成されているが、均熱板部と導体部とは別材料により形成してもよい。また、LEDチップ1の結晶成長用基板が絶縁性基板や半絶縁性基板であって当該結晶成長用基板を均熱板部に接合する場合には、均熱板部の材料は必ずしも導電性材料に限らず、熱伝導率の高い材料(例えば、AlNなど)であればよい。
中間層基板30は、図6および図7に示すように、シリコン基板30aの一表面側(図6(c)における右面側)に、LED搭載用基板20の2つの導体パターン27b,27bと接合されて電気的に接続される2つの導体パターン35,35が形成されるとともに、LED搭載用基板20の接合用金属層29と接合される接合用金属層36が形成されている。また、中間層基板30は、シリコン基板30aの他表面側(図6(c)における左面側)に、貫通孔配線34,34を介して導体パターン35,35と電気的に接続される導体パターン37,37が形成されるとともに、光検出素子形成基板40と接合するための接合用金属層38が形成されている。
また、中間層基板30は、上述の2つの貫通孔配線34それぞれが内側に形成される2つの貫通孔32がシリコン基板30aの厚み方向に貫設され、シリコン基板30aの上記一表面および上記他表面と各貫通孔32の内面とに跨って熱酸化膜(シリコン酸化膜)からなる絶縁膜33が形成されており、各導体パターン35,35,37,37および各接合用金属層36,38および各貫通孔配線34がシリコン基板30aと電気的に絶縁されている。ここにおいて、各導体パターン35,35,37,37および各接合用金属層36,38は、絶縁膜33上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されており、導体パターン35,35と接合用金属層36とが同時に形成され、導体パターン37,37と接合用金属層38とが同時に形成されている。なお、本実施形態では、絶縁膜33上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と絶縁膜33との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、貫通孔配線34の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。
光検出素子形成基板40は、図8および図9に示すように、シリコン基板40aの一表面側(図8(c)における右面側)に、中間層基板30の2つの導体パターン37,37と接合されて電気的に接続される2つの導体パターン47a,47bが形成されるとともに、中間層基板30の接合用金属層38と接合される接合用金属層48が形成されている。ここにおいて、光検出素子4は、フォトダイオードにより構成されており、光検出素子形成基板40に形成された2つの導体パターン47a,47bの一方の導体パターン47a(図9における上側の導体パターン47a)は、光検出素子4を構成するフォトダイオードのp形領域4aに電気的に接続され、他方の導体パターン47b(図9における下側の導体パターン47b)は、上記フォトダイオードのn形領域4bを構成するシリコン基板40aに電気的に接続されている。
また、光検出素子形成基板40は、シリコン基板40aの上記一表面側にシリコン酸化膜からなる絶縁膜43が形成されており、当該絶縁膜43がフォトダイオードの反射防止膜を兼ねている。また、光検出素子形成基板40は、上記一方の導体パターン47aが、絶縁膜43に形成したコンタクトホール43aを通してp形領域43aと電気的に接続され、上記他方の導体パターン47bが絶縁膜43に形成したコンタクトホール43bを通してn形領域4bと電気的に接続されている。ここにおいて、各導体パターン47a,47bおよび接合用金属層48は、絶縁膜43上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されており、同時に形成してある。なお、本実施形態では、絶縁膜43上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と絶縁膜43との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
上述の実装基板2の形成にあたっては、例えば図10に示すように、光検出素子4、絶縁膜43、各導体パターン47a,47b、および接合用金属層48が形成されたシリコン基板40aと中間層基板30とを低温での直接接合が可能な常温接合法などにより接合する第1の接合工程を行った後、シリコン基板40aを所望の厚みまで研磨する研磨工程を行い、その後、誘導結合プラズマ(ICP)型のドライエッチング装置などを用いてシリコン基板40aに光取出窓41を形成する光取出窓形成工程を行うことで光検出素子形成基板40を完成させてから、LEDチップ1が実装されボンディングワイヤ14の結線が行われたLED搭載用基板20と中間層基板30とを常温接合法などにより接合する第2の接合工程を行うようにすればよい。なお、常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する。
上述の第1の接合工程では、シリコン基板40aの接合用金属層48と中間層基板30の接合用金属層38とが接合されるとともに、シリコン基板40aの導体パターン47a,47bと中間層基板30の導体パターン37,37とが接合され電気的に接続される。ここで、導体パターン47a,47bと導体パターン37,37との接合部位は、貫通孔配線34に重なる領域からずらしてあるので、導体パターン47a,47bと導体パターン37,37との互いの接合面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、第2の接合工程では、LED搭載用基板20の接合用金属層29と中間層基板30の接合用金属層36とが接合されるとともに、LED搭載用基板20の導体パターン25b,25bと中間層基板30の導体パターン35,35とが接合され電気的に接続される。ここで、導体パターン25b,25bと導体パターン35,35との接合部位は、貫通孔配線24に重なる領域および貫通孔配線34に重なる領域からずらしてあるので、導体パターン25b,25bと導体パターン35,35との互いの接合面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。
また、上述の透光性部材3は、透光性材料(例えば、シリコーン、アクリル樹脂、ガラスなど)からなる透光性基板を用いて形成してある。ここで、透光性部材3は、実装基板2と同じ外周形状の矩形板状に形成されており、実装基板2側とは反対の光取り出し面に、LEDチップ1から放射された光の全反射を抑制する微細凹凸構造が形成されている。ここにおいて、透光性部材3の光取り出し面に形成する微細凹凸構造は、多数の微細な凹部が2次元周期構造を有するように形成されている。なお、上述の微細凹凸構造は、例えば、レーザ加工技術やエッチング技術やインプリントリソグラフィ技術などを利用して形成すればよい。また、微細凹凸構造の周期は、LEDチップ1の発光ピーク波長の1/4〜100倍程度の範囲で適宜設定すればよい。
本実施形態の発光装置の製造にあたっては、上述の各シリコン基板20a,30a,40aとして、それぞれLED搭載用基板20、中間層基板30、光検出素子形成基板40を多数形成可能なシリコンウェハを用いるとともに、上述の透光性基板として透光性部材3を多数形成可能なウェハ状のもの(透光性ウェハ)を用い、上述の第1の接合工程、研磨工程、第2の接合工程、光取出窓形成工程、第2の接合工程、実装基板2の収納凹所2aに封止樹脂を充填して封止部5を形成する封止部形成工程、封止部形成工程の後で実装基板2と透光性部材3とを接合する第3の接合工程などの各工程をウェハレベルで行うことでウェハレベルパッケージ構造体を形成してから、ダイシング工程により実装基板2のサイズに分割されている。したがって、LED搭載用基板20と中間層基板30と光検出素子形成基板40と透光性部材3とが同じ外形サイズとなり、小型のパッケージを実現できるとともに、製造が容易になる。また、実装基板2の形成にあたって上述の各接合工程において、低温での直接接合が可能な常温接合法を採用しているので、各接合工程でLEDチップ1のジャンクション温度が最大ジャンクション温度を超えるのを防止することができる。
以上説明した本実施形態の発光装置では、実装基板2は、当該実装基板2の厚み方向に直交する断面における各サーマルビア26の断面積が各貫通孔配線24の断面積よりも大きく、且つ、LEDチップ1の一面全体が接合されLEDチップ1と複数のサーマルビア26とを熱結合する均熱板部として機能するダイパッド部25aaを有しているので、LEDチップ1で発生した熱の放熱路のうちLEDチップ1から各サーマルビア26までの間に放熱路の断面積がLEDチップ1のチップサイズよりも小さくなる区間が存在しないことにより、熱抵抗を低減することができて放熱性を高めることが可能となり、しかも、実装基板2の厚み方向に直交する断面における各サーマルビア26の断面積を小さくすることなくサーマルビア26の数を増やすことが可能となるから、放熱性をより一層高めることが可能となる。したがって、本実施形態の発光装置では、LEDチップ1で発生した熱を効率よく外部へ逃がすことができ、LEDチップ1のジャンクション温度の温度上昇を抑制できるから、入力電力を大きくでき、光出力の高出力化を図れる。
また、本実施形態の発光装置では、実装基板2は、各貫通孔配線24と接続される複数の導体部が均熱板部たるダイパッド部25aaの周辺に形成されているので、実装基板2の厚み方向においてLEDチップ1と貫通孔配線24とが重複している場合に比べて、サーマルビア26の数を増やすことが可能となるから、放熱性を高めることが可能となる。
ところで、図15に示した従来構成の発光装置では、LEDチップ1から放射された光を検出することができないが、本実施形態の発光装置では、実装基板2における収納凹所2aの周部から内方へ突出する張出部2cにLEDチップ1から放射された光を検出する光検出素子4が設けられているので、LEDチップ1から放射された光を検出することができる。したがって、例えば、LEDチップ1として赤色LEDチップを採用した発光装置と、LEDチップ1として緑色LEDチップを採用した発光装置と、LEDチップ1として青色LEDチップを採用した発光装置とを同一の回路基板上に近接して配置して、当該回路基板に各発光装置のLEDチップ1を駆動する駆動回路部と、各光検出素子4により検出される光強度がそれぞれの目標値に保たれるように駆動回路部から各発光色のLEDチップ1に流れる電流をフィードバック制御する制御回路部などを設けておくことにより、各光検出素子4それぞれの出力に基づいて各発光色のLEDチップ1の光出力を各別に制御することができ、各発光色ごとのLEDチップ1の光出力の経時変化の違いなどによらず混色光(ここでは、白色光)の光色や色温度の精度を向上することができる。要するに、本実施形態の発光装置では、所望の混色光を安定して得ることが可能となる。
なお、本実施形態では、実装基板2の収納凹所2aの内底面に1つのLEDチップ1を実装してあるが、LEDチップ1の数は特に限定するものではなく、発光色が同じ複数のLEDチップ1を収納凹所2aの内底面に実装するようにしてもよい。
(実施形態2)
以下、本実施形態の発光装置について図11〜図14に基づいて説明する。
本実施形態の発光装置の基本構成は実施形態1と略同じであり、実装基板2の収納凹所2aの内底面に互いに発光色の異なる複数(図示例では、4つ)のLEDチップ1が実装され、光検出素子形成基板40に、各発光色のLEDチップ1それぞれから放射された光を各別に検出する複数の光検出素子4(図示例では、4つ)が設けられている点などが相違する。ここにおいて、本実施形態では、4つのLEDチップ1として、発光色が赤色のLEDチップ1aと、発光色が緑色のLEDチップ1bと、発光色が青色のLEDチップ1cと、発光色が黄色のLEDチップ1dとを採用しており、赤色光と緑色光と青色光と黄色光の混色光として白色光を得ることができる。ただし、各LEDチップ1の発光色は特に限定するものではなく、所望の混色光に応じて適宜選択すればよい。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
本実施形態の発光装置は、各光検出素子4において対応するLEDチップ1a〜1dから放射された光のみを選択的に検出可能とするために、各LEDチップ1a〜1dそれぞれから放射される光の放射範囲を制限する十字状の遮光壁39を中間層基板30に連続一体に形成してある。要するに、本実施形態の発光装置では、中間層基板30の開口窓31が遮光壁39によって4つの小空間31aに分けられている。ここにおいて、本実施形態では、中間層基板30における遮光壁39がアルカリ系溶液を用いた異方性エッチングにより開口窓31と同時に形成されており、遮光壁39の各側面が開口窓31の内側面と同様に(111)面となっているので、遮光壁39の各側面がLEDチップ1a〜1dから放射された光を前方へ反射するミラーとして機能する。
しかして、本実施形態の発光装置では、各発光色のLEDチップ1a〜1dから同時に放射された光を各光検出素子4にて各別に精度良く検出することができ、各光検出素子4それぞれの出力に基づいて各発光色のLEDチップ1a〜1dの光出力を各別に制御することが可能となり、所望の混色光を安定して得ることが可能となる。すなわち、本実施形態の発光装置を実装する回路基板などに、各LEDチップ1a〜1dを駆動する駆動回路部、各光検出素子4により検出される光強度がそれぞれの目標値に保たれるように駆動回路部から各LEDチップ1a〜1dに流れる電流をフィードバック制御する制御回路部などを設けておくことにより、各光検出素子4それぞれの出力に基づいて各発光色のLEDチップ1a〜1dの光出力を各別に制御することができ、各発光色ごとのLEDチップ1a,1b,1c,1dの光出力の経時変化の違いなどによらず混色光(ここでは、白色光)の光色や色温度の精度を向上することができる。
ところで、上記各実施形態1,2では、実装基板2を3枚の半導体基板を用いて形成してあるが、実装基板2の基礎とする半導体基板の数は特に限定するものではなく、例えば、図15に示した従来例と同様に1枚の半導体基板を用いて形成してもよいし、2枚の半導体基板を用いて形成してもよい。
実施形態1の発光装置の概略断面図である。 同上の発光装置の概略分解斜視図である。 同上における実装基板を示し、(a)は概略平面図、(b)は(a)のA−A’概略断面図、(c)は(a)のB−B’概略断面図である。 同上におけるLED搭載用基板を示し、(a)は概略平面図、(b)は(a)のA−A’概略断面図、(c)は(a)のB−B’概略断面図である。 同上におけるLED搭載用基板の概略下面図である。 同上における中間層基板を示し、(a)は概略平面図、(b)は(a)のA−A’概略断面図、(c)は(a)のB−B’概略断面図である。 同上における中間層基板の概略下面図である。 同上における光検出素子形成基板を示し、(a)は概略平面図、(b)は(a)のA−A’概略断面図、(c)は(a)のB−B’概略断面図である。 同上における光検出素子形成基板の概略下面図である。 同上における実装基板の形成方法の説明図である。 実施形態2の発光装置の概略断面図である。 同上の発光装置の要部概略平面図である。 同上の発光装置の概略分解斜視図である。 同上の発光装置における光検出素子形成基板の概略下面図である。 従来例を示し、(a)は概略平面図、(b)は(a)のA−A’概略断面図である。
符号の説明
1 LEDチップ
2 実装基板
20a,30a,40a シリコン基板(半導体基板)
22a 貫通孔
22b 貫通孔
23 絶縁膜
24 貫通孔配線
25a 導体パターン
25aa ダイパッド部(均熱板部)
25ab 引き出し配線部(導体部)
26 サーマルビア
27a 外部接続用電極
28 放熱用パッド部

Claims (2)

  1. LEDチップと、半導体基板を用いて形成されLEDチップが実装された実装基板とを備え、LEDチップへの給電路の一部となる複数の貫通孔配線およびLEDチップで発生した熱の放熱路となる複数のサーマルビアが実装基板の厚み方向に貫設された発光装置であって、実装基板は、前記厚み方向に直交する断面における各サーマルビアの断面積が各貫通孔配線の断面積よりも大きく、且つ、LEDチップの一面全体が接合されLEDチップと複数のサーマルビアとを熱結合する均熱板部を有してなり、当該実装基板は、LEDチップが実装されるLED実装部と、LED実装部においてLEDチップが実装される領域の周部に設けられた壁部と、壁部から張り出した張出部とを有し、張出部に、LEDチップから放射された光を検出する光検出素子が設けられてなることを特徴とする発光装置。
  2. 前記実装基板は、前記各貫通孔配線と接続される複数の導体部が前記均熱板部の周辺に形成されてなることを特徴とする請求項1記載の発光装置。
JP2006208840A 2006-07-31 2006-07-31 発光装置 Expired - Fee Related JP5010203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006208840A JP5010203B2 (ja) 2006-07-31 2006-07-31 発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006208840A JP5010203B2 (ja) 2006-07-31 2006-07-31 発光装置

Publications (2)

Publication Number Publication Date
JP2008034748A JP2008034748A (ja) 2008-02-14
JP5010203B2 true JP5010203B2 (ja) 2012-08-29

Family

ID=39123838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006208840A Expired - Fee Related JP5010203B2 (ja) 2006-07-31 2006-07-31 発光装置

Country Status (1)

Country Link
JP (1) JP5010203B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032829A1 (en) * 2007-07-30 2009-02-05 Tong Fatt Chew LED Light Source with Increased Thermal Conductivity
JP5192847B2 (ja) * 2008-02-26 2013-05-08 パナソニック株式会社 発光装置
JP5109770B2 (ja) * 2008-04-03 2012-12-26 豊田合成株式会社 発光装置及び発光装置の製造方法
DE102008021661A1 (de) * 2008-04-30 2009-11-05 Ledon Lighting Jennersdorf Gmbh LED-Modul mit Rahmen und Leiterplatte
JP5301339B2 (ja) * 2009-04-14 2013-09-25 スタンレー電気株式会社 半導体装置
JP5482098B2 (ja) * 2009-10-26 2014-04-23 日亜化学工業株式会社 発光装置
US8507940B2 (en) * 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
KR101752447B1 (ko) * 2011-06-01 2017-07-05 서울반도체 주식회사 발광 다이오드 어셈블리

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4050802B2 (ja) * 1996-08-02 2008-02-20 シチズン電子株式会社 カラー表示装置
JP3696839B2 (ja) * 2001-03-14 2005-09-21 松下電器産業株式会社 照明装置
JP2004079750A (ja) * 2002-08-16 2004-03-11 Fuji Photo Film Co Ltd 発光装置
JP2004273690A (ja) * 2003-03-07 2004-09-30 Stanley Electric Co Ltd 極小光源用led素子およびその製造方法
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package
JP2005303258A (ja) * 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
JP2006128512A (ja) * 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd 発光素子用セラミック基板
CN1770942B (zh) * 2004-11-01 2010-09-08 安华高科技Ecbuip(新加坡)私人有限公司 具有强度监控系统的发光二极管照明系统

Also Published As

Publication number Publication date
JP2008034748A (ja) 2008-02-14

Similar Documents

Publication Publication Date Title
JP5192666B2 (ja) 発光装置
JP5243806B2 (ja) 紫外光発光装置
JP5010203B2 (ja) 発光装置
JPWO2008123020A1 (ja) 半導体装置及びその製造方法
JP5010198B2 (ja) 発光装置
JP5010366B2 (ja) 発光装置
JP4877239B2 (ja) 発光装置の製造方法
JP5390938B2 (ja) 発光装置
JP5102652B2 (ja) 発光装置
JP5102605B2 (ja) 発光装置およびその製造方法
JP5010199B2 (ja) 発光装置
JP5351624B2 (ja) Ledモジュール
JP2011009559A (ja) 発光装置
JP2009177095A (ja) 発光装置
JP2009130294A (ja) 実装方法
JP2009177099A (ja) 発光装置
JP5351620B2 (ja) 発光装置
JP2010278316A (ja) 発光装置
JP5192847B2 (ja) 発光装置
JP5554900B2 (ja) チップの実装方法
JP5475954B2 (ja) 発光装置
JP2009206186A (ja) 発光装置
JP2009177100A (ja) 発光装置
JP2009158506A (ja) 発光装置
JP2009177101A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090313

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5010203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees