[go: up one dir, main page]

JP5004885B2 - Semiconductor structure processing method - Google Patents

Semiconductor structure processing method Download PDF

Info

Publication number
JP5004885B2
JP5004885B2 JP2008183876A JP2008183876A JP5004885B2 JP 5004885 B2 JP5004885 B2 JP 5004885B2 JP 2008183876 A JP2008183876 A JP 2008183876A JP 2008183876 A JP2008183876 A JP 2008183876A JP 5004885 B2 JP5004885 B2 JP 5004885B2
Authority
JP
Japan
Prior art keywords
semiconductor structure
zno
etching
based semiconductor
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008183876A
Other languages
Japanese (ja)
Other versions
JP2010027670A (en
Inventor
千寿 京谷
泰司 小谷
道宏 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2008183876A priority Critical patent/JP5004885B2/en
Publication of JP2010027670A publication Critical patent/JP2010027670A/en
Application granted granted Critical
Publication of JP5004885B2 publication Critical patent/JP5004885B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Weting (AREA)
  • Dicing (AREA)

Description

本発明は、ウェットエッチング工程を含む半導体構造の加工方法に関する。   The present invention relates to a method for processing a semiconductor structure including a wet etching process.

半導体構造の加工方法として、エッチングが知られている。エッチングの方法として、酸やアルカリを用いたウェットエッチングがある。SiなどのIV族半導体構造や窒化ガリウムGaNのようなIII−V族半導体構造のウェットエッチングについては種々のエッチャントおよびエッチング方法が知られている。特開2008−10608号公報では、アルカリ溶液を用いたIII族窒化物半導体構造のウェットエッチング方法が開示されている。   Etching is known as a method for processing a semiconductor structure. As an etching method, there is wet etching using acid or alkali. Various etchants and etching methods are known for wet etching of group IV semiconductor structures such as Si and group III-V semiconductor structures such as gallium nitride GaN. Japanese Patent Application Laid-Open No. 2008-10608 discloses a method for wet etching of a group III nitride semiconductor structure using an alkaline solution.

特開2007−101874号公報JP 2007-101874 A

一方、ZnO、MgZnO、ZnOS、ZnOSeなどのZnO系半導体材料を用いた半導体構造の製造において、適切なウェットエッチングの方法が求められている。   On the other hand, in manufacturing a semiconductor structure using a ZnO-based semiconductor material such as ZnO, MgZnO, ZnOS, or ZnOSe, an appropriate wet etching method is required.

本発明の目的は、ZnO系半導体構造の新たなウェットエッチング方法を提供することである。   An object of the present invention is to provide a new wet etching method for a ZnO-based semiconductor structure.

本発明の一観点によれば、a)表面が+C面のZnO系半導体構造を準備する工程と、b)前記ZnO系半導体構造の表面を、フッ化アンモニウムとフッ化水素酸との混合溶液でエッチングする工程と、c)前記工程b)の後に、前記ZnO系半導体構造の表面を、塩酸と硝酸の混合溶液でエッチングする工程とを含む半導体構造の加工方法が提供される。   According to one aspect of the present invention, a) a step of preparing a ZnO-based semiconductor structure having a + C surface, and b) a surface of the ZnO-based semiconductor structure is mixed with a mixed solution of ammonium fluoride and hydrofluoric acid. There is provided a semiconductor structure processing method comprising: an etching step; and c) a step of etching the surface of the ZnO-based semiconductor structure with a mixed solution of hydrochloric acid and nitric acid after the step b).

本発明によれば、良質なエッチング面を有するZnO系半導体構造を提供することができる。   According to the present invention, a ZnO-based semiconductor structure having a good etching surface can be provided.

図1Aは、代表的なウェットエッチングの方法についての概略図である。図示の様に、エッチングしたい半導体構造1を取手付きの格子状のホルダー2に入れ、エッチングする面を露出させてビーカー3内の溶液4に浸す。   FIG. 1A is a schematic diagram of a typical wet etching method. As shown in the figure, the semiconductor structure 1 to be etched is placed in a grid-like holder 2 with a handle, the surface to be etched is exposed and immersed in the solution 4 in the beaker 3.

図1Bは、ウェットエッチングの他の方法を示した概略図である。図示のように、一方向に均等にエッチャントが流れるような構造の水槽5にポンプ6を使ってエッチャントを流動的に供給し、そのエッチャントに素子1を入れたホルダー2を浸す方法をとっても良い。   FIG. 1B is a schematic view showing another method of wet etching. As shown in the figure, a method may be used in which an etchant is fluidly supplied using a pump 6 to a water tank 5 having a structure in which the etchant flows evenly in one direction, and the holder 2 containing the element 1 is immersed in the etchant.

図2に、ZnO系半導体構造の概略断面図を示す。ZnO系半導体構造とは、ZnO、MgZnOなどからなる基板20の上に、バッファ層21、n型ZnO系半導体層22、多重量子井戸(MQW)等を形成した発光層23、p型ZnO系半導体層24がこの順に積層したような構造体のことである。また、単にZnO系基板だけのものや、ZnO系基板の上に、ZnO系半導体材料が形成(単層または積層)されたものも広義にZnO系半導体構造と呼ぶこととする。   FIG. 2 shows a schematic cross-sectional view of a ZnO-based semiconductor structure. The ZnO-based semiconductor structure is a light-emitting layer 23 in which a buffer layer 21, an n-type ZnO-based semiconductor layer 22, a multiple quantum well (MQW), etc. are formed on a substrate 20 made of ZnO, MgZnO, or the like, a p-type ZnO-based semiconductor. A structure in which the layers 24 are stacked in this order. A ZnO-based substrate or a structure in which a ZnO-based semiconductor material is formed (single layer or stacked) on a ZnO-based substrate is also referred to as a ZnO-based semiconductor structure in a broad sense.

発明者らは、ZnO系半導体構造に対する好適なエッチャントを発見するために、種々のエッチャントを用いて図1Aに示したような方法でウェットエッチング実験を行った。それぞれの実験条件とその結果について述べる。   In order to find a suitable etchant for a ZnO-based semiconductor structure, the inventors conducted a wet etching experiment using various etchants by the method shown in FIG. 1A. Each experimental condition and its result are described.

図3Aは、実験で用いたZnO系半導体構造のサンプルの概略断面図であり、図3BはZnO系半導体構造の概略平面図である。実験で用いたサンプルは、図3に示した、10×10mm角、厚さが300μmのZnO基板7上に、0.4μm〜0.5μm程度のZnO系膜8を成長したものである。この基板7の上表面は+C面である。ZnO系膜8の表面上には、ウェットエッチングに対するマスクとなるレジストパターン9(厚さ1.3μm〜1.5μm程度)が形成されている。   FIG. 3A is a schematic cross-sectional view of a sample of a ZnO-based semiconductor structure used in the experiment, and FIG. 3B is a schematic plan view of the ZnO-based semiconductor structure. The sample used in the experiment is obtained by growing a ZnO-based film 8 of about 0.4 μm to 0.5 μm on a 10 × 10 mm square and 300 μm thick ZnO substrate 7 shown in FIG. The upper surface of the substrate 7 is a + C plane. On the surface of the ZnO-based film 8, a resist pattern 9 (thickness of about 1.3 μm to 1.5 μm) serving as a mask for wet etching is formed.

図3Bに示すように、レジストパターン9は、ZnO系膜の上に正方形のレジスト膜が行列状に並んでいる。
1)塩酸
サンプルを市販の塩酸36容量%溶液に60分浸漬させた。
As shown in FIG. 3B, in the resist pattern 9, square resist films are arranged in a matrix on a ZnO-based film.
1) Hydrochloric acid The sample was immersed in a commercially available 36% by volume hydrochloric acid solution for 60 minutes.

図4は、エッチング後のサンプル表面の光学顕微鏡による観察像である。塩酸を用いてエッチングした場合、図示のようにエッチピット11が大量に発生し、エッチング面を平坦にできなかった。エッチピットとは、結晶構造を反映した小さなエッチング痕である。また、レジスト膜で保護した部分において、その縁でいわゆるサイドエッチ13が100μm程度確認された。C軸方向のエッチレートは8.0μm/hrである。
2)硝酸
サンプルを硝酸61容量%溶液に60分浸漬させた。
FIG. 4 is an observation image of the sample surface after etching using an optical microscope. When etching was performed using hydrochloric acid, a large amount of etch pits 11 were generated as shown in the figure, and the etched surface could not be flattened. The etch pit is a small etching mark reflecting the crystal structure. Further, in the portion protected by the resist film, a so-called side etch 13 was confirmed at the edge of about 100 μm. The etch rate in the C-axis direction is 8.0 μm / hr.
2) Nitric acid The sample was immersed in a 61% by volume nitric acid solution for 60 minutes.

図5は、エッチング後のサンプル表面の光学顕微鏡による観察像である。硝酸でエッチングした場合、塩酸の場合と同様に、大量のエッチピット11が発生した。C軸方向のエッチレートは0.3μm/hrと、非常に遅かった。
3)リン酸
サンプルをリン酸(リン酸:水=15ml:150ml)に60分浸漬させた。
FIG. 5 is an observation image of the sample surface after etching using an optical microscope. When etching with nitric acid, a large amount of etch pits 11 were generated as in the case of hydrochloric acid. The etch rate in the C-axis direction was very slow at 0.3 μm / hr.
3) Phosphoric acid The sample was immersed in phosphoric acid (phosphoric acid: water = 15 ml: 150 ml) for 60 minutes.

図6は、エッチング後のサンプル表面の光学顕微鏡による観察像である。リン酸でエッチングした場合も、塩酸の場合と同様に、大量のエッチピット11が発生した。C軸方向のエッチレートは2.5μm/hrであった。
4)フッ酸
レジスト膜を設けていないZnOサンプルをフッ酸10容量%の溶液に10分間浸漬させた。
FIG. 6 is an observation image of the sample surface after etching using an optical microscope. When etching with phosphoric acid, a large amount of etch pits 11 were generated as in the case of hydrochloric acid. The etch rate in the C-axis direction was 2.5 μm / hr.
4) Hydrofluoric acid A ZnO sample without a resist film was immersed in a 10% by volume hydrofluoric acid solution for 10 minutes.

図7は、エッチング後のサンプル表面の光学顕微鏡による観察像である。図示のように、フッ酸がエッチャントの場合も多量のエッチピット11が現れた。C軸方向のエッチングレートは1.5μm/hrであった。
5)エチレンジアミン4酢酸・2Na(以下、EDTA):エチレンジアミン(以下、EDA)=20:1(容量割合)の混合溶液
EDTA:EDA溶液にサンプルを10分間浸漬させた。
FIG. 7 is an observation image of the sample surface after etching using an optical microscope. As shown in the figure, a large amount of etch pits 11 also appeared when hydrofluoric acid was an etchant. The etching rate in the C-axis direction was 1.5 μm / hr.
5) Ethylenediaminetetraacetic acid · 2Na (hereinafter referred to as EDTA): ethylenediamine (hereinafter referred to as EDA) = 20: 1 (volume ratio) mixed solution The sample was immersed in an EDTA: EDA solution for 10 minutes.

図8は、エッチング後のサンプル表面の光学顕微鏡による観察像である。この溶液の場合、エッチピットはほとんど見られないが、等方的にエッチングされず、偏った方向にエッチングが進行する異方性エッチングとなった。図中に示した部分14がC面のoff方向に沿ってエッチングされた領域(C面Off領域14)である。C軸方向のエッチレートは0.62μm/hrであった。
6)バッファードフッ酸
サンプルを1水素2フッ化アンモニウム(NHF・HF)15容量%、フッ化アンモニウム28容量%の混合水溶液(PH=5、バッファードフッ酸と呼ぶこととする)に30分間浸漬させた。
FIG. 8 is an observation image of the sample surface after etching using an optical microscope. In the case of this solution, almost no etch pits were observed, but it was not isotropically etched, and anisotropic etching in which etching progressed in a biased direction was obtained. A portion 14 shown in the figure is a region etched along the C-plane off direction (C-plane off region 14). The etch rate in the C-axis direction was 0.62 μm / hr.
6) Buffered hydrofluoric acid Samples were mixed into a mixed aqueous solution (PH = 5, referred to as buffered hydrofluoric acid) of 15% by volume of ammonium bifluoride (NH 4 F · HF) and 28% by volume of ammonium fluoride. It was immersed for 30 minutes.

図9は、エッチング後のサンプル表面の光学顕微鏡による観察像である。図示のように、エッチング領域10に多量の不規則な形状の凹凸15が見られた。C軸方向のエッチレートは1.0μm/hrであった。なお、図中の丸い部分16は電極16である。
7)王水
サンプルを、王水(塩酸:硝酸=3:1(vol))に60秒浸漬させた。
FIG. 9 is an observation image of the sample surface after etching using an optical microscope. As shown in the drawing, a large amount of irregularly shaped irregularities 15 were observed in the etching region 10. The etch rate in the C-axis direction was 1.0 μm / hr. In addition, the round part 16 in the figure is the electrode 16.
7) Aqua regia The sample was immersed in aqua regia (hydrochloric acid: nitric acid = 3: 1 (vol)) for 60 seconds.

図10Aは、エッチング後のサンプル表面の光学顕微鏡による観察像であり、図10Bは、サンプル断面を触針式表面形状測定器(DEKTAK)で測定した結果を示すグラフである。   FIG. 10A is an observation image of the sample surface after etching by an optical microscope, and FIG. 10B is a graph showing the result of measuring the sample cross section with a stylus type surface shape measuring instrument (DEKTAK).

王水でエッチングした場合、エッチピットはあまり見られなかったが、レジスト保護領域12とエッチング領域10の界面付近にサイドエッチ13が現れた。C軸方向のエッチレートは7.2μm/hrであり、サイドエッチ13(A軸又はM軸方向)のエッチレートは900μm/hrである。従って深さ方向へのエッチングよりもサイドエッチの進行速度が非常に速い。図10Bに示したように、実際にサイドエッチ領域は15μmと、非常にサイドエッチが進行したことが分かった。   When etching with aqua regia, few etch pits were observed, but side etch 13 appeared near the interface between the resist protection region 12 and the etching region 10. The etch rate in the C-axis direction is 7.2 μm / hr, and the etch rate of the side etch 13 (A-axis or M-axis direction) is 900 μm / hr. Therefore, the side etching progress rate is much faster than the etching in the depth direction. As shown in FIG. 10B, the side etch region was actually 15 μm, and it was found that the side etch progressed very much.

ここまで、ZnO膜に対するウェットエッチングについて述べてきた。発明者らは、MgZnO膜に対するウェットエッチングにおいても実施例の効果を検討した。   Up to this point, the wet etching for the ZnO film has been described. The inventors examined the effect of the example also in the wet etching for the MgZnO film.

MgZnOについては、バッファードフッ酸および王水のそれぞれをエッチャントとして用いたエッチング実験8)、9)を行った。
8) MgZnO膜をバッファードフッ酸でエッチング
図3A、図3Bに示したような形の10mm×10mm角、厚さ300μmのZnO基板7上に、0.3μm〜0.5μm程度のMgZnO膜11を成長させ、その上にレジストパターン9を設けたサンプルを、実験6)と同様のバッファードフッ酸に20分間浸漬した。
For MgZnO, etching experiments 8) and 9) were performed using each of buffered hydrofluoric acid and aqua regia as etchants.
8) Etching MgZnO film with buffered hydrofluoric acid MgZnO film 11 of about 0.3 μm to 0.5 μm on a 10 mm × 10 mm square, 300 μm thick ZnO substrate 7 having a shape as shown in FIGS. 3A and 3B The sample with the resist pattern 9 provided thereon was immersed in the same buffered hydrofluoric acid as in Experiment 6) for 20 minutes.

図11は、エッチング後のMgZnO膜表面の光学顕微鏡による観察像である。図示のように、実験6)と同様、大量の凹凸15が確認された。このときのC軸方向のエッチレートは1.2μm/hrであった。
9) MgZnO膜を王水でエッチング
実験8)と同様のサンプルを、実験7)と同様の王水に60秒間浸漬した。
FIG. 11 is an image observed by an optical microscope on the surface of the MgZnO film after etching. As shown in the figure, as in Experiment 6), a large amount of unevenness 15 was confirmed. At this time, the etch rate in the C-axis direction was 1.2 μm / hr.
9) Etching MgZnO film with aqua regia A sample similar to experiment 8) was immersed in aqua regia similar to experiment 7) for 60 seconds.

図12Aは、エッチング後のMgZnO膜表面の光学顕微鏡による観察像であり、図12Bは、サンプル断面を触針式表面形状測定器(DEKTAK)で測定した結果を示すグラフである。   FIG. 12A is an image observed by an optical microscope on the surface of the MgZnO film after etching, and FIG. 12B is a graph showing the result of measuring the sample cross section with a stylus type surface shape measuring instrument (DEKTAK).

図12Aを見ると、MgZnO膜を王水でエッチングした場合も、ZnO膜を王水でエッチングした場合と同様に、エッチピットはあまり観察されないが、エッチング領域10とレジスト保護領域12との界面付近に大きなサイドエッチ13が観察された。エッチレートは、C軸方向5.2μm/hr、サイドエッチ1300μm/hrであった。   Referring to FIG. 12A, when the MgZnO film is etched with aqua regia, the etch pits are not observed as much as when the ZnO film is etched with aqua regia, but in the vicinity of the interface between the etching region 10 and the resist protection region 12. A large side etch 13 was observed. The etch rate was 5.2 μm / hr in the C-axis direction, and the side etch was 1300 μm / hr.

1)〜7)の検討をまとめる。1)〜4)のエッチャントを用いた場合、エッチング面に大量のエッチピットが生じる。5)の場合、エッチピットほとんど見られないものの異方性エッチングとなる。6)の場合、エッチング面にエッチピットとは異なる凹凸が生じる。7)の場合、エッチング面は比較的平坦な面となるが、サイドエッチが大きくなる。   The examination of 1) -7) is summarized. When the etchants 1) to 4) are used, a large amount of etch pits are generated on the etched surface. In the case of 5), although the etch pit is hardly seen, anisotropic etching is performed. In the case of 6), irregularities different from the etch pits are generated on the etched surface. In the case of 7), the etched surface is a relatively flat surface, but the side etch becomes large.

発明者らは、上記検討を元に、6)と7)のエッチャントを組み合わせて用いることで、良好なエッチング面を得られるウェットエッチングの方法を発案した。すなわち、バッファードフッ酸でエッチングした後、王水でエッチングを行うという2段階のエッチング工程を取る。   Based on the above investigation, the inventors have devised a wet etching method capable of obtaining a good etching surface by using a combination of the etchants of 6) and 7). That is, a two-stage etching process is performed in which etching is performed with buffered hydrofluoric acid and then with aqua regia.

また、実験8)、9)の結果は、実験6)、7)の結果と大きな差は見られない。従って、MgZnO膜についても、ZnO膜と同様に、バッファードフッ酸でエッチングをした後に王水で短時間エッチングをすることにより、エッチング面が平坦でサイドエッチの少ないエッチングが出来るであろうと考えられる。   In addition, the results of Experiments 8) and 9) are not significantly different from the results of Experiments 6) and 7). Therefore, it is considered that the MgZnO film, like the ZnO film, can be etched with a flat etching surface and less side etching by etching with buffered hydrofluoric acid and then with aqua regia for a short time. .

実施例1を詳細に説明する。図1のように、半導体構造1をホルダー2にセットし、ビーカー3中の溶液に浸漬した。半導体構造1は、ここでは厚さ300μmのZnO基板上のZnO系膜表面にレジストパターンが付いたものを5mm角に切り出したものである。レジストパターンの形成方法は、例えばコンタクト露光方法である。ZnO系膜の表面にスピンコーターでレジストを塗布した後、プリベークを施し、レジスト膜を形成する。レジスト膜にフォトマスクをコンタクトし、露光してレジストにパターンを転写する。レジストを現像し、露光されたパターンを取り除いてレジストパターンを形成した。   Example 1 will be described in detail. As shown in FIG. 1, the semiconductor structure 1 was set in the holder 2 and immersed in the solution in the beaker 3. Here, the semiconductor structure 1 is obtained by cutting a ZnO-based film surface on a ZnO substrate having a thickness of 300 μm with a resist pattern into a 5 mm square. The resist pattern forming method is, for example, a contact exposure method. A resist is applied to the surface of the ZnO-based film with a spin coater and then pre-baked to form a resist film. A photomask is contacted with the resist film and exposed to transfer the pattern to the resist. The resist was developed, and the exposed pattern was removed to form a resist pattern.

エッチングの第1段階として、半導体構造1を200mlのビーカー3中のバッファードフッ酸100ml(溶液A)に20分間浸漬した。   As a first stage of etching, the semiconductor structure 1 was immersed in 100 ml of buffered hydrofluoric acid (solution A) in a 200 ml beaker 3 for 20 minutes.

エッチングの第2段階として、上記溶液Aから引き上げた半導体構造1を300mlビーカー中の王水200ml(塩酸150ml、硝酸50ml)に5秒浸漬した。   As a second stage of etching, the semiconductor structure 1 pulled out from the solution A was immersed in 200 ml of aqua regia (150 ml of hydrochloric acid and 50 ml of nitric acid) in a 300 ml beaker for 5 seconds.

図13は、実施例1によるエッチングを行った後のZnO膜表面の光学顕微鏡像である。図示のように、エッチング領域10にはエッチピットや凹凸は見られず、サイドエッチもほとんど見られなかった。   FIG. 13 is an optical microscope image of the surface of the ZnO film after etching according to Example 1. As shown in the figure, no etch pits or irregularities were seen in the etching region 10, and side etching was hardly seen.

図14は、エッチング領域10とレジスト保護領域12の界面付近の拡大断面図である。界面付近を拡大すると多少のサイドエッチ13は確認できるものの、そのサイズは1.2μmであった。王水への浸漬時間を5秒と短くしたことで、サイドエッチを極力少なくすることが出来たといえよう。   FIG. 14 is an enlarged sectional view near the interface between the etching region 10 and the resist protection region 12. When the vicinity of the interface is enlarged, some side etch 13 can be confirmed, but the size is 1.2 μm. It can be said that side etch was reduced as much as possible by shortening the immersion time in aqua regia to 5 seconds.

実施例1のように、まず溶液Aを用いて深さ方向(C軸方向)のエッチングを行い、その後、王水を用いることで、表面の凹凸を取り除くと共に、サイドエッチも少ないZnO膜のエッチングを行うことが出来る。   As in Example 1, first, etching in the depth direction (C-axis direction) is performed using the solution A, and then using aqua regia, the surface unevenness is removed and the etching of the ZnO film with less side etching is performed. Can be done.

実施例2では、ZnO系の半導体構造に素子分離のための分離溝を形成する方法について説明する。   In Example 2, a method of forming an isolation trench for element isolation in a ZnO-based semiconductor structure will be described.

図15Aに示すように、+C面ZnO基板1501上にZnO系材料でn型、p型導電膜1502、1503を順次成長させる。成長方法はMOCVD、MBEなど当業者に自明な方法で良い。その後、n、p型各々のための電極1504、1505を、例えば電子線(EB)蒸着法等で蒸着し、その後適当な温度でアニールして形成する。n側電極1504にはチタン、金、p側電極1505にはニッケル、金を用いる。電極1504、基板1501の裏面、電極1505をそれぞれ覆うように、フォトリソグラフィーによりレジストマスク1506を形成する。こうして半導体構造Aを形成する。   As shown in FIG. 15A, n-type and p-type conductive films 1502 and 1503 are sequentially grown on a + C-plane ZnO substrate 1501 using a ZnO-based material. The growth method may be a method obvious to those skilled in the art, such as MOCVD and MBE. Thereafter, electrodes 1504 and 1505 for n-type and p-type are deposited by, for example, electron beam (EB) vapor deposition, and then annealed at an appropriate temperature. Titanium and gold are used for the n-side electrode 1504, and nickel and gold are used for the p-side electrode 1505. A resist mask 1506 is formed by photolithography so as to cover the electrode 1504, the back surface of the substrate 1501, and the electrode 1505. Thus, the semiconductor structure A is formed.

図15Bに示すように、上記半導体構造Aを実施例1と同様にエッチャント液に浸漬したのち、90秒純水につけてエッチャントを洗い落とすことにより、分離溝1507を形成する(半導体構造Bの形成)。   As shown in FIG. 15B, the semiconductor structure A is immersed in an etchant solution in the same manner as in Example 1 and then immersed in pure water for 90 seconds to wash away the etchant, thereby forming a separation groove 1507 (formation of semiconductor structure B). .

図15Cに示すように、レジストマスク1506を除去する。除去の方法として、アセトン中に半導体構造Bを入れた状態で、超音波をあてて剥離させる方法を取る。レジストマスク1506を剥離した後、沸騰させたイソプロピルアルコール(IPA)内に浸し、水分を蒸発させた後、引き上げてIPA上記雰囲気内で乾燥させる。   As shown in FIG. 15C, the resist mask 1506 is removed. As a removal method, an ultrasonic wave is applied to peel off the semiconductor structure B in acetone. After the resist mask 1506 is peeled off, the resist mask 1506 is immersed in boiling isopropyl alcohol (IPA) to evaporate moisture, and then lifted and dried in the atmosphere of IPA.

図15Dに示すように、分離溝部に例えばスクライブライン1508などを形成して半導体構造Dをカットし、個々の半導体素子に分離する。なお、カットはダイシングでも良い。   As shown in FIG. 15D, for example, a scribe line 1508 or the like is formed in the separation groove to cut the semiconductor structure D and separate into individual semiconductor elements. The cut may be dicing.

図16Aは、実施例2により分離溝を形成し、素子分離した半導体構造のI−V特性を示す。図16Bは、参考例として、溶液Aのみで分離溝を形成した場合のI−V特性を示す。図16Aに示すように、実施例2により形成された素子では、電流の立ち上がりの急峻である良好なI−V特性が得られる。一方、図16Bに示すように、溶液Aのみで分離溝を形成されて素子分離された素子では、凹凸により電流集中でリーク電流が発生するため、電流の立ち上がりが実施例2に比べて鈍いI−V特性となる。   FIG. 16A shows IV characteristics of a semiconductor structure in which an isolation trench is formed according to Example 2 and an element is isolated. FIG. 16B shows IV characteristics when a separation groove is formed only with the solution A as a reference example. As shown in FIG. 16A, in the element formed according to Example 2, good IV characteristics with a steep rise of current can be obtained. On the other hand, as shown in FIG. 16B, in the element in which the isolation trench is formed only by the solution A, a leak current is generated due to current concentration due to the unevenness, and therefore the rise of the current is duller than that of Example 2. -V characteristics.

実施例3では、半導体構造の表面の鏡面加工の方法を説明する。実施例3でも、実施例1、2と同様のエッチャントを用いる。実施例1との違いは、半導体構造としてZnO基板上にZnO系膜を成長したものではなく、+C面ZnO基板を用いたことである。また、基板表面の鏡面加工であるからレジストマスクは用いていない。   In Example 3, a method of mirror processing of the surface of a semiconductor structure will be described. In the third embodiment, the same etchant as in the first and second embodiments is used. The difference from Example 1 is that a + C plane ZnO substrate was used instead of a ZnO-based film grown on a ZnO substrate as a semiconductor structure. Further, since the surface of the substrate is mirror-finished, a resist mask is not used.

ZnO基板の表面は何も加工を施さない場合、ざらついている。実施例により、表面が平坦な基板を形成することが出来るので、結晶性の良い、平坦なエピタキシャル成長を行うことが可能となる。   The surface of the ZnO substrate is rough when nothing is processed. According to the embodiment, since a substrate having a flat surface can be formed, it is possible to perform flat epitaxial growth with good crystallinity.

図17Aに、実際にZnO基板を実施例3により鏡面加工してエピタキシャル成長させたZnO系半導体構造のエピタキシャル層表面の実態顕微鏡写真を示す。図17Bに、何も加工を施さない基板を用いてエピタキシャル成長させたZnO系半導体構造のエピタキシャル層表面の実態顕微鏡写真を示す。図17A、図17Bを比べたところ、実施例3によるZnO系半導体構造の表面は何も加工を施さない基板に比べて非常に平坦に近い状態であった。また、図17Bで示したような基板加工のダメージに起因した無数の欠陥の発生(研磨傷に対応した形状に無数のピットが発生し白濁して見える)は見られなかった。更に、フッ酸のみで表面をエッチング加工した基板を用いてエピタキシャル成長させたZnO系半導体構造のエピタキシャル層表面も観察した。表面エッチングの際に発生したピットに起因した凹凸による白濁化が観察された。実施例3によるZnO系半導体構造の表面は、このような白濁化も見られなかった。つまり、実施例による鏡面加工を施したZnO基板を用いることで、結晶性の良い、平坦なエピタキシャル膜を成長可能になる。   FIG. 17A shows a micrograph of the actual state of the epitaxial layer surface of the ZnO-based semiconductor structure in which the ZnO substrate was actually mirror-finished by Example 3 and epitaxially grown. FIG. 17B shows a micrograph of the actual state of the epitaxial layer surface of a ZnO-based semiconductor structure epitaxially grown using a substrate that has not been processed. When comparing FIG. 17A and FIG. 17B, the surface of the ZnO-based semiconductor structure according to Example 3 was very flat compared to a substrate on which no processing was performed. In addition, generation of innumerable defects due to substrate processing damage as shown in FIG. 17B (innumerable pits generated in the shape corresponding to the polishing scratches and appearing cloudy) was not observed. Furthermore, the surface of the epitaxial layer having a ZnO-based semiconductor structure epitaxially grown using a substrate whose surface was etched with only hydrofluoric acid was also observed. White turbidity due to unevenness due to pits generated during surface etching was observed. Such turbidity was not observed on the surface of the ZnO-based semiconductor structure according to Example 3. That is, a flat epitaxial film with good crystallinity can be grown by using the mirror-finished ZnO substrate according to the embodiment.

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、実施例が適用できるZnO系材料としては、組成式MgZn1−x1−y−zSe(0≦x<0.5、0≦y<0.1、0≦z<0.2)で表される半導体材料が挙げられるであろう。この組成式で表される半導体材料は、結晶形態がZnOと変わらないため、エッチング特性も変わらないと考えられるからである。 Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. For example, examples of the ZnO-based material to which the embodiment can be applied include a composition formula Mg x Zn 1-x O 1-yz S y Se z (0 ≦ x <0.5, 0 ≦ y <0.1, 0 ≦ A semiconductor material represented by z <0.2) may be mentioned. This is because the semiconductor material represented by this composition formula is considered to have the same etching characteristics because the crystal form is not different from that of ZnO.

また、実施例におけるエッチャントに王水を用いるが、王水の代わりに、塩酸:硝酸=1〜10:1(容量割合)の混合溶液でも良い。実施例におけるエッチャントに用いたバッファードフッ酸については、フッ化アンモニウム:フッ化水素酸=1〜10:1の混合溶液でも良い。   Although aqua regia is used as the etchant in the examples, a mixed solution of hydrochloric acid: nitric acid = 1 to 10: 1 (volume ratio) may be used instead of aqua regia. About the buffered hydrofluoric acid used for the etchant in an Example, the mixed solution of ammonium fluoride: hydrofluoric acid = 1-10: 1 may be sufficient.

その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   It will be apparent to those skilled in the art that other various modifications, improvements, combinations, and the like can be made.

図1A、図1Bは、代表的なウェットエッチングの方法についての概略図である。1A and 1B are schematic views of a typical wet etching method. 図2は、ZnO系半導体構造の概略断面図である。FIG. 2 is a schematic cross-sectional view of a ZnO-based semiconductor structure. 図3Aは、実験で用いたZnO系半導体構造のサンプルの概略断面図であり、図3BはZnO系半導体構造の概略平面図である。FIG. 3A is a schematic cross-sectional view of a sample of a ZnO-based semiconductor structure used in the experiment, and FIG. 3B is a schematic plan view of the ZnO-based semiconductor structure. 図4は、エッチング後のサンプル表面の光学顕微鏡による観察像である。FIG. 4 is an observation image of the sample surface after etching using an optical microscope. 図5は、エッチング後のサンプル表面の光学顕微鏡による観察像である。FIG. 5 is an observation image of the sample surface after etching using an optical microscope. 図6は、エッチング後のサンプル表面の光学顕微鏡による観察像である。FIG. 6 is an observation image of the sample surface after etching using an optical microscope. 図7は、エッチング後のサンプル表面の光学顕微鏡による観察像である。FIG. 7 is an observation image of the sample surface after etching using an optical microscope. 図8は、エッチング後のサンプル表面の光学顕微鏡による観察像である。FIG. 8 is an observation image of the sample surface after etching using an optical microscope. 図9は、エッチング後のサンプル表面の光学顕微鏡による観察像である。FIG. 9 is an observation image of the sample surface after etching using an optical microscope. 図10Aは、エッチング後のサンプル表面の光学顕微鏡による観察像であり、図10Bは、サンプル断面を触針式表面形状測定器(DEKTAK)で測定した結果を示すグラフである。FIG. 10A is an observation image of the sample surface after etching by an optical microscope, and FIG. 10B is a graph showing the result of measuring the sample cross section with a stylus type surface shape measuring instrument (DEKTAK). 図11は、エッチング後のMgZnO基板表面の光学顕微鏡による観察像である。FIG. 11 is an image observed by an optical microscope on the surface of the MgZnO substrate after etching. 図12Aは、エッチング後のMgZnO膜表面の光学顕微鏡による観察像であり、図12Bは、サンプル断面を触針式表面形状測定器(DEKTAK)で測定した結果を示すグラフである。FIG. 12A is an image observed by an optical microscope on the surface of the MgZnO film after etching, and FIG. 12B is a graph showing the result of measuring the sample cross section with a stylus type surface shape measuring instrument (DEKTAK). 図13は、実施例1によるエッチングを行った後のZnO膜表面の光学顕微鏡像である。FIG. 13 is an optical microscope image of the surface of the ZnO film after etching according to Example 1. 図14は、エッチング領域10とレジスト保護領域12の界面付近の拡大断面図である。FIG. 14 is an enlarged sectional view near the interface between the etching region 10 and the resist protection region 12. 図15A〜図15Dは、実施例2による素子製造工程を表す概略断面図である。15A to 15D are schematic cross-sectional views showing the element manufacturing process according to the second embodiment. 図16Aは、実施例2により分離溝を形成し、素子分離した半導体構造のI−V特性であり、図16Bは、参考例として、溶液Aのみで分離溝を形成した場合のI−V特性である。FIG. 16A is an IV characteristic of a semiconductor structure in which an isolation groove is formed according to Example 2, and an element is isolated, and FIG. 16B is an IV characteristic when an isolation groove is formed only with solution A as a reference example. It is. 図17A、図17Bは、ZnO系半導体構造のエピタキシャル層の表面顕微鏡写真である。17A and 17B are surface micrographs of an epitaxial layer having a ZnO-based semiconductor structure.

符号の説明Explanation of symbols

1 半導体構造
2 ホルダー
3 ビーカー
4 溶液
5 水槽
6 ポンプ
7、20 基板
8 ZnO系膜
9 レジストパターン
10 エッチング領域
11 エッチピット
12 レジスト保護領域
13 サイドエッチ
14 C面Off領域
15 凹凸
16 電極
21 バッファ層
22 n型ZnO系半導体層
23 発光層
24 p型ZnO系半導体層
DESCRIPTION OF SYMBOLS 1 Semiconductor structure 2 Holder 3 Beaker 4 Solution 5 Water tank 6 Pump 7, 20 Substrate 8 ZnO system film 9 Resist pattern 10 Etching area 11 Etch pit 12 Resist protection area 13 Side etching 14 C surface Off area 15 Concavity and convexity 16 Electrode 21 Buffer layer 22 n-type ZnO-based semiconductor layer 23 light-emitting layer 24 p-type ZnO-based semiconductor layer

Claims (10)

a)表面が+C面のZnO系半導体構造を準備する工程と、
b)前記ZnO系半導体構造の表面を、フッ化アンモニウムとフッ化水素酸との混合溶液でエッチングする工程と、
c)前記工程b)の後に、前記ZnO系半導体構造の表面を、塩酸と硝酸の混合溶液でエッチングする工程と
を含む半導体構造の加工方法。
a) preparing a ZnO-based semiconductor structure whose surface is a + C plane;
b) etching the surface of the ZnO-based semiconductor structure with a mixed solution of ammonium fluoride and hydrofluoric acid;
c) A method for processing a semiconductor structure, comprising a step of etching the surface of the ZnO-based semiconductor structure with a mixed solution of hydrochloric acid and nitric acid after the step b).
前記工程b)およびc)が、
bc−1)前記ZnO系半導体構造の表面に所望のレジストパターンを形成する工程と、
bc−2)前記レジストパターンをマスクとして、前記ZnO系半導体構造の表面を、フッ化アンモニウムとフッ化水素酸との混合溶液でエッチングする工程と、
bc−3)前記工程bc−2)の後に、前記レジストパターンをマスクとして、前記ZnO系半導体構造の表面を、塩酸と硝酸の混合溶液でエッチングする工程と
を含む請求項1記載の半導体構造の加工方法。
Said steps b) and c)
bc-1) forming a desired resist pattern on the surface of the ZnO-based semiconductor structure;
bc-2) etching the surface of the ZnO-based semiconductor structure with a mixed solution of ammonium fluoride and hydrofluoric acid using the resist pattern as a mask;
The step of bc-3) comprising, after the step bc-2), etching the surface of the ZnO-based semiconductor structure with a mixed solution of hydrochloric acid and nitric acid using the resist pattern as a mask. Processing method.
前記工程bc−3)において、
エッチングにより形成されるエッチングパターンが素子分離溝であり、
前記工程bc−3)の後に、
d)前記素子分離溝に沿って前記ZnO系半導体構造を素子分離する工程
を含む請求項1記載の半導体構造の加工方法。
In the step bc-3),
An etching pattern formed by etching is an element isolation groove,
After step bc-3)
The semiconductor structure processing method according to claim 1, further comprising: d) isolating the ZnO-based semiconductor structure along the element isolation trench.
前記ZnO系半導体構造を素子分離する方法がスクライブである請求項3記載の半導体構造の加工方法。   4. The method of processing a semiconductor structure according to claim 3, wherein a method of isolating the ZnO-based semiconductor structure is scribe. 前記ZnO系半導体構造を素子分離する方法がダイシングである請求項3記載の半導体構造の加工方法。   4. The method of processing a semiconductor structure according to claim 3, wherein the method of separating the ZnO-based semiconductor structure is dicing. 前記ZnO系半導体構造が、ZnO層を含んだ基板である請求項1〜5のいずれか1項記載の半導体構造の加工方法。   The semiconductor structure processing method according to claim 1, wherein the ZnO-based semiconductor structure is a substrate including a ZnO layer. 前記ZnO系半導体構造が、MgZnO層を含んだ基板である請求項1〜6のいずれか1項記載の半導体構造の加工方法。   The semiconductor structure processing method according to claim 1, wherein the ZnO-based semiconductor structure is a substrate including an MgZnO layer. 前記ZnO系半導体構造の材料が、組成式MgZn1−x1−y−zSe(0≦x<0.5、0≦y<0.1、0≦z<0.2)で表される半導体材料である請求項1〜7のいずれか1項記載の半導体構造の加工方法。 The material of the ZnO-based semiconductor structure has a composition formula Mg x Zn 1-x O 1-yz S y Se z (0 ≦ x <0.5, 0 ≦ y <0.1, 0 ≦ z <0. The semiconductor structure processing method according to claim 1, wherein the semiconductor material is represented by 2). 前記フッ化アンモニウムとフッ化水素酸との混合溶液が、フッ化アンモニウム:フッ化水素酸=1〜10:1(容量割合)で混合された請求項1〜8記載の半導体構造の加工方法。   The method for processing a semiconductor structure according to claim 1, wherein the mixed solution of ammonium fluoride and hydrofluoric acid is mixed at ammonium fluoride: hydrofluoric acid = 1 to 10: 1 (volume ratio). 前記塩酸と硝酸の混合溶液が、塩酸:硝酸=1〜10:1(容量割合)で混合された請求項1〜9のいずれか1項記載の半導体構造の加工方法。   The method for processing a semiconductor structure according to claim 1, wherein the mixed solution of hydrochloric acid and nitric acid is mixed with hydrochloric acid: nitric acid = 1 to 10: 1 (volume ratio).
JP2008183876A 2008-07-15 2008-07-15 Semiconductor structure processing method Expired - Fee Related JP5004885B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008183876A JP5004885B2 (en) 2008-07-15 2008-07-15 Semiconductor structure processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008183876A JP5004885B2 (en) 2008-07-15 2008-07-15 Semiconductor structure processing method

Publications (2)

Publication Number Publication Date
JP2010027670A JP2010027670A (en) 2010-02-04
JP5004885B2 true JP5004885B2 (en) 2012-08-22

Family

ID=41733249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008183876A Expired - Fee Related JP5004885B2 (en) 2008-07-15 2008-07-15 Semiconductor structure processing method

Country Status (1)

Country Link
JP (1) JP5004885B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5647922B2 (en) * 2011-03-16 2015-01-07 スタンレー電気株式会社 Zinc oxide-based substrate processing method and substrate with growth layer
JP5706722B2 (en) * 2011-03-16 2015-04-22 スタンレー電気株式会社 Method for detecting surface defects of ZnO-based compound semiconductor crystal

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148660A (en) * 1992-11-09 1994-05-27 Hitachi Ltd Method and apparatus for etching transparent conductive film
JPH10126001A (en) * 1996-10-21 1998-05-15 Mitsubishi Electric Corp Manufacturing method of semiconductor device
JP3618986B2 (en) * 1996-12-13 2005-02-09 キヤノン株式会社 Photovoltaic element manufacturing method
JP2000232090A (en) * 1999-02-10 2000-08-22 Toshiba Corp Method for removing glass passivation film
JP2003243703A (en) * 2002-02-18 2003-08-29 Sharp Corp Semiconductor light emitting element
JP2004247411A (en) * 2003-02-12 2004-09-02 Sharp Corp Semiconductor light emitting device and its manufacturing method
JP3700786B2 (en) * 2003-12-18 2005-09-28 株式会社東北テクノアーチ GaN substrate manufacturing method
JP4305338B2 (en) * 2004-09-08 2009-07-29 カシオ計算機株式会社 Zinc oxide film patterning method
JP4785721B2 (en) * 2006-12-05 2011-10-05 キヤノン株式会社 Etching method, pattern forming method, thin film transistor manufacturing method, and etching solution
JP2008260003A (en) * 2007-04-11 2008-10-30 Shigeto Matsuo Gas-liquid contact device
KR101402189B1 (en) * 2007-06-22 2014-06-02 삼성전자주식회사 Oxide thin film transistor and etchant of Zn oxide
JP2009029688A (en) * 2007-06-28 2009-02-12 Rohm Co Ltd ZnO-based substrate and ZnO-based substrate processing method
JP5150218B2 (en) * 2007-11-09 2013-02-20 スタンレー電気株式会社 Manufacturing method of ZnO-based semiconductor light emitting device

Also Published As

Publication number Publication date
JP2010027670A (en) 2010-02-04

Similar Documents

Publication Publication Date Title
JP4180107B2 (en) Nitride semiconductor device manufacturing method
TWI520206B (en) Method for at least partially separating an epitaxial layer
JP3933592B2 (en) Nitride semiconductor device
TWI663748B (en) Light-emitting element and method for manufacturing light-emitting element
KR100865754B1 (en) Vertically structured GaN type semiconductor light emitting device and method of manufacturing the same
JP5292456B2 (en) Group III nitride semiconductor device and manufacturing method thereof
CN1577905B (en) Method for producing semiconductor device
KR20090018451A (en) Method for manufacturing vertical gallium-based LED device
JP5004885B2 (en) Semiconductor structure processing method
JP2009164345A (en) Manufacturing method of semiconductor device
JP3920910B2 (en) Nitride-based semiconductor device and manufacturing method thereof
JP4872246B2 (en) Semi-insulating GaAs substrate and epitaxial substrate
TW201411690A (en) Recovered wafers and methods for recycling wafers
JP4148976B2 (en) Nitride semiconductor device manufacturing method
KR101323274B1 (en) Method of recycling a substrate used for depositng iii-nitride semiconductor thereon
KR20110093635A (en) Semiconductor substrate, manufacturing method thereof, semiconductor device and manufacturing method thereof
CN102623579A (en) Semiconductor light-emitting chip manufacturing method
US10937927B2 (en) Group III nitride light-emitting element and method for producing the light-emitting element
JP2007116192A (en) Nitride-based semiconductor device
KR101226905B1 (en) Method of recycling a substrate used for depositng iii-nitride semiconductor thereon
JP5514341B2 (en) Method for manufacturing group III nitride semiconductor device
KR101226904B1 (en) Method of recycling a substrate used for depositng iii-nitride semiconductor thereon
CN108807148B (en) Method for recovering sapphire patterned substrate for GaN-LED by combining physics and chemistry
TWI398015B (en) Method for manufacturing light-emitting diode
JP4171511B2 (en) Nitride semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5004885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees