JP5001802B2

JP5001802B2 - Method for manufacturing transducer substrate

Info

Publication number: JP5001802B2
Application number: JP2007306575A
Authority: JP
Inventors: 直樹牛山
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2007-11-27
Filing date: 2007-11-27
Publication date: 2012-08-15
Anticipated expiration: 2027-11-27
Also published as: JP2009130295A

Description

本発明は、トランスデューサ用基板の製造方法に関するものである。 The present invention relates to the production how the substrate for the transducer.

従来から、マイクロマシニング技術を利用して半導体基板の一表面側にダイヤフラムを形成したトランスデューサ用基板を備えたトランスデューサとして、例えば、マイクロホン、超音波センサ、圧力センサ、スピーカ、赤外線センサなどが知られているが、ダイヤフラムの寸法精度がトランスデューサの特性に大きく影響するので、ダイヤフラムを厚み精度良く形成可能なトランスデューサ用基板の製造方法が種々提案されている（例えば、特許文献１〜３）。 Conventionally, for example, a microphone, an ultrasonic sensor, a pressure sensor, a speaker, an infrared sensor, and the like are known as a transducer including a transducer substrate in which a diaphragm is formed on one surface side of a semiconductor substrate using micromachining technology. However, since the dimensional accuracy of the diaphragm greatly affects the characteristics of the transducer, various methods of manufacturing a transducer substrate capable of forming the diaphragm with high thickness accuracy have been proposed (for example, Patent Documents 1 to 3).

ここにおいて、上記特許文献１〜３には、半導体基板の一表面側に可動電極を兼ねるダイヤフラムが形成されたトランスデューサ用基板と、可動電極に対向配置された固定電極とを備えたトランスデューサにおけるトランスデューサ用基板の製造方法が記載されている。 Here, in the above Patent Documents 1 to 3, for a transducer in a transducer comprising a transducer substrate having a diaphragm that also serves as a movable electrode on one surface side of a semiconductor substrate, and a fixed electrode opposed to the movable electrode. A method for manufacturing a substrate is described.

ここで、上記特許文献１には、図９（ａ）に示すように、シリコン基板からなる半導体基板１０の一表面側に高濃度不純物ドーピング層１０４を形成した後、半導体基板１０の他表面側に所望のダイヤフラム２０の平面形状に応じてパターン設計した開孔部１５ａを有するマスク層１５を形成し、続いて、マスク層１５をエッチングマスクとするとともに高濃度不純物ドーピング層１０４をエッチングストッパ層として半導体基板１０を上記他表面側から高濃度不純物ドーピング層１０４に達する深さまでエッチングして凹所１７を形成することにより高濃度不純物ドーピング層１０４の一部からなるダイヤフラム２０を形成するようにした製造方法が記載されている。 Here, in Patent Document 1, as shown in FIG. 9A, after the high concentration impurity doping layer 104 is formed on one surface side of the semiconductor substrate 10 made of a silicon substrate, the other surface side of the semiconductor substrate 10 is formed. Then, a mask layer 15 having apertures 15a having a pattern designed according to the planar shape of the desired diaphragm 20 is formed. Subsequently, the mask layer 15 is used as an etching mask and the high-concentration impurity doping layer 104 is used as an etching stopper layer. The semiconductor substrate 10 is etched to the depth reaching the high concentration impurity doping layer 104 from the other surface side to form the recess 17 to form the diaphragm 20 comprising a part of the high concentration impurity doping layer 104. A method is described.

また、上記特許文献２には、図１０に示すように、シリコン基板からなる支持基板１０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１０ｂ上にシリコン層１０ｃを有するＳＯＩ基板を半導体基板１０’として用い、半導体基板１０’の一表面側に形成するダイヤフラム２０の平面形状に応じてパターン設計した開孔部１５ａを有するマスク層１５を半導体基板１０’の他表面側に形成し、続いて、マスク層１５をエッチングマスクとして、支持基板１０ａ、絶縁層１０ｂを順次エッチングして凹所１７を形成することによりシリコン層１０ｃの一部からなるダイヤフラム２０を形成するようにした製造方法が記載されている。なお、この製造方法では、支持基板１０ａをエッチングする際には、絶縁層１０ｂをエッチングストッパ層として利用し、絶縁層１０ｂをエッチングする際には、シリコン層１０ｃをエッチングストッパ層として利用する。 Further, in Patent Document 2, as shown in FIG. 10, an SOI substrate having a silicon layer 10c on an insulating layer (buried oxide film) 10b made of a silicon oxide film on a support substrate 10a made of a silicon substrate is used as a semiconductor. A mask layer 15 having an aperture 15a that is designed according to the planar shape of the diaphragm 20 formed on one surface side of the semiconductor substrate 10 ′ is used on the other surface side of the semiconductor substrate 10 ′. Subsequently, there is a manufacturing method in which the diaphragm 20 made of a part of the silicon layer 10c is formed by sequentially etching the support substrate 10a and the insulating layer 10b using the mask layer 15 as an etching mask to form the recesses 17. Are listed. In this manufacturing method, the insulating layer 10b is used as an etching stopper layer when the support substrate 10a is etched, and the silicon layer 10c is used as an etching stopper layer when the insulating layer 10b is etched.

また、上記特許文献３には、同一平面上に複数個のマイクロホンを配置し各マイクロホンの出力を同期加算して低雑音化を図るようにしたマイクユニットを、マイクロマシニング技術などを利用して製造することが記載されている。
特開２００２−３４５０８９号公報特開２００４−３５６７０７号公報特開２００２−１５２８７３号公報 In Patent Document 3, a microphone unit in which a plurality of microphones are arranged on the same plane and the outputs of the microphones are synchronously added to reduce noise is manufactured using a micromachining technique or the like. It is described to do.
JP 2002-345089 A JP 2004-356707 A JP 2002-152873 A

しかしながら、上記特許文献１に記載されたトランスデューサ基板の製造方法では、ダイヤフラム２０の平面サイズを決める要因として、マスク層１５の開孔部１５ａの開口サイズ、半導体基板１０の厚み、凹所１７を形成する際のサイドエッチング量などがあり、マスク層１５の開孔部１５ａの開口サイズを同じにしても、半導体基板１０の厚みのばらつきやサイドエッチング量のばらつきにより、ダイヤフラム２０の平面サイズにばらつきが生じてしまう。例えば、図９（ａ）における半導体基板１０の厚みがｄ、図９（ｂ）における半導体基板１０の厚みがｄ’（＜ｄ）である場合、図９（ａ）と図９（ｂ）とではダイヤフラム２０の左右方向の寸法Ｈ１，Ｈ２が異なり、Ｈ１＜Ｈ２となる。また、上記特許文献１に記載されたトランスデューサ基板の製造方法では、半導体基板１０の厚みが同じであっても、例えば、図９（ａ）に対して、図９（ｃ）のようにサイドエッチング量が多くなると、ダイヤフラム２０の左右方向の寸法Ｈ３がＨ１に比べて大きくなってしまう。 However, in the transducer substrate manufacturing method described in Patent Document 1, the opening size of the opening 15a of the mask layer 15, the thickness of the semiconductor substrate 10, and the recess 17 are formed as factors that determine the planar size of the diaphragm 20. Even if the opening size of the opening 15a of the mask layer 15 is the same, the planar size of the diaphragm 20 may vary due to variations in the thickness of the semiconductor substrate 10 and variations in the amount of side etching. It will occur. For example, when the thickness of the semiconductor substrate 10 in FIG. 9A is d and the thickness of the semiconductor substrate 10 in FIG. 9B is d ′ (<d), FIG. 9A and FIG. Then, the dimensions H1 and H2 in the left-right direction of the diaphragm 20 are different, and H1 <H2. Further, in the transducer substrate manufacturing method described in Patent Document 1, even if the thickness of the semiconductor substrate 10 is the same, for example, side etching as shown in FIG. When the amount increases, the dimension H3 in the left-right direction of the diaphragm 20 becomes larger than H1.

また、上記特許文献２に記載されたトランスデューサ用基板の製造方法においても、上記特許文献１に記載された製造方法と同様に、マスク層１５の開孔部１５ａの開口サイズを同じにしても、半導体基板１０’の厚みのばらつきやサイドエッチング量のばらつきにより、ダイヤフラム２０の平面サイズにばらつきが生じてしまうという問題があった。また、上記特許文献２に記載のトランスデューサ用基板の製造方法では、支持基板１０ａのエッチングにあたって、アルカリ系溶液を用いてエッチング速度の結晶面方位依存性を利用した異方性エッチングを行っているが、支持基板１０ａのエッチングをＲＩＥなどのドライエッチングにより行っても、図１１のように絶縁層１０ｂのサイドエッチングによりダイヤフラム２０の寸法Ｈ４がばらついてしまい、また、バッチ処理が行えず、製造コストが高くなってしまう。 Also, in the method for manufacturing a transducer substrate described in Patent Document 2, as with the manufacturing method described in Patent Document 1, even if the opening size of the opening 15a of the mask layer 15 is the same, There has been a problem that the planar size of the diaphragm 20 varies due to variations in the thickness of the semiconductor substrate 10 ′ and variations in the amount of side etching. In addition, in the method for manufacturing a transducer substrate described in Patent Document 2, anisotropic etching using the crystal plane orientation dependence of the etching rate is performed using an alkaline solution when etching the support substrate 10a. Even if the support substrate 10a is etched by dry etching such as RIE, the dimension H4 of the diaphragm 20 varies due to side etching of the insulating layer 10b as shown in FIG. It will be high.

また、その他のトランスデューサ用基板の製造方法として、図１２（ａ）に示すようにシリコン基板からなる半導体基板１０の一表面側においてダイヤフラム２０に対応する領域にエッチングストッパ層１０５を形成してから半導体基板１０の上記一表面側の全面にダイヤフラム２０の基礎となる薄膜１４を形成し、その後、半導体基板１０の他表面側に所望のダイヤフラム２０の平面形状に応じてパターン設計した開孔部１５ａを有するマスク層１５を形成し、続いて、マスク層１５をエッチングマスクとして半導体基板１０を上記他表面側からエッチングストッパ層１０５に達するようにエッチングすることで貫通孔１６を形成し、その後、図１２（ｂ）に示すように、エッチングストッパ層１０５をエッチング除去することにより薄膜１４の一部からなるダイヤフラム２０を形成するようにした製造方法が考えられる。 As another method of manufacturing a transducer substrate, as shown in FIG. 12A, after forming an etching stopper layer 105 in a region corresponding to the diaphragm 20 on one surface side of a semiconductor substrate 10 made of a silicon substrate, the semiconductor A thin film 14 serving as the basis of the diaphragm 20 is formed on the entire surface of the one surface side of the substrate 10, and thereafter, an aperture 15 a that is designed in accordance with the planar shape of the desired diaphragm 20 is formed on the other surface side of the semiconductor substrate 10. The mask layer 15 is formed, and then the through hole 16 is formed by etching the semiconductor substrate 10 so as to reach the etching stopper layer 105 from the other surface side using the mask layer 15 as an etching mask. As shown in (b), a thin film is obtained by etching away the etching stopper layer 105. Manufacturing method so as to form a diaphragm 20 made of a part of 4 is considered.

しかしながら、このような製造方法では、ダイヤフラム２０に段差が形成されてしまい、当該段差が形成されている部位での応力集中に起因してダイヤフラム２０が破損してしまう可能性がある。 However, in such a manufacturing method, a step is formed in the diaphragm 20, and the diaphragm 20 may be damaged due to stress concentration at a portion where the step is formed.

また、上記特許文献３のように各マイクロホンの出力を同期加算するためには各マイクロホンの出力が同相とみなせる必要があるが、このためには、アレイ化したマイクユニットの大きさが集音する音波の波長に比べて十分に小さい必要があり、製造コストの面からも小型化が重要となる。 In addition, in order to synchronously add the outputs of the microphones as in Patent Document 3, it is necessary to consider the outputs of the microphones to be in phase. For this purpose, the size of the arrayed microphone units collects sound. It must be sufficiently smaller than the wavelength of the sound wave, and downsizing is important from the viewpoint of manufacturing cost.

しかしながら、図１３に示すように、シリコン基板からなる半導体基板１０の一表面側に薄膜１４の一部からなる複数のダイヤフラム２０を、アルカリ系溶液を用いた異方性エッチングにより半導体基板１０に複数のテーパ状の貫通孔１６を設けることにより形成した場合、半導体基板１０の他表面側のマスク層１５の各開孔部１５ａの開口サイズがダイヤフラム２０の平面サイズよりも大きくなるので、隣り合うダイヤフラム２０間の間隔を狭くすることが困難であり、結果としてマイクユニットの小型化が困難であり、しかも、上述のようにダイヤフラム２０の平面サイズのばらつきが生じるという問題があった。 However, as shown in FIG. 13, a plurality of diaphragms 20 made of a part of the thin film 14 are formed on one surface side of the semiconductor substrate 10 made of a silicon substrate, and a plurality of diaphragms 20 are formed on the semiconductor substrate 10 by anisotropic etching using an alkaline solution. Since the opening size of each opening portion 15a of the mask layer 15 on the other surface side of the semiconductor substrate 10 is larger than the planar size of the diaphragm 20, the adjacent diaphragms are formed. There is a problem that it is difficult to reduce the interval between the two, and as a result, it is difficult to reduce the size of the microphone unit, and the variation in the planar size of the diaphragm 20 occurs as described above.

また、図１４に示すように、シリコン基板からなる支持基板１０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１０ｂ上にシリコン層１０ｃを有するＳＯＩ基板を半導体基板１０’として用い、半導体基板１０’の他表面側のマスク層（図示せず）をエッチングマスクとして、支持基板１０ａ、絶縁層１０ｂを順次エッチングして凹所１７を形成することによりシリコン層１０ｃの一部からなるダイヤフラム２０を形成するにあたって、支持基板１０ａをＲＩＥなどのドライエッチングによりエッチングするようにすれば、隣り合うダイヤフラム２０間の間隔を狭くすることが可能であるが、サイドエッチング量のばらつきに起因してダイヤフラム２０の平面サイズがばらついてしまうという問題や、バッチ処理が行えず、製造コストが高くなってしまうという問題があった。 Further, as shown in FIG. 14, an SOI substrate having a silicon layer 10c on an insulating layer (buried oxide film) 10b made of a silicon oxide film on a support substrate 10a made of a silicon substrate is used as a semiconductor substrate 10 '. Using the mask layer (not shown) on the other surface side of the substrate 10 ′ as an etching mask, the support substrate 10 a and the insulating layer 10 b are sequentially etched to form the recesses 17, thereby forming a diaphragm 20 made of a part of the silicon layer 10 c. When the support substrate 10a is etched by dry etching such as RIE, the distance between adjacent diaphragms 20 can be reduced. However, the diaphragm 20 is caused by variations in the amount of side etching. The problem is that the plane size of the product varies, and batch processing cannot be performed, resulting in manufacturing costs. There is a problem that becomes high.

本発明は上記事由に鑑みて為されたものであり、その目的は、ダイヤフラムの寸法精度を高めることが可能なトランスデューサ用基板の製造方法を提供することにある。 The present invention has been made in view of the above circumstances, an object thereof is to provide a manufacturing how the substrate transducer capable of increasing the dimensional accuracy of the diaphragm.

請求項１の発明は、半導体基板を加工して前記半導体基板の一表面側にダイヤフラムを形成するトランスデューサ用基板の製造方法であって、前記半導体基板の前記一表面側に形成するダイヤフラムの仮想投影領域を取り囲む不純物ドーピング領域を前記半導体基板の前記一表面側に形成する不純物ドーピング領域形成工程と、不純物ドーピング領域形成工程の後で前記半導体基板の前記一表面側に前記ダイヤフラムの基礎となる薄膜を形成する薄膜形成工程と、薄膜形成工程の後で前記半導体基板の他表面側に前記ダイヤフラムの平面形状に応じてパターン設計した開孔部を有するマスク層を形成するマスク層形成工程と、マスク層形成工程の後でマスク層をエッチングマスクとするとともに前記薄膜をエッチングストッパ層として前記半導体基板を前記他表面側から前記薄膜に達する深さまでエッチングすることにより前記薄膜の一部からなる前記ダイヤフラムを形成するエッチング工程とを備え、前記半導体基板が単結晶シリコン基板であり、前記不純物ドーピング領域形成工程では、前記半導体基板に不純物としてボロンをドーピングし、前記エッチング工程では、前記半導体基板をアルカリ系溶液を用いてウェットエッチングすることを特徴とする。 The invention according to claim 1 is a method for manufacturing a transducer substrate in which a semiconductor substrate is processed to form a diaphragm on one surface side of the semiconductor substrate, and a virtual projection of the diaphragm formed on the one surface side of the semiconductor substrate. Forming an impurity doping region surrounding the region on the one surface side of the semiconductor substrate; and forming a thin film that serves as a basis for the diaphragm on the one surface side of the semiconductor substrate after the impurity doping region forming step. A thin film forming step to be formed; a mask layer forming step of forming a mask layer having an aperture portion patterned according to a planar shape of the diaphragm on the other surface side of the semiconductor substrate after the thin film forming step; After the forming step, the mask layer is used as an etching mask, and the thin film is used as an etching stopper layer. Bei example and etching process for forming the diaphragm comprises a portion of the thin film by etching the body substrate from the other surface side to a depth reaching the thin film, the semiconductor substrate is a single crystal silicon substrate, the impurity In the doping region forming step, boron is doped as an impurity in the semiconductor substrate, and in the etching step, the semiconductor substrate is wet-etched using an alkaline solution .

この発明によれば、ダイヤフラムの平面サイズは前記不純物ドーピング領域形成工程にて形成する不純物ドーピング領域で囲まれたサイズにより決めることができ、ダイヤフラムの厚み寸法は前記薄膜形成工程にて形成する薄膜の厚みにより決めることできるので、ダイヤフラムの寸法精度を高めることが可能となり、ダイヤフラムの寸法精度の高いトランスデューサ用基板を低コストで提供することが可能となる。 According to the present invention, the planar size of the diaphragm can be determined by the size surrounded by the impurity doping region formed in the impurity doping region forming step, and the thickness dimension of the diaphragm is determined by the thin film forming step. Since it can be determined by the thickness, the dimensional accuracy of the diaphragm can be increased, and a transducer substrate having a high dimensional accuracy of the diaphragm can be provided at low cost.

また、この発明によれば、前記エッチング工程では、前記半導体基板をアルカリ系溶液を用いてウェットエッチングするから、前記エッチング工程においてバッチ処理が可能となるので、製造コストの低コスト化を図れる。 Further, according to this invention, in the etching step, the because wet etching using an alkaline solution semiconductor substrate, since batch processing is possible in prior Symbol etching process, thereby the cost of the manufacturing cost .

また、この発明によれば、前記半導体基板が単結晶シリコン基板であり、前記不純物ドーピング領域形成工程では、前記半導体基板に不純物としてボロンをドーピングするので、前記不純物ドーピング領域を容易に形成することができる。 Further, according to this invention, the a semiconductor substrate is a single crystal silicon substrate, in the doped region forming step, the doping boron as impurity into the semiconductor substrate, readily form before Symbol impurity-doped region be able to.

請求項２の発明は、請求項１の発明において、前記トランスデューサ用基板が前記ダイヤフラムをアレイ状に複数備えたものであり、前記不純物ドーピング領域形成工程では、複数の前記仮想投影領域を取り囲むように前記不純物ドーピング領域を形成することを特徴とする。 According to a second aspect of the present invention, in the first aspect of the invention, the transducer substrate includes a plurality of the diaphragms in an array, and the impurity doping region forming step surrounds the plurality of virtual projection regions. The impurity doping region is formed.

この発明によれば、前記ダイヤフラムを複数備えたトランスデューサ用基板の前記ダイヤフラムの寸法精度を高めることができるとともにトランスデューサ用基板全体の小型化を図れる。 According to the present invention, it is possible to increase the dimensional accuracy of the diaphragm of the transducer substrate having a plurality of diaphragms and to reduce the size of the entire transducer substrate.

請求項３の発明は、請求項２の発明において、前記マスク層形成工程では、前記エッチング工程において前記半導体基板を前記薄膜に達する深さまでエッチングしたときに前記不純物ドーピング領域のうち隣接する前記仮想投影領域間の部位が露出するように前記マスク層を形成することを特徴とする。 According to a third aspect of the present invention, in the second aspect of the present invention, in the mask layer forming step, the virtual projection adjacent in the impurity doping region when the semiconductor substrate is etched to a depth reaching the thin film in the etching step. The mask layer is formed so that a portion between the regions is exposed.

この発明によれば、トランスデューサ用基板全体の小型化を図れる。 According to this invention, it is possible to reduce the size of the entire transducer substrate.

本願の別の発明は、請求項１ないし請求項３のいずれか１項に記載の製造方法により製造されたことを特徴とするトランスデューサ用基板である。 Another aspect of the invention is a transducer substrate you characterized by being manufactured by the method according to any one of claims 1 to 3.

この別の発明によれば、ダイヤフラムの寸法精度の高いトランスデューサ用基板を提供することができる。 According to another inventions of this, it is possible to provide a substrate for a high dimensional diaphragm precision transducers.

本願の他の発明は、請求項１ないし請求項３のいずれか１項に記載の製造方法により製造されたことを特徴とするトランスデューサ用基板と、トランスデューサ用基板のダイヤフラムに設けられた可動電極と、当該可動電極に対向配置された固定電極とを備えたことを特徴とする。 Another aspect of the present invention is claimed in claim 1 to a substrate Transducer characterized in that it is manufactured by the method according to any one of claims 3, movable provided in the diaphragm of the substrate for the transducer An electrode and a fixed electrode disposed to face the movable electrode are provided.

この他の発明によれば、ダイヤフラムの寸法精度の良い静電型のトランスデューサを提供することができる。 According to another inventions of this, it is possible to provide a good electrostatic transducer dimensional accuracy of the diaphragm.

請求項１の発明では、ダイヤフラムの寸法精度を高めることが可能となり、ダイヤフラムの寸法精度の高いトランスデューサ用基板を低コストで提供することが可能となる。 According to the first aspect of the present invention, the dimensional accuracy of the diaphragm can be increased, and a transducer substrate having a high dimensional accuracy of the diaphragm can be provided at a low cost.

本願の別の発明では、ダイヤフラムの寸法精度の高いトランスデューサ用基板を提供することができるという効果がある。 According to another invention of the present application, there is an effect that a transducer substrate with high dimensional accuracy of a diaphragm can be provided.

本願の他の発明では、ダイヤフラムの寸法精度の良い静電型のトランスデューサを提供することができるという効果がある。 In another invention of the present application, there is an effect that an electrostatic transducer having a good dimensional accuracy of the diaphragm can be provided.

（実施形態１）
本実施形態では、半導体基板を加工して上記半導体基板の一表面側にダイヤフラムを形成するトランスデューサ用基板の製造方法として、図１（ｆ）および図２に示すように単結晶シリコン基板からなる半導体基板１０の一表面側にシリコン窒化膜からなる薄膜１４を有し、当該薄膜１４の一部により平面形状が矩形状（ここでは、正方形状）のダイヤフラム２０が構成されたトランスデューサ用基板１の製造方法を例示する。 (Embodiment 1)
In this embodiment, as a method for manufacturing a transducer substrate in which a semiconductor substrate is processed to form a diaphragm on one surface side of the semiconductor substrate, a semiconductor made of a single crystal silicon substrate as shown in FIGS. Manufacture of a transducer substrate 1 having a thin film 14 made of a silicon nitride film on one surface side of a substrate 10 and a diaphragm 20 having a rectangular planar shape (here, square shape) formed by a part of the thin film 14. The method is illustrated.

以下、本実施形態のトランスデューサ用基板１（図１（ｆ）および図２参照）の製造方法について図１を参照しながら説明する。 Hereinafter, a method for manufacturing the transducer substrate 1 of the present embodiment (see FIGS. 1F and 2) will be described with reference to FIG.

まず、一表面が（１００）面の単結晶シリコン基板からなる半導体基板１０の上記一表面側および他表面側に所定膜厚（例えば、１μｍ）のシリコン酸化膜１１，１２を熱酸化（パイロジェニック酸化）により形成し、その後、フォトリソグラフィ技術およびエッチング技術を利用して半導体基板１０の上記一表面側のシリコン酸化膜１１に後述の不純物ドーピング領域１３（図１（ｂ）参照）を形成するための開孔部１１ａを形成するドーピング用マスク形成工程を行うことによって、図１（ａ）に示す構造を得る。シリコン酸化膜１１をエッチングするエッチャントとしては、例えば、ＨＦを用いればよい。 First, the silicon oxide films 11 and 12 having a predetermined film thickness (for example, 1 μm) are thermally oxidized (pyrogenic) on the one surface side and the other surface side of the semiconductor substrate 10 made of a single crystal silicon substrate having a (100) surface. In order to form an impurity doping region 13 (see FIG. 1B) to be described later in the silicon oxide film 11 on the one surface side of the semiconductor substrate 10 by using a photolithography technique and an etching technique. The structure shown in FIG. 1A is obtained by performing a doping mask forming step for forming the opening 11a. As an etchant for etching the silicon oxide film 11, for example, HF may be used.

その後、シリコン酸化膜１１，１２をドーピング用マスクとして半導体基板１０の上記一表面側に不純物（例えば、ボロン）を固層拡散により高濃度にドーピングすることで上述の不純物ドーピング領域１３を形成する不純物ドーピング領域形成工程を行うことによって、図１（ｂ）に示す構造を得る。ここにおいて、不純物ドーピング領域形成工程は、半導体基板１０の上記一表面側に形成するダイヤフラム２０の仮想投影領域を取り囲む不純物ドーピング領域１３を半導体基板１０の上記一表面側に形成する工程であり、上述のドーピング用マスク形成工程では、ドーピングする不純物の拡散長を考慮して開孔部１１ａのパターンを設計してある。なお、不純物ドーピング領域形成工程において、不純物としてボロンを採用する場合のドーピング濃度は例えば１０²⁰ｃｍ^-3程度に設定すればよい。また、不純物の拡散深さは１０μｍに設定してあるが、拡散深さは特に限定するものではなく、例えば、数μｍ〜１０μｍ程度の範囲で適宜設定すればよい。 Thereafter, an impurity (for example, boron) is doped at a high concentration by solid layer diffusion on the one surface side of the semiconductor substrate 10 using the silicon oxide films 11 and 12 as a doping mask, thereby forming the impurity doped region 13 described above. By performing the doping region forming step, the structure shown in FIG. 1B is obtained. Here, the impurity doping region forming step is a step of forming the impurity doping region 13 surrounding the virtual projection region of the diaphragm 20 formed on the one surface side of the semiconductor substrate 10 on the one surface side of the semiconductor substrate 10. In this doping mask formation step, the pattern of the opening 11a is designed in consideration of the diffusion length of the impurity to be doped. In the impurity doping region forming step, the doping concentration when boron is used as the impurity may be set to about 10 ²⁰ cm ^−3, for example. Moreover, although the impurity diffusion depth is set to 10 μm, the diffusion depth is not particularly limited, and may be set as appropriate within a range of about several μm to 10 μm, for example.

上述の不純物ドーピング領域形成工程の後、半導体基板１０の上記一表面側のシリコン酸化膜１１および上記他表面側のシリコン酸化膜１２をＨＦによりエッチング除去するドーピング用マスク除去工程を行うことによって、図１（ｃ）に示す構造を得る。 After the impurity doping region forming step described above, a doping mask removing step of removing the silicon oxide film 11 on the one surface side and the silicon oxide film 12 on the other surface side of the semiconductor substrate 10 by HF is performed. The structure shown in 1 (c) is obtained.

次に、半導体基板１０の上記一表面側においてダイヤフラム２０の基礎となるシリコン窒化膜からなる薄膜１４および半導体基板１０の上記他表面側において後述のマスク層１５の基礎となるシリコン窒化膜をＣＶＤ法などにより形成する薄膜形成工程を行った後、半導体基板１０の上記他表面側のシリコン窒化膜をフォトリソグラフィ技術およびエッチング技術を利用してパターニングすることで半導体基板１０の上記他表面側にダイヤフラム２０の平面形状に応じてパターン設計した開孔部１５ａを有するマスク層１５を形成するマスク層形成工程を行うことによって、図１（ｄ）に示す構造を得る。なお、薄膜形成工程では、薄膜１４の一部が後にダイヤフラム２０となるので、ダイヤフラム２０の厚みや残留応力などを考慮して薄膜１４を成膜する必要がある。また、本実施形態では、薄膜１４の膜厚を１μｍに設定してあるが、薄膜１４の膜厚は特に限定するものではなく、例えば、０．１μｍ〜２μｍ程度の範囲で適宜設定すればよい。 Next, a thin film 14 made of a silicon nitride film serving as a basis for the diaphragm 20 on the one surface side of the semiconductor substrate 10 and a silicon nitride film serving as a basis for a mask layer 15 described later on the other surface side of the semiconductor substrate 10 are formed by CVD. After performing the thin film formation process formed by the above, etc., the diaphragm 20 is formed on the other surface side of the semiconductor substrate 10 by patterning the silicon nitride film on the other surface side of the semiconductor substrate 10 using a photolithography technique and an etching technique. The structure shown in FIG. 1D is obtained by performing a mask layer forming step for forming the mask layer 15 having the apertures 15a that are designed according to the planar shape. In the thin film forming process, since a part of the thin film 14 later becomes the diaphragm 20, it is necessary to form the thin film 14 in consideration of the thickness of the diaphragm 20 and residual stress. In the present embodiment, the film thickness of the thin film 14 is set to 1 μm, but the film thickness of the thin film 14 is not particularly limited, and may be set as appropriate within a range of about 0.1 μm to 2 μm, for example. .

その後、マスク層１５をエッチングマスクとするとともに薄膜１４をエッチングストッパ層（およびエッチングマスク）として半導体基板１０を上記他表面側から薄膜１４に達する深さまでエッチングしてテーパ状の貫通孔１６を形成することにより薄膜１４の一部からなるダイヤフラム２０を形成するエッチング工程を行うことによって、図１（ｆ）に示す構造のトランスデューサ用基板１を得る。ここにおいて、エッチング工程では、例えば、ＫＯＨ溶液、ＴＭＡＨ溶液、ＥＰＷ（エチレンジアミンピロカテコール）溶液などのアルカリ系溶液を用いた異方性エッチングを行うことにより、不純物ドーピング領域１３をエッチングストッパ層として利用することができ、ダイヤフラム２０の厚みの高精度化を図れる。なお、当該エッチング工程において、半導体基板１０が上記他表面から不純物ドーピング領域１３に達する深さまでエッチングされた状態では図１（ｅ）に示す構造となり、４つの（１１１）面と１つの（１００）面とが露出する。また、上述のマスク層形成工程では、半導体基板１０の上記一表面側において貫通孔１６の内周面を構成する（１１１）面の端縁が平面視におけるリング状の不純物ドーピング領域１３の内周線と外周線との間に入るように、エッチング工程でのサイドエッチング量や半導体基板１０の厚みを考慮してマスク層１５の開孔部１５ａをパターン設計する必要がある。 Thereafter, using the mask layer 15 as an etching mask and the thin film 14 as an etching stopper layer (and an etching mask), the semiconductor substrate 10 is etched to a depth reaching the thin film 14 from the other surface side to form a tapered through hole 16. Thus, the transducer substrate 1 having the structure shown in FIG. 1 (f) is obtained by performing an etching process for forming a diaphragm 20 consisting of a part of the thin film 14. Here, in the etching step, for example, the impurity doping region 13 is used as an etching stopper layer by performing anisotropic etching using an alkaline solution such as a KOH solution, a TMAH solution, or an EPW (ethylenediamine pyrocatechol) solution. Therefore, the thickness of the diaphragm 20 can be increased in accuracy. In the etching process, when the semiconductor substrate 10 is etched from the other surface to a depth reaching the impurity doping region 13, the structure shown in FIG. 1E is obtained, and four (111) planes and one (100) are formed. The surface is exposed. In the mask layer forming step, the edge of the (111) plane constituting the inner peripheral surface of the through hole 16 on the one surface side of the semiconductor substrate 10 is the inner periphery of the ring-shaped impurity-doped region 13 in plan view. It is necessary to design the pattern of the opening 15a of the mask layer 15 in consideration of the amount of side etching in the etching process and the thickness of the semiconductor substrate 10 so as to be between the line and the outer peripheral line.

以上説明した本実施形態のトランスデューサ用基板１の製造方法によれば、ダイヤフラム２０の平面サイズは不純物ドーピング領域形成工程にて形成する不純物ドーピング領域１３で囲まれたサイズにより決めることができ、ダイヤフラム２０の厚み寸法は薄膜形成工程にて形成する薄膜１４の厚みにより決めることできるので、ダイヤフラム２０の寸法精度を高めることが可能となり、ダイヤフラム２０の寸法精度の高いトランスデューサ用基板１を低コストで提供することが可能となる。しかして、図３（ａ），（ｂ）のように半導体基板１０の厚みｄ，ｄ’がばらついたり、図３（ａ），（ｃ）のようにサイドエッチング量がばらついたりしても、平面サイズが同じダイヤフラム２０を形成することが可能となる（図３（ａ），（ｂ），（ｃ）のようにダイヤフラム２０の寸法Ｈ１が同じになる）。 According to the method for manufacturing the transducer substrate 1 of the present embodiment described above, the planar size of the diaphragm 20 can be determined by the size surrounded by the impurity doping region 13 formed in the impurity doping region forming step. Can be determined by the thickness of the thin film 14 formed in the thin film forming step, so that the dimensional accuracy of the diaphragm 20 can be increased, and the transducer substrate 1 having a high dimensional accuracy of the diaphragm 20 can be provided at low cost. It becomes possible. Therefore, even if the thicknesses d and d ′ of the semiconductor substrate 10 vary as shown in FIGS. 3A and 3B, or the side etching amount varies as shown in FIGS. It becomes possible to form the diaphragm 20 having the same plane size (the dimension H1 of the diaphragm 20 is the same as shown in FIGS. 3A, 3B, and 3C).

また、本実施形態の製造方法によれば、エッチング工程では、半導体基板１０を上述のアルカリ系溶液を用いてウェットエッチングするので、エッチング工程においてバッチ処理が可能となり、製造コストの低コスト化を図れる。また、本実施形態の製造方法によれば、半導体基板１０が単結晶シリコン基板であり、不純物ドーピング領域形成工程では、半導体基板１０に不純物としてボロンをドーピングするようにしているので、不純物ドーピング領域１３を容易に形成することができる。 Further, according to the manufacturing method of the present embodiment, since the semiconductor substrate 10 is wet-etched using the alkaline solution described above in the etching process, batch processing can be performed in the etching process, and the manufacturing cost can be reduced. . Further, according to the manufacturing method of the present embodiment, the semiconductor substrate 10 is a single crystal silicon substrate, and in the impurity doping region forming step, the semiconductor substrate 10 is doped with boron as an impurity. Can be easily formed.

（実施形態２）
本実施形態では、実施形態１のトランスデューサ用基板１の製造方法を応用して、図５（ｄ）に示す静電型のトランスデューサを製造する製造方法を図４および図５を参照しながら説明するが、製造方法を説明する前に図５（ｄ）に示す静電型のトランスデューサについて簡単に説明する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を適宜省略する。 (Embodiment 2)
In the present embodiment, a manufacturing method for manufacturing the electrostatic transducer shown in FIG. 5D by applying the manufacturing method of the transducer substrate 1 of the first embodiment will be described with reference to FIGS. 4 and 5. However, before explaining the manufacturing method, the electrostatic transducer shown in FIG. In addition, the same code | symbol is attached | subjected to the component similar to Embodiment 1, and description is abbreviate | omitted suitably.

図５（ｄ）に示す構成の静電型のトランスデューサは、トランスデューサ用基板１と、トランスデューサ用基板１のダイヤフラム２０上に形成された第１の導電性膜（例えば、Ａｌ膜など）からなる可動電極２１と、可動電極２１に対向配置されたシリコン窒化膜からなる固定板部２３と、固定板部２３に積層された第２の導電性膜（例えば、Ａｌ膜など）からなる固定電極２４とを備え、固定板部２３と固定電極２４との積層体には当該積層体と可動電極２１との間の空間２６と当該積層体における空間２６側とは反対側の外部空間とを連通させる複数のアコースティックホール２５が貫設されている。したがって、例えばダイヤフラム２０が音波の圧力を受けて振動する際に空間２６の媒質である空気により過度に制動を受けないようにすることができ、広い周波数帯域にわたる平坦な周波数特性と広いダイナミックレンジとを得ることが可能となる。 The electrostatic transducer having the configuration shown in FIG. 5D is a movable substrate including a transducer substrate 1 and a first conductive film (for example, an Al film) formed on the diaphragm 20 of the transducer substrate 1. An electrode 21, a fixed plate portion 23 made of a silicon nitride film opposed to the movable electrode 21, and a fixed electrode 24 made of a second conductive film (for example, an Al film) stacked on the fixed plate portion 23. The laminated body of the fixed plate portion 23 and the fixed electrode 24 includes a plurality of spaces 26 communicating between the space 26 between the laminated body and the movable electrode 21 and an external space opposite to the space 26 side in the laminated body. The acoustic hole 25 is penetrated. Therefore, for example, when the diaphragm 20 is vibrated by the pressure of a sound wave, it can be prevented from being excessively braked by the air that is the medium of the space 26, and has a flat frequency characteristic and a wide dynamic range over a wide frequency band. Can be obtained.

上述の静電型のトランスデューサでは、ダイヤフラム２０に設けられた可動電極２１と固定板部２３に設けられた固定電極２４とでコンデンサが形成されるから、ダイヤフラム２０が音波の圧力を受けることにより可動電極２１と固定電極２４との間の距離が変化し、コンデンサの静電容量が変化する。したがって、可動電極２１に電気的に接続されたパッド（図示せず）と固定電極２４に電気的に接続されたパッド（図示せず）との間に直流バイアス電圧を印加しておけば、両パッド間には音波の圧力に応じて微小な電圧変化が生じるから、音波を電気信号に変換することができる。 In the above-described electrostatic transducer, a capacitor is formed by the movable electrode 21 provided on the diaphragm 20 and the fixed electrode 24 provided on the fixed plate portion 23. Therefore, the diaphragm 20 is movable by receiving the pressure of sound waves. The distance between the electrode 21 and the fixed electrode 24 changes, and the capacitance of the capacitor changes. Therefore, if a DC bias voltage is applied between a pad (not shown) electrically connected to the movable electrode 21 and a pad (not shown) electrically connected to the fixed electrode 24, both Since a minute voltage change occurs between the pads according to the pressure of the sound wave, the sound wave can be converted into an electric signal.

以下、本実施形態のトランスデューサの製造方法について説明する。 Hereinafter, a method for manufacturing the transducer of this embodiment will be described.

まず、一表面が（１００）面の単結晶シリコン基板からなる半導体基板１０に対して、実施形態１と同様に、ドーピング用マスク形成工程、不純物ドーピング領域形成工程、ドーピング用マスク除去工程を順次行い、その後、半導体基板１０の上記一表面側においてダイヤフラム２０の基礎となるシリコン窒化膜からなる薄膜１４および半導体基板１０の上記他表面側においてマスク層１５の基礎となるシリコン窒化膜１５’をＣＶＤ法などにより形成する薄膜形成工程を行った後、半導体基板１０の上記一表面側の全面（つまり、薄膜１４上）に第１の導電性膜（例えば、Ａｌ膜など）からなる可動電極２１を蒸着法やスパッタ法などにより形成する可動電極形成工程を行うことによって、図４（ａ）に示す構造を得る。 First, as in the first embodiment, a doping mask forming step, an impurity doping region forming step, and a doping mask removing step are sequentially performed on the semiconductor substrate 10 formed of a single crystal silicon substrate having one (100) surface. Thereafter, the thin film 14 made of the silicon nitride film serving as the basis of the diaphragm 20 on the one surface side of the semiconductor substrate 10 and the silicon nitride film 15 ′ serving as the basis of the mask layer 15 on the other surface side of the semiconductor substrate 10 are formed by CVD. After performing a thin film forming step formed by, for example, a movable electrode 21 made of a first conductive film (for example, an Al film) is deposited on the entire surface of the semiconductor substrate 10 on the one surface side (that is, on the thin film 14). A structure shown in FIG. 4A is obtained by performing a movable electrode forming step formed by a method or a sputtering method.

その後、半導体基板１０の上記一表面側の全面（つまり、可動電極２１上）に上述の空間２６のギャップ長に応じて膜厚を設定したポリイミド膜を成膜し、当該ポリイミド膜を上述の空間２６の形成予定領域に応じてパターニングすることで当該ポリイミド膜の一部からなる犠牲層２２を形成する犠牲層形成工程を行うことによって、図４（ｂ）に示す構造を得る。 Thereafter, a polyimide film having a film thickness set according to the gap length of the space 26 is formed on the entire surface of the semiconductor substrate 10 on the one surface side (that is, on the movable electrode 21). By performing a sacrificial layer forming step of forming a sacrificial layer 22 made of a part of the polyimide film by patterning according to a region where the layer 26 is to be formed, the structure shown in FIG. 4B is obtained.

次に、半導体基板１０の上記一表面側の全面に固定板部２３の基礎となるシリコン窒化膜を成膜してから、フォトリソグラフィ技術およびエッチング技術を利用して当該シリコン窒化膜を可動電極２１の一部が露出するパターニングすることで固定板部２３を形成し、続いて、半導体基板１０の上記一表面側の全面に固定電極２４の基礎となる第２の導電性膜（例えば、Ａｌ膜など）を蒸着法やスパッタ法などにより形成してから、フォトリソグラフィ技術およびエッチング技術を利用して当該第２の導電性膜をパターニングすることで固定電極２４を形成する固定電極形成工程を行うことによって、図４（ｃ）に示す構造を得る。なお、固定板部２３の基礎となるシリコン窒化膜の成膜にあたっては、固定板部２３の剛性や残留応力などを考慮して成膜する必要がある。また、第２の導電性膜をパターニングして固定電極２４を形成するにあたっては、寄生容量が小さくなるようにパターニングする。 Next, after a silicon nitride film serving as a basis for the fixed plate portion 23 is formed on the entire surface of the semiconductor substrate 10 on the one surface side, the silicon nitride film is applied to the movable electrode 21 using a photolithography technique and an etching technique. A fixed plate portion 23 is formed by patterning to expose a part of the second conductive film, and then a second conductive film (for example, an Al film) serving as a basis of the fixed electrode 24 is formed on the entire surface of the semiconductor substrate 10 on the one surface side. Etc.) by a vapor deposition method, a sputtering method or the like, and then performing a fixed electrode forming step of forming the fixed electrode 24 by patterning the second conductive film using a photolithography technique and an etching technique. Thus, the structure shown in FIG. It should be noted that when forming the silicon nitride film that is the basis of the fixed plate portion 23, it is necessary to form the film in consideration of the rigidity and residual stress of the fixed plate portion 23. Further, when forming the fixed electrode 24 by patterning the second conductive film, the second conductive film is patterned so as to reduce the parasitic capacitance.

上述の固定電極形成工程の後、フォトリソグラフィ技術およびエッチング技術を利用して固定板部２３と固定電極２４との積層体に複数のアコースティックホール２５を形成するアコースティックホール形成工程を行うことによって、図４（ｄ）に示す構造を得る。 By performing the acoustic hole forming step of forming a plurality of acoustic holes 25 in the laminated body of the fixed plate portion 23 and the fixed electrode 24 using the photolithography technique and the etching technique after the above-described fixed electrode forming process. The structure shown in 4 (d) is obtained.

続いて、半導体基板１０の上記他表面側のシリコン窒化膜１５’をフォトリソグラフィ技術およびエッチング技術を利用してパターニングすることで半導体基板１０の上記他表面側にダイヤフラム２０の平面形状に応じてパターン設計した開孔部１５ａを有するマスク層１５を形成するマスク層形成工程を行うことによって、図５（ａ）に示す構造を得る。 Subsequently, the silicon nitride film 15 ′ on the other surface side of the semiconductor substrate 10 is patterned using a photolithography technique and an etching technique, so that a pattern is formed on the other surface side of the semiconductor substrate 10 according to the planar shape of the diaphragm 20. The structure shown in FIG. 5A is obtained by performing a mask layer forming step for forming the mask layer 15 having the designed opening 15a.

その後、半導体基板１０の上記一表面側にレジスト層からなる表面側マスク層（図示せず）を形成してから、マスク層１５および表面側マスク層をエッチングマスクとするとともに薄膜１４をエッチングストッパ層として半導体基板１０を上記他表面側から薄膜１４に達する深さまでエッチングしてテーパ状の貫通孔１６を形成することにより薄膜１４の一部からなるダイヤフラム２０を形成するエッチング工程を行い、その後、表面側マスク層を除去することによって、図５（ｃ）に示す構造を得る。なお、当該エッチング工程において、半導体基板１０が上記他表面から不純物ドーピング領域１３に達する深さまでエッチングされた状態では図５（ｂ）に示す構造となり、４つの（１１１）面と１つの（１００）面とが露出する。 Thereafter, a surface-side mask layer (not shown) made of a resist layer is formed on the one surface side of the semiconductor substrate 10, and then the mask layer 15 and the surface-side mask layer are used as an etching mask and the thin film 14 is an etching stopper layer. The semiconductor substrate 10 is etched from the other surface side to the depth reaching the thin film 14 to form a tapered through hole 16 to form a diaphragm 20 consisting of a part of the thin film 14, and then the surface The structure shown in FIG. 5C is obtained by removing the side mask layer. In the etching process, when the semiconductor substrate 10 is etched from the other surface to a depth reaching the impurity doping region 13, the structure shown in FIG. 5B is obtained and four (111) planes and one (100) are formed. The surface is exposed.

上述のエッチング工程の後、半導体基板１０の上記一表面側から各アコースティックホール２５を通して犠牲層２２をエッチング除去することで空間２６を形成することによって、図５（ｄ）に示す構造の静電型のトランスデューサが得られる。ここで、ダイヤフラム２０と当該ダイヤフラム２０上の可動電極２１とが可動部となる。 After the above-described etching step, the space 26 is formed by etching away the sacrificial layer 22 through the acoustic holes 25 from the one surface side of the semiconductor substrate 10, thereby forming the electrostatic type having the structure shown in FIG. The transducer is obtained. Here, the diaphragm 20 and the movable electrode 21 on the diaphragm 20 are movable parts.

以上説明したトランスデューサの製造方法によれば、実施形態１と同様、ダイヤフラム２０の平面サイズは不純物ドーピング領域形成工程にて形成する不純物ドーピング領域１３で囲まれたサイズにより決めることができ、ダイヤフラム２０の厚み寸法は薄膜形成工程にて形成する薄膜１４の厚みにより決めることできるので、ダイヤフラム２０の寸法精度を高めることが可能となり、ダイヤフラム２０の寸法精度の良い静電型のトランスデューサを製造することが可能となる。 According to the transducer manufacturing method described above, as in the first embodiment, the planar size of the diaphragm 20 can be determined by the size surrounded by the impurity doping region 13 formed in the impurity doping region forming step. Since the thickness dimension can be determined by the thickness of the thin film 14 formed in the thin film forming process, the dimensional accuracy of the diaphragm 20 can be increased, and an electrostatic transducer with good dimensional accuracy of the diaphragm 20 can be manufactured. It becomes.

なお、上述の静電型のトランスデューサの使用例はマイクロホンに限らず、可動電極２１と固定電極２４との間に印加する電圧を変化させるように駆動することでスピーカとして使用することも可能である。 The use example of the electrostatic transducer described above is not limited to the microphone, and can be used as a speaker by driving so as to change the voltage applied between the movable electrode 21 and the fixed electrode 24. .

（実施形態３）
本実施形態では、半導体基板を加工して上記半導体基板の一表面側にダイヤフラムを形成するトランスデューサ用基板の製造方法として、図６（ｆ）および図７に示すように単結晶シリコン基板からなる半導体基板１０の一表面側にシリコン窒化膜からなる薄膜１４を有し、当該薄膜１４の一部により構成される矩形状（ここでは、正方形状）のダイヤフラム２０を備えたトランスデューサ用基板１の製造方法を例示する。ここにおいて、本実施形態のトランスデューサ用基板１の基本構成は実施形態１と略同じであって、複数のダイヤフラム２０がアレイ状（２次元アレイ状）に配置されており、不純物ドーピング領域１３の平面形状が格子状である点、貫通孔１６が全てのダイヤフラム２０に跨るように１つだけ形成されている点などが相違する。 (Embodiment 3)
In the present embodiment, as a method for manufacturing a transducer substrate in which a semiconductor substrate is processed to form a diaphragm on one surface side of the semiconductor substrate, a semiconductor made of a single crystal silicon substrate as shown in FIGS. Method of manufacturing transducer substrate 1 having a thin film 14 made of a silicon nitride film on one surface side of substrate 10 and having a rectangular (here, square) diaphragm 20 constituted by a part of thin film 14 Is illustrated. Here, the basic configuration of the transducer substrate 1 of the present embodiment is substantially the same as that of the first embodiment, and a plurality of diaphragms 20 are arranged in an array (two-dimensional array), and a plane of the impurity doping region 13 is formed. The difference is that the shape is a grid, and only one through hole 16 is formed so as to straddle all the diaphragms 20.

以下、本実施形態のトランスデューサ用基板１の製造方法について図６を参照しながら説明するが、実施形態１と同様の工程については説明を適宜省略する。 Hereinafter, the manufacturing method of the transducer substrate 1 of the present embodiment will be described with reference to FIG. 6, but description of the same steps as those of the first embodiment will be appropriately omitted.

まず、一表面が（１００）面の単結晶シリコン基板からなる半導体基板１０の上記一表面側および他表面側に所定膜厚のシリコン酸化膜１１，１２を熱酸化により形成し、その後、フォトリソグラフィ技術およびエッチング技術を利用して半導体基板１０の上記一表面側のシリコン酸化膜１１に不純物ドーピング領域１３（図６（ｂ）参照）を形成するための開孔部１１ａを形成するドーピング用マスク形成工程を行うことによって、図６（ａ）に示す構造を得る。 First, silicon oxide films 11 and 12 having a predetermined film thickness are formed by thermal oxidation on the one surface side and the other surface side of the semiconductor substrate 10 made of a single crystal silicon substrate having one surface of (100) plane, and then photolithography is performed. Mask formation for doping for forming an opening 11a for forming an impurity doping region 13 (see FIG. 6B) in the silicon oxide film 11 on the one surface side of the semiconductor substrate 10 by using the technique and the etching technique By performing the steps, the structure shown in FIG.

その後、シリコン酸化膜１１，１２をドーピング用マスクとして半導体基板１０の上記一表面側に不純物（例えば、ボロン）を固層拡散により高濃度にドーピングすることで上述の不純物ドーピング領域１３を形成する不純物ドーピング領域形成工程を行うことによって、図６（ｂ）に示す構造を得る。ここにおいて、不純物ドーピング領域形成工程では、複数のダイヤフラム２０それぞれの仮想投影領域を取り囲むように平面形状が格子状の不純物ドーピング領域１３を形成する。 Thereafter, an impurity (for example, boron) is doped at a high concentration by solid layer diffusion on the one surface side of the semiconductor substrate 10 using the silicon oxide films 11 and 12 as a doping mask, thereby forming the impurity doped region 13 described above. By performing the doping region forming step, the structure shown in FIG. 6B is obtained. Here, in the impurity doping region forming step, the impurity doping region 13 having a lattice shape is formed so as to surround the virtual projection regions of the plurality of diaphragms 20.

上述の不純物ドーピング領域形成工程の後、半導体基板１０の上記一表面側のシリコン酸化膜１１および上記他表面側のシリコン酸化膜１２をＨＦによりエッチング除去するドーピング用マスク除去工程を行うことによって、図６（ｃ）に示す構造を得る。 After the impurity doping region forming step described above, a doping mask removing step of removing the silicon oxide film 11 on the one surface side and the silicon oxide film 12 on the other surface side of the semiconductor substrate 10 by HF is performed. The structure shown in 6 (c) is obtained.

次に、半導体基板１０の上記一表面側においてダイヤフラム２０の基礎となるシリコン窒化膜からなる薄膜１４および半導体基板１０の上記他表面側において後述のマスク層１５の基礎となるシリコン窒化膜をＣＶＤ法などにより形成する薄膜形成工程を行った後、半導体基板１０の上記他表面側のシリコン窒化膜をフォトリソグラフィ技術およびエッチング技術を利用してパターニングすることで半導体基板１０の上記他表面側にダイヤフラム２０の平面形状に応じてパターン設計した開孔部１５ａを有するマスク層１５を形成するマスク層形成工程を行うことによって、図６（ｄ）に示す構造を得る。ここにおいて、マスク層形成工程では、後述のエッチング工程において半導体基板１０を薄膜１４に達する深さまでエッチングしたときに不純物ドーピング領域１３のうち隣接する仮想投影領域間の部位が露出するようにマスク層１５を形成するようにしている。 Next, a thin film 14 made of a silicon nitride film serving as a basis for the diaphragm 20 on the one surface side of the semiconductor substrate 10 and a silicon nitride film serving as a basis for a mask layer 15 described later on the other surface side of the semiconductor substrate 10 are formed by CVD. After performing the thin film formation process formed by the above, etc., the diaphragm 20 is formed on the other surface side of the semiconductor substrate 10 by patterning the silicon nitride film on the other surface side of the semiconductor substrate 10 using a photolithography technique and an etching technique. The structure shown in FIG. 6D is obtained by performing a mask layer forming process for forming the mask layer 15 having the apertures 15a that are designed according to the planar shape. Here, in the mask layer forming step, the mask layer 15 is exposed so that the portion between the adjacent virtual projection regions in the impurity doped region 13 is exposed when the semiconductor substrate 10 is etched to a depth reaching the thin film 14 in an etching step described later. To form.

上述のマスク層形成工程の後、マスク層１５をエッチングマスクとするとともに薄膜１４をエッチングストッパ層（およびエッチングマスク）として半導体基板１０を上記他表面側から薄膜１４に達する深さまでエッチングしてテーパ状の貫通孔１６を形成することにより薄膜１４の一部からなる複数のダイヤフラム２０を形成するエッチング工程を行うことによって、図６（ｆ）に示す構造のトランスデューサ用基板１を得る。ここにおいて、エッチング工程では、例えば、ＫＯＨ溶液、ＴＭＡＨ溶液、ＥＰＷ（エチレンジアミンピロカテコール）溶液などのアルカリ系溶液を用いた異方性エッチングを行うことにより、不純物ドーピング領域１３をエッチングストッパ層として利用することができ、各ダイヤフラム２０の厚みの高精度化を図れる。なお、当該エッチング工程において、半導体基板１０が上記他表面から不純物ドーピング領域１３に達する深さまでエッチングされた状態では図６（ｅ）に示す構造となり、４つの（１１１）面と１つの（１００）面とが露出する。 After the mask layer forming step, the semiconductor substrate 10 is etched from the other surface side to a depth reaching the thin film 14 by using the mask layer 15 as an etching mask and the thin film 14 as an etching stopper layer (and etching mask). The transducer substrate 1 having the structure shown in FIG. 6F is obtained by performing an etching process for forming a plurality of diaphragms 20 made of a part of the thin film 14 by forming the through holes 16. Here, in the etching step, for example, the impurity doping region 13 is used as an etching stopper layer by performing anisotropic etching using an alkaline solution such as a KOH solution, a TMAH solution, or an EPW (ethylenediamine pyrocatechol) solution. Therefore, the thickness of each diaphragm 20 can be increased in accuracy. In the etching process, when the semiconductor substrate 10 is etched from the other surface to a depth reaching the impurity doping region 13, the structure shown in FIG. 6E is obtained, and four (111) planes and one (100) are formed. The surface is exposed.

以上説明した本実施形態のトランスデューサ用基板１の製造方法によれば、各ダイヤフラム２０の平面サイズは不純物ドーピング領域形成工程にて形成する不純物ドーピング領域１３で囲まれたサイズにより決めることができ、各ダイヤフラム２０の厚み寸法は薄膜形成工程にて形成する薄膜１４の厚みにより決めることできるので、各ダイヤフラム２０の寸法精度を高めることが可能となり、各ダイヤフラム２０の寸法精度の高いトランスデューサ用基板１を低コストで提供することが可能となる。 According to the manufacturing method of the transducer substrate 1 of the present embodiment described above, the planar size of each diaphragm 20 can be determined by the size surrounded by the impurity doping region 13 formed in the impurity doping region forming step. Since the thickness dimension of the diaphragm 20 can be determined by the thickness of the thin film 14 formed in the thin film forming process, the dimensional accuracy of each diaphragm 20 can be increased, and the transducer substrate 1 having a high dimensional accuracy of each diaphragm 20 can be reduced. It can be provided at a cost.

また、本実施形態のトランスデューサ用基板１の製造方法によれば、不純物ドーピング領域形成工程では、複数のダイヤフラム２０の仮想投影領域を取り囲むように不純物ドーピング領域１３を形成するので、ダイヤフラム２０を複数備えたトランスデューサ用基板１の各ダイヤフラム２０の寸法精度を高めることができるとともにトランスデューサ用基板１全体の小型化を図れる。また、本実施形態のトランスデューサ用基板１の製造方法によれば、マスク層形成工程では、エッチング工程において半導体基板１０を薄膜１４に達する深さまでエッチングしたときに不純物ドーピング領域１３のうち隣接する仮想投影領域間の部位が露出するようにマスク層１５を形成するようにしているので、トランスデューサ用基板１全体の小型化を図れる。 Further, according to the method for manufacturing the transducer substrate 1 of the present embodiment, in the impurity doping region forming step, the impurity doping region 13 is formed so as to surround the virtual projection region of the plurality of diaphragms 20, so that a plurality of diaphragms 20 are provided. In addition, the dimensional accuracy of each diaphragm 20 of the transducer substrate 1 can be increased, and the transducer substrate 1 as a whole can be miniaturized. Further, according to the method for manufacturing the transducer substrate 1 of the present embodiment, in the mask layer forming step, adjacent virtual projections in the impurity doping region 13 when the semiconductor substrate 10 is etched to a depth reaching the thin film 14 in the etching step. Since the mask layer 15 is formed so that the part between the regions is exposed, the entire size of the transducer substrate 1 can be reduced.

また、実施形態２で説明したトランスデューサの製造方法に、本実施形態の静電型トランスデューサ１の製造方法を応用すれば、図８に示す構成の静電型のトランスデューサを製造することができる。ここにおいて、図８に示す構成の静電型のトランスデューサは、可動電極２１と固定電極２４とで構成されるコンデンサが従来に比べて狭ピッチで２次元アレイ状に配列されている。 Further, by applying the manufacturing method of the electrostatic transducer 1 of this embodiment to the manufacturing method of the transducer described in the second embodiment, the electrostatic transducer having the configuration shown in FIG. 8 can be manufactured. Here, in the electrostatic transducer having the configuration shown in FIG. 8, capacitors composed of the movable electrode 21 and the fixed electrode 24 are arranged in a two-dimensional array at a narrower pitch than in the prior art.

ところで、上記各実施形態１〜３で説明したトランスデューサ用基板１の応用デバイスは、マイクロホンやスピーカに限らず、例えば、ダイヤフラム２０に圧電材料層を設けて圧電センサや圧電型のアクチュエータとして応用したり、ダイヤフラム２０にピエゾ抵抗素子を設けて歪みセンサや圧力センサとして応用したり、ダイヤフラム２０に光を照射する光源とダイヤフラム２０からの反射光や回折光を検出する光ディテクタとを組み合わせてダイヤフラム２０の位置や動作を検出するセンサシステムとして応用したり、ダイヤフラム２０上に赤外線検出素子を設けて赤外線センサとして応用したりしてもよい。 By the way, the application device of the transducer substrate 1 described in the first to third embodiments is not limited to a microphone or a speaker. For example, a piezoelectric material layer is provided on the diaphragm 20 and applied as a piezoelectric sensor or a piezoelectric actuator. The diaphragm 20 is provided with a piezoresistive element and applied as a strain sensor or a pressure sensor, or a light source that irradiates the diaphragm 20 with a light detector that detects reflected light or diffracted light from the diaphragm 20 is combined. You may apply as a sensor system which detects a position or operation | movement, or may provide an infrared detection element on the diaphragm 20, and may apply as an infrared sensor.

実施形態１におけるトランスデューサ用基板の製造方法を説明するための主要工程断面図である。FIG. 6 is a cross-sectional view of main processes for describing the method for manufacturing the transducer substrate in the first embodiment. 同上におけるトランスデューサ用基板の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the board | substrate for transducers same as the above. 同上におけるトランスデューサ用基板の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the board | substrate for transducers same as the above. 同上におけるトランスデューサ用基板を備えたトランスデューサの製造方法を説明するための主要工程断面図である。It is principal process sectional drawing for demonstrating the manufacturing method of the transducer provided with the board | substrate for transducers in the same as the above. 同上におけるトランスデューサ用基板を備えたトランスデューサの製造方法を説明するための主要工程断面図である。It is principal process sectional drawing for demonstrating the manufacturing method of the transducer provided with the board | substrate for transducers in the same as the above. 実施形態２におけるトランスデューサ用基板の製造方法を説明するための主要工程断面図である。FIG. 10 is a main process sectional view for illustrating the method for manufacturing the transducer substrate in the second embodiment. 同上におけるトランスデューサ用基板の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the board | substrate for transducers same as the above. 同上におけるトランスデューサ用基板を備えたトランスデューサの概略断面図である。It is a schematic sectional drawing of the transducer provided with the board | substrate for transducers in the same as the above. 従来例におけるトランスデューサ用基板の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the board | substrate for transducers in a prior art example. 他の従来例におけるトランスデューサ用基板の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the board | substrate for transducers in another prior art example. さらに他の従来例におけるトランスデューサ用基板の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the board | substrate for transducers in another prior art example. 別の従来例におけるトランスデューサ用基板の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the board | substrate for transducers in another prior art example. さらに別の従来例におけるトランスデューサ用基板の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the board | substrate for transducers in another prior art example. また別の従来例におけるトランスデューサ用基板の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the board | substrate for transducers in another prior art example.

Explanation of symbols

１トランスデューサ用基板
１０半導体基板（単結晶シリコン基板）
１３不純物ドーピング領域
１４薄膜
１５マスク層
１５ａ開孔部
１６貫通孔
２０ダイヤフラム 1 Transducer substrate 10 Semiconductor substrate (single crystal silicon substrate)
DESCRIPTION OF SYMBOLS 13 Impurity doping area | region 14 Thin film 15 Mask layer 15a Opening part 16 Through-hole 20 Diaphragm

Claims

A method of manufacturing a transducer substrate for processing a semiconductor substrate to form a diaphragm on one surface side of the semiconductor substrate, comprising: an impurity doping region surrounding a virtual projection region of the diaphragm formed on the one surface side of the semiconductor substrate; An impurity doping region forming step formed on the one surface side of the semiconductor substrate; and a thin film forming step of forming a thin film serving as a basis of the diaphragm on the one surface side of the semiconductor substrate after the impurity doping region forming step; A mask layer forming step of forming a mask layer having an aperture portion designed according to a planar shape of the diaphragm on the other surface side of the semiconductor substrate after the thin film forming step, and a mask layer after the mask layer forming step And the thin film as an etching stopper layer and the semiconductor substrate as the other table. E Bei the etching process for forming the diaphragm comprises a portion of the thin film by etching from the side to a depth reaching the thin film, the semiconductor substrate is a single crystal silicon substrate, in the doped region forming step, A method of manufacturing a transducer substrate, wherein the semiconductor substrate is doped with boron as an impurity, and the semiconductor substrate is wet-etched using an alkaline solution in the etching step .

According substrate the transducer are those provided with a plurality of said diaphragm in an array, in the doped region forming step, characterized that you form the impurity-doped region so as to surround the plurality of the virtual projection area Item 2. A method for manufacturing a transducer substrate according to Item 1.

In the mask layer forming step, the mask layer is formed so that a portion between the adjacent virtual projection regions in the impurity doped region is exposed when the semiconductor substrate is etched to a depth reaching the thin film in the etching step. method of manufacturing a transducer substrate according to claim 2, wherein to Rukoto.