[go: up one dir, main page]

JP4973239B2 - 多チャンネル光受信モジュール - Google Patents

多チャンネル光受信モジュール Download PDF

Info

Publication number
JP4973239B2
JP4973239B2 JP2007051151A JP2007051151A JP4973239B2 JP 4973239 B2 JP4973239 B2 JP 4973239B2 JP 2007051151 A JP2007051151 A JP 2007051151A JP 2007051151 A JP2007051151 A JP 2007051151A JP 4973239 B2 JP4973239 B2 JP 4973239B2
Authority
JP
Japan
Prior art keywords
submount
wire
chip
wiring relay
optical receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007051151A
Other languages
English (en)
Other versions
JP2007335838A (ja
Inventor
健一 田村
雅彦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2007051151A priority Critical patent/JP4973239B2/ja
Publication of JP2007335838A publication Critical patent/JP2007335838A/ja
Application granted granted Critical
Publication of JP4973239B2 publication Critical patent/JP4973239B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、クロストークを低減する多チャンネル光受信モジュールに関する。
1本の光ファイバに多チャンネルの通信信号を伝搬させる方式として、光波長が異なる複数のチャンネルの通信信号を重畳することが行われる。
このような波長多重化された光信号を、1個の受信モジュールで受信するのが多チャンネル光受信モジュールである。
図3に示されるように、多チャンネル光受信モジュールは、伝送路である光ファイバ(図示せず)からの光を導くレセプタクル31と、そのレセプタクル31からの光路に対して所定の角度で臨ませた反射部材32と、その反射部材32に対して所定の角度で対向する反射型分波器33と、その反射型分波器33で分波されて少しずつずれた光路で入射する光信号を受信するために複数の受光素子からなるライン型の受光素子アレイ34を搭載したCAN型受信モジュール35とを一体化させたものである。また、受光素子が出力する受光信号は電力が微弱であるため、受信信号を増幅するためのアンプICをCAN型受信モジュール内に組み込み、CAN型受信モジュールの出力ピン36にはアンプICから増幅された信号を出力する。アンプICチップとしては、例えばトランスインピーダンス型の増幅器であり、受信電流を電圧に変換する。そしてアンプICチップにおける差動信号のトランスインピーダンスは、5〜10KΩが用いられている。
なお、多チャンネル光受信モジュールは、波長多重化された光信号を1本の光伝送路とやり取りするものに限らない。複数の光伝送路とそれぞれ光信号をやり取りすることでも、多チャンネルの通信は可能である。その場合でも、1つのCAN型受信モジュールに複数の受光素子からなるライン型の受光素子アレイ34を搭載することで、半導体部材を一体化、集積化することができる。
特開平8−116136号公報
アンプが出力する信号は差動出力である。差動出力は、本来、その2本の出力信号線が平行で延びているときにノイズが入るもしくは出るのを防止するものである。
ところが、CAN型受信モジュールの内部では、差動出力の信号線を平行に配線することができない。なぜなら、アンプICチップの差動出力端子から出力ピンまでを直線的に結んでワイヤボンディングすると、出力ピンはCANパッケージの円周に沿って配置されているため、そのワイヤは平行にならないからである。よって、CAN型受信モジュールの内部では、アンプICチップの出力のワイヤからノイズが出るのを防止するのが難しい。
CAN型受信モジュールの内部では、受光素子からアンプICチップまでの信号ラインは受光出力が流れている。受光素子やそのラインは、電力が大変弱く、アンプICチップの出力と比べると上記増幅率分の違いがあるため、ノイズの影響を大変強く受けることになる。つまり、当該チャンネルの受光素子に他チャンネルの差動出力からのノイズが入り、クロストークが起きる。クロストークが起きると、実質的に受信感度が低減してしまう。
なお、ピン配置を工夫してノイズが出入りしにくいピン配置とすることは、技術的に可能だが、製作上、ピン配置に制限があるため、この方法は採用できない。
そこで、本発明の目的は、上記課題を解決し、クロストークを低減する多チャンネル光受信モジュールを提供することにある。
上記目的を達成するために本発明は、パッケージのほぼ中心に複数の受光素子からなる受光素子アレイを搭載し、その受光素子アレイの外周に各受光素子の出力を増幅するアンプICチップを搭載し、上記アンプICチップには差動信号用のワイヤをボンディングするための2箇所のパッドが設けられており、差動信号用の2本の出力ピンが、仮に上記2箇所のパッドから上記2本の出力ピンまでを直線的に結んでワイヤボンディングした場合、そのワイヤは平行にならないように配置されており、各アンプICチップの外周にそれぞれの配線中継用サブマウントを搭載し、上記アンプICチップの上記2箇所のパッドから上記2本の出力ピンまでを直線的に結ぶワイヤボンディングを行わずに、各アンプICチップから各配線中継用サブマウントまで差動信号用の2本のワイヤを平行に配線し、各配線中継用サブマウントから上記パッケージの上記2本の出力ピンまで2本のワイヤを配線したものである。
上記配線中継用サブマウントは、パッケージの対応する2本の出力ピンを結ぶ直線の近傍に配設したものである。
上記配線中継用サブマウントとアンプICチップとを電気的に接続するワイヤでのノイズ振幅は、上記配線中継用サブマウントと出力ピンとを電気的に接続するワイヤでのノイズ振幅より小さいものである。
上記配線中継用サブマウントとなる電子部品は、一方の差動信号用のワイヤと他方の差動信号用のワイヤが平行となるようにアンプICチップに対して配置・構成されるものである。
上記配線中継用サブマウントとなる電子部品は、抵抗素子である。
上記配線中継用サブマウントとなる電子部品は、一端がアンプICチップと電気的に接続され、他端が固定電位と電気的に接続されるものである。
上記配線中継用サブマウントとなる電子部品は、容量素子である。
アンプICチップから上記配線中継用サブマウントまでのワイヤ長L1と、該配線中継用サブマウントから上記出力ピンまでのワイヤ長L2とが、少なくとも1つのチャンネルにおいてL1>L2となっているものである。
本発明は次の如き優れた効果を発揮する。
(1)クロストークを低減することができる。
以下、本発明の一実施形態を添付図面に基づいて詳述する。
図1に示されるように、本発明に係る多チャンネル光受信モジュールは、CAN型パッケージ1の底部にその底面と一体になった基板2を設け、その基板2には、CAN型パッケージ1の軸中心に複数の受光素子3からなるライン型の受光素子アレイ4を搭載し、その受光素子アレイ4の外周に各受光素子3の出力を増幅するアンプICチップ(以下、ICチップ)5を搭載し、各ICチップ5の外周にそれぞれの差動信号を中継して配線するための配線中継用サブマウント6を搭載し、各ICチップ5から各配線中継用サブマウント6まで差動信号用の2本のワイヤ8を平行に配線し、各配線中継用サブマウント6からCAN型パッケージ1の出力ピン7までワイヤ9を配線したものである。
ここに示した多チャンネル光受信モジュールは、4チャンネル用であり、受光素子アレイ4の受光素子3は4個、ICチップ5も4個、配線中継用サブマウント6も4個である。符号は示さないが、同じ部材には同じハッチングを付けた。なお、本発明はチャンネル数に限定されないことは明らかである。
ICチップ5は、受光素子アレイ4を取り巻くように受光素子アレイ4の両脇にそれぞれ近接して配置されているが、各ICチップ5は各々一番近くに配置されている受光素子3の出力部とワイヤ配線してあり、これらの受光出力を増幅するようになっている。
CAN型パッケージ1の出力ピン7は最も外周に配置されている。出力ピン7は合計12本あり、図示左辺、右辺、上辺、下辺に3本ずつ整列している。上辺及び下辺の中央に位置する出力ピン7は、電源端子である。左辺及び右辺の中央に位置する出力ピン7は、空きである。各辺の両端に位置するピン7が差動信号のための出力ピン7である。ひとつの受光素子3から得られた同一チャンネルの差動信号を出力する出力ピン7は、互いに隣接して配置されている。
ここで、1組(1チャンネル)のICチップ5と配線中継用サブマウント6について着目すると、図4に示されるように、ICチップ5には差動信号用のワイヤ8をボンディングするための2箇所のパッド41が設けられ、配線中継用サブマウント6には絶縁部42を介して分けられた2つの導通部43が設けられる。配線中継用サブマウント6の2つの導通部43、43とICチップ5の2つのパッド41、41は、一方の導通部43とICチップ5のパッド41とを結ぶ仮想直線に対し、他方の導通部43とICチップ5のパッド41とを結ぶ仮想直線が平行となるように構成・配置されている。これにより一方の差動信号用のワイヤ8と他方の差動信号用のワイヤ8は平行配線される。ワイヤ8は、一例として直径φ=25μm、材質がAuのものを用いる。
一方、配線中継用サブマウント6は2つの出力ピン7を結ぶ仮想的な直線を跨いで配置されているので、配線中継用サブマウント6から出力ピン7までは上記仮想的な直線にほぼ沿ってワイヤ9が配線される。
さて、本発明の多チャンネル光受信モジュールでは、ICチップ5から配線中継用サブマウント6まで差動信号用の2本のワイヤ8が平行に配線されている。また、これら2本のワイヤ8間の間隔は他のワイヤとの間隔に比べて十分に狭い。この実施形態では、差動信号用の2本のワイヤの間隔は100〜200μm程度である。配線中継用サブマウント6は、ICチップ5のさらに外周を取り巻くように四方に分散して配置されているが、各々のICチップ5から概略径方向外方に位置する配線中継用サブマウント6に対して配線がなされている。従って、全てのワイヤ8は受光素子アレイ4から遠ざかる方向に向いている。
配線中継用サブマウント6から2つの出力ピン7までは、それぞれワイヤ9が配線されている。配線中継用サブマウント6は、同一チャンネルの出力ピン7のほぼ中間位置でCAN型パッケージの中心方向にあるため、2つのワイヤ9はほぼ逆方向に向けて延びている。
本発明によれば、互いに対をなす2つの差動信号のワイヤ8が平行であって、しかも、ワイヤ8間の距離が近い。このため、一方のワイヤ8から出るノイズ(信号電流によって発生する磁界)と、他方のワイヤ8から出るノイズ(信号電流によって発生する磁界)は、大きさと発生する場所がほぼ同じで、極性(信号電流によって発生する磁界の向き)が逆である。従って、これらのノイズは、重ね合わせにより相殺され、ワイヤ8からノイズが出ないのと等価となる。
また、これらのワイヤ8は受光素子3とICチップ5を結ぶ受光出力のワイヤと平行でないので、ワイヤ8からノイズが出ても受光出力に影響を与えにくい。
一方、ワイヤ9では、各差動信号がばらばらの方向に導かれることになるが、受光素子3からの距離が遠い。よって、ワイヤ9からノイズが出てもワイヤ9からのノイズは受光出力に影響を与えにくい。この観点から、ワイヤ8が平行に延びる区間をできるだけ長くして、平行とならないワイヤ区間が受光素子3から遠のくように配線中継用サブマウント6を配置するのが好ましい。
少なくとも1つのチャンネルにおいて、ICチップ5から配線中継用サブマウント6までのワイヤ長L1と、配線中継用サブマウント6から出力ピン7までのワイヤ長L2とが、L1>L2であるのが好ましい。
比較のため、図2に従来の多チャンネル光受信モジュールを示す。図1と比較すると、受光素子3、受光素子アレイ4、ICチップ5、出力ピン7の配置は同じである。しかし、従来は配線中継用サブマウント6で差動信号を中継して配線する思想がないので、ICチップ5から差動信号のワイヤ10,11がばらばらに延びて出力ピン7に配線されている。ワイヤ10,11からはそれぞれノイズが出る。このためにクロストークを避けることが困難であったが、本発明ではICチップ5から配線中継用サブマウント6まで2つの差動信号のワイヤ8を平行に配線したので、クロストークを低減することができる。
図5に示した多チャンネル光受信モジュールは、図1のものとほぼ同じであるが、ある出力ピン7から抵抗素子61の片側端までワイヤが配線され、抵抗素子61の反対側端からコンデンサ62までワイヤが配線され、コンデンサ62から受光素子アレイ4までワイヤが配線されている。受光素子アレイ4は受光素子アレイ用サブマウント63に搭載されている。
次に述べる図6の実施形態においては、配線中継用サブマウント6としての電子部品71である抵抗素子72は、一方の差動信号用のワイヤ8と他方の差動信号用のワイヤ8が平行となるように配置される。
図6(a)及び図6(b)に示されるように、抵抗素子72は、1個のチップ抵抗器からなり、2つの導通部73間に薄膜抵抗が設けられ、それぞれの導通部73にワイヤ8とワイヤ9がボンディングされる。抵抗素子72の2つの導通部73、73とICチップ5の2つのパッド41、41は、一方の導通部73とICチップ5のパッド41とを結ぶ仮想直線に対し、他方の導通部73とICチップ5のパッド41とを結ぶ仮想直線が平行となるように構成・配置されている。これにより一方の差動信号用のワイヤ8と他方の差動信号用のワイヤ8は平行となる。
これにより、2つの差動信号電位間に抵抗が挿入されたことになり、それぞれの差動信号の振幅が小さくなるので、ノイズも小さくなる。
図7の実施形態においては、図7(a)〜図7(c)に示されるように、配線中継用サブマウント6としての電子部品81である2つの容量素子82a、82bは、1つのチップに形成される。配線中継用サブマウント6の2つの容量素子82a、82bとICチップ5の2つのパッド41、41は、一方の容量素子82aとICチップ5のパッド41とを結ぶ仮想直線に対し、他方の容量素子82bとICチップ5のパッド41とを結ぶ仮想直線が平行となるように構成・配置されている。電子部品81の上面に絶縁部84を挟んで形成された2つの導通部83は各容量素子82の電極であり、一方の導通部83にワイヤ8aとワイヤ9aがボンディングされ、他方の導通部83にワイヤ8bとワイヤ9bがボンディングされる。2つの導通部83のそれぞれの面積は同じ、ワイヤ8aとワイヤ8bは同じ長さ、ワイヤ9aとワイヤ9bは同じ長さであることが好ましい。更に配線中継用サブマウントとなる電子部品81の上面は、アンプICチップ5とワイヤ8a、8bにより電気的に接続され、電子部品81の下面は、パッケージ1の基板2に形成したグランド(図示せず)などの固定電位と、はんだなどにより電気的に接続されている。なお、固定電位としてはグランドの他に電源などでも良い。
図7(b)は図7(a)の等価回路である。L1aはワイヤ8aの寄生インダクタンス、L2aはワイヤ9aの寄生インダクタンス、L1bはワイヤ8bの寄生インダクタンス、L2bはワイヤ9bの寄生インダクタンスであり、Caは容量素子82aのキャパシタンス容量、Cbは容量素子82bのキャパシタンス容量である。
図7(b)の等価回路に示されるように、それぞれの差動信号についてノイズフィルタ(L1aとCa、L1とCb、及びL2aとCa、L2bとCb)が形成されるため、ワイヤ8a,8b,9a,9bから発生するノイズ自体が小さくなる。これにより、段落[0031]欄に記載したワイヤ8a、ワイヤ9bの平行部でのノイズ相殺効果と相乗してノイズは更に小さくなる。
図7の実施形態に用いる電子部品81は、1チップに2つの容量素子82を搭載したものである。このような電子部品81の一形態として、次の図8のコンデンサを説明する。
図8に示したコンデンサ91は、チップ部品として形成した2連平行平板コンデンサである。すなわち、絶縁層92の下面に、その下面全体をほぼ覆うコモン電極93が設けられ、絶縁層92の上面に、その上面の半分をほぼ覆う互いに接しない2つの個別電極94が設けられている。
このコンデンサ91では、コモン電極93と個別電極94が平行平板であるため、静電容量を有する。また、コンデンサ91は、コモン電極93を基板92のグランドパターンに接合することで、図7の電子部品81として利用できる。
図9に示されるように、多チャンネル光受信モジュールの同一チャンネルごとの2つの出力ピン7の組に、0ch〜3chという名称を与える。ある組のチャンネルの受光素子3に、論理“0”と論理“1”を疑似乱数に基づくパターンで配置した2値の光信号を入射させたときに、出力ピン7に現れる電気信号が正しく論理“0”あるいは論理“1”を示すかどうかを調べてその誤りの比率をビットエラーレートとする。入射する光信号の強度を複数段階に変えることにより、複数段階の受信光強度を得る。この複数段階の受信光強度におけるビットエラーレートを計測することにより、受信光強度対ビットエラーレートの特性が得られる。
このとき、他のチャンネルの受光素子3に、前述の2値信号とは異なるパターンで論理“0”と論理“1”を配置した2値の光信号を入射させると、両チャンネル間の電気的なクロストークにより、S/N(信号/ノイズ)比が低下して論理“0”あるいは“1”を担持する電気信号が乱され、出力ピン7に現れる電気信号が正しく論理“0”あるいは論理“1”を示さない比率、つまり受信光強度対ビットエラーレートの特性が変化する。
図10〜図12は、横軸に受信光強度をとり、縦軸にビットエラーレートをとって受信光強度対ビットエラーレート特性をグラフ化したものである。評価用信号は速度3.125GbpsのNRZ(Non Return to Zero)信号をPRBS(疑似乱数ビット列)27−1形式で入力した。各グラフには、従来例、実施例#1,#2について、当該チャンネルのみ光信号を入力したとき(他chなし)と、当該チャンネルに光信号を入力すると共に、他のチャンネルにも異なる光信号を入力したとき(他chあり)の測定結果を示してある。
ここで、実施例#1は図1のように配線中継用サブマウント6を設置したもの、実施例#2は図6(b)のように抵抗素子72を設置したものである。
図10に示されるように、従来例では、他のチャンネルの信号がないとき、1×10-12のビットエラーレートを得るために−21dBmの受信光強度があれば十分であったが、他のチャンネルの信号があるとき、1×10-12のビットエラーレートを得るために−20dBmの受信光強度が必要となる。
図11に示されるように、実施例#1では、他のチャンネルの信号があるときでも、1×10-12のビットエラーレートを得るために−21dBmの受信光強度で十分である。
図12に示されるように、実施例#2では、他のチャンネルの信号があるときでも、1×10-12のビットエラーレートを得るために−21dBmの受信光強度で十分である。
一般に、ビットエラーレートが1×10-12であるときの受信光強度を当該多チャンネル光受信モジュールの最小受信感度と規定するが、クロストークによって最小受信感度が低下する。各図10〜図12に記入された矢印100,110,120の長さは、クロストークによる最小受信感度低下幅を示している。これらの矢印100,110,120の長さの違いから本発明の有効さが分かる。
本発明の一実施形態を示す多チャンネル光受信モジュールのCAN型パッケージ内部品配置図である。 従来の多チャンネル光受信モジュールのCAN型パッケージ内部品配置図である。 従来の多チャンネル光受信モジュールの部分破断側面図である。 図1の多チャンネル光受信モジュールの部分拡大図である。 他の実施形態による多チャンネル光受信モジュールのCAN型パッケージ内部品配置図である。 (a)は図1の多チャンネル光受信モジュールの他の実施形態による部分拡大図、(b)はこの部分の等価回路図である。 (a)は図1の多チャンネル光受信モジュールの他の実施形態による部分拡大図、(b)はこの部分の等価回路図、(c)はこの部分の斜視図である。 本発明に好適なコンデンサの側断面図である。 実施例の多チャンネル光受信モジュールにおけるチャンネル区分を示した部品配置図である。 図2の従来の多チャンネル光受信モジュールを構成し、実測により得られた光入力強度対ビットエラーレート特性図である。 図9の多チャンネル光受信モジュールを実施例#1として構成し、実測により得られた光入力強度対ビットエラー特性図である。 図9の多チャンネル光受信モジュールを実施例#2として構成し、実測により得られた光入力強度対ビットエラー特性図である。
符号の説明
1 CAN型パッケージ
2 基板
3 受光素子
4 受光素子アレイ
5 ICチップ
6 配線中継用サブマウント
7 出力ピン
8 ワイヤ
9 ワイヤ

Claims (8)

  1. パッケージのほぼ中心に複数の受光素子からなる受光素子アレイを搭載し、その受光素子アレイの外周に各受光素子の出力を増幅するアンプICチップを搭載し、上記アンプICチップには差動信号用のワイヤをボンディングするための2箇所のパッドが設けられており、差動信号用の2本の出力ピンが、仮に上記2箇所のパッドから上記2本の出力ピンまでを直線的に結んでワイヤボンディングした場合、そのワイヤは平行にならないように配置されており、各アンプICチップの外周にそれぞれの配線中継用サブマウントを搭載し、上記アンプICチップの上記2箇所のパッドから上記2本の出力ピンまでを直線的に結ぶワイヤボンディングを行わずに、各アンプICチップから各配線中継用サブマウントまで差動信号用の2本のワイヤを平行に配線し、各配線中継用サブマウントから上記パッケージの上記2本の出力ピンまで2本のワイヤを配線したことを特徴とする多チャンネル光受信モジュール。
  2. 上記配線中継用サブマウントは、パッケージの対応する2本の出力ピンを結ぶ直線の近傍にあることを特徴とする請求項1記載の多チャンネル光受信モジュール。
  3. 上記配線中継用サブマウントとアンプICチップとを電気的に接続するワイヤでのノイズ振幅は、上記配線中継用サブマウントと出力ピンとを電気的に接続するワイヤでのノイズ振幅より小さいことを特徴とする請求項1又は2記載の多チャンネル光受信モジュール。
  4. 上記配線中継用サブマウントとなる電子部品は、一方の差動信号用のワイヤと他方の差動信号用のワイヤが平行となるようにアンプICチップに対して配置・構成されることを特徴とする請求項3記載の多チャンネル光受信モジュール。
  5. 上記配線中継用サブマウントとなる電子部品は、抵抗素子であることを特徴とする請求項4記載の多チャンネル光受信モジュール。
  6. 上記配線中継用サブマウントとなる電子部品は、一端がアンプICチップと電気的に接続され、他端が固定電位と電気的に接続されることを特徴とする請求項3記載の多チャンネル光受信モジュール。
  7. 上記配線中継用サブマウントとなる電子部品は、容量素子であることを特徴とする請求項6記載の多チャンネル光受信モジュール。
  8. アンプICチップから上記配線中継用サブマウントまでのワイヤ長L1と該配線中継用サブマウントから上記出力ピンまでのワイヤ長L2とが少なくとも1つのチャンネルにおいてL1>L2であることを特徴とする請求項1〜7いずれか記載の多チャンネル光受信モジュール。
JP2007051151A 2006-05-19 2007-03-01 多チャンネル光受信モジュール Expired - Fee Related JP4973239B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007051151A JP4973239B2 (ja) 2006-05-19 2007-03-01 多チャンネル光受信モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006140427 2006-05-19
JP2006140427 2006-05-19
JP2007051151A JP4973239B2 (ja) 2006-05-19 2007-03-01 多チャンネル光受信モジュール

Publications (2)

Publication Number Publication Date
JP2007335838A JP2007335838A (ja) 2007-12-27
JP4973239B2 true JP4973239B2 (ja) 2012-07-11

Family

ID=38934977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007051151A Expired - Fee Related JP4973239B2 (ja) 2006-05-19 2007-03-01 多チャンネル光受信モジュール

Country Status (1)

Country Link
JP (1) JP4973239B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272895A (ja) * 2008-05-08 2009-11-19 Sumitomo Electric Ind Ltd 光受信回路とこれを有する光ビーコン

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4124405B2 (ja) * 2001-05-29 2008-07-23 三菱電機株式会社 光モジュール
JP4269978B2 (ja) * 2004-03-04 2009-05-27 日立電線株式会社 波長多重光受信モジュール

Also Published As

Publication number Publication date
JP2007335838A (ja) 2007-12-27

Similar Documents

Publication Publication Date Title
US8936405B2 (en) Multi-channel optical receiver module
JP7263697B2 (ja) 受光装置
CN100505444C (zh) 电子组件和电子组件模块
US9893810B2 (en) Receiver optical module
US9891396B2 (en) Optical module
JP2022099537A (ja) 光モジュール
US6781108B2 (en) Noise canceling photosensor-amplifier device
CN115016077A (zh) 光模块
JP4973239B2 (ja) 多チャンネル光受信モジュール
JP4828103B2 (ja) 光送受信モジュール
US10135545B2 (en) Optical receiver module and optical module
JP2007287767A (ja) 光サブアセンブリ
US8859946B2 (en) Light detecting device including a peaking circuit
JP2011221281A (ja) 光電気変換モジュール用部品及び光電気変換モジュール
JP5117419B2 (ja) 並列伝送モジュール
CN108574018B (zh) 光接收模块及光模块
JP7038489B2 (ja) 光受信モジュール及び光モジュール
JP2011238687A (ja) 回路装置及び半導体装置
JP2012129351A (ja) 素子キャリアおよび受光モジュール
JP7372557B2 (ja) 光受信回路
CN112491479B (zh) 光接收装置
JP7096758B2 (ja) 光送受信器
JP7141880B2 (ja) 光受信サブアセンブリ及び光モジュール
CN103415930B (zh) 光电二极管载体和使用其的光传感器
JP5531650B2 (ja) 光受信デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees