JP4969456B2 - マイクロビームフォーマ及び医用超音波システム用再配布相互接続 - Google Patents

Description

本開示は、概して医用超音波システムに関し、より具体的にはフリップチップマイクロビームフォーマ及び医用超音波システム用の再配布（redistribution）相互接続に関する。

医用超音波システムにおいて、概して、トランスデューサアレイが、超音波診断イメージングの間、超音波又は音響波の送受信のために使用される。最近まで、ほとんどのトランスデューサアレイは、実質的に２次元の関心領域にインタロゲートするために使用されるトランスデューサ素子の１次元（１Ｄ）アレイを有していた。１次元アレイは、一般に、アレイのアジマス軸に沿って線形に配置されるニ、三百までの素子を有する。これらの素子に印加され、受信される電気信号のタイミング及び振幅は、アジマス方向のフォーカシング及びステアリングを制御する一方で、直交するエレベーション方向のフォーカシングは、アレイのエレベーション高さ及び機械的レンズの特性によって制御される。

最近になって、エレベーション方向の改善された制御を通じて改善された画像品質及び／又は新しいイメージングモードを提供するためのトランスデューサアレイが開発されている。この改善された制御は、アジマス方向の各々の位置で、エレベーション方向にアレイ素子を細分することによって得られる。例えば、２次元の関心領域についての改善された画像品質は、拡大したエレベーション開口、エレベーションフォーカシング及び収差補正の使用によって得られることができる；これらの能力を与えるアレイは、それぞれ１．２５Ｄ、１．５Ｄ及び１．７５Ｄと一般に称される。一般に、これらのアレイの素子は、アジマス方向においてより、エレベーション方向において数倍大きい。

ボリュメトリックイメージング、すなわち実質的に３次元の関心領域のインタロゲーションは、２Ｄアレイの使用によって得られ、エレベーション方向における各素子の高さは、アジマス方向におけるその幅とほぼ同じであり又はその幅より小さくさえある。これらのより新しいタイプのトランスデューサアレイの各々の間には著しい違いがあるが、それらはすべて、トランスデューサ素子の１次元アレイの代わりに、トランスデューサ素子の２次元アレイを物理的に含むことによって通常のアレイと区別される。更に本願明細書に記述されるように、「２次元」及び「２Ｄ」なる語は、素子の物理的配列をいうために使用されており、関心領域に音響ビームを送信し、関心領域から音響信号を受信するためにこれらの素子が制御されるいかなるやり方の見地も意味しない。

最新技術の２次元アレイは、概して、何千ものトランスデューサ素子を有する平坦なアレイを含む。或るタイプの２次元超音波トランスデューサデザインにおいて、アレイのすべてのトランスデューサ素子は、導電バンプを使用して「フリップチップ」技術によって集積回路（ＩＣ）の表面に取り付けられるとともに、個別に電気的に接続される。この「マイクロビームフォーマ」ＩＣは、例えばビーム形成、信号増幅、その他のために、素子の電気的制御を提供し、何千個というアレイ素子を、多くて何百という信号処理チャネルをもつ超音波システムにインタフェースする手段を提供する。「フリップチップ」なる語は、本願明細書において、例えばはんだボールのような小さい導電バンプを使用する電気的な相互接続を記述するために使用される。

超音波トランスデューサの知られているデザインの１つの例が、図１に示されている。超音波トランスデューサ１０は、フリップチップ導電バンプ１６を介して集積回路１４の表面に結合される音響素子１２の平坦なアレイを含む。フリップチップのアンダーフィル材料１８が、集積回路１４と音響素子１２の平坦なアレイとの間の領域内に含まれており、フリップチップ導電バンプ１６を囲んでいる。トランスデューサ１０は、更に、トランスデューサ基部２０及び相互接続ケーブル２２を含む。相互接続ケーブル２２は、集積回路１４と外部ケーブル（図示せず）との間を相互接続するためのものである。集積回路１４は、例えばワイヤ接合されたワイヤ２４を介して、当技術分野において知られている技法を使用して相互接続ケーブル２２に電気的に結合される。

図２は、当技術分野において知られている図１の超音波トランスデューサ１０の一部の概略断面図である。マイクロビームフォーマＩＣ１４上の接合パッドのピッチは、トランスデューサアレイ１２の素子のピッチと同じである。本願明細書に上述されるように、超音波トランスデューサ１０は、フリップチップ導電バンプ１６を介して集積回路１４の表面に結合される音響素子１２の平坦なアレイを含む。フリップチップアンダーフィル材料１８が、集積回路１４と音響素子１２の平坦なアレイとの間の領域内に含まれており、フリップチップ導電バンプ１６を囲んでいる。

マイクロビームフォーマ用のフリップチップ構造は、他の相互接続方法よりも多くの利点を与える。残念ながら、フリップチップ構造単独では、すべてのマイクロビームフォーマアプリケーションに適さないことがある。例えば、高周波の超音波トランスデューサアレイのようなアプリケーションがあり、この場合、単一のトランスデューサ素子の空間的なフットプリント内に、トランスデューサアレイの素子に必要なマイクロビームフォーマ電子素子のすべてを収めることが可能でないことがある。

更に、カーブしたアレイは、フリップチップ構造に対して重要な課題を与える。例えば、カーブしたアレイは、フリップチップボンディングに使用するための平坦な表面を与えない。結果として、カーブしたアレイを具えるフリップチップ構造を使用することは、重要な課題を伴う。

更に、フリップチップ構造は、トランスデューサアレイ及びマイクロビームフォーマＩＣのピッチが合わせられることを要求する。その結果、各々のトランスデューサアレイは、ユニークなマイクロビームフォーマＩＣを有しなければならない。従って、ユニークなマイクロビームフォーマＩＣの要求は、不所望に再使用の機会を制限し、（複数の）開発コストを増加させ、タイムトゥーマーケットを長くする。

更に、チップタイリングは、マイクロビームフォーマＩＣの最大サイズより大きいトランスデューサアレイを支持するために使用される方法である。チップタイリングは、ＩＣ製作歩留りの付随する増加及びより低いコストを伴って、より小さいＩＣチップの使用を可能にすることができる。しかしながら、周波数が増加する場合、アラインメントの精度及びトレランス要求がより厳しくなる。

従って、当技術分野における問題を解決するためにフリップチップ構造を有するマイクロビームフォーマＩＣの改善された方法及び装置が望まれる。

本開示の実施例は、トランスデューサアレイの空間的制約からマイクロビームフォーマ集積回路チップの空間的制約を切り離すための手段を設けることによって、上述の問題に対処する。本開示の一実施例によれば、超音波トランスデューサは、１又は複数であるマイクロビームフォーマ集積回路チップと、音響素子のアレイと、１又は複数の集積回路チップと音響素子のアレイと間にフリップチップバンプを介して結合される再配布相互接続部と、を有する。１又は複数のマイクロビームフォーマ集積回路チップの各々は、第１のピッチセットだけその隣り合うものから隔てられた複数の接合パッドを含む。アレイの音響素子は、第２のピッチセットだけその隣り合うものから隔てられており、第２のピッチセットは、第１のピッチセットとは異なる。更に、再配布相互接続部は、第１の側において、フリップチップバンプを介して１又は複数のマイクロビームフォーマ集積回路チップに結合する。再配布相互接続部は、第２の側において、フリップチップバンプを介してトランスデューサ素子のアレイに結合する。再配布相互接続部は、第１のピッチセットを有する１又は複数のマイクロビームフォーマ集積回路チップの接合パッドと、第２のピッチセットを有するアレイの音響素子の対応するものとの間の相互接続を提供する。

本開示の他の実施例によれば、超音波トランスデューサは、１又は複数のマイクロビームフォーマ集積回路チップと、音響素子のカーブしたアレイと、１又は複数の集積回路チップと音響素子のアレイとの間にフリップチップバンプを介して結合される再配布相互接続部と、を有する。本実施例において、再配布相互接続部は、トランスデューサアレイのカーブした表面から１又は複数のマイクロビームフォーマ集積回路チップの平坦な表面への幾何学的な再マッピングを提供する。

図面において、同様の参照数字は同様の構成要素を指す。更に、図面は一定の縮尺で描かれていないことがある点に留意すべきである。

一実施例によれば、特定用途向け相互接続再配布レベルが、マイクロビームフォーマＩＣを有する超音波トランスデューサアレイの音響スタックに取り入れられる。相互接続再配布レベルは、相互接続再配布ブロックの１つの表面において、アジマス及びエレベーション方向の双方のピッチがトランスデューサアレイと合致し、相互接続再配布ブロックの第２の表面において、マイクロビームフォーマＩＣとピッチが合致する再配布相互接続部を有する。アジマス及びエレベーション方向におけるトランスデューサアレイのトランスデューサ素子のピッチは、アジマス及びエレベーション方向におけるマイクロビームフォーマＩＣの対応する電気的接点又は接合パッドのピッチと異なる。言い換えると、相互接続再配布レベルは、相互接続ブロックの上部及び下部に異なるピッチをもつように、相互接続ブロックの相互接続層に相互接続トレースをパターン形成することによって及び／又は相互接続層の金属配線を並べることによって、再配布相互接続ブロックの上部及び下部（又は代替として側部）に異なる相互接続ピッチを提供する。更に、エレベーション及びアジマスピッチは、同じ表面上で異なっていてもよい。説明を簡単にするため、エレベーションピッチ及びアジマスピッチをあわせて特定の表面についてのピッチセットと呼ぶこともできる。

一実施例において、相互接続再配布ブロックは、多層再配布相互接続ブロックを有する。ブロックは、平面相互接続の複数層を使用して構築され、複数層は、複数層の個別のものの間の相互接続を有しない。各層は、面内（in-plain；インプレイン）パターン形成を含む。面内パターン形成は、トランスデューサアレイと（複数の）マイクロビームフォーマとの特定の組み合わせの所与のピッチによる再配布を提供する。更に、平面相互接続の各層は、例えば通常のプリント回路基板（ＰＣＢ）及び／又はフレキシブル回路基板の製作技法を使用して、製造されることができる。

図３は、本開示の一実施例による再配布相互接続部（又は相互接続ブロック）３２を特徴とする超音波トランスデューサ３０の平面図である。相互接続ブロック３２は、マイクロビームフォーマＩＣ３８のフリップチップ接続部３６のフットプリントと異なるアレイフットプリントを有する音響素子３４のアレイの接続を可能にする。一実施例において、図３の相互接続ブロック３２は、更に本願明細書において議論されるように、例えば多くのプリント回路基板を積層し又は同様の別のプロセスを使用することによって、生成される。３次元ワイヤフレームを（例えばステレオリソグラフィーを使用して）を生成し、エポキシのような適切な絶縁材料でワイヤ間の間隙を埋めることによって、実質的に３次元の態様で相互接続ブロック３２を形成することも可能である。

一実施例において、超音波トランスデューサ３０は、相互接続ブロック３２及びフリップチップ導電バンプを介してマイクロビームフォーマ集積回路３８の表面に結合される音響素子３４の平坦なアレイを含む。特に、音響素子３４の平坦なアレイのトランスデューサ素子は、例えば図３のドーム様の図に示されるように、フリップチップ導電バンプを介して相互接続ブロック３２の第２の表面に結合される。図３のドーム様の図において、トランスデューサ素子３５は、フリップチップアンダーフィル材料３９を更に含むフリップチップバンプ３７を介して相互接続ブロック３２の導電トレース５２に結合する。更に、マイクロビームフォーマＩＣ３８の接合パッドは、フリップチップ導電バンプ３６を介して、相互接続ブロック３２の第２の表面に結合される。フリップチップアンダーフィル材料４０が、集積回路３８と相互接続ブロック３２の下面との間の領域に含められることができ、フリップチップ導電バンプ３６を囲む。トランスデューサ３０は、トランスデューサ基部４２及び相互接続ケーブル４４を更に含む。相互接続ケーブル４４は、集積回路３８と外部ケーブル（図示せず）との間を相互接続するためにある。集積回路３８は、例えばワイヤ接合されたワイヤ４６を介して、当技術分野において知られている技法を使用して相互接続ケーブル４４に電気的に結合される。

図４は、本開示の一実施例による図３の再配布相互接続部３２の分解平面図３２−１である。特に、再配布相互接続部３２−１は、多層ラミネートされた相互接続ブロックを有する。ラミネートされた相互接続ブロックは、複数の相互接続層５０を含む。各々の相互接続層５０は、第１の表面５４におけるマイクロビームフォーマ集積回路チップ３８の接合パッドと、第２の表面５６における音響素子３４のアレイの音響素子の対応するものとの間に電気信号再配布を提供するようにパターン形成された相互接続トレース５２を含む。相互接続層５０は、更に、所与の厚み寸法を有するとともに、個々の表面において相互接続層５０の隣り合うものの間に相互接続トレース５２の適当な間隔を与えるために、第１及び第２の表面（５４，５６）のすぐ近くに位置づけられる領域に（適宜に）間隔を置いて配置される。更に、相互接続層５０は、フレキシブルプリント回路基板、リジッドなプリント回路基板、フレキシブルプリント回路基板及びリジッドなプリント回路基板の組み合わせ、又はパターン形成された相互接続トレースを有する他の平面構造を有しうる。

相互接続層の隣り合うものの間の間隔は、例えば適宜に任意の適切なスペーサ材料（図示せず）によって達成されることができ、スペーサ材料は、個々の表面のエレベーション方向において相互接続層の隣り合うものの間に相互接続トレース５２の適当な間隔を与えるために、少なくとも第１及び第２の表面（５４，５６）のすぐ近くに位置づけられる。例えば、スペーサ材料は、適当な厚みを有する粘着性の又は他の適切な材料を含むことができる。第１の表面５４のエレベーション方向における相互接続層の隣り合うものの間の適当な間隔は、マイクロビームフォーマＩＣ３８の接合パッドの対応するものと第１の表面における相互接続トレースとの適当なアラインメントを保証する。更に、第２の表面５６のエレベーション方向における相互接続層の隣り合うものの間の適当な間隔は、トランスデューサアレイ３４のトランスデューサ素子の対応するものと、第２の表面における相互接続トレースとの適当なアラインメントを保証する。

図４に示される実施例において、再配布相互接続部３２−１は、多層ラミネートされる相互接続ブロックを有する。それぞれの個別の相互接続層５０上の相互接続トレース５２が、エレベーション又はアジマス方向のうちの１つにおいて再配布を提供することができることに注意すべきである。上記で議論されたように、相互接続層の間に他の方向の相互接続再配布を提供することも必要でありうる。従って、再配布相互接続部の間隔をおいてラミネートされる複数の平面層は、面外の（アウトオブプレイン；out-of-plane）再配布を提供する。上述したようなスペーサ材料の使用に加えて、ラミネートされた多層ブロックは、平面相互接続層の隣り合うものの間に必要な間隙を設けるために、再配布相互接続部の上部及び下部に第１及び第２の間隔を有するプレートをそれぞれ有することができ、更に、上部及び下部のバッキングプレートの間の間隙は、面外の再配布を可能にする。

図５は、相互接続層の間の方向における相互接続再配布を達成するための技法を示している。図示されるように、図５は、本開示の一実施例によるエレベーション方向における図３の再配布相互接続部３２の平面図３２−２である。相互接続層５０は、フレーム６０に挿入され、これは、フレーム６０の一端６４の隣り合う相互接続間では第１のピッチを有し、フレーム６０の他端６６の隣り合う相互接続間では第２のピッチを有するように、相互接続層５０を間隔をあけて配置する。エポキシ又は別の適切な材料が、フレームに与えられ、硬化される。与えられた材料に適した硬化に続いて、フレーム６０は、図３の再配布相互接続ブロック３２を生成するために機械加工又は適切な別のプロセスによって除去される。

代替例として、図５の実施例に関して、再配布相互接続部３２−２は、複数層において非導電材料内に鋳造される金属部分を使用して生成されることができる。複数層は、再配布相互接続部を形成するためにラミネートされる。金属部分は、例えば層ごとに複数の金属リードを有するリードフレームを含むことができる。

図６は、本開示の更に別の実施例によるエレベーション方向の再配布相互接続部３２−３の一部の平面図である。本実施例において、再配布相互接続ブロックは、フレキシブルな相互接続層を積層することによって形成される。相互接続層５０の各々における相互接続トレース（図示せず）は、エレベーション又はアジマス方向のうちのただ１つの方向における再配布を提供する。本実施例において、他の方向における再配布は、相互接続ブロックの２つの端部において、異なるスペーサ（７０，７２）によって相互接続層５０を積層することによって提供される。相互接続ブロック３２−３の第１の端部７４におけるスペーサ７０は、マイクロビームフォーマＩＣの接合パッドのピッチと合致するようにピッチを設定し、相互接続ブロック３２−３の第２の端部７６におけるスペーサ７２は、２Ｄトランスデューサアレイ（図示せず）のトランスデューサ素子のピッチと合致するようにピッチを設定する。

ここまでに示した実施例において、アレイ素子のピッチは、アレイ素子が再配布相互接続部を通じて接続するマイクロビームフォーマＩＣ回路のピッチより大きいと記述された。上述したように、マイクロビームフォーマＩＣのピッチがアレイ素子のピッチより大きい場合があってもよい；例えば、高周波のアレイは小さい素子を有し、他方で、所望の回路機能を支持するのに必要とされるマイクロビームフォーマＩＣ電子素子はアレイ素子より大きい。

図４−図６に示される再配布相互接続部の実施例は、アレイピッチがマイクロビームフォーマＩＣピッチより小さいときにも使用されることができる。図７−図９は、本開示の他の実施例によるマイクロビームフォーマＩＣのための再配布相互接続部の一部の概略平面図を示している。図７は、マイクロビームフォーマピッチが、トランスデューサアレイピッチより大きい再配布相互接続部３２−４の一部の平面図を示している。特に、再配布相互接続部３２−４は、複数の相互接続層５０（説明を簡単にするために１層だけが図示される）を有する多層ラミネートされた相互接続ブロックを有する。各々の相互接続層５０は、第１の表面５４におけるマイクロビームフォーマ集積回路チップの接合パッドと、第２の表面５６における音響素子のアレイの音響素子の対応するものとの間の電気信号再配布を提供するようにパターン形成された相互接続トレース５２を含む。図７に示されるように、（マイクロビームフォーマＩＣ１３８に対応する）第１の表面５４のすぐ近くの相互接続トレース５２のピッチは、（トランスデューサアレイ１３４に対応する）第２の表面５６のすぐ近くの相互接続トレース５２のピッチより大きい。

図８は、図５に関して上記で議論されたと同じような、相互接続層間の方向における相互接続再配布を達成するための技法を示している。図示されるように、図８は、本開示の一実施例による（アジマス方向に垂直な）エレベーション方向における図７の再配布相互接続部３２−４の平面図３２−５である。相互接続層５０はフレーム６０に挿入され、このことは、フレーム６０の一端６４において隣り合う相互接続間に第１のピッチをもち、フレーム６０の他端６６において隣り合う相互接続間に第２のピッチをもって、相互接続層５０を間隔をあけて配置する。エポキシ又は適切な別の材料が、フレームに与えられ、硬化される。与えられる材料に適した硬化に続いて、フレーム６０は、機械加工又は適切な別のプロセスによって除去される。図８に示されるように、（マイクロビームフォーマＩＣ１３８に対応する）第１の表面５４のすぐ近くの相互接続層５０（及びそれゆえ隣り合う相互接続層間の相互接続トレース）のピッチは、（トランスデューサアレイ１３４に対応する）第２の表面５６のすぐ近くの相互接続層５０（及びそれゆえ隣り合う相互接続層間の相互接続トレース）のピッチより大きい。

図９は、図６に関して上記で議論されたと同じような、本開示の更に別の実施例による（アジマス方向に垂直な）エレベーション方向における再配布相互接続部３２−６の一部の平面図である。本実施例において、再配布相互接続ブロックは、フレキシブルな相互接続層を積層することによって形成される。相互接続層５０の各々の上の相互接続トレース（図示せず）は、エレベーション又はアジマス方向のうちのただ１つにおける再配布を提供する。本実施例において、他の方向における再配布は、相互接続ブロックの２つの端部において異なるスペーサ（７０，７２）によって相互接続層５０を積層することによって提供される。相互接続ブロック３２−６の第１の端部５４におけるスペーサ７０は、マイクロビームフォーマＩＣ１３８の接合パッドのピッチと合致するようにピッチを設定し、相互接続ブロック３２−６の第２端部５６におけるスペーサ７２は、２Ｄトランスデューサアレイ１３４のトランスデューサ素子のピッチと合致するようにピッチを設定する。図９に示すように、（マイクロビームフォーマＩＣ１３８に対応する）第１の表面５４のすぐ近くの相互接続層５０（及びそれゆえ隣り合う相互接続層間の相互接続トレース）のピッチは、（トランスデューサアレイ１３４に対応する）第２の表面５６のすぐ近くの相互接続層５０（及びそれゆえ隣り合う相互接続層間の相互接続トレース）のピッチより大きい。

図１０は、本開示の更に別の実施例により、トランスデューサアレイ８４を２又はそれ以上のマイクロビームフォーマＩＣ（８６，８８）に結合するための再配布相互接続部８２を特徴とする超音波トランスデューサ８０の平面図である。本実施例において、単一のトランスデューサアレイ８４及び複数のマイクロビームフォーマＩＣ（８６，８８）が、再配布相互接続部（又は相互接続ブロック）８２に接続されている。再配布相互接続部８２は、図４−図６に関して本願明細書に記述された実施例と同様のものを有することができ、再配布相互接続部８２は、第１の側において複数のマイクロビームフォーマＩＣ（８６，８８）の接合パッドに必要なピッチマッチングを提供し、第２の側において２Ｄトランスデューサアレイ８４のトランスデューサ素子に必要なピッチマッチングを提供するように構成される。従って、本実施例は、非常に多くの素子数のトランスデューサの製作を可能にする。更に、２より多くのマイクロビームフォーマＩＣが使用されてもよい。

図１１−図１３は、本開示の他の実施例による、２又はそれ以上のマイクロビームフォーマＩＣ（８６，８８）のための再配布相互接続部８２−１、８２−２及び８２−３の一部の概略平面図をそれぞれ示している。図１１の実施例は、多層プリント回路基板ラミネートを含む図４の実施例と同様であるが、以下の相違を伴う。本実施例において、トランスデューサアレイ素子のピッチは、２又はそれ以上のタイリングされたマイクロビームフォーマＩＣ（８６，８８）の接合パッドのピッチより小さい。

図１２の実施例は、非導電材料に鋳造される金属部分のラミネート層を含む図５の実施例と同様であるが、以下の相違を伴う。本実施例において、トランスデューサアレイ素子のピッチは、２又はそれ以上のマイクロビームフォーマＩＣ（８６，８８）の接合パッドのピッチより小さい。

図１３の実施例は、ラミネートされた相互接続層５０及びスペーサ（７０，７２）を有する図６の実施例と同様であるが、以下の相違を伴う。本実施例において、トランスデューサアレイ素子のピッチは、２又はそれ以上のマイクロビームフォーマＩＣ（８６，８８）の接合パッドのピッチより小さい。

相互接続ブロックにおけるフレキシブル回路の使用は、更に、２つの相互接続表面が互いに平行でない再配布相互接続部を形成する機会を提供する。このような再配布相互接続部９０は、図１４に示されており、各々の相互接続層５０は、第１の表面９２と第２の表面９４との間において、例えば参照数字９６によって示されるような、直角の曲げを受ける。本実施例において、第１の表面は、第２の表面９４に対して垂直に向く２つの表面９２−１及び９２−２を含む。この方策は、再配布相互接続部を用いても、トランスデューサアレイの後ろに設けられることができるよりも広い表面積がＩＣにとって必要であるアプリケーションに有利である。

図１５は、本開示の更に別の実施例による再配布相互接続部１０２を特徴とするカーブした線形アレイ超音波トランスデューサ１００の平面図である。本実施例は、本願明細書において図３−図６に関して議論され記述されたものと同様であるが、カーブした２次元のトランスデューサアレイ１０４に適用されるものである。本実施例において、トランスデューサアレイ１０４の素子は、カーブした表面を形成し、マイクロビームフォーマＩＣ３８の表面は、平坦な表面である。再配布相互接続部１０２は、カーブしたトランスデューサアレイ１０４を平坦なマイクロビームフォーマＩＣ３８に接続するために必要とされる物理的な再マッピングを提供する。従って、図１５の実施例は、カーブしたトランスデューサアレイデザインを可能にする。再配布相互接続部１０２を構築するために使用される技法は、トランスデューサアレイ１０４にカーブした表面を与える付加の特徴を伴って、図４−図９に示されるものから導き出すことができる。

図１６は、本開示の他の実施例による、カーブした線形アレイ超音波トランスデューサ１００−１のための再配布相互接続部１０２−１の一部の概略平面図を含む。再配布相互接続部１０２−１は、本願明細書において図３−図６に関して信号再配布について上述され議論された実施例と同様の再配布相互接続部を含む。特に、図１６に示すように、再配布相互接続部１０２−１は、カーブしたトランスデューサアレイ１０４の各々の素子３５について、垂直に配置された別個の導電トレース５２を与える。カーブしたトランスデューサアレイ１０４のトランスデューサ素子３５は、相互接続ブロック１０２−１の対応する導電トレース５２に結合する。更に、マイクロビームフォーマＩＣ３８の接合パッドは、フリップチップ導電バンプ３６を介して再配布相互接続部１０２−１の第２の表面に結合される。フリップチップアンダーフィル材料４０が、集積回路３８と再配布相互接続ブロック１０２−１の下部の領域との間に含められることができ、フリップチップ導電バンプ３６を囲む。

カーブしたアレイに関して、２次元のカーブしたアレイを製作する際の主な課題は、トランスデューサアレイ１０４の個別の素子３５と再配布相互接続部１０２−１の個別のワイヤ５２との間に相互接続を提供することにある。トランスデューサアレイ１０４は、再配布相互接続部１０２−１のカーブした表面に適合するに十分フレキシブルである必要がある。一実施例において、これを達成する方法は、トランスデューサアレイ１０４を形成するために複合材料を使用することによる。複合材料は、従来技術において知られている技法を使用して形成されるとともに、トランスデューサアレイ１０４が再配布相互接続部１０２−１の対応するカーブした表面に適合しうるに十分フレキシブルである。トランスデューサアレイ１０４が再配布相互接続部１０２−１のカーブした表面に適合され、接合されると、アレイは、個別の素子３５にダイシングされる。

カーブした１次元アレイを構築する共通の方法は、基板、又は十分に薄い場合に所望の曲率半径に適合することができるよう同様に十分フレキシブルである材料かならなる「担体」上に、平坦なアレイを構築することである。製造トレランスのため、アレイを個別の素子に分けるダイシングカットは、一般に、担体にも入るが、カーブした形状に永久に接合される前の引き続く処理の間、担体のいくらかの厚みが、機械的な支持をアレイ素子に与え続ける必要がある。従って、担体が、導電性があり且つ均質である場合、個別の素子への電気的接続は、担体を通して導かれることはできず、従って、担体は、アレイのすべての素子にとって共通電極でなければならない。

引き続き図１６を参照して、本開示の更に別の実施例によるカーブしたアレイ超音波トランスデューサは、非均質な導電性を具える担体を提供する。担体は、相互接続の厚みを通してその上面からその後面まで別々の相互接続を提供する。例えば、担体は、各々の表面上の各々の素子３５ごとに相互接続パッドに接続する別々のバイア３７を有するフレキシブル回路３９を有することができる（図１６−１）。担体基板は、アレイを所望の曲率半径（図１６−２）に適合させ、それを再配布相互接続部（図１６−３）に接合するために必要な処理の間、機械的な支持をアレイに与えるに十分な厚さである。

場合によって、担体の存在は、担体素子に付加のなんらかの機能を含める機会を与える。例えば、２次元アレイは、エレベーション寸法の中心に関して対称である態様で、作動されることができる；すなわち、各々の特定のアジマス位置において、エレベーション方向の中心から等しく間隔をおいて配置される２つの素子の対は、互いに電気的に接続される。本願明細書において「行ペアリング」と称されるこの形式は、拡大した開口（１．２５Ｄ）及びエレベーションフォーカス（１．５Ｄ）アプリケーションにおいて一般に使用される。担体に行ペアリングの相互接続を含めることは、再配布相互接続部を通してトランスデューサアレイから導かれなければならない電気信号の数を２分の１に低減する。図１７は、本開示の一実施例による行ペアリングの相互接続を含む担体の概略図である。図１７において、担体１０１は、少なくとも２つの相互接続層１０３（１層だけが図示されている）と、少なくとも２つの相互接続層の間の接続を提供するバイア１０５と、を備えるフレキシブル回路を有する。最上部の相互接続層は、トランスデューサアレイ（図示せず）に接続するための表面パッド１０６を有する。下にある（複数の）相互接続層は、行ペア素子の接続１０７及び再配布相互接続部に接続するためのパッドを有する。最上層以外の相互接続層上に行ペア素子接続を保持することによって、個別のアレイ素子を分けるダイシングカット１０８は、行ペア素子接続を切断することなく、担体部材にわずかに突き出ることができる。相互接続層の残りの担体材料は、再配布相互接続部へのボンディングを含む引き続く処理の間、機械的な支持をトランスデューサアレイに与える。

フレキシブルな担体は、カーブした２次元アレイの本実施例の必要な素子であるが、行ペアリング素子接続を有する担体が、再配布相互接続部を通じてアレイから導かれなければならない電気的接続の数を低減するために平坦なアレイと共に更に有利に使用されることもできることに注意すべきである。しかしながら、この場合、担体の可撓性は付随的であり、担体は、非可撓性の材料から作られることもできる。

更に、特に高周波アレイの場合、素子のアジマスピッチは、行ペアリング素子接続が担体に含められることを可能にするには小さすぎることがあることに注意されたい。この場合、行ペアリング素子接続は、アレイと反対側の再配布相互接続部の表面上に作られることができ、その場合、相互接続のピッチは、より大きくなりえ、再配布相互接続パッドの位置は、アレイ素子の位置と同じである必要はない。

図１８は、本開示の更に別の実施例による、トランスデューサアレイ１１４を２又はそれ以上のマイクロビームフォーマＩＣ（１１６，１１８）に結合するための再配布相互接続部１１２を特徴とするカーブした線形アレイ超音波トランスデューサ１１０の平面図である。本実施例において、単一のカーブしたトランスデューサアレイ１１４及び複数のマイクロビームフォーマＩＣ（１１６，１１８）が、再配布相互接続部（又は相互接続ブロック）１１２に接続されている。再配布相互接続部は、図１５及び図１６に関して本願明細書に記述された実施例と同様のものを有することができ、更に２又はそれ以上のマイクロビームフォーマＩＣ（１１６，１１８）に適用されるものである。例えば、再配布相互接続部１１２は、第１の側において複数のマイクロビームフォーマＩＣ（１１６，１１８）の接合パッドに必要なピッチマッチングを提供し、反対側においてカーブした２Ｄトランスデューサアレイ１１４のトランスデューサ素子に必要なピッチマッチングを提供するように構成される。従って、本実施例は、非常に多くの素子数のカーブしたトランスデューサの製作を可能にする。更に、２より多くのマイクロビームフォーマＩＣが使用されることができる。再配布相互接続部１１２を構築するために使用される技法は、トランスデューサアレイ１１４にカーブした表面を与える付加の特徴と共に、図１１−図１３に示される技法から導き出すことができる。

図１９は、本開示の一実施例による超音波トランスデューサを有する超音波診断イメージングシステム１５０のブロック図である。超音波診断イメージングシステム１５０は、超音波トランスデューサプローブ１５４の用途に適応されるベースユニット１５２を含む。超音波トランスデューサプローブ１５４は、超音波トランスデューサ１５６を含み、超音波トランスデューサ１５６は、図３−図１８に関して本願明細書に議論されたような実施例の１つを含む。ベースユニット１５２は、特定の超音波診断アプリケーションの要求による超音波診断イメージングを実施するための適切な電子素子を含む。例えば、超音波トランスデューサプローブ１５４は、電子ケーブル、ワイヤレス接続又は他の適切な手段のような適切な接続１５８を介して、ベースユニット１５２に結合する。超音波診断イメージングシステム１５０は、様々なタイプの医用超音波診断法イメージングを実施するために使用されることができる。更に、超音波トランスデューサアプリケーションは、心臓アプリケーション、腹部アプリケーション、経食道（transesophageal；ＴＥＥ）アプリケーション又は他の診断若しくは治療の超音波アプリケーションを含むことができる。

更に、再配布相互接続部を含む部材は、超音波トランスデューサの音響デザインの一部として設計されることができることに注意すべきである。例えば、再配布相互接続部は、トランスデューサアレイの音響性能に有利に寄与する特定の減衰、音速、音響インピーダンス、その他を有するように設計されることが可能である。

本開示の実施例によれば、フリップチップ構造の利点の多くは、特定用途向け相互接続再配布ブロック（又は再配布相互接続部）を音響スタックに取り入れることによってその制限のいくつかに対処しつつ、提供される。本願明細書において使用されるように、本実施例のいくつかにおける音響素子のアレイに対する接続は、フリップチップ接続と記述されているが、アタッチメント機構は、フリップチップ接続と異なるものを含むことも可能である。すなわち、「フリップチップ」なる語は、導電バンプ以外のものを使用する電気的相互接続をいうこともできる。更に本実施例は、再配布相互接続ブロックの余分の大きさ及び重みを取り入れることを可能にし又は取り入れるに適したフォームファクタを有するマイクロビームフォーマＩＣを有する２次元（２Ｄ）アレイのための潜在的なアプリケーションを可能にする。更に、音響素子のアレイは、１又は複数のマイクロビームフォーマ集積回路チップのフットプリントと異なる形状を有することができる。

本実施例は、平面２次元アレイジオメトリから別の異なる平面集積回路（ＩＣ）ＡＳＩＣジオメトリへのマッピングを有利に提供する。実施例は更に、カーブした２次元アレイジオメトリから別の異なる平面集積回路（ＩＣ）ジオメトリへのマッピングを提供する。別の実施例において、ＡＳＩＣは、横に移動されるのではなく、音響トランスデューサの「影」に実質的に存在する。

ほんの少数の例示の実施例のみが上記に詳しく説明されているが、当業者であれば、本開示の実施例の新しい教示及び利点から大きく逸脱することなく、多くの変更が、例示の実施例において可能であることが分かるであろう。従って、すべてのこのような変更は、添付の特許請求の範囲に規定されるような本開示の実施例の範囲内に含められることが意図される。特許請求の範囲において、ミーンズプラスファンクション節は、言及されるファンクションを実施するものとして本願明細書に記述される構造及び構造的に同等のもののみならず同様の構造をカバーすることが意図される。

マイクロビームフォーマＩＣと音響素子との間のフリップチップ相互接続を使用して製造される２Ｄアレイを有する当技術分野において知られている超音波トランスデューサの平面図。 当技術分野において知られている超音波トランスデューサの一部の概略断面図。 本開示の一実施例による再配布相互接続部を特徴とする超音波トランスデューサの平面図。 本開示の一実施例によるアジマス方向における図３の再配布相互接続部の分解平面図。 本開示の一実施例によるエレベーション方向における図３の再配布相互接続部の平面図。 本開示の更に別の実施例によるエレベーション方向における図３の再配布相互接続部の平面図。 本開示の他の実施例によるマイクロビームフォーマピッチがトランスデューサアレイピッチより大きい再配布相互接続部の一部の概略平面図。 本開示の一実施例によるエレベーション方向における図７の再配布相互接続部の概略平面図。 本開示の更に別の実施例によるエレベーション方向における図７の再配布相互接続部の概略平面図。 本開示の更に別の実施例による２又はそれ以上のマイクロビームフォーマのための再配布相互接続部を特徴とする超音波トランスデューサの平面図。 本開示の他の実施例による２又はそれ以上のマイクロビームフォーマのための再配布相互接続部の一部の概略平面図。 本開示の他の実施例による２又はそれ以上のマイクロビームフォーマのための再配布相互接続部の一部の概略平面図。 本開示の他の実施例による２又はそれ以上のマイクロビームフォーマのための再配布相互接続部の一部の概略平面図。 本開示の他の実施例による再配布相互接続部の平面図。 本開示の更に別の実施例による再配布相互接続部を特徴とするカーブした線形アレイの超音波トランスデューサの平面図。 本開示の更に別の実施例によるカーブした線形アレイの超音波トランスデューサのための再配布相互接続部の一部の概略平面図。 本開示の他の実施例による図１６の再配布相互接続部の上面図。 本開示の他の実施例による２又はそれ以上のマイクロビームフォーマのための再配布相互接続部を特徴とするカーブした線形アレイの超音波トランスデューサの平面図。 本開示の一実施例による超音波トランスデューサを有する超音波診断イメージングシステムのブロック図。

Claims (25)

1. 各マイクロビームフォーマ集積回路チップが、アジマス及びエレベーション方向において、第１のピッチセットだけその隣り合うものから隔てられた複数の接合パッドを含む、１又は複数のマイクロビームフォーマ集積回路チップと、
   アジマス及びエレベーション方向において、前記第１のピッチセットと異なる第２のピッチセットだけその隣り合うものから隔てられた音響素子の２次元アレイを含む、音響素子のアレイと、
   再配布相互接続部の第１の側において、導電素子を介して前記１又は複数のマイクロビームフォーマ集積回路チップに電気的に結合され、第２の側において、導電素子を介して前記音響素子の前記アレイに電気的に接続される、該再配布相互接続部であって、前記第１のピッチセットを有する前記１又は複数のマイクロビームフォーマ集積回路チップの前記接合パッドと、前記第２のピッチセットを有する前記アレイの前記音響素子の対応するものとの間の相互接続を提供する、該再配布相互接続部と、
   を有し、前記音響素子の２次元アレイは、音響素子のカーブしたアレイであって、前記再配布相互接続部のカーブした表面に適合するに十分フレキシブルであり、前記再配布相互接続部は、前記音響素子のカーブしたアレイのカーブした表面から、前記１又は複数のマイクロビームフォーマ集積回路チップの平坦な表面への幾何学的な再マッピングを提供する、超音波トランスデューサ。
2. 前記再配布相互接続部は、前記音響素子の前記アレイと前記１又は複数のマイクロビームフォーマ集積回路チップとの電気的な結合を可能にするように構成され、前記音響素子の前記アレイは、前記１又は複数のマイクロビームフォーマ集積回路チップのフットプリントと異なる形状を有する、請求項１に記載の超音波トランスデューサ。
3. 前記再配布相互接続部は、多層ラミネートされた相互接続ブロックを有する、請求項１又は２に記載の超音波トランスデューサ。
4. 前記ラミネートされた相互接続ブロックは、複数の相互接続層を含み、各相互接続層は、前記１又は複数のマイクロビームフォーマ集積回路チップの前記接合パッドの一部と前記音響素子の前記アレイの対応する部分との間の電気信号再配布を提供するようにパターン形成された相互接続トレースを含む、請求項３に記載の超音波トランスデューサ。
5. 更に、前記相互接続層は、フレキシブルな又はリジッドなプリント回路基板を有する、請求項４に記載の超音波トランスデューサ。
6. 前記再配布相互接続部は、平面相互接続の複数層を含むブロックを有し、前記複数層は、前記複数層の個別の層の間に相互接続を有しない、請求項１に記載の超音波トランスデューサ。
7. 各層が、面内パターン形成された導体を含み、前記面内パターン形成された導体は、前記音響素子及び前記１又は複数のマイクロビームフォーマ集積回路チップの特定の組み合わせの所与の信号再配布を提供する、請求項６に記載の超音波トランスデューサ。
8. 前記再配布相互接続部は、非導電材料内に鋳造される複数の導体を有する、請求項１乃至７のいずれか１項に記載の超音波トランスデューサ。
9. 更に、前記複数の導体の各々は、前記１又は複数のマイクロビームフォーマ集積回路チップの前記接合パッドの一部と、前記音響素子の前記アレイの対応する部分との間の電気信号再配布を提供する、請求項８に記載の超音波トランスデューサ。
10. 前記再配布相互接続部は、リードフレームを有するエポキシ充填材、プリント回路基板又はフレキシブル回路基板相互接続層を含む面外再配布ブロックを有する、請求項１乃至９のいずれか１項に記載の超音波トランスデューサ。
11. 前記再配布相互接続部は、各々の特定のアジマス位置において、エレベーション寸法の中心に関して対称に配置される２つの音響素子の対を互いに電気的に接続する行ペア相互接続部を有する、請求項１乃至１０のいずれか１項に記載の超音波トランスデユーサ。
12. 前記１又は複数のマイクロビームフォーマ集積回路チップは、２つの集積回路チップを有する、請求項１乃至１１のいずれか１項に記載の超音波トランスデューサ。
13. 各マイクロビームフォーマ集積回路チップが、アジマス及びエレベーション方向において、第１のピッチセットだけその隣り合うものから隔てられた複数の接合パッドを含む、１又は複数のマイクロビームフォーマ集積回路チップと、
    アジマス及びエレベーション方向において、前記第１のピッチセットと異なる第２のピッチセットだけその隣り合うものから隔てられた音響素子の２次元アレイを含む音響素子のアレイであって、該音響素子のカーブしたアレイを有する音響素子のアレイと、
    再配布相互接続部の第１の側において、導電素子を介して前記１又は複数のマイクロビームフォーマ集積回路チップに結合され、第２の側において導電素子を介して前記音響素子の前記アレイに結合され、前記第１のピッチセットを有する前記１又は複数のマイクロビームフォーマ集積回路チップの前記接合パッドと、前記第２のピッチセットを有する前記アレイの前記音響素子の対応するものとの間の相互接続を提供する該再配布相互接続部であって、前記音響素子の前記アレイと前記１又は複数のマイクロビームフォーマ集積回路チップとの電気的な結合を可能にするように構成され、前記音響素子のアレイが、前記１又は複数のマイクロビームフォーマ集積回路チップのフットプリントと異なる形状を有する、該再配布相互接続部と、
    を有し、前記音響素子のカーブしたアレイは、前記再配布相互接続部のカーブした表面に適合するに十分フレキシブルであり、前記再配布相互接続部は、前記音響素子のカーブしたアレイのカーブした表面から、前記１又は複数のマイクロビームフォーマ集積回路チップの平坦な表面への幾何学的な再マッピングを提供する、超音波トランスデューサ。
14. 前記再配布相互接続部は、多層ラミネートされた相互接続ブロック又は非導電材料内に鋳造される複数の導体を含む、請求項１３に記載の超音波トランスデューサ。
15. 更に、前記ラミネートされた相互接続ブロックは、複数のプリント回路基板を含み、各プリント回路基板が、前記１又は複数のマイクロビームフォーマ集積回路チップの前記接合パッドの一部と、前記音響素子の前記アレイの対応する部分との間の電気信号再配布を提供する、請求項１４に記載の超音波トランスデューサ。
16. 更に、前記複数の導体の各々は、前記１又は複数のマイクロビームフォーマ集積回路チップの前記接合パッドの一部と、前記音響素子の前記アレイの対応する部分との間の電気信号再配布を提供する、請求項１４に記載の超音波トランスデューサ。
17. 前記再配布相互接続部が、リードフレームを有するエポキシ充填材、プリント回路基板又はフレキシブル回路基板相互接続層を含む再配布ブロックを有する、請求項１３乃至１６のいずれか１項に記載の超音波トランスデューサ。
18. 超音波トランスデューサを製作する方法であって、
    各マイクロビームフォーマ集積回路チップが、アジマス及びエレベーション方向において、第１のピッチセットだけその隣り合うものから隔てられた複数の接合パッドを含む、１又は複数のマイクロビームフォーマ集積回路チップを用意するステップと、
    アジマス及びエレベーション方向において、前記第１のピッチセットと異なる第２のピッチセットだけその隣り合うものから隔てられた音響素子の２次元アレイからなるグループから選択されるものを含む、音響素子のアレイを用意するステップと、
    再配布相互接続部の第１の側において、導電素子を介して前記１又は複数のマイクロビームフォーマ集積回路チップに対してフリップチップアタッチメントを使用し、前記第１の側と反対の前記再配布相互接続部の第２の側において、導電素子を介して前記音響素子の前記アレイに対してフリップチップアタッチメントを使用して、前記音響素子の前記アレイを前記１又は複数のマイクロビームフォーマ集積回路チップに結合するステップであって、前記再配布相互接続部が、前記第１のピッチセットを有する前記１又は複数のマイクロビームフォーマ集積回路チップの前記接合パッドと、前記第２のピッチセットを有する前記アレイの前記音響素子の対応するものとの間の相互接続を提供する、ステップと、
    を含み、前記音響素子の２次元アレイは、音響素子のカーブしたアレイであって、前記再配布相互接続部のカーブした表面に適合するに十分フレキシブルであり、前記再配布相互接続部は、前記音響素子のカーブしたアレイのカーブした表面から、前記１又は複数のマイクロビームフォーマ集積回路チップの平坦な表面への幾何学的な再マッピングを提供する、方法。
19. 前記音響素子の前記アレイは、前記１又は複数のマイクロビームフォーマ集積回路チップのフットプリントと異なる形状を有する、請求項１８に記載の方法。
20. 前記再配布相互接続部は、多層ラミネートされた相互接続ブロックを有し、更に、前記ラミネートされた相互接続ブロックは、複数の相互接続層を含み、各相互接続層は、前記１又は複数のマイクロビームフォーマ集積回路チップの前記接合パッドの一部と、前記音響素子の前記アレイの対応する部分との間の電気信号再配布を提供するようにパターン形成された相互接続トレースを含み、更に、前記相互接続層が、フレキシブルな又はリジッドなプリント回路基板を有する、請求項１８又は１９に記載の方法。
21. 前記再配布相互接続を提供する前記ステップが、平面相互接続の複数層を有するブロックを用意するステップを含み、前記複数層は、複数層の個別のものの間の相互接続を有さず、各層は、面内パターン形成された導体を含み、前記面内パターン形成された導体は、音響素子及び１又は複数のマイクロビームフォーマ集積回路チップの特定の組み合わせの所与の信号再配布を提供する、請求項１８乃至２０のいずれか１項に記載の方法。
22. 前記再配布相互接続を提供するステップは、非導電材料内に複数の導体を鋳造するステップを含み、更に、前記複数の導体の各々は、前記１又は複数のマイクロビームフォーマ集積回路チップの前記接合パッドの一部と、前記音響素子の前記アレイの対応する部分との間の電気信号再配布を提供する、請求項１８乃至２１のいずれか１項に記載の方法。
23. 前記再配布相互接続部は、リードフレームを有するエポキシ充填材、プリント回路基板又はフレキシブル回路基板相互接続層を含む再配布ブロックを有する、請求項１８乃至２２のいずれか１項に記載の方法。
24. 前記再配布相互接続部は、各々の特定のアジマス位置において、エレベーション寸法の中心に関して対称に配置される２つの音響素子の対を互いに電気的に接続する行ペア相互接続部を有する、請求項１８乃至２３のいずれか１項に記載の方法。
25. 前記１又は複数のマイクロビームフォーマ集積回路チップは、２つの集積回路チップを有する、請求項１８乃至２４のいずれか１項に記載の方法。

Images