JP4962536B2 - 電子部品 - Google Patents

Description

本発明は、電子部品に関し、詳細には、内部電極及びＡｇを含む外部電極を備える電子部品に関する。

近年、電子機器内部に搭載された配線基板上に、セラミック電子部品などの電子部品が多数実装されるようになってきている。従来、これらの電子部品の配線基板への実装には、Ｐｂを含む半田が一般的に使用されてきたが、近年、環境負荷を軽減する観点から、Ｐｂを用いずに電子部品の実装を行う試みが盛んになされている。

Ｐｂを用いずに電子部品の実装を行う方法としては、例えば、エポキシ系熱硬化性樹脂などの熱硬化性樹脂に金属フィラーなどの導電性微粒子を添加した導電性接着剤やＰｂフリー半田を用いて電子部品の実装を行う方法が知られており、例えば、下記の特許文献１、２などにおいて、この方法に好適な電子部品が種々提案されている。

例えば、特許文献１には、Ｐｂフリー半田を用いて好適に実装できる電子部品として、ＮｉまたはＮｉ合金からなる内部電極が内部に配置されている積層セラミック素体の両端に外部電極が形成された積層セラミック電子部品であって、外部電極がＣｕまたはＣｕ合金を主成分とする下地電極層と、ＡｇまたはＡｇ合金を主成分とする最外部電極層との積層体で形成されている積層セラミック電子部品が開示されている。

特許文献１に記載のように、外部電極の最外部電極層にＡｇを含む電極層を採用した電子部品は、導電性接着剤を用いた実装にも好適である。外部電極の最外部電極層にＡｇを含む電極層を採用することにより、外部電極と導電性接着剤との親和性を高めることができ、電子部品の実装強度を高めることができるためである。

特開２００２−１５８１３７号公報 特開２００２−２０３７３７号公報

しかしながら、特許文献１に記載の積層セラミック電子部品では、Ａｇのマイグレーションに起因して、外部電極間の短絡不良が生じるおそれがあった。特に、自動車のエンジンコントロールユニット（ＥＣＵ）の内部またはＥＣＵの近傍で使用される場合など、電子部品がおかれる雰囲気の温度が例えば１５０℃以上といった高温になる場合に、特許文献１に記載の積層セラミック電子部品を使用すると、Ａｇのエレクトロマイグレーションに起因した短絡不良が生じやすかった。

本発明は、かかる点に鑑みてなされたものであり、導電性接着剤を用いて実装することができ、かつ短絡不良の生じ難い電子部品を提供することにある。

本発明に係る第１の電子部品は、直方体状の電子部品本体と、第１の外部電極と、第２の外部電極と、第１の内部電極と、第２の内部電極とを備えている。電子部品本体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、幅方向及び長さ方向に沿って延びている。第１及び第２の側面は、長さ方向及び高さ方向に沿って延びている。第１及び第２の端面は、幅方向及び高さ方向に沿って延びている。第１の外部電極は、第１の端面と、第１の主面の一部分と、第１及び第２の側面のそれぞれの一部分とを覆うように形成されている。第２の外部電極は、第２の端面上に形成されている。第１の内部電極は、電子部品本体の内部に配置されている。第１の内部電極は、第１の外部電極に接続されている。第２の内部電極は、電子部品本体の内部に配置されている。第２の内部電極は、第２の外部電極に接続されている。第１の外部電極は、第１の導電層と、２の導電層とを有する。第１の導電層は、第１の端面と、第１の主面の一部分ち、第１及び第２の側面のそれぞれの一部分とを覆うように形成されている。第１の導電層は、Ａｇを含まない。第２の導電層は、最外層に位置するように第１の導電層の上に積層されている。第２の導電層は、Ａｇを含む。第２の導電層は、第１の主面に接触している第１の接触部を有する。第２の導電層は、第１及び第２の側面には接触していない。第１及び第２の内部電極のうち、第１の接触部に最も近接して位置している内部電極は第２の内部電極であり、本発明に係る第１の電子部品は、当該第２の内部電極と、第１の接触部とを最短距離で結ぶ仮想直線上に位置する第１の内部導体をさらに備える。第１の内部導体は、第１及び第２の外部電極のうちの第１の外部電極にのみ接続されているか、第１及び第２の外部電極のいずれにも接続されていない。

本発明に係る第１の電子部品のある特定の局面では、第２の外部電極は、第２の端面と、第１の主面の一部と、第１及び第２の側面のそれぞれの一部分とを覆うように形成されており、第２の外部電極は、第２の端面と第１の主面の一部分と第１及び第２の側面のそれぞれの一部分とを覆うように形成されており、Ａｇを含まない第１の導電層と、最外層に位置するように第１の導電層の上に積層されており、Ａｇを含む第２の導電層とを有し、第２の外部電極の第２の導電層は、第１の主面に接触している第２の接触部を有する一方、第１及び第２の側面には接触しておらず、第２の接触部に最も近接している第１の内部電極と、第２の接触部とを最短距離で結ぶ仮想直線上に第２の内部導体が設けられているか、または、第２の接触部に最も近接している第１の内部電極と、第２の接触部とを最短距離で結ぶ仮想直線上に第２の内部電極が位置しており、第２の内部導体は、第１及び第２の外部電極のうちの第２の外部電極にのみ接続されているか、第１及び第２の外部電極のいずれにも接続されていない。この構成によれば、第２の接触部からのＡｇのマイグレーションを効果的に抑制できる。その結果、第１及び第２の外部電極間の短絡不良の発生を効果的に抑制することができる。

本発明に係る第１の電子部品の他の特定の局面では、第２の導電層は、第１の導電層の第１及び第２の側面上に位置する部分を覆っていない。この構成によれば、第２の導電層からのＡｇのマイグレーションをより効果的に抑制できるため、短絡不良の発生をより効果的に抑制することができる。

本発明に係る第１の電子部品の別の特定の局面では、第２の導電層は、第１の導電層の第１及び第２の側面上に位置する部分のそれぞれの、長さ方向における先端部を除く部分の少なくとも一部のみを覆っている。この構成によれば、第２の導電層からのＡｇのマイグレーションをより効果的に抑制できるため、短絡不良の発生をより効果的に抑制することができる。

本発明に係る第１の電子部品のさらに他の特定の局面では、第１の内部導体が、複数設けられている。この構成によれば、第１の接触部からのＡｇのマイグレーションをより効果的に抑制できるため、短絡不良の発生をより効果的に抑制することができる。

本発明に係る第１及び第２の電子部品では、第１及び第２の外部電極のそれぞれの最外層が、Ａｇを含む第２の導電層により構成されているため、導電性接着剤を用いた実装が容易である。

また、本発明に係る第１の電子部品では、第１及び第２の内部電極のうち、第１の接触部に最も近接している内部電極である第２の内部電極と、第１の接触部とを最短距離で結ぶ仮想直線上に位置するように第１の内部導体が設けられており、第１の内部導体が、第１及び第２の外部電極のうちの第１の外部電極のみに接続されているか、第１の外部電極と第２の外部電極とのいずれにも接続されていないため、第１の接触部からのＡｇのマイグレーションが効果的に抑制され、短絡不良が生じ難い。

また、本発明に係る第２の電子部品では、第２の導電層が、第１の導電層の上にのみ位置しており、第１及び第２の主面並びに第１及び第２の側面には、直接接触していないため、第２の導電層からのＡｇのマイグレーションが効果的に抑制され、短絡不良が生じ難い。

第１の実施形態に係る電子部品の略図的斜視図である。 第１の実施形態に係る電子部品の略図的平面図である。 図２における矢印ＩＩＩから視たときの電子部品の略図的側面図である。 図２における矢印ＩＶから視たときの電子部品の略図的正面図である。 図２におけるＶ−Ｖ線における略図的断面図である。 図３におけるＶＩ−ＶＩ線における略図的断面図である。 図５におけるＶＩＩ−ＶＩＩ線における略図的断面図である。 図５におけるＶＩＩＩ−ＶＩＩＩ線における略図的断面図である。 図５におけるＩＸ−ＩＸ線における略図的断面図である。 図５におけるＸ−Ｘ線における略図的断面図である。 第２の導電層の第１の部分を形成する工程を表す模式図である。 第２の導電層の第２の部分を形成する工程を表す模式図である。 第２の導電層の第２の部分を形成する工程を表す模式図である。 第２の実施形態に係る電子部品の略図的断面図である。 第３の実施形態に係る電子部品の略図的断面図である。 第４の実施形態に係る電子部品の略図的斜視図である。 第５の実施形態に係る電子部品の略図的断面図である。 第７の実施形態に係る電子部品の略図的平面図である。 図１８における矢印ＸＩＸから視たときの電子部品の略図的正面図である。 図１８におけるＸＸ−ＸＸ線における略図的断面図である。 図１８におけるＸＸＩ−ＸＸＩ線における略図的断面図である。

以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。

（第１の実施形態）
図１は、本実施形態に係る電子部品の略図的斜視図である。図２は、本実施形態に係る電子部品の略図的平面図である。図３は、本実施形態に係る電子部品の略図的側面図である。図４は、本実施形態に係る電子部品の略図的正面図である。図５は、図２におけるＶ−Ｖ線における略図的断面図である。図６は、図３におけるＶＩ−ＶＩ線における略図的断面図である。図７は、図５におけるＶＩＩ−ＶＩＩ線における略図的断面図である。図８は、図５におけるＶＩＩＩ−ＶＩＩＩ線における略図的断面図である。図９は、図５におけるＩＸ−ＩＸ線における略図的断面図である。図１０は、図５におけるＸ−Ｘ線における略図的断面図である。

（電子部品本体１０）
図１〜図３に示すように、電子部品１は、直方体状の電子部品本体１０を備えている。図３に示すように、電子部品本体１０は、長さ方向Ｌ及び幅方向Ｗに沿って延びる第１及び第２の主面１０ａ、１０ｂを有する。電子部品本体１０は、図２に示すように、高さ方向Ｈ及び長さ方向Ｌに沿って延びる第１及び第２の側面１０ｃ、１０ｄを有する。また、図５に示すように、高さ方向Ｈ及び幅方向Ｗに沿って延びる第１及び第２の端面１０ｅ、１０ｆを有する。

なお、本明細書において、「直方体状」には、角部や稜線部が面取り状またはＲ面取り状である直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。

電子部品本体１０の寸法は、特に限定されないが、例えば、電子部品本体１０の高さ寸法、長さ寸法及び幅寸法のそれぞれは、０．５ｍｍ〜２．５ｍｍ、１．０ｍｍ〜３．２ｍｍ、０．５ｍｍ〜２．５ｍｍ程度とすることができる。

電子部品本体１０は、ある程度以上の絶縁性を有する材料により形成されたものである限りにおいて特に限定されない。本実施形態では、電子部品本体１０は、セラミックにより形成されている。具体的には、電子部品本体１０は、複数のセラミック層が高さ方向Ｈに積層されたセラミック層積層体により構成されている。このため、本実施形態の電子部品１は、詳細には、積層セラミック電子部品である。

電子部品本体１０を形成するセラミックの種類は、特に限定されず、所望する電子部品１の特性に応じて適宜選択することができる。

例えば、電子部品１が、コンデンサである場合は、電子部品本体１０を誘電体セラミックにより形成することができる。誘電体セラミックの具体例としては、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などが挙げられる。なお、電子部品本体１０には、所望する電子部品１の特性に応じて、上記誘電体セラミック以外に、例えば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を適宜添加してもよい。

例えば、電子部品１が、セラミック圧電素子である場合は、電子部品本体１０を圧電セラミックにより形成することができる。圧電セラミックの具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミックなどが挙げられる。

例えば、電子部品１が、サーミスタ素子である場合は、電子部品本体１０を半導体セラミックにより形成することができる。半導体セラミックの具体例としては、例えば、スピネル系セラミックなどが挙げられる。

例えば、電子部品１が、インダクタ素子である場合は、電子部品本体１０を磁性体セラミックにより形成することができる。磁性体セラミックの具体例としては、例えば、フェライトセラミックなどが挙げられる。

（第１及び第２の内部電極１１，１２）
図５及び図６に示すように、電子部品本体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が高さ方向に沿って等間隔に交互に配置されている。第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の主面１０ａ、１０ｂと平行である。第１及び第２の内部電極１１，１２は、高さ方向Ｈにおいて、セラミック層１０ｇを介して、互いに対向している。なお、セラミック層１０ｇの厚さは、特に限定されないが、例えば、０．５μｍ〜１０μｍ程度とすることができる。

第１及び第２の内部電極１１，１２のそれぞれの厚さも、特に限定されないが、例えば、０．３μｍ〜２．０μｍ程度とすることができる。

第１及び第２の内部電極１１，１２のそれぞれは、第１の端面１０ｅ及び第２の端面１０ｆのうちの一方のみに露出している。詳細には、第１の内部電極１１は、図５及び図９に示すように、第１の端面１０ｅに露出している。図６及び図９に示すように、第１の内部電極１１は、第２の端面１０ｆ、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。

第２の内部電極１２は、図５及び図８に示すように、第２の端面１０ｆに露出している。図６及び図８に示すように、第２の内部電極１２は、第１の端面１０ｅ、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。

このため、図６，図８及び図９に示すように、電子部品本体１０の幅方向Ｗの両端部には、第１及び第２の内部電極１１，１２が配置されていないギャップ１０ｊ、１０ｋが形成されている。なお、ギャップ１０ｊ、１０ｋの幅方向Ｗに沿った寸法は、特に限定されないが、例えば、３０μｍ〜３００μｍ程度とすることができる。

第１及び第２の内部電極１１，１２は、適宜の導電材料を主成分として含む。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ及びＡｕのうちの１種以上の金属を含んでいることが好ましい。第１及び第２の内部電極１１，１２は、例えば、Ａｇ−Ｐｄなどの合金により形成されていてもよい。

（第１及び第２の外部電極１５，１８）
図１に示すように、電子部品１は、第１及び第２の外部電極１５，１８を備えている。第１の外部電極１５は、図５及び図９に示すように、第１の内部電極１１に接続されている。一方、第２の外部電極１８は、図５及び図８に示すように、第２の内部電極１２に接続されている。

図１〜図５、図８及び図９に示すように、第１及び第２の外部電極１５，１８のそれぞれは、両端面１０ｅ、１０ｆから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように形成されている。すなわち、第１の外部電極１５は、第１の端面１０ｅと、第１及び第２の主面１０ａ、１０ｂの一部分と、第１及び第２の側面１０ｃ、１０ｄの一部分とを覆うように形成されている。第２の外部電極１８は、第２の端面１０ｆと、第１及び第２の主面１０ａ、１０ｂの一部分と、第１及び第２の側面１０ｃ、１０ｄの一部分とを覆うように形成されている。

図５に示すように、第１及び第２の外部電極１５，１８の第１及び第２の主面１０ａ、１０ｂ上に位置する部分のそれぞれの少なくとも一部は、第１及び第２の内部電極１１，１２のそれぞれの少なくとも一部と、高さ方向Ｈにおいて重畳している。

第１及び第２の外部電極１５，１８のそれぞれは、第１の導電層１６，１９と、第２の導電層１７，２０とを含む積層体によって構成されている。具体的には、本実施形態では、第１及び第２の外部電極１５，１８のそれぞれは、第１の導電層１６，１９と、第２の導電層１７，２０との積層体により構成されている。

第１の導電層１６，１９は、電子部品本体１０の表面の直上に形成されている。すなわち、第１の導電層１６，１９は、電子部品本体１０と接するように形成されている。第１の導電層１６は、第１または第２の端面１０ｅ、１０ｆから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように形成されている。

具体的には、図１〜図５に示すように、第１の外部電極１５の一部を構成している第１の導電層１６は、第１の端面１０ｅを覆っている第１の部分１６ａと、第１の主面１０ａの一部分を覆っている第２の部分１６ｂと、第２の主面１０ｂの一部分を覆っている第３の部分１６ｃと、第１の側面１０ｃの一部分を覆っている第４の部分１６ｄと、第２の側面１０ｄの一部分を覆っている第５の部分１６ｅとを有する。また、第２の外部電極１８の一部を構成している第１の導電層１９は、第２の端面１０ｆを覆っている第１の部分１９ａと、第１の主面１０ａの一部分を覆っている第２の部分１９ｂと、第２の主面１０ｂの一部分を覆っている第３の部分１９ｃと、第１の側面１０ｃの一部分を覆っている第４の部分１９ｄと、第２の側面１０ｄの一部分を覆っている第５の部分１９ｅとを有する。

図５に示すように、第２の導電層１７，２０は、第１または第２の外部電極１５，１８の最外層を構成している。換言すれば、第２の導電層１７，２０は、最外層に位置するように、第１の導電層１６，１９の上に積層されている。すなわち、第２の導電層１７，２０の上には、めっき層などは形成されていない。

本実施形態では、第２の導電層１７，２０は、第１または第２の端面１０ｅ、１０ｆ並びに第１及び第２の主面１０ａ、１０ｂの上にのみ形成されており、第１及び第２の側面１０ｃ、１０ｄの上には形成されていない。このため、第２の導電層１７，２０は、第１及び第２の側面１０ｃ、１０ｄに直接接触していない。

具体的には、第１の外部電極１５の一部を構成している第２の導電層１７は、第１の導電層１６の第１の部分１６ａを覆っている第１の部分１７ａと、第２の部分１６ｂを覆っている第２の部分１７ｂと、第３の部分１６ｃの上を覆っている第３の部分１７ｃとを有する。一方、第２の外部電極１８の一部を構成している第２の導電層２０は、第１の導電層１９の第１の部分１９ａを覆っている第１の部分２０ａと、第２の部分１９ｂを覆っている第２の部分２０ｂと、第３の部分１９ｃを覆っている第３の部分２０ｃとを有する。

図３及び図５に示すように、第２の導電層１７，２０の第２の部分１７ｂ、２０ｂのそれぞれの先端部は、第１の主面１０ａに直接接触している。また、第２の導電層１７，２０の第３の部分１７ｃ、２０ｃのそれぞれの先端部は、第２の主面１０ｂに直接接触している。具体的には、第２の導電層１７の第２の部分１７ｂの先端部は、第１の主面１０ａに直接接触している第１の接触部１７ｂ１を構成している。第２の導電層２０の第２の部分２０ｂの先端部は、第１の主面１０ａに直接接触している第２の接触部２０ｂ１を構成している。第２の導電層１７の第３の部分１７ｃの先端部は、第２の主面１０ｂに直接接触している第３の接触部１７ｃ１を構成している。第２の導電層２０の第３の部分２０ｃの先端部は、第２の主面１０ｂに直接接触している第４の接触部２０ｃ１を構成している。

第１の導電層１６，１９は、Ａｇを含んでいない。ここで、「Ａｇを含んでいない」とは、Ａｇを実質的に含んでいないことを意味し、Ａｇの含有量が０重量％である場合に限定されない。具体的には、「Ａｇを含んでいない」とは、第１の導電層１６，１９を構成する成分全体のうち、Ａｇの含有量が０．１重量％以下であることを意味する。

第１の導電層１６，１９を構成する導電材料は特に限定されず、例えば、Ａｕ，Ｐｄなどの貴金属、Ｃｕ、Ｎｉなどの卑金属、またはこれらの金属のうちの少なくとも一種を主成分として含む合金を用いることができる。なお、第１及び第２の内部電極１１，１２にＮｉなどの卑金属が含まれている場合は、第１，第２の外部電極１５，１８と、第１，第２の内部電極１１，１２の接続信頼性を高める観点から、第１の導電層１６，１９にも、Ｎｉなどの卑金属を含有させることが好ましい。また、第１の導電層１６，１９には、ガラス成分などの導電材料以外の成分が添加されていてもよい。第１の導電層１６，１７を構成する成分全体のうち、導電材料は８０重量％以上含まれていることが好ましい。

一方、第２の導電層１７，２０は、Ａｇを含んでいる。第２の導電層１７，２０を構成する導電材料は、ＡｇまたはＡｇ−Ｐｄ合金を主成分として含んでいることが好ましく、実質的にＡｇまたはＡｇ−Ｐｄ合金のみからなることがより好ましい。なお、第２の導電層１７，２０を構成する導電材料は、ＡｕなどのＡｇ以外の貴金属やＣｕなどの卑金属を含んでいてもよい。第２の導電層１７，２０を構成する導電材料のうち、Ａｇは５０重量％以上含まれていることが好ましい。また、第２の導電層１７，２０には、ガラス成分などの導電材料以外の成分が添加されていてもよい。第２の導電層１７，２０を構成する成分全体のうち、導電材料は８０重量％以上含まれていることが好ましい。

なお、第１の導電層１６，１９と、第２の導電層１７，２０とのそれぞれの厚みは、特に限定されないが、例えば、１０μｍ〜５０μｍ程度とすることができる。

（第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂ）
主として図５に示すように、本実施形態では、電子部品本体１０内に、第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂが形成されている。第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂは、第２の導電層１７，２０の第２の部分１７ｂ、２０ｂのそれぞれの接触部１７ｂ１，２０ｂ１または第２の導電層１７，２０の第３の部分１７ｃ、２０ｃのそれぞれの接触部１７ｃ１，２０ｃ１と、第１，第２の内部電極１１，１２との間に配置されている。

具体的には、第１の内部導体１３ａは、複数の第１及び第２の内部電極１１，１２のうち、第１の接触部１７ｂ１に最も近接して位置している第２の内部電極１２ａと、第１の接触部１７ｂ１とを最短距離で結ぶ仮想直線Ｌ１上において、第２の内部電極１２ａと、第１の接触部１７ｂ１との間に位置している。第１の内部導体１３ａは、第１の外部電極１５に接続されている。図７に示すように、第１の内部導体１３ａは、略矩形状であり、第１の端面１０ｅから第２の端面１０ｆ側に向かって延びている。図６に示すように、幅方向Ｗにおいて、第２の内部電極１２ａの全体の上に、第１の内部導体１３ａが配置されている。換言すれば、幅方向Ｗにおいて、第２の内部電極１２ａの全体の上方が第１の内部導体１３ａにより覆われている。なお、第１の内部導体１３ａの幅方向寸法を第２の内部電極１２ａよりも広くしてもよい。

図５に示すように、第２の内部導体１４ａは、複数の第１及び第２の内部電極１１，１２のうち、第３の接触部２０ｂ１に最も近接して位置している第１の内部電極１１ａと、第２の接触部２０ｂ１とを最短距離で結ぶ仮想直線Ｌ２上において、第１の内部電極１１ａと、第２の接触部２０ｂ１との間に位置している。第２の内部導体１４ａは、第２の外部電極１８に接続されている。図７に示すように、第２の内部導体１４ａは、略矩形状であり、第２の端面１０ｆから第１の端面１０ｅ側に向かって延びている。図６に示すように、幅方向Ｗにおいて、第１の内部電極１１ａの全体の上に、第２の内部導体１４ａが配置されている。換言すれば、幅方向Ｗにおいて、第１の内部電極１１ａの全体の上方が第２の内部導体１４ａにより覆われている。なお、第２の内部導体１４ａの幅方向寸法を第１の内部電極１１ａよりも広くしてもよい。

なお、本実施形態では、第２の内部導体１４ａと、第１の内部導体１３ａとは、高さ方向Ｈにおいて、同じ位置に形成されているが、第２の内部導体１４ａと、第１の内部導体１３ａとは、高さ方向Ｈにおいて、異なる位置に形成されていてもよい。

図５に示すように、第３の内部導体１３ｂは、複数の第１及び第２の内部電極１１，１２のうち、第３の接触部１７ｃ１に最も近接して位置している第２の内部電極１２ｂと、第３の接触部１７ｃ１とを最短距離で結ぶ仮想直線Ｌ３上において、第２の内部電極１２ｂと、第３の接触部１７ｃ１との間に位置している。第３の内部導体１３ｂは、第１の外部電極１５に接続されている。図１０に示すように、第３の内部導体１３ｂは、略矩形状であり、第１の端面１０ｅから第２の端面１０ｆ側に向かって延びている。図６に示すように、幅方向Ｗにおいて、第２の内部電極１２ｂの全体の上に、第３の内部導体１３ｂが配置されている。換言すれば、幅方向Ｗにおいて、第２の内部電極１２ｂの全体の上方が第３の内部導体１３ｂにより覆われている。なお、第３の内部導体１３ｂの幅方向寸法を第２の内部電極１２ｂよりも広くしてもよい。

図５に示すように、第４の内部導体１４ｂは、複数の第１及び第２の内部電極１１，１２のうち、第４の接触部２０ｃ１に最も近接して位置している第１の内部電極１１ｂと、第４の接触部２０ｃ１とを最短距離で結ぶ仮想直線Ｌ４上において、第１の内部電極１１ｂと、第４の接触部２０ｃ１との間に位置している。第４の内部導体１４ｂは、第２の外部電極１８に接続されている。図１０に示すように、第２の内部導体１４ａは、略矩形状であり、第２の端面１０ｆから第１の端面１０ｅ側に向かって延びている。図６に示すように、幅方向Ｗにおいて、第１の内部電極１１ｂの全体の上に、第４の内部導体１４ｂが配置されている。換言すれば、幅方向Ｗにおいて、第１の内部電極１１ｂの全体の上方が第４の内部導体１４ｂにより覆われている。なお、第４の内部導体１４ｂの幅方向寸法を第１の内部電極１１ｂよりも広くしてもよい。

なお、本実施形態では、第４の内部導体１４ｂと、第３の内部導体１３ｂとは、高さ方向Ｈにおいて、同じ位置に形成されているが、第４の内部導体１４ｂと、第３の内部導体１３ｂとは、高さ方向Ｈにおいて、異なる位置に形成されていてもよい。

第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂは、第１及び第２の内部電極１１，１２と同様に、適宜の導電材料を主成分として含む。第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂは、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ及びＡｕのうちの１種以上の金属を主成分として含んでいることが好ましい。第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂは、例えば、Ａｇ−Ｐｄなどの合金により形成されていてもよい。

第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂの厚みは、特に限定されないが、例えば、０．３μｍ〜２．０μｍ程度とすることができる。

以上説明したように、本実施形態では、第１及び第２の外部電極１５，１８の最外層を構成している第２の導電層１７，２０には、Ａｇが含まれている。このため、本実施形態の電子部品１は、導電性接着剤を用いて実装することができる。特に、本実施形態では、第２の導電層１７，２０がＡｇまたはＡｇ−Ｐｄ合金を主成分として含むため、本実施形態の電子部品１は、導電性接着剤を用いた実装により好適である。

ところで、本実施形態のように、Ａｇを含む第２の導電層１７が電子部品本体１０の表面と直接接触している場合、第２の導電層１７から電子部品本体１０内にＡｇがマイグレーションし、第１及び第２の外部電極１５，１８間が短絡するおそれがある。特に、第２の導電層１７がＡｇまたはＡｇ−Ｐｄ合金を主成分として含む場合は、Ａｇのマイグレーションが生じやすいため、短絡不良がより生じやすくなる傾向にある。

それに対して本実施形態では、接触部１７ｂ１，１７ｃ１と、第２の内部電極１２ａ、１２ｂとの間に、第１の外部電極１５に接続されている第１及び第３の内部導体１３ａ、１３ｂが配置されている。このため、Ａｇが含まれている接触部１７ｂ１や接触部１７ｃ１に電界が集中することを抑制することができる。このため、第２の導電層１７の接触部１７ｂ１や接触部１７ｃ１からのＡｇのマイグレーションが抑制される。同様に、接触部２０ｂ１，２０ｃ１と、第１の内部電極１１ａ、１１ｂとの間に、第２の外部電極１８に接続されている第２及び第４の内部導体１４ａ、１４ｂが配置されている。このため、第２の導電層２０の接触部２０ｂ１，２０ｃ１からのＡｇのマイグレーションが抑制される。従って、Ａｇのマイグレーションの発生に起因する短絡不良の発生を効果的に抑制することができる。

さらに、本実施形態では、第２の導電層１７，２０は、第１及び第２の側面１０ｃ、１０ｄの上に形成されておらず、第１及び第２の側面１０ｃ、１０ｄに直接接触していない。このため、第１及び第２の外部電極１５，１８の第１及び第２の側面１０ｃ、１０ｄの上に位置している部分からＡｇがマイグレーションすることが抑制されている。従って、Ａｇのマイグレーションの発生に起因する短絡不良の発生をより効果的に抑制することができる。

なお、ギャップ１０ｊ、１０ｋ部分にも内部導体を設けることにより、Ａｇのマイグレーションの発生を抑制することも考えられる。しかしながら、この場合は、高さ方向Ｈと長さ方向Ｌとに沿った内部導体を設ける必要がある。すなわち、セラミック層１０ｇと垂直な方向に延びる内部導体を設ける必要がある。このため、積層セラミック電子部品の製造が困難となる。それに対して、本実施形態のように、第２の導電層１７，２０を、第１及び第２の側面１０ｃ、１０ｄの上に形成しないことによりＡｇのマイグレーションの発生を抑制するのであれば、高さ方向Ｈと長さ方向Ｌとに沿った内部導体を設ける必要がなく、電子部品１の製造が容易となる。

第２の導電層１７，２０からのＡｇのマイグレーションの発生を抑制する観点からは、第１の導電層１６，１９の第２及び第３の部分１６ｂ、１９ｂ、１６ｃ、１９ｃの上に第２の導電層１７，２０を形成しないことも考えられる。または、接触部１７ｂ１，１７ｃ１，２０ｂ１，２０ｃ１と第１，第２の主面１０ａ、１０ｂとが接触しないようにすることも考えられる。しかしながら、その場合は、第２の導電層１７，２０と電子部品本体１０とが直接接合している部分が存在しなくなる。このため、第２の導電層１７，２０に外力が加わったときに、第２の導電層１７，２０が剥離しやすくなる傾向にある。それに対して本実施形態では、接触部１７ｂ１，１７ｃ１，２０ｂ１，２０ｃ１と第１，第２の主面１０ａ、１０ｂとが直接接合している。よって、第２の導電層１７，２０の電子部品本体１０に対する固着力を高めることができる。従って、第２の導電層１７，２０の電子部品本体１０からの剥離を効果的に抑制することができる。

なお、接触部１７ｂ１，１７ｃ１と、接触部２０ｂ１，２０ｃ１との間の距離が短くなると、接触部１７ｂ１，１７ｃ１と、接触部２０ｂ１，２０ｃ１との間に電界が集中する傾向にあるため、接触部１７ｂ１，１７ｃ１と、接触部２０ｂ１，２０ｃ１とは、第２の導電層１７，２０の電子部品本体１０に対する固着力が低くなりすぎない範囲で離れていることが好ましい。具体的には、接触部１７ｂ１，１７ｃ１と、接触部２０ｂ１，２０ｃ１との間の距離は、電子部品１の長さ寸法の０．５倍以上であることが好ましい。

（電子部品１の製造方法）
本実施形態に係る電子部品１の製造法は、特に限定されないが、例えば、以下の要領で製造することができる。

まず、セラミックグリーンシートと、内部電極形成用導電性ペーストと、内部導体形成用ペーストと、外部電極形成用導電性ペーストとを用意する。なお、内部電極形成用導電性ペーストと、内部導体形成用ペーストとは、同じであってもよい。セラミックグリーンシートや各導電性ペーストには、バインダや溶剤が含まれる。バインダや溶剤としては、公知のバインダや溶剤を用いることができる。外部電極形成用導電性ペーストは、ガラス成分を含んでいてもよい。

次に、セラミックグリーンシート上に、スクリーン印刷法などの公知の印刷法により、内部電極形成用導電性ペースト及び内部導体形成用ペーストを塗布し、内部電極形成用パターン及び内部導体形成用パターンを形成する。

次に、内部電極形成用パターン及び内部導体形成用パターンが形成されていないセラミックグリーンシートを複数積層し、その上に、内部導体形成用パターンを形成したセラミックグリーンシート、内部電極形成用パターンを形成したセラミックグリーンシート、内部導体形成用パターンを形成したセラミックグリーンシート、並びに内部電極形成用パターン及び内部導体形成用パターンが形成されていないセラミックグリーンシートを順次積層することにより生のマザー積層体を形成する。必要に応じて、静水圧プレスなどにより、積層方向にマザー積層体をプレスして、積層されたセラミックグリーンシートを圧着させてもよい。

次に、生のマザー積層体を所定のサイズにカットし、生のセラミック積層体を形成する。必要に応じて生のセラミック積層体にバレル研磨などを施して、角部及び稜線部を面取りまたはＲ面取りしてもよい。

次に、生のセラミック積層体を焼成する。焼成温度は、用いるセラミックの種類に応じて適宜設定できる。生のセラミック積層体の焼成温度は、例えば、９００℃〜１３００℃程度とすることができる。焼成時の雰囲気は、大気雰囲気であってもよいし、窒素ガス雰囲気、水蒸気を含む窒素ガス雰囲気などであってもよい。

次に、焼成後のセラミック積層体の端面に導電性ペーストを塗布し、焼き付けることにより、第１及び第２の導電層をそれぞれ形成することにより、電子部品１を完成させることができる。なお、焼き付け温度は、例えば、７００℃〜９００℃程度とすることができる。

第２の導電層の形成は、具体的には、例えば下記の要領にて行うことができる。まず、図１１に示すように、浸透法により、第１の導電層が形成されたセラミック素体（電子部品本体１０）の両端面に導電性ペースト３０を塗布する。具体的には、導電性ペースト３０にセラミック素体を浸漬することにより、セラミック素体の両端面に導電性ペースト３０を塗布する。次に、図１２に示すように、浸透法により、セラミック素体の第１の側面の上に形成されている第１の導電層の上に導電性ペースト３０を塗布する。具体的には、導電性ペースト３０にセラミック素体の第１の側面の上に形成されている第１の導電層を浸漬することにより、導電性ペースト３０を塗布する。このようにして、図１３に示すように、セラミック素体の両端面及び第１の側面に導電性ペーストを塗布する。さらに、同様にして、セラミック素体の第２の側面上に位置する第１の導電層の部分に、浸透法により、導電性ペーストを塗布する。その後、焼成することにより、第２の導電層を完成させる。

なお、第１及び第２の導電層のそれぞれは、セラミック積層体の焼成時に同時に焼成してもよい。

以下、本発明を実施した好ましい形態の他の例について説明する。但し、以下の実施形態の説明において、上記第１の実施形態と実質的に同じ機能を有する部材を共通の符号で参照し、説明を省略する。

（第２の実施形態）
上記第１の実施形態では、第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂのそれぞれが、第１または第２の外部電極１５，１８に接続されている例について説明した。但し、本発明は、この構成に限定されない。例えば、図１４に示すように、第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂのそれぞれを第１及び第２の外部電極１５，１８のいずれにも接続しないようにしてもよい。この場合においても、上記第１の実施形態と同様に、Ａｇのマイグレーションの発生を抑制できる。従って、短絡不良の発生を抑制することができる。

（第３の実施形態）
上記第１の実施形態では、第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂのそれぞれが一層ずつ形成されている例について説明した。但し、本発明は、この構成に限定されない。第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂのそれぞれが高さ方向に沿って複数設けられていてもよい。例えば、図１５に示すように、第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂのそれぞれが高さ方向に沿って２つずつ形成してもよい。このように、第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂのそれぞれを複数高さ方向に沿って設けることにより、Ａｇのマイグレーションの発生をより効果的に抑制することができる。

なお、第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂをそれぞれ複数設ける場合でも、図１５に示すように、第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂのそれぞれを第１または第２の外部電極１５，１８に接続してもよいし、第１及び第２の外部電極１５，１８のいずれにも接続しないようにしてもよい。

（第４の実施形態）
上記第１の実施形態では、電子部品本体１０の第１及び第２の側面１０ｃ、１０ｄの一部が第１の導電層１６，１９により覆われている例について説明した。但し、本発明は、この構成に限定されない。例えば、図１６に示すように、第１の導電層１６，１９は、第１及び第２の側面１０ｃ、１０ｄの上に形成されていなくてもよい。具体的には、第１の導電層１６，１９の第１及び第２の側面１０ｃ、１０ｄの一部分を覆う第４及び第５の部分１６ｄ、１６ｅ、１９ｄ、１９ｅ（図２を参照）を設けず、第１〜第３の部分１６ａ、１６ｂ、１６ｃ、１９ａ、１９ｂ、１９ｃのみにより第１の導電層１６，１９を構成してもよい。

（第５の実施形態）
上記第１の実施形態では、第１及び第３の内部導体１３ａ、１３ｂと共に、第２及び第４の内部導体１４ａ、１４ｂを設ける例について説明した。但し、第２の接触部２０ｂ１に最も近接して位置する内部電極が、第２の外部電極１８に接続されている第２の内部電極１２ａである場合には、第２の内部導体１４ａは、必ずしも必要ではない。また、第４の接触部２０ｃ１に最も近接して位置する内部電極が、第２の外部電極１８に接続されている第２の内部電極１２ｂである場合には、第４の内部導体１４ｂは、必ずしも必要ではない。

（第６の実施形態）
上記第１の実施形態では、第１の導電層１６，１９の電子部品本体１０の第１及び第２の側面１０ｃ、１０ｄ上に位置する第４及び第５の部分１６ｄ、１６ｅの上には、第２の導電層１７，２０が形成されていない場合について説明した。但し、本発明は、この構成に限定されない。例えば、第１の導電層１６，１９の第４及び第５の部分１６ｄ、１６ｅの上に第２の導電層１７，２０が形成されていてもよい。但し、この場合は、Ａｇのマイグレーションを抑制する観点から、第２の導電層１７，２０が第２の側面１０ｃ、１０ｄに直接接触していないことが好ましい。具体的には、第２の導電層１７，２０は、第４及び第５の部分１６ｄ、１６ｅのうち、第４及び第５の部分１６ｄ、１６ｅの先端部を除く少なくとも一部のみを覆っていることが好ましい。換言すれば、第２の導電層１７，２０は、第４及び第５の部分１６ｄ、１６ｅの先端部を覆っていないことが好ましい。

（第７の実施形態）
図１８〜図２１に示す本実施形態の電子部品２は、第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂが設けられていない点と、第２の導電層１７，２０の構成においてのみ、上記第１の実施形態に係る電子部品１と異なる。

本実施形態では、図１８〜図２１に示すように、第２の導電層１７，２０は、第１の導電層１６，１９の上にのみ位置しており、電子部品本体１０の第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄには直接接触していない。

具体的には、第１の外部電極１５の一部を構成している第２の導電層１７は、第１の部分１７ａ（図１８〜図２０を参照）と、第２の部分１７ｂ（図２０を参照）と、第３の部分１７ｃ（図２０を参照）と、第４の部分１７ｄ（図２１を参照）と、第５の部分１７ｅ（図２１を参照）とを有する。図１８〜図２０に示すように、第１の部分１７ａは、第１の導電層１６の第１の端面１０ｅ上に位置する第１の部分１６ａの上に位置している。第１の部分１７ａは、第１の部分１６ａの先端部を除く部分を覆っている。図２０に示すように、第２の部分１７ｂは、第１の導電層１６の第１の主面１０ａ上に位置する第２の部分１６ｂの上に位置している。第２の部分１７ｂは、第２の部分１６ｂの先端部を除く部分を覆っている。第３の部分１７ｃは、第１の導電層１６の第２の主面１０ｂ上に位置する第３の部分１６ｃの上に位置している。第３の部分１７ｃは、第３の部分１６ｃの先端部を除く部分を覆っている。図２１に示すように、第４の部分１７ｄは、第１の導電層１６の第１の側面１０ｃの上に位置する第４の部分１６ｄの上に位置している。第４の部分１７ｄは、第４の部分１６ｄの先端部を除く部分を覆っている。第５の部分１７ｅは、第１の導電層１６の第２の側面１０ｄの上に位置する第５の部分１６ｅの上に位置している。第５の部分１７ｅは、第５の部分１６ｅの先端部を除く部分を覆っている。

また、第２の外部電極１８の一部を構成している第２の導電層２０は、第１の部分２０ａ（図１８〜図２０を参照）と、第２の部分２０ｂ（図２０を参照）と、第３の部分２０ｃ（図２０を参照）と、第４の部分２０ｄ（図２１を参照）と、第５の部分２０ｅ（図２１を参照）とを有する。図１８〜図２０に示すように、第１の部分２０ａは、第１の導電層１９の第１の端面１０ｅ上に位置する第１の部分１９ａの上に位置している。第１の部分２０ａは、第１の部分１９ａの先端部を除く部分を覆っている。図２０に示すように、第２の部分２０ｂは、第１の導電層１９の第１の主面１０ａ上に位置する第２の部分１９ｂの上に位置している。第２の部分２０ｂは、第２の部分１９ｂの先端部を除く部分を覆っている。第３の部分２０ｃは、第１の導電層１９の第２の主面１０ｂ上に位置する第３の部分１９ｃの上に位置している。第３の部分２０ｃは、第３の部分１９ｃの先端部を除く部分を覆っている。図２１に示すように、第４の部分２０ｄは、第１の導電層１９の第１の側面１０ｃの上に位置する第４の部分１９ｄの上に位置している。第４の部分２０ｄは、第４の部分１９ｄの先端部を除く部分を覆っている。第５の部分２０ｅは、第１の導電層１９の第２の側面１０ｄの上に位置する第５の部分１９ｅの上に位置している。第５の部分２０ｅは、第５の部分１９ｅの先端部を除く部分を覆っている。

以上のように、本実施形態では、第２の導電層１７，２０が電子部品本体１０の表面に直接接触していないため、第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂが設けられていなくても、第２の導電層１７，２０から電子部品本体１０内へのＡｇのマイグレーションが発生することを効果的に抑制することができる。従って、短絡不良の発生を効果的に抑制することができる。

また、本実施形態では、第１〜第４の内部導体１３ａ、１３ｂ、１４ａ、１４ｂを形成する必要がないため、電子部品２の製造工程を簡略化することができる。また、電子部品２の高さ寸法を小さくすることが可能となる。

（実験例１）
上記第１の実施形態と同様の形態を有する電子部品を下記の条件で合計２００個作製した（試料群Ａ）。なお、第１及び第２の外部電極は、以下の要領で形成した。焼成後のセラミック素体の両端部に、厚さ６０μｍでＣｕペーストを塗布し、乾燥させた後に、還元性雰囲気で焼成し、第１の導電層を形成した。その後、第１の導電層の上に、厚さ８０μｍでＡｇ−Ｐｄペーストを塗布し、さらに、平板治具を用いてＡｇ−Ｐｄペーストをつけたし、溶剤を乾燥させた後に、酸化性雰囲気内で焼成することにより、第２の導電層を形成した。なお、試料群Ａでは、第２の導電層は、第１及び第２の側面のいずれにも直接接触していなかった。

電子部品の寸法：長さ：３．２ｍｍ×幅１．６ｍｍ×高さ１．６ｍｍ
セラミック層の厚み：１５μｍ
セラミック層：ＢａＴｉＯ_３
最も第１の主面よりの内部電極から第１の主面までの距離、及び最も第２の主面よりの内部電極から第２の主面までの距離：１００μｍ
内部電極の寸法：長さ：２．６ｍｍ×幅１．０ｍｍ×厚さ：１．２μｍ
内部電極：Ｎｉ
また、第２の導電層により第１の導電層を完全に覆い、第２の導電層の一部が第１及び第２の側面と直接接するようにしたこと以外は、上記試料群Ａと同様にして、合計２００個の試料群Ｂを作製した。

次に、導電性接着剤を用いて、ＪＩＳＣ６４２９で推奨される寸法のランドを有するアルミナ基板上に試料群Ａ，Ｂを実装した。具体的には、合計２００個の試料群Ａのうちの１００個（試料群Ａ１）は、第１の主面を実装面としてアルミナ基板上に実装し、残りの１００個（試料群Ａ２）を第１の側面を実装面としてアルミナ基板に実装した。同様に、合計２００個の試料群Ｂについても、１００個（試料群Ｂ１）は、第１の主面を実装面としてアルミナ基板上に実装し、残りの１００個（試料群Ｂ２）を第１の側面を実装面としてアルミナ基板に実装した。

そして、上記アルミナ基板に実装された試料群Ａ１，Ａ２，Ｂ１，Ｂ２を、１７５℃の高温下、７５Ｖの直流電圧を印加した状態で５００時間放置した。その結果、外部電極間にマイグレーションが発生しているか否かを目視により確認した。結果を、下記の表１に示す。

上記表１に示すように、第１〜第４の内部導体を配置し、第２の導電層が第１及び第２の側面と接触しないようにした試料群Ａ１，Ａ２では、いずれのサンプルでもＡｇのマイグレーションが生じていないことが分かる。一方、第１〜第４の内部導体を配置したものの、第２の導電層が第１及び第２の側面と接触している試料群Ｂ１，Ｂ２では、Ａｇのマイグレーションが生じたサンプルが存在した。この結果から、第１〜第４の内部導体を配置し、第２の導電層が第１及び第２の側面と接触しないようにすることにより、Ａｇのマイグレーションの発生を効果的に抑制できることが分かる。

また、試料群Ｂ１，Ｂ２においても、第１及び第２の主面では、Ａｇのマイグレーションの発生が確認されなかった。この結果からも、第１〜第４の内部導体を配置することにより、第１及び第２の主面におけるＡｇのマイグレーションを効果的に抑制できることがわかる。

試料群Ｂ１，Ｂ２において、第１及び第２の側面でＡｇのマイグレーションの発生が確認された原因は、第１及び第２の外部電極の第１及び第２の側面と接触している部分と、第１及び第２の内部電極との間に電界が集中したため、第１及び第２の外部電極の第１及び第２の側面と接触している部分からＡｇがマイグレーションしたためであると考えられる。

また、第１及び第２の側面においてＡｇのマイグレーションの発生が確認されたサンプル数は、試料群Ｂ１よりも試料群Ｂ２の方が多かった。この結果から、第１及び第２の側面におけるＡｇのマイグレーションは、第１の側面を実装面としたときに特に生じやすいことが分かる。特に、試料群Ｂ２において、第２の側面においてＡｇのマイグレーションの発生が観察されたサンプルが多かったことから、実装面に電界が集中し、実装面においてＡｇのマイグレーションが特に発生しやすいことが分かる。

（実験例２）
上記第７の実施形態と同様の形態を有する電子部品を下記の条件で合計２００個作製した（試料群Ｃ）。なお、第１及び第２の外部電極は、以下の要領で形成した。焼成後のセラミック素体の両端部に、厚さ６０μｍでＣｕペーストを塗布し、乾燥させた後に、還元性雰囲気で焼成し、第１の導電層を形成した。その後、第１の導電層の上に、厚さ５０μｍでＡｇ−Ｐｄペーストを塗布し、溶剤を乾燥させた後に、酸化性雰囲気内で焼成することにより、第２の導電層を形成した。試料群Ｃでは、第２の導電層は、第１及び第２の主面並びに第１及び第２の側面のいずれにも直接接触していなかった。

電子部品の寸法：長さ：３．２ｍｍ×幅１．６ｍｍ×高さ１．６ｍｍ
セラミック層の厚み：１５μｍ
セラミック層：ＢａＴｉＯ_３
最も第１の主面よりの内部電極から第１の主面までの距離、及び最も第２の主面よりの内部電極から第２の主面までの距離：１００μｍ
内部電極の寸法：長さ：２．６ｍｍ×幅１．０ｍｍ×厚さ：１．２μｍ
内部電極：Ｎｉ
また、第２の導電層により第１の導電層を完全に覆い、第２の導電層の一部が第１及び第２の主面並びに第１及び第２の側面と直接接するようにしたこと以外は、上記試料群Ｃと同様にして、合計２００個の試料群Ｄを作製した。

次に、試料群Ｃ，Ｄを導電性接着剤を用いて、ＪＩＳＣ６４２９で推奨される寸法のランドを有するアルミナ基板上に実装した。具体的には、合計２００個の試料群Ｃのうちの１００個（試料群Ｃ１）は、第１の主面を実装面としてアルミナ基板上に実装し、残りの１００個（試料群Ｃ２）を第１の側面を実装面としてアルミナ基板に実装した。同様に、合計２００個の試料群Ｄについても、１００個（試料群Ｄ１）は、第１の主面を実装面としてアルミナ基板上に実装し、残りの１００個（試料群Ｄ２）を第１の側面を実装面としてアルミナ基板に実装した。

そして、上記アルミナ基板に実装された試料群Ｃ１，Ｃ２，Ｄ１，Ｄ２を、１７５℃の高温下、７５Ｖの直流電圧を印加した状態で５００時間放置した。その結果、外部電極間にマイグレーションが発生しているか否かを目視により確認した。結果を、下記の表２に示す。

上記表２に示すように、第２の導電層が第１及び第２の主面並びに第１及び第２の側面に直接接触しないようにした試料群Ｃ１，Ｃ２のいずれにおいても、Ａｇのマイグレーションの発生は観察されなかった。それに対して、第２の導電層が第１及び第２の主面並びに第１及び第２の側面に直接接触している試料群Ｄ１，Ｄ２では、Ａｇのマイグレーションの発生が観察された。この結果から、第２の導電層が第１及び第２の主面並びに第１及び第２の側面に直接接触しないようにすることにより、Ａｇのマイグレーションの発生を効果的に抑制できることがわかる。

また、上記表１に示す試料群Ａ１，Ａ２，Ｂ１，Ｂ２の結果と、表２に示すＣ１，Ｃ２，Ｄ１，Ｄ２の結果との比較より、第２の導電層が第１及び第２の主面と直接接触している場合であっても、第１〜第４の内部導体を設けることにより、第１及び第２の主面におけるＡｇのマイグレーションの発生を効果的に抑制できることがわかる。

試料群Ｄ１では、第１及び第２の主面においてＡｇのマイグレーションの発生が多く確認され、特に、第１の主面においてＡｇのマイグレーションの発生が多く確認された。試料群Ｄ２においても、試料群Ｄ１と同様に、第１及び第２の主面においてＡｇのマイグレーションの発生が多く確認され、特に、第１の主面においてＡｇのマイグレーションの発生が多く確認された。これは、第２の導電層の第１及び第２の主面と直接接触している部分と、内部電極との対向面積が、第２の導電層の第１及び第２の側面と直接接触している部分と、内部電極との対向面積よりも大きいため、第１及び第２の主面の広域に電界が集中する部分が生じたためであると考えられる。また、第１の主面においてＡｇのマイグレーションの発生が第２の主面においてよりも多く確認された理由は、第１の主面が実装面であるため、第１の主面側に強い電界が印加されたためであると考えられる。

また、第１の側面においてＡｇのマイグレーションの発生が観察されたサンプル数が試料群Ｄ１よりも試料群Ｄ２の方が多かった理由は、第１の側面を実装面とする試料群Ｄ２の方が第１の側面に強い電界が印加されるためであると考えられる。

１，２…電子部品
１０…電子部品本体
１０ａ…電子部品本体の第１の主面
１０ｂ…電子部品本体の第２の主面
１０ｃ…電子部品本体の第１の側面
１０ｄ…電子部品本体の第２の側面
１０ｅ…電子部品本体の第１の端面
１０ｆ…電子部品本体の第２の端面
１０ｇ…セラミック層
１０ｊ、１０ｋ…ギャップ
１１…第１の内部電極
１２…第２の内部電極
１３ａ…第１の内部導体
１３ｂ…第３の内部導体
１４ａ…第２の内部導体
１４ｂ…第４の内部導体
１５…第１の外部電極
１８…第２の外部電極
１６，１９…第１の導電層
１６ａ、１９ａ…第１の導電層の第１の部分
１６ｂ、１９ｂ…第１の導電層の第２の部分
１６ｃ、１９ｃ…第１の導電層の第３の部分
１６ｄ、１９ｄ…第１の導電層の第４の部分
１６ｅ、１９ｅ…第１の導電層の第５の部分
１７，２０…第２の導電層
１７ａ、２０ａ…第２の導電層の第１の部分
１７ｂ、２０ｂ…第２の導電層の第２の部分
１７ｃ、２０ｃ…第２の導電層の第３の部分
１７ｄ、２０ｄ…第２の導電層の第４の部分
１７ｅ、２０ｅ…第２の導電層の第５の部分
１７ｂ１…第１の接触部
２０ｂ１…第２の接触部
１７ｃ１…第３の接触部
２０ｃ１…第４の接触部
３０…導電性ペースト
Ｌ１〜Ｌ４…仮想直線

Claims (5)

1. 幅方向及び長さ方向に沿って延びる第１及び第２の主面と、長さ方向及び高さ方向に沿って延びる第１及び第２の側面と、幅方向及び高さ方向に沿って延びる第１及び第２の端面とを有する直方体状の電子部品本体と、
   前記第１の端面と、前記第１の主面の一部分と、前記第１及び第２の側面のそれぞれの一部分とを覆うように形成されている第１の外部電極と、
   前記第２の端面上に形成されている第２の外部電極と、
   前記電子部品本体の内部に配置されており、前記第１の外部電極に接続されている第１の内部電極と、
   前記電子部品本体の内部に配置されており、前記第２の外部電極に接続されている第２の内部電極とを備える電子部品であって、
   前記第１の外部電極は、前記第１の端面と前記第１の主面の一部分と前記第１及び第２の側面のそれぞれの一部分とを覆うように形成されており、Ａｇを含まない第１の導電層と、最外層に位置するように前記第１の導電層の上に積層されており、Ａｇを含む第２の導電層とを有し、
   前記第２の導電層は、前記第１の主面に接触している第１の接触部を有する一方、前記第１及び第２の側面には接触しておらず、
   前記第１及び第２の内部電極のうち、前記第１の接触部に最も近接して位置している内部電極は前記第２の内部電極であり、当該第２の内部電極と、前記第１の接触部とを最短距離で結ぶ仮想直線上に位置する第１の内部導体をさらに備え、
   前記第１の内部導体は、前記第１及び第２の外部電極のうちの前記第１の外部電極にのみ接続されているか、前記第１及び第２の外部電極のいずれにも接続されていない、電子部品。
2. 前記第２の外部電極は、前記第２の端面と、前記第１の主面の一部と、前記第１及び第２の側面のそれぞれの一部分とを覆うように形成されており、
   前記第２の外部電極は、前記第２の端面と前記第１の主面の一部分と前記第１及び第２の側面のそれぞれの一部分とを覆うように形成されており、Ａｇを含まない第１の導電層と、最外層に位置するように前記第１の導電層の上に積層されており、Ａｇを含む第２の導電層とを有し、
   前記第２の外部電極の第２の導電層は、前記第１の主面に接触している第２の接触部を有する一方、前記第１及び第２の側面には接触しておらず、
   前記第２の接触部に最も近接している第１の内部電極と、前記第２の接触部とを最短距離で結ぶ仮想直線上に第２の内部導体が設けられているか、または、前記第２の接触部に最も近接している第１の内部電極と、前記第２の接触部とを最短距離で結ぶ仮想直線上に第２の内部電極が位置しており、
   前記第２の内部導体は、前記第１及び第２の外部電極のうちの前記第２の外部電極にのみ接続されているか、前記第１及び第２の外部電極のいずれにも接続されていない、請求項１に記載の電子部品。
3. 前記第２の導電層は、前記第１の導電層の前記第１及び第２の側面上に位置する部分を覆っていない、請求項１または２に記載の電子部品。
4. 前記第２の導電層は、前記第１の導電層の前記第１及び第２の側面上に位置する部分のそれぞれの、長さ方向における先端部を除く部分の少なくとも一部のみを覆っている、請求項１または２に記載の電子部品。
5. 前記第１の内部導体が、複数設けられている、請求項１〜４のいずれか一項に記載の電子部品。

Images