JP4951841B2 - LCD panel - Google Patents
LCD panel Download PDFInfo
- Publication number
- JP4951841B2 JP4951841B2 JP2004088474A JP2004088474A JP4951841B2 JP 4951841 B2 JP4951841 B2 JP 4951841B2 JP 2004088474 A JP2004088474 A JP 2004088474A JP 2004088474 A JP2004088474 A JP 2004088474A JP 4951841 B2 JP4951841 B2 JP 4951841B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- circuit
- video
- thin film
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 58
- 239000010409 thin film Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 24
- 230000005611 electricity Effects 0.000 claims description 14
- 230000003068 static effect Effects 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、液晶表示装置などに使用される液晶パネルに関するものであり、特に各表示素子にアクティブ素子を付設したアクティブ・マトリックス方式の液晶パネルにおいて、製造工程中における静電気によるアクティブ素子の破壊を防ぐ保護回路付の液晶パネルに係るものである。 The present invention relates to a liquid crystal panel used for a liquid crystal display device and the like, and in particular, in an active matrix type liquid crystal panel in which an active element is attached to each display element, the destruction of the active element due to static electricity during the manufacturing process is prevented. The present invention relates to a liquid crystal panel with a protection circuit.
液晶表示装置の液晶パネルには、単純マトリクス方式のものと、アクティブ・マトリクス方式のものがあるが、液晶表示装置の高精細度化によって、単純マトリクス方式のものには、クロストークが生じることによる画像のコントラスト悪化が起きるので、これを防ぐため画素1個ごとに薄膜トランジスタか薄膜ダイオード等のスイッチング素子を設けたアクティブ・マトリクス方式の液晶パネルが多用されるようになっている。 The liquid crystal panel of the liquid crystal display device includes a simple matrix type and an active matrix type, but due to high definition of the liquid crystal display device, the simple matrix type has a crosstalk. Since an image contrast is deteriorated, an active matrix type liquid crystal panel in which a switching element such as a thin film transistor or a thin film diode is provided for each pixel is frequently used to prevent this.
各表示素子に薄膜トランジスタや薄膜ダイオード等のアクティブ素子を付設して構成した画素を用いるアクティブ・マトリクス方式の液晶パネルにおいては、製造工程中に外部から浸入したり液晶パネルに発生する静電気によって、アクティブ素子が破壊されることにより、電気的に独立している各走査線又は映像線が相互間の短絡を発生する。 In an active matrix type liquid crystal panel using a pixel in which an active element such as a thin film transistor or a thin film diode is attached to each display element, the active element is intruded from outside during the manufacturing process or due to static electricity generated in the liquid crystal panel. As a result, the scanning lines or video lines that are electrically independent generate a short circuit between each other.
例えば、液晶表示パネルを加工する工程においては、露光ステージ上にTFT基板を載置し、露光などの所定の加工作業を行うが、その過程でTFT基板を露光ステージ上で位置合わせする工程等において、ガラス基板からなるTFT基板と露光ステージとの間で摩擦による静電気の帯電が生じる。また、露光終了後に搬送手段によって露光ステージからTFT基板を移動する際に剥離帯電が生じる。そして、この時、帯電した静電気が大きくなってスパークし、基板上に形成された素子を破壊する静電破壊が発生する。 For example, in a process of processing a liquid crystal display panel, a TFT substrate is placed on an exposure stage and a predetermined processing operation such as exposure is performed. In the process of aligning the TFT substrate on the exposure stage, etc. Then, static electricity is generated by friction between the TFT substrate made of a glass substrate and the exposure stage. In addition, peeling electrification occurs when the TFT substrate is moved from the exposure stage by the conveying means after the exposure is completed. At this time, the charged static electricity increases and sparks, and electrostatic breakdown occurs that destroys the element formed on the substrate.
このような配線間の短絡による静電破壊は、表示画面に線欠陥や、点欠陥を生じるおそれがあり、液晶表示装置の製造歩留まりに大きな影響を及ぼすことになる。このため薄膜トランジスタの静電破壊の防止策として、液晶パネルの配線の外周部に、後に各配線と切り離される外ショートリングを設け、各配線を外ショートリングと接続して、静電気を各配線に分散させ、走査線と映像線間の電圧を緩和する方法がとられていた。 Such electrostatic breakdown due to a short circuit between wirings may cause a line defect or a point defect on the display screen, which greatly affects the manufacturing yield of the liquid crystal display device. Therefore, as a measure to prevent electrostatic breakdown of the thin film transistor, an outer short ring that will be separated from each wiring later is provided on the outer periphery of the liquid crystal panel wiring, and each wiring is connected to the outer short ring to distribute static electricity to each wiring. In other words, a method of relaxing the voltage between the scanning line and the video line has been used.
しかし、外ショートリングの場合には、基板の切断工程において切り離されるものであり、外ショートリングを切り離した後には、液晶パネルが薄膜トランジスタの静電破壊の防止策としては何も備えていないため、外ショートリング切断後の静電気対策が問題となった。そこで、図5に示す特許文献1の発明のように、外ショートリング切断後にも静電気対策となるよう内ショートリングEを設け、各配線を保護トランジスタを介して内ショートリングEに接続するものが提案されている(特許文献1参照)。 However, in the case of the outer short ring, it is cut off in the cutting process of the substrate, and after the outer short ring is cut off, the liquid crystal panel has nothing to prevent the electrostatic breakdown of the thin film transistor. Measures against static electricity after cutting the outer short ring became a problem. Therefore, as in the invention of Patent Document 1 shown in FIG. 5, an inner short ring E is provided so as to take measures against static electricity even after the outer short ring is cut, and each wiring is connected to the inner short ring E via a protection transistor. It has been proposed (see Patent Document 1).
また、図6のように、走査線と映像線が、それぞれ別の静電気防止回路120、130を介して各別の短絡配線160、170に接続され、さらに走査線と映像線がそれぞれ別のショートバー100、110に接続され、走査線の短絡配線160には走査電圧の最小値電圧Vg1を、映像線の短絡配線170には安定な共通電圧Vcomを印加するものもあった(特許文献2参照)。
Further, as shown in FIG. 6, the scanning line and the video line are connected to the respective short-
しかしながら、上記特許文献1に開示された発明によれば、アース線に接続された各配線は、静電破壊対策のために保護トランジスタを介して内ショートリングに接続されたものであり、どうしてもアース線と各線間に電流が流れてしまうので消費電力が大きくなるという問題点があった。 However, according to the invention disclosed in Patent Document 1, each wiring connected to the ground wire is connected to the inner short ring via a protection transistor as a countermeasure against electrostatic breakdown. There is a problem in that power consumption increases because current flows between the wires.
また、特許文献2に開示された発明の場合は、走査線と映像線の各線が二重に、内は短絡配線に静電気防止回路を介して接続され、外はショートバーに接続されているが、外ショートバーを切り離した後は、漏れ電流によって消費電力が大きいという問題があった。
これに対して、本発明者らは、静電破壊対策のために内ショートリングを形成し走査線と映像線を接続し、これをアレイ基板のアレイ側に形成された共通電位線に接続していた。この共通電位線の電位は、カラーフィルター基板の対向電極に与えられるものと同じで、基板の四隅で対向電極と接続したものである。 In contrast, the present inventors formed an inner short ring to prevent electrostatic breakdown, connected the scanning line and the video line, and connected this to the common potential line formed on the array side of the array substrate. It was. The potential of the common potential line is the same as that applied to the counter electrode of the color filter substrate, and is connected to the counter electrode at the four corners of the substrate.
しかしながら、この場合には、消費電力が大きくなるという問題が生じた。
すなわち、対向電極に接続される各配線は、内ショートリングに静電破壊対策のためトランジスタを介して接続されたままとなる。ところが共通電位線に接続されたままであると、共通電位線と各走査線又は映像線、特に走査線との間に電流が流れてしまう。これは、図1の液晶表示装置の駆動時における電圧波形図に示したように、走査線には、走査されないときにも常に電圧Voffが加わっており、走査されたときには電圧Vonが加えられるので、共通電位線と走査線に加わる電圧との電位差が大きいためである。走査線に加えられる電圧は、映像線に加えられる電圧よりも大きいので、走査線と共通電位線間に流れる電流が大きくなる。よって、液晶パネルの消費電力が大きくなるので、より消費電力の少ない液晶パネルが求められている。
However, in this case, there is a problem that power consumption increases.
In other words, each wiring connected to the counter electrode remains connected to the inner short ring via the transistor as a countermeasure against electrostatic breakdown. However, if it remains connected to the common potential line, a current flows between the common potential line and each scanning line or video line, particularly the scanning line. This is because, as shown in the voltage waveform diagram during driving of the liquid crystal display device in FIG. 1, the voltage Voff is always applied to the scanning line even when it is not scanned, and the voltage Von is applied when scanned. This is because the potential difference between the common potential line and the voltage applied to the scanning line is large. Since the voltage applied to the scanning line is larger than the voltage applied to the video line, the current flowing between the scanning line and the common potential line is increased. Therefore, since the power consumption of the liquid crystal panel is increased, there is a demand for a liquid crystal panel with less power consumption.
本願の発明者は、前記の問題点を解消すべく種々検討を行った結果、静電破壊対策のためのトランジスタが接続された走査線と映像線をそれぞれ短絡線で束ねた上、各短絡線で束ねられた各配線をトランジスタを介して内ショートリングに接続することにより各配線と内ショートリングとの間に生じる漏れ電流を押さえることができ、これによって消費電力の少ない液晶パネルを提供することができることに着目し、本発明を完成するに至ったものである。 As a result of various studies to solve the above problems, the inventor of the present application bundled the scanning line and the video line to which the transistor for electrostatic breakdown countermeasures was connected with each short-circuit line, and then each short-circuit line. By connecting each wiring bundled together in the inner short ring via a transistor, it is possible to suppress the leakage current generated between each wiring and the inner short ring, thereby providing a liquid crystal panel with low power consumption. The present invention has been completed by paying attention to the fact that this is possible.
すなわち、本発明は、前記の問題点を解決することを課題とし、静電破壊に対する保護回路を備えた液晶パネルにおいて、消費電力の少ない液晶パネルを提供することを目的とするものであり、特に、アクティブ・マトリックス方式の液晶パネルにおいて、製造工程中における静電気によるアクティブ素子の破壊を防ぐ保護回路付の液晶パネルに係り、静電破壊に強く、しかも消費電力の小さい液晶パネルの提供を目的とするものである。 That is, an object of the present invention is to provide a liquid crystal panel with low power consumption in a liquid crystal panel provided with a protection circuit against electrostatic breakdown, and to solve the above-mentioned problems. An active matrix type liquid crystal panel is related to a liquid crystal panel with a protection circuit that prevents the active element from being destroyed by static electricity during the manufacturing process, and is intended to provide a liquid crystal panel that is strong against electrostatic damage and consumes little power. Is.
前記課題を解決するために、本願の請求項1にかかる発明は、マトリックス状に配列した走査線と映像線とで囲まれる各領域に液晶表示素子及び薄膜トランジスタを配列して各画素を構成した液晶パネルにおいて、該各走査線に第1の静電気保護回路を接続したうえ走査線同士をそれぞれ短絡線で束ね、該短絡線で束ねられた該走査線と共通電位線とを接続してなり、該短絡線で束ねられた該走査線と共通電位線との間のうち少なくとも該走査線と該共通電位線との間は第2の静電気保護回路を介して接続したことを特徴とする。 In order to solve the above problem, the invention according to claim 1 of the present application is a liquid crystal in which each pixel is configured by arranging a liquid crystal display element and a thin film transistor in each region surrounded by scanning lines and video lines arranged in a matrix. In the panel, a first electrostatic protection circuit is connected to each scanning line, the scanning lines are bundled with a short-circuit line, and the scanning line bundled with the short-circuit line and a common potential line are connected, It is characterized in that at least the scanning line and the common potential line among the scanning line and the common potential line bundled by a short circuit line are connected via a second electrostatic protection circuit.
本発明にかかる発明の液晶パネルにおいては、前記共通電位線はアレイ基板に設けられ、カラーフィルター基板の対向電極とは前記アレイ基板の四隅のいずれかで接続することを特徴とする。 In the liquid crystal panel according to the present invention, the common potential line is provided on the array substrate, and the counter electrode of the color filter substrate is connected to any one of the four corners of the array substrate.
また、本発明にかかる発明の液晶パネルにおいては、前記各映像線に第1の静電気保護回路を接続したうえ映像線同士をそれぞれ短絡線で束ね、該短絡線で束ねられた該映像線と共通電位線とを接続してなり、該短絡線で束ねられた該映像線と共通電位線との間のうち少なくとも該走査線と該共通電位線との間は第2の静電気保護回路を介して接続したことを特徴とする。 In the liquid crystal panel of the invention according to the present invention, a first electrostatic protection circuit is connected to each of the video lines, and the video lines are bundled with a short-circuit line, and are shared with the video lines bundled with the short-circuit line. A potential line is connected, and at least between the scanning line and the common potential line among the video line and the common potential line bundled by the short-circuit line is connected via a second electrostatic protection circuit. It is connected.
また、本発明にかかる発明の液晶パネルにおいては、前記第1及び第2の静電気保護回路が、2個のダイオードのアノードとカソードを相互に接続した並列接続したダイオードからなることが好ましい。 In the liquid crystal panel according to the present invention, it is preferable that the first and second electrostatic protection circuits are formed of diodes connected in parallel in which anodes and cathodes of two diodes are connected to each other.
また、本発明にかかる発明の液晶パネルにおいては、前記第1及び第2の静電気保護回路は、ゲート・ソース間を短絡した2個のトランジスタを互いに逆方向に接続した並列回路であることが好ましい。 In the liquid crystal panel according to the present invention, the first and second electrostatic protection circuits are preferably parallel circuits in which two transistors whose gates and sources are short-circuited are connected in opposite directions. .
また、本発明にかかる発明の液晶パネルにおいては、前記第2の静電気保護回路が、非線形抵抗素子からなるものであることが好ましい。 In the liquid crystal panel of the invention according to the present invention, it is preferable that the second electrostatic protection circuit is composed of a non-linear resistance element.
また、本願の第2の実施態様である請求項7にかかる発明は、マトリックス状に配列した走査線と映像線とで囲まれる各領域に液晶表示素子及び薄膜トランジスタを配列して各画素を構成した液晶パネルにおいて、該各走査線及び該各映像線に逆方向に並列接続した2個の非線形抵抗素子からなる第1の静電気保護回路を接続したうえ該各走査線及び該各映像線同士を短絡線で接続し、該短絡線で束ねられた該走査線及び該映像線を共通電位に接続してなり、該走査線又は該映像線と共通電位との少なくともいずれかの間は逆方向に並列接続した2個の非線形抵抗素子からなる第2の静電気保護回路を介して接続したことを特徴とする。 In the invention according to claim 7, which is the second embodiment of the present invention, each pixel is configured by arranging a liquid crystal display element and a thin film transistor in each region surrounded by scanning lines and video lines arranged in a matrix. In the liquid crystal panel, a first electrostatic protection circuit composed of two nonlinear resistance elements connected in parallel to each scanning line and each video line in the reverse direction is connected, and each scanning line and each video line are short-circuited. The scanning line and the video line that are bundled by the short-circuit line are connected to a common potential, and at least one of the scanning line or the video line and the common potential is parallel in the opposite direction. The connection is made through a second electrostatic protection circuit composed of two connected non-linear resistance elements.
上記本発明にかかる発明の液晶パネルにおいては、前記共通電位線はアレイ基板に設けられ、カラーフィルター基板の対向電極とは前記アレイ基板の四隅のいずれかで接続する前記第2の静電気保護回路であることを特徴とする。 In the liquid crystal panel according to the present invention, the common potential line is provided on the array substrate, and the counter electrode of the color filter substrate is the second electrostatic protection circuit connected at one of the four corners of the array substrate. It is characterized by being.
また、上記本発明にかかる発明の液晶パネルにおいては、前記第1及び第2の静電気保護回路が、2個のダイオードのアノードとカソードを相互に接続した並列接続したダイオードからなることが好ましい。 In the liquid crystal panel of the invention according to the present invention, the first and second electrostatic protection circuits are preferably formed of diodes connected in parallel in which anodes and cathodes of two diodes are connected to each other.
また、上記本発明にかかる発明の液晶パネルにおいては、前記第1及び第2の静電気保護回路は、ゲート・ソース間を短絡した2個のトランジスタを互いに逆方向に接続した並列回路であることが好ましい。 In the liquid crystal panel according to the present invention, the first and second electrostatic protection circuits may be parallel circuits in which two transistors whose gates and sources are short-circuited are connected in opposite directions. preferable.
請求項1〜2又は請求項7に係る発明によれば、簡単な構成で、静電破壊に強く、しかも消費電力の少ない液晶パネルの提供ができる。 According to the first or second or seventh aspect of the present invention, it is possible to provide a liquid crystal panel that has a simple configuration, is strong against electrostatic breakdown, and consumes less power.
また、請求項3又は請求項8に係る発明によれば、共通電位への接続が簡単な構成で可能であり、静電破壊に強く、しかも消費電力の少ない液晶パネルの提供ができるようになる。
Further, according to the invention according to
さらに、請求項4〜6又は請求項9〜10に係る発明によれば、静電気保護回路を薄膜トランジスタの製造と同工程で形成できるので、静電破壊に強く、しかも消費電力の少ない液晶パネルが、製造工程に特別の変更をすることなく提供できるようになる。 Further, according to the inventions according to claims 4 to 6 or claims 9 to 10, since the electrostatic protection circuit can be formed in the same process as the manufacture of the thin film transistor, a liquid crystal panel which is strong against electrostatic breakdown and has low power consumption. The manufacturing process can be provided without any special changes.
以下、本発明にかかる液晶パネルについて、添付の図面を参照して実施例につき詳細に説明する。すなわち、本発明の上記目的は、以下の構成による本発明の一態様により達成し得る。 Hereinafter, a liquid crystal panel according to the present invention will be described in detail with reference to the accompanying drawings. That is, the above object of the present invention can be achieved by one aspect of the present invention having the following configuration.
アクティブ・マトリックス方式の液晶表示装置の液晶パネルにおいては、液晶層を介して対向配置されるガラス等からなる2枚の基板のうち、一方の基板の液晶層側の面に、そのX方向に延在し、Y方向に並べて設けられる複数の走査線と、この走査線と絶縁されてY方向に延在し、X方向に並べて設けられる複数の映像線とが形成されている。 In the liquid crystal panel of an active matrix type liquid crystal display device, one of the two substrates made of glass or the like disposed opposite to each other with the liquid crystal layer interposed between them extends on the surface on the liquid crystal layer side of one substrate in the X direction. And a plurality of scanning lines arranged in the Y direction and a plurality of video lines insulated from the scanning lines and extending in the Y direction and arranged in the X direction.
図2に示すように、液晶パネル10においては、これらのマトリックス状に配列した走査線11と映像線12とで囲まれた各領域がそれぞれ画素領域となり、この画素領域にスイッチング素子として例えば薄膜トランジスタ13や薄膜ダイオードと、透明画素電極14が形成され、液晶表示素子を構成している。図において、スイッチング素子である薄膜トランジスタ13のゲート電極は走査線11に、ドレイン電極は映像線12に、ソース電極は透明画素電極14にそれぞれ接続されている。このような構成において、走査線11に走査信号が供給されることにより、薄膜トランジスタ13がオンされ、オンされた薄膜トランジスタを介して映像線12からの映像信号が画素電極14に供給される。
As shown in FIG. 2, in the
本発明に係る液晶パネル10においては、各走査線11及び各映像線12に第1の静電気保護回路151、152を接続したうえ走査線11及び映像線12同士をそれぞれ短絡線161、162で束ね、短絡線161,162で束ねられた走査線11及び映像線12と共通電位線(アース)17とを接続してなる。そして、短絡線161、162で束ねられた走査線11又は映像線12と共通電位線17との間のうち少なくとも走査線11と共通電位線17との間は第2の静電気保護回路181を介して接続される。
In the
ここにおいて、共通電位線17は、液晶パネルのアレイ基板に設けた電極であって、アレイ基板の四隅のいずれかでカラーフィルター基板の対向電極と接続されており、結果的に第2の静電気保護回路181及び182とも接続された構造となる。
Here, the common
ところで、本発明に係る発明の液晶パネルにおいては、第1の静電気保護回路151、152及び第2の静電気保護回路181、182が、非線形抵抗素子からなるものであって、例えば2個のダイオードのアノードとカソードを相互に接続した並列接続したダイオード又はゲート・ソース間を短絡した2個のトランジスタを互いに逆方向に接続した並列回路であることが好ましい。
By the way, in the liquid crystal panel of the invention according to the present invention, the first
すなわち、図3に示すように、第1の静電気保護回路151、152及び第2の静電気保護回路181、182は、2個のダイオード31、32を互いに逆向きに並列に配置した非線形な電流‐電圧特性を有する非線形抵抗素子で構成される。また、図4は、図3の2個のダイオードの代わりに、ゲート・ソース間を短絡した2個の薄膜トランジスタで構成されたものを示している。
That is, as shown in FIG. 3, the first
図4の静電気保護回路において、この回路は、そのソースとドレインとが相互に接続された第1薄膜トランジスタ41と第2薄膜トランジスタ42からなる。第1薄膜トランジスタ41は、走査線11に接続される第1ゲート、その第1ゲートと第2薄膜トランジスタ42の第2ドレインに接続された第1ソース及び第2薄膜トランジスタ42の第2ソースに接続された第1ドレインを含む。第2薄膜トランジスタは第1ゲートの反対側で走査線に接続される第2ゲート、その第2ゲートと第1薄膜トランジスタの第1ドレインに接続された第2ソース及び第1薄膜トランジスタの第1ソースに接続された第2ドレインを含むものである。
In the electrostatic protection circuit of FIG. 4, this circuit comprises a first
このような素子で形成される第1及び第2の静電気保護回路は、液晶パネルのマトリックスアレイの薄膜トランジスタ13と同じ製造工程で形成できるので、特別の製造方法をとる必要がない。
Since the first and second electrostatic protection circuits formed by such elements can be formed by the same manufacturing process as the
第1の静電気保護回路151、152と第2の静電気保護回路181、182は、2個のダイオードのアノードとカソードを相互に接続した互いに逆方向に並列接続したダイオードの並列回路、又は、ゲート・ソース間を短絡した2個のトランジスタを互いに逆方向に接続した並列回路であるので、正、負の極性が異なる静電気等の高電圧が印加されても、いずれかのダイオード又は正バイアスでオンする保護用のトランジスタ若しくは負バイアスでオンする保護用トランジスタのいずれかがオン状態となって、高電圧はアースに導通され、アクティブ素子としての薄膜トランジスタは保護され、静電破壊を防止できる。
The first
また、アレイテスト前は外ショートリング(図示せず)で各配線間が短絡されているので、静電気から保護される。アレイテスト後、液晶パネルを外ショートリングから切り離した後は、短絡線161、162と共通電位線17に接続された二重の静電気保護回路151、152及び181、182によって、静電気による薄膜トランジスタ13の閾値電圧Vthの変動等の発生が防止されることになる。
Further, before the array test, each wiring is short-circuited by an outer short ring (not shown), so that it is protected from static electricity. After the array test, after the liquid crystal panel is separated from the outer short ring, the double
一方、消費電力は走査線11と映像線12を、各配線を束ねて第2の静電気保護回路181、182のダイオードや薄膜トランジスタを介して共通電位線17に接続することにより、ダイオードや薄膜トランジスタを介在させた分だけ各配線の束と共通電位線17との間で電流が流れ難くなり、これによって、共通電位線17への漏れ電流が抑制され、消費電力の小さい液晶パネルが得られる。
On the other hand, the power consumption is such that the scanning line 11 and the
なお、走査線11と映像線12のいずれかのみ第2の静電気保護回路181又は182を介して共通電位線17に接続する場合には、映像線に加わる電圧に比較して走査線に加わる電圧の方が大きいので、走査線と共通電位線間に流れる電流が大きく、走査線11に第2の静電気保護回路181を接続した場合のほうが消費電力を小さくする効果が大きい。従って、本発明においては、少なくとも走査線11を、第2の静電気保護回路181を介して共通電位線17に接続することが必要である。
When only the scanning line 11 or the
なお、以上において、共通電位として説明したのは、アースを含む共通電位であることは勿論、説明するまでもないことである。 In the above description, the common potential is not limited to the common potential including the ground.
以上、図面を参照して本発明の実施例を説明した。ただし、以上に示したのは本発明の技術思想を具体化するための例を例示するものであって、本発明をこの実施例に特定することを意図するものではなく、その要旨を逸脱しない範囲において種々変更可能であり、変更例にも等しく適用し得るものである。 The embodiments of the present invention have been described above with reference to the drawings. However, what has been described above exemplifies an example for embodying the technical idea of the present invention, and is not intended to specify the present invention in this embodiment, and does not depart from the gist thereof. Various changes can be made in the range, and the present invention can be equally applied to the modified examples.
10 液晶パネル
11 走査線
12 映像線
13 薄膜トランジスタ
14 透明画素電極
151、152 第1の静電気保護回路
161、162 短絡線
17 共通電位線
181、182 第2の静電保護回路
DESCRIPTION OF
Claims (1)
前記複数の走査線の各々の一端に第1の静電気保護回路が接続され、前記複数の走査線の全てがそれぞれ前記第1の静電気保護回路を介して1本の走査線側短絡線に接続され、
前記複数の映像線の各々の一端に第1の静電気保護回路が接続され、前記複数の映像線の全てがそれぞれ前記第1の静電気保護回路を介して1本の映像線側短絡線に接続され、
前記走査線の前記第1の静電気保護回路と前記映像線の前記第1の静電気保護回路は、ゲート−ソース間が短絡された2個の薄膜トランジスタを互いのソースとドレインとを接続するように配置してなる並列回路で構成され、
前記2個の薄膜トランジスタのうち、一方の薄膜トランジスタのゲートが前記各走査線もしくは前記各映像線に接続され、他方の薄膜トランジスタのゲートが前記短絡線に接続され、
アレイ基板上に、カラーフィルター基板の対向電極と前記アレイ基板の四隅のいずれかで接続された共通電位線が設けられ、
前記走査線側短絡線に第2の静電気保護回路が接続され、前記走査線側短絡線が前記第2の静電気保護回路を介して前記共通電位線に接続され、
前記映像線側短絡線に第2の静電気保護回路が接続され、前記映像線側短絡線が前記第2の静電気保護回路を介して前記共通電位線に接続され、
前記走査線側短絡線の前記第2の静電気保護回路と前記映像線側短絡線の前記第2の静電気保護回路は、ゲート−ソース間が短絡された2個の薄膜トランジスタを互いのソースとドレインとを接続するように配置してなる並列回路で構成され、
前記2個の薄膜トランジスタのうち、一方の薄膜トランジスタのゲートが前記走査線側短絡線もしくは前記映像線側短絡線に接続され、他方の薄膜トランジスタのゲートが前記共通電位線に接続されたことを特徴とする液晶パネル。 A plurality of scanning lines and a plurality of video lines are arranged in a matrix, the plurality of pixels by arranging a liquid crystal display device and a thin film transistor in each region surrounded by the respective each said plurality of video lines of the scanning lines In the liquid crystal panel that
A first electrostatic protection circuit is connected to one end of each of the plurality of scanning lines, and all of the plurality of scanning lines are respectively connected to one scanning line side short-circuit line via the first electrostatic protection circuit. ,
A first electrostatic protection circuit is connected to one end of each of the plurality of video lines, and all of the plurality of video lines are respectively connected to one video line side short-circuit line via the first electrostatic protection circuit. ,
The first static electricity protection circuit of the scanning line and the first static electricity protection circuit of the video line are arranged so that two thin film transistors whose gates and sources are short-circuited are connected to each other. It consists of a parallel circuit
Of the two thin film transistors, the gate of one thin film transistor is connected to each scanning line or each video line, and the gate of the other thin film transistor is connected to the short circuit line,
A common potential line connected to the counter electrode of the color filter substrate and one of the four corners of the array substrate is provided on the array substrate,
A second electrostatic protection circuit is connected to the scanning line side short circuit line, and the scanning line side short circuit line is connected to the common potential line via the second electrostatic protection circuit;
A second electrostatic protection circuit is connected to the video line short circuit line, and the video line short circuit line is connected to the common potential line via the second electrostatic protection circuit;
The second static electricity protection circuit of the scanning line side short-circuit line and the second static electricity protection circuit of the video line side short-circuit line include two thin film transistors in which a gate and a source are short-circuited with each other as a source and a drain. Is composed of parallel circuits arranged so as to connect,
Of the two thin film transistors, the gate of one thin film transistor is connected to the scanning line side short-circuit line or the video line side short-circuit line, and the gate of the other thin film transistor is connected to the common potential line. LCD panel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004088474A JP4951841B2 (en) | 2004-03-25 | 2004-03-25 | LCD panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004088474A JP4951841B2 (en) | 2004-03-25 | 2004-03-25 | LCD panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005275004A JP2005275004A (en) | 2005-10-06 |
JP4951841B2 true JP4951841B2 (en) | 2012-06-13 |
Family
ID=35174745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004088474A Expired - Lifetime JP4951841B2 (en) | 2004-03-25 | 2004-03-25 | LCD panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4951841B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4892946B2 (en) * | 2005-12-08 | 2012-03-07 | エプソンイメージングデバイス株式会社 | Electro-optical device and electronic apparatus |
JP2007192959A (en) * | 2006-01-18 | 2007-08-02 | Sony Corp | Display apparatus |
JP2007310131A (en) * | 2006-05-18 | 2007-11-29 | Mitsubishi Electric Corp | Active matrix substrate and active matrix display device |
JP4305486B2 (en) | 2006-09-28 | 2009-07-29 | エプソンイメージングデバイス株式会社 | LCD panel |
KR101477689B1 (en) * | 2008-07-09 | 2014-12-30 | 삼성디스플레이 주식회사 | Display device |
JP5211962B2 (en) * | 2008-09-12 | 2013-06-12 | セイコーエプソン株式会社 | Display device |
JP5717607B2 (en) | 2011-10-28 | 2015-05-13 | 株式会社ジャパンディスプレイ | Electro-optical device and display device |
CN106662783B (en) * | 2014-04-30 | 2018-11-13 | 夏普株式会社 | Active matrix substrate and display device comprising the active matrix substrate |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3131611B2 (en) * | 1989-08-28 | 2001-02-05 | オー・アンド・エス・マニュファクチャリング・カンパニー | Torque rod |
JPH0990428A (en) * | 1995-09-28 | 1997-04-04 | Casio Comput Co Ltd | Tft liquid crystal display element |
JP2000019556A (en) * | 1998-06-29 | 2000-01-21 | Hitachi Ltd | Liquid crystal display device |
JP4385691B2 (en) * | 2003-09-12 | 2009-12-16 | カシオ計算機株式会社 | Display panel electrostatic protection structure and liquid crystal display panel |
-
2004
- 2004-03-25 JP JP2004088474A patent/JP4951841B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005275004A (en) | 2005-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4305486B2 (en) | LCD panel | |
JP4260622B2 (en) | Electrostatic discharge protection of pixel-formed electronic devices | |
JP3272558B2 (en) | Matrix type display device | |
TW473624B (en) | Liquid crystal display | |
JP5351268B2 (en) | Active matrix substrate, display panel and inspection method thereof | |
US7379127B2 (en) | Electrostatic discharge protection circuit and method of electrostatic discharge protection | |
KR100993420B1 (en) | LCD Display | |
US20070273802A1 (en) | Display device with static electricity protecting circuit | |
US20080106835A1 (en) | Active device array substrate having electrostatic discharge protection capability | |
US20060279667A1 (en) | Integrated circuit with the cell test function for the electrostatic discharge protection | |
US8686980B2 (en) | Array substrate and liquid crystal display panel | |
JP2011164328A (en) | Display device and electronic apparatus | |
CN107367879B (en) | Electrophoresis display panel and data line and scanning line repairing method thereof | |
JP4951841B2 (en) | LCD panel | |
CN1580918A (en) | Liquid crystal display panel | |
CN110488547A (en) | Display panel | |
US6992747B2 (en) | Method and repairing defects in a liquid crystal display | |
JP2008116770A (en) | Display device | |
US10168592B2 (en) | Display panel | |
CN100399133C (en) | Liquid crystal display panel protection circuit and liquid crystal display | |
JP4947801B2 (en) | Liquid crystal display | |
CN109567835B (en) | Active matrix substrate and X-ray imaging panel including the active matrix substrate | |
JP2007310131A (en) | Active matrix substrate and active matrix display device | |
JP2002099224A (en) | Electrode substrate for display device and its inspection method | |
JP2007192959A (en) | Display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070228 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100922 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4951841 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |