JP4949551B2 - 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層 - Google Patents
銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層 Download PDFInfo
- Publication number
- JP4949551B2 JP4949551B2 JP2000525925A JP2000525925A JP4949551B2 JP 4949551 B2 JP4949551 B2 JP 4949551B2 JP 2000525925 A JP2000525925 A JP 2000525925A JP 2000525925 A JP2000525925 A JP 2000525925A JP 4949551 B2 JP4949551 B2 JP 4949551B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- tan
- barrier layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Description
【０００１】
（発明の分野）
本発明は、上に重ねられた銅層内の｛１１１｝結晶配向の程度を増加させ、それによって改良された銅の電気移動耐性が得られるようにするある特定のＴaＮx／Ｔaバリヤー／ウェッティング層構造に関する。
【０００２】
（従来の技術の簡単な説明）
マイクロエレクトロニクスが小型化され続けるにつれて、相互接続性能、信頼性、及び電力消費が益々重要になり、アルミニウム合金に代わる固有抵抗が低く、信頼性が高い金属に対する関心が増してきている。銅は、コンタクト及び相互接続材料として、アルミニウムに代わる重要な改善を提供する。例えば、銅の固有抵抗は約1.67μΩｃｍであり、これはアルミニウムの固有抵抗の約半分にしか過ぎない。
【０００３】
銅の使用を可能にすることを企図している材料及びプロセスデベロッパは、競合する２つの主要技術を評価している。第１の技術は、ダマシン技術として知られるものである。この技術による0.5ミクロン（μｍ）以下の範囲の特色サイズ（即ち、開口の幅）を有する多層構造を製造するための典型的なプロセスは、誘電体材料をブランケット堆積させ、この誘電体材料をパターン化して開口を形成させ、拡散バリヤー層及び、オプションとして、ウェッティング層を堆積させて開口を裏打ちし、開口を充填するのに十分な厚みの銅層を基体上に堆積させ、そして化学・機械研磨（ＣＭＰ）技術を使用して基体から余剰導電性材料を除去することを含んでいる。ダマシンプロセスに関してはApplied Surface Science 91 (1995) 139-146においてC. Steinbruchelが“ Patterning of copper for multilevel metallization : reactive ion etching and chemical-mechanical polising ”に詳細に記述している。
【０００４】
競合する技術は、銅層のパターン化エッチングを含む技術である。この技術による典型的なプロセスは、所望の基体（典型的には、その表面上にバリヤー層を有する誘電体材料）上に銅層を堆積させ、銅層の上にパターン化されたハードマスクまたはフォトレジストを堆積させ、湿式または乾式エッチング技術を使用して銅層をパターンエッチングし、パターン化された銅層の表面上に誘電体材料を堆積させて、種々の集積回路を構成している導電性ライン及びコンタクトを絶縁することを含む。
【０００５】
典型的には、銅層は、当分野においては公知のスパッタリング技術を使用して堆積させることができる。銅のスパッタリングは、蒸着またはＣＶＤ（化学蒸着）よりも遙かに高い堆積速度が得られ、またＣＶＤよりも純粋な銅の薄膜が得られる。
【０００６】
導電性ライン及びコンタクトを形成する材料として銅が使用される集積回路相互接続構造においては、銅は、隣接するＳiＯ2及びシリコンの層内へ急速に拡散し、カプセル封じする必要があることが知られている。Gang Baiらは、1996年のSymposim on VLSI Technology, Digests of Technical Papers (0-7803-3342-X/96, IEEE)において、銅と共に使用するためのバリヤー層としてＴa、ＴiＮ、Ｗ、及びＭoの有効性を記述している。彼等は、銅を堆積した後にＵＨＶ（超高真空）内で焼鈍したＴaが最良のバリヤー層になると結論付けている。スパッタされた銅は、ＣＶＤ銅及び電気めっきされた銅よりも好ましいとしているが、この論文が提出された時点には電気めっき銅のための全てのデータは利用できなかった。
【０００７】
1982年３月９日付Ganguleeらの米国特許第4,319,264号“ Nickel-gold-nickel Conductors For Solid State Devices ”は、ソリッドステートデバイスにおける電気移動の問題を論じている。詳述すれば、この特許は、特定の電流密度の範囲の直流を印加すると、薄膜導体を構成している原子の運動（電気移動として知られている効果）が誘起されることを示している。電気移動は、導体内に割れ、またはボイドの形成を誘起させる言われており、これらは時間が経過すると導体の故障をもたらすようになる。電気移動の速度は、導体に印加される電流密度、導体温度、及び導体材料の特性に依存すると記載されている。高い電流密度を印加した場合、電気移動に起因する潜在的な導体の故障が回路の信頼性を著しく制限すると記述されている。導体材料の性能に影響を及ぼすいろいろなファクタを検討するに当たっては、粒構造が重要であると述べている。（十分なリソグラフィックライン幅分解能を得るために薄膜を小さい粒状とし、粒径が所要ライン幅の約1/3を越えないことを推奨している。）粒径の均一性、及び粒子の好ましい結晶配向も導体の寿命をより長くする（電気移動を制限する）のを助長するファクタであると記述されている。また細かい粒径の薄膜がスムーザになって、ある重ね層で導体をカバーする際の困難を少なくすることも記載されている（半導体応用における望ましい品質である）。
【０００８】
1996年11月５日付Chenらの米国特許第5,571,752号には、集積回路のサブミクロン半導体層をパターン化する方法が開示されている。アルミニウムコンタクトを記述している１つの実施の形態では、約300から2,000Åまでの厚みを有するチタンまたは窒化チタンがスパッタ堆積によって形成され、コンタクト開口の底まで達している。最後に、典型的にはアルミニウムである第２の導電層が共形導電層の表面上に堆積される。このアルミニウムは、好ましくは約100℃乃至400℃の範囲にわたる温度でスパッタされる。この方法によれば、アルミニウム薄膜内に極めて大きいサイズの粒子は形成されなくなるので、デバイスジオメトリを小さく設計することが要求されるコンタクト開口を充填することができると記述されている。
【０００９】
本発明と共に譲渡された1997年３月27日付Nganらの米国特許出願第08/824,911号に開示されているように、アルミニウムの電気移動を改善する手段として、アルミニウムの｛１１１｝結晶含量を増加させる努力がなされてきた。詳述すれば、アルミニウム層の｛１１１｝含量は、このアルミニウム層の下に位置するさまざまなバリヤー層の厚みを制御することによって制御される。下に形成されているバリヤー層構造はＴi／ＴiＮ／ＴiＮxであり、これは高アスペクトバイアをアルミニウムで充填することを可能にしながら、アルミニウム｛１１１｝結晶配向を高度に呈するアルミニウム充填物が得られる。Ｔi／ＴiＮ／ＴiＮxバリヤー層はＩＭＰ（イオン金属プラズマ）技術を使用して堆積され、バリヤー層の厚みは以下のようであった。Ｔiの第１の層の厚みは、約100Å以上から約500Åまでの範囲である（特色ジオメトリが厚みの上限を制限する）。ＴiＮの第２の層の厚みは、約100Å以上から約800Åまでの範囲である（好ましくは、約600Åより薄くする）。そして、ＴiＮxの第３の層（約50原子％のチタンから約100原子％のチタンまでの範囲にわたるＴiを有する）は、約15Å以上から約500Åまでの範囲である。この構造を有し、コンタクトバイアを裏打ちするために使用されるＴi／ＴiＮ／ＴiＮxバリヤー層は、スパッタされた温アルミニウムでバイアを完全に充填することを可能にし、バイアまたは開口の特色サイズは約0.25ミクロンまたはそれ以下であり、アスペクト比は約５：１から約６：１程度の大きさまでの範囲であると記述されている。
【００１０】
その後、1997年８月23日付Nganらの米国特許出願第08/924,487号（ドケットNo. 1987 ）において発明者らは、所与の処理チャンバにおける一連の半導体基体の処理中に、相互接続のアルミニウム｛１１１｝結晶配向含量を一貫して高く維持するためには、この処理チャンバを最初に起動する（及び最初の７−８枚のウェーハの処理を続ける）時に、この層を少なくとも約150Åの最小の厚みに堆積させ、バリヤー層の第１の堆積層の初期堆積中に存在し得る結晶配向の不規則さを補償する必要があることを示した。Nganらは、導電層が銅である場合には、半導体チャンバ内における一連のウェーハ処理中に銅層内に一貫した結晶配向を可能にするために、銅層の下に位置するバリヤー層構造の第１の層は少なくとも約150Åの最小厚が必要であることも教示している。
【００１１】
（発明の概要）
我々は、銅のためのバリヤー層として、窒化タンタル（ＴaＮx）の方がタンタル（Ｔa）よりも良好であることを発見した。しかしながら、ＴaＮx上に銅を直接堆積させても、銅は所望の電気移動特性を与えるのに十分に高度の｛１１１｝結晶配向を呈さない。我々は、ＴaＮxの層に重ねたＴaの層からなるバリヤー構造を開発した。この構造は、ＴaＮxの層上に堆積される銅層の拡散に対するバリヤーとしてだけではなく、高い｛１１１｝結晶含量を有する銅層の形成を可能にし、従って銅電気移動耐性を増加させることができる。
約10Åから約1,000Å までの範囲にわたる厚みを有するＴaＮ x の第１の層と、第１の層の上に重ねられ、約５Å から約500Å までの範囲にわたる厚みを有するＴaの第２の層とからなるバリヤー層構造を堆積し、バリヤー層構造のＴaの第２の層の上に銅層を堆積する。銅層のＣu｛１１１｝結晶含量は、約500Å 厚の純粋なＴaバリヤー層を使用して得ることができるＣu｛１１１｝結晶含量の少なくとも70％となる。
【００１２】
ｘを約0.1から約1.5までの範囲とするＴaＮx層は、下に堆積されたシリコンまたは酸化シリコン表面内に銅が拡散するのを防ぐのに十分にアモルファスである。ＴaＮx層の所望の厚みは、デバイス構造に依存する。典型的な相互接続の場合には、ＴaＮx層の厚みは約50Åから約1,000Åまでの範囲である。コンタクトの場合には、コンタクトバイアの壁上のＴaＮx層の厚みは、特色サイズに依存して約10Åから約300Åまでの範囲である。ＴaＮx層は、好ましくは、約20℃から約500℃までの範囲にわたる基体温度において、標準反応性イオンスパッタリング技術を使用して堆積させる。しかしながら、この層を堆積させるためにイオン堆積スパッタリング技術を使用することができる。
【００１３】
ＴaＮx層上に堆積されたＴa層は約５Å から約500Å までの範囲、好ましくは約5Åから約300Åまでの範囲にわたる所望厚を有しており、好ましい厚みは特色サイズに依存して約20Å より大きい。Ｔa層は、好ましくは、約20℃から約500℃までの範囲にわたる基体温度において標準イオンスパッタリング技術を使用して堆積させる。しかしながら、この層を堆積させるためにイオン堆積スパッタリング技術を使用することができる。
【００１４】
銅層は、デバイスの要望に合わせて望ましい厚みに堆積させる。銅層は、当分野においては公知の好ましい技術の何れかを使用して堆積させることができる。好ましくは、銅層全体、または少なくとも銅の“シード”層を、ＣＶＤではなく、スパッタリングまたは蒸着のような物理的蒸着技術を使用して堆積させる。銅の結晶配向は堆積温度に鋭敏であるから、堆積中の、または爾後の焼鈍プロセス中の銅の最大温度を約500℃よりも高くしないことが重要である。好ましくは、最大温度は約300℃である。
【００１５】
（好ましい実施の形態の詳細な説明）
本開示は、ＴaＮx／Ｔa／Ｃu構造、及び該構造を作成する方法に関する。ＴaＮx／Ｔaバリヤー層構造は、高｛１１１｝結晶含量を有する銅層をその上に重ねて堆積させることを可能にし、従って銅の電気移動耐性を増加させる。
【００１６】
Ｉ．定義
詳細な説明の前書きとして、本明細書及び特許請求の範囲において使用されている単数形 “ある”及び“その”等は、文脈が明確にそれ以外を指示していない限り、複数の関連を含んでいる。即ち、例えば、“ある半導体”は１つの半導体の挙動特性を有することが知られている種々の異なる材料を含み、ある“プラズマ”と記述されている場合には、高周波グロー放電によって活性化されるガスまたはガス反応物を含み、“そのコンタクト材料”または“相互接続材料” と記述されている場合には、銅及び銅合金、及び本明細書及び特許請求の範囲に記載されている温度範囲にわたってスパッタすることを可能にする１つの融点を有する他の導電性材料を含むものとする。
【００１７】
以下に、本発明の記述に特に重要な特定の用語を定義する。
【００１８】
用語“アスペクト比”は、ある電気コンタクトが配置される特定の開口の高さ寸法に対する幅寸法の比のことをいう。例えば、典型的には管の形状で複数の層を通って伸びるバイア開口はある高さ及びある直径を有しており、そのアスペクト比はその管状の高さを直径で除したものである。ある溝（トレンチ）のアスペクト比は、その溝の高さを、そのベースにおけるその溝の最小進行幅で除したものである。
【００１９】
用語“コンタクトバイア”または“バイア”は、典型的に１：１より大きいあるアスペクト比を有する電気コンタクトのことをいう。あるコンタクトバイアは１つの導電性要素と別の導電性要素とを接続するために、殆どの場合複数の材料の層を通って伸びていることが多い。
【００２０】
用語“銅”は、半導体産業において典型的に使用されている種類の銅の合金を含む。以下に説明する好ましい実施の形態は、約98重量％の銅を含む銅合金に関してなされている。
【００２１】
用語“特色”は、コンタクト、バイア、溝、及び基体表面のトポグラフィを形成している他の構造のことをいう。
【００２２】
用語“相互接続”は、一般に、ある半導体デバイス内の導電性構造のことをいう。本特許出願の目的から、ある“コンタクトバイア”または“バイア”（これは、例えば溝内の導電性ラインよりも大きいアスペクト比を有している）の形状の電気コンタクトは、相互接続を形成している他の導電性構造とは区別される。
【００２３】
用語“スパッタされたイオン・堆積”及び用語“反応性イオン金属プラズマ（ＩＭＰ）”は、高密度の誘導結合された高周波プラズマがスパッタリング陰極と基体支持電極との間に位置決めされ、それによってスパッタされた放出の少なくとも一部分は、それが基体表面に到達する時点にはイオンの形状であるような特定の技術を使用するスパッタ堆積のことをいう。典型的には、スパッタされた放出の10％またはそれ以上は、それが基体表面に到達する時点にはイオンの形状である。
【００２４】
用語“伝統的なスパッタリング”は、薄膜層を基体上に形成させる方法であって、あるターゲットをスパッタし、そのターゲットからスパッタされた材料がターゲットと基体との間を通過して基体上に薄膜層を形成するような、またターゲットからスパッタされたターゲット材料が基体に到達する前に、その材料の実質的な部分をイオン化する手段が設けられていない方法のことをいう。伝統的なスパッタリングを遂行するように構成された１つの装置が米国特許第5,320,728号に開示されており、本明細書はこの特許の開示を参照として採り入れている。このような伝統的なスパッタリング構成においては、イオン化されるターゲット材料のパーセンテージは、ターゲットからスパッタされる材料の10％より低く、より典型的には１％よりも少ない。
【００２５】
用語“ＸＲＤ”（Ｘ線回折）は、結晶配向を測定するために広く使用されている技術であって、特定の波長にわたる放射を、特徴付けられた材料を通過させ、材料を通過することによって生じた放射の回折を測定する技術のことをいう。回折パターンを示すマップを作成し、このマップに基づいて結晶配向を計算する。
【００２６】
“伝統的にスパッタされた”窒化タンタルからなる薄膜または層は、窒素ガスを有するコンビネータ内でタンタルターゲットを、アルゴンのような不活性ガスから作られたプラズマと接触させることによって基体上に堆積させる。ターゲットからスパッタされたタンタルの一部分は、プラズマによって活性化されている窒素ガスと反応して窒化タンタルを発生し、この気相混合体が基体と接触して基体上に層を形成する。
【００２７】
II ．本発明を実行する装置
本発明の方法を遂行できる処理システムは、Applied Materials, Inc.（カリフォルニア州サンタクララ）製のEndura（登録商標）Integrated Processing Systemである。この処理システムは、図面には示されていない。しかしながら、このシステムは半導体処理産業においては一般的に知られており、本明細書が参照として採り入れている米国特許第5,186,718号及び第5,236,868号に示され、記載されている。本発明の滑らかな表面をしたＴaＮx／Ｔaバリヤー層を形成するのに有用な、典型的なスパッタリング装置の概要を図１に示す。スパッタリング装置１００はスパッタリングターゲット１１０を含み、このターゲット１１０は２つの主要表面、即ち熱を除去する裏面１１２と、スパッタリング表面である前面１１４とを有している。スパッタされた材料は、プラテン１１８上に支持されている半導体加工片１１６の表面上に堆積する。加工片１１６とターゲット１１０との間の間隔は、プラテン１１８を移動させることによって調整することができる。スパッタリングターゲット（陰極）１１０は、約24ｋＷまでの電力レベルで動作する。典型的には、アルゴンのような不活性ガスから生成されたイオン化したガスを使用してスパッタリングターゲット１１０に衝撃を与え、スパッタされた金属原子を発生させて加工片１１６上に堆積させる。不活性ガスは、図１には示されていない開口を通して、ターゲット１１２の付近から真空チャンバ１１７内に導入される。付加的なガスを、加工片支持プラテン１１８の表面から真空チャンバ１１７へ導入することができる。支持プラテン１１８は、その表面に開口を含み（図示してない）、加工片１１６と支持プラテン１１８との間に熱伝達ガスを流すことができるようになっている。これらのガスは、真空チャンバ１１７内の開口（図示してない）を通して排気される。この開口は、真空ポンプ（図示してない）に通ずる導管（図示してない）に接続されている。真空チャンバ１１７は、遂行される特定の処理に依存して、約0.1ｍＴから約60ｍＴまでの範囲にわたる圧力で動作させることができる。
【００２８】
III ．本発明を実行する方法
例１：ＴaＮx／Ｔaバリヤー層の形成
ＴaＮx／Ｔaバリヤー層構造を形成するために、タンタルターゲット陰極１１０を使用し、この陰極に約0.5ｋＷから約８ｋＷまでの範囲にわたる直流電力を印加した。ターゲット陰極１１０と加工片１１６との間の間隔はほぼ200−300ｍｍであった。ＴaＮxの第１の層の形成中、真空チャンバ１１７へ供給されるアルゴンガスは、基体支持プラテンへ約15ｓｃｃｍであり、ターゲット陰極１１０の近傍の開口へ約７ｓｃｃｍであった。窒素ガスも、ターゲット陰極１１０の近傍の真空チャンバ１１７内へ供給した。窒素ガス供給量は、印加される直流電力に依存して、約２から約20ｓｃｃｍまでの範囲であり、直流電力が増加するにつれて窒素供給量を増加させる。直流電力を４ｋＷに、また窒素ガス供給量を約14ｓｃｃｍにセットした時に得られたＴaＮx層は、約40原子％の窒素を含むＴaＮ0.7であった。
【００２９】
基体１１６は、その表面に二酸化シリコン誘電体層を有する直径200ｍｍのシリコンウェーハであった。この基体を、ターゲット陰極１１０から約10インチ（25ｃｍ）の距離に配置した。真空チャンバ１１７内の動作圧力は約1.7ｍＴであり、シリコンウェーハの基体温度は約25℃であった。これらの条件下では、約１分間で500Å 厚のＴaＮの層が形成された。
【００３０】
ＴaＮ層を堆積させた後に窒素ガスを遮断し、タンタルターゲット陰極１１０への電力を約４ｋＷから約１ｋＷまで低下させ、そしてアルゴンガスの供給を維持した。真空チャンバ内の圧力を約1.7ｍＴに維持し、基体温度を約25℃に維持した。これらの条件下では、約10秒で60Å 厚のタンタルの層が形成された。
【００３１】
図２に示すデータは、上述した技法で得たＴaＮ／Ｔaバリヤー層のためのものであり、より厚いタンタル層を発生させるためにタンタル堆積時間の長さを適切に増加させた。
【００３２】
例２：銅導電層の形成
ＴaＮバリヤー層の上に位置する銅層は、ＴaＮバリヤー層の堆積に関して説明した装置と同一の装置を使用して堆積させた。ターゲット陰極１１０は銅であった。Ｃu層を上に重ねて形成させる間、真空チャンバ１１７へのアルゴンガス供給は、基体支持プラテン１１８へ約15ｓｃｃｍであり、ターゲット陰極１１０の近傍の開口へ約90ｓｃｃｍであった。その上面にタンタル層を有する基体を、ターゲット陰極１１０から約10インチ（25ｃｍ）の距離に配置した。真空チャンバ１１７内の動作圧力は約1.0ｍＴであり、基体温度は約150℃であった。これらの条件下では、約１分間で1,000Å 厚の銅の層が形成された。
【００３３】
ＴaＮx／Ｔa／Ｃu構造の形成に関しては、一般に平面化及びイメージングの目的のためにより平らな構造であることが好ましいので、タンタル層を最小可能な厚みで使用することが望ましい。また、過剰なタンタルを加工片の表面から除去することは困難である。特色間の加工片の表面（“フィールド”として知られている）上の材料を化学・機械研磨を使用して除去する場合、タンタルの除去速度は銅の除去速度よりも遙かに遅い。その結果フィールドから銅及びＴa／ＴaＮxを完全に除去しようとすると銅が過研磨され、銅はコンタクトから基体／加工片の表面より下のレベルまで除去されて、コンタクトの領域内に“ディッシング効果”を生ずるようになる。更に、基体処理時間にある費用がもたらされる。
【００３４】
タンタル層の最小厚みは、その層の所望性能の特色によって決定される。タンタル表面が銅によって容易に濡れ（ウェットし）、且つ高い｛１１１｝結晶配向を有する銅層の堆積を可能にするタンタル｛００２｝結晶配向を得るために、この層は十分に厚くなければならない。堆積中の銅層がＴa表面からデウェット／デラミネートするには、ＴaＮx表面からデウェット／デラミネートするよりも高い温度を必要とするが、若干の場合には銅のデラミネーションが問題になる。典型的には、銅層は約300℃乃至約500℃の範囲の温度で堆積させるので（またはより低い温度で銅シード層を堆積させる、付加的な銅を堆積させてその組合わせをこの範囲の温度で焼鈍する）が、銅層のデラミネーションは現実に生じ得る。ウェッティングに関しては、平らな相互接続ラインのために銅を堆積させる場合は、銅を高いアスペクト比を有する（即ち、深さが幅よりも大きい）コンタクトバイアを充填するために堆積させる場合程重要ではない。
【００３５】
タンタル層の厚みが増すにつれて、一般に、その上に重ねられる銅の層によるタンタルのウェッティングが改善される。タンタル層の厚みが増すにつれて、一般的に、銅｛１１１｝結晶含量も増加する。タンタル層の厚みの限界は、特定的にはデバイスの特色のサイズによって限定される。もしＴaＮxまたはＴa層が厚過ぎれば、導電性特色の総合抵抗が増加する。もしこれらの層が薄過ぎれば、バリヤー層は拡散を防ぐのに不十分になり、更にもしＴa層が薄過ぎれば、銅｛１１１｝結晶含量が所望の電気移動耐性を得るには不十分になり得る。
【００３６】
一般的に言えば、銅をＴaＮx層上に直接形成させた場合には、ＴaＮx層のアモルファス構造含量のために、銅｛１１１｝結晶含量は貧弱になる。更に、スパッタリング以外の手段によって堆積させた銅（例えば、ＣＶＤによって堆積させた銅）は銅層自体が高い不純物レベルを有するようになり、銅｛１１１｝結晶含量は受入れ難い程低くなりかねない。ＴaＮx層の上にＴa層を使用すると、高い銅｛１１１｝結晶含量を成長させるための受入れ可能な表面を発生させることができる。若干のＣＶＤ前駆物質及び電気めっきは銅堆積プロセスを遂行するために導電性基体を必要とするが、ＣＶＤのような他の手段によって銅コンタクト全体を形成させる前にＴa表面上に銅のシード層を堆積させると、銅成長のための開始マトリックスが得られる。更に、銅シード層は銅｛１１１｝結晶含量の増加を促進する。
【００３７】
IV ．Ｔ a Ｎ x ／Ｔ a バリヤー層の構造及びその銅｛１１１｝結晶含量に対する効果
図２は、ＴaＮx／Ｔaバリヤー層のＴaの厚みの関数として、銅層の｛１１１｝結晶含量（ＸＲＤによって測定）のグラフ２００を示している。
【００３８】
詳述すれば、試験したいろいろな試料（上述した方法を使用して準備した）は２０７とラベル付けされている目盛り上に表されている。材料の層は、標準の、伝統的なスパッタリング技術を使用して堆積させた。全ての場合において、銅層は、1,000Å 厚であった。２０６とラベル付けされているデータ点を除く全ての場合において、下に堆積されたＴaＮx層は、500Å 厚であった。２０６とラベル付けされているデータ点は、500Å 厚のＴa（だけの）バリヤー層を表している。２０８とラベル付けされているデータ点は、500Å 厚のＴaＮx（だけの）バリヤー層を表している。２１０とラベル付けされているデータ点は、上に堆積されたＴa層が57Å 厚であるＴaＮx／ＴaＮ構造を表している。２１２とラベル付けされているデータ点は、上に堆積されたＴa層が114Å 厚であるＴaＮx／Ｔa構造を表している。２１４とラベル付けされているデータ点は、上に堆積されたＴa層が170Å 厚であるＴaＮx／Ｔa構造を表している。２１６とラベル付けされているデータ点は、上に堆積されたＴa層が227Å 厚であるＴaＮx／Ｔa構造を表している。そして、２１８とラベル付けされているデータ点は、上に形成されたＴa層が456Å 厚であるＴaＮx／Ｔa構造を表している。
【００３９】
これらの試料のＸＲＤ走査を、標準θ−２θ技術を使用して行った。Ｃu｛１１１｝強さピーク下の相対正規化面積が、２０３とラベル付けされた目盛り上に示されている。曲線２０２は、上述した試料のＣu｛１１１｝ＣＰＳ（カウント／秒）強さピーク下の正規化面積を示しており、曲線上でデータ点２１０から始まって左から右へＴa層の厚みが増加して行く。Ｃu｛１１１｝配向存在の量を表す第２の測度が、２０５とラベル付けされている目盛り上のロッキングカーブデータに示されている。このデータは、°θで測定されたＣu｛１１１｝ＦＷＨＭを表している。
【００４０】
このロッキングカーブ測定技術においては、サンプルを回転させ、検出器を回転させる。ＣＰＳ測定をある設定角で行い、次いで検出器を僅かに回転させて新しいＣＰＳを測定する。測定の角度を増加させながらＣＰＳをプロットし、増加する角度において測定された特定の結晶配向の量の分布曲線を生成する。
【００４１】
ＦＷＨＭ＝ピークの半値幅。ＦＷＨＭは、曲線の最大高さの半分を表す曲線上の位置における曲線の幅を測定することによって計算される。ＦＷＨＭは度（°）で表され、曲線の最高高さの半分における曲線の幅によって走査された度の数を表す。多くの度の数に広がるより広い曲線（目盛り上で高い数）は、関心結晶配向のための信号が強い信号ではなく、銅｛１１１｝結晶配向の存在が少ないことを表している。制限された度の数に広がる狭い曲線（目盛り上で低い数）は強い信号であり、結晶配向の存在が大きいことを表している。曲線２０４は、上述した試料のためのＦＷＨＭを表しており、曲線上でデータ点２１０から始まって左から右へＴa層の厚みが増加している。
【００４２】
曲線２０２上のデータ点２０６は、1,000Å 厚のスパッタされた銅層の下に堆積された500Å 厚のＴa層を有する試料のためのＣu｛１１１｝強さピーク下の正規化面積を示している。曲線２０２から明らかなように、Ｃu｛１１１｝結晶配向の量は比較的高い。しかしながら前述したように、純粋なＴaの層は、ＴaＮx／Ｔaバリヤー層構造のように下に位置する二酸化シリコン誘電体層内への銅の拡散を防ぐ拡散バリヤーにはならない。
【００４３】
曲線２０２上のデータ点２０８は、1,000Å 厚のスパッタされた銅層の下に形成されている500Å 厚のＴaＮ層を有する試料のためのＣu｛１１１｝強さピーク下の正規化面積を示している。このＴaＮ層は良好な拡散バリヤーにはなるが、Ｃu｛１１１｝の量は最小である。曲線２０２上のデータ点２１０乃至２１６は、上に位置するＴa層の厚みが増加する（データ点の番号が増加する）のに伴う500Å 厚のＴaＮ層を有する試料のためのＣu｛１１１｝強さピーク下の正規化面積を示しており、これらの全ての試料においてはＴaＮ／Ｔaバリヤー層上に1,000Åの銅の層が堆積されている。データ点２１０の500Å ＴaＮ／57Å Ｔaバリヤー層は、500Å 厚のＴa層よりも約10％少ないＣu｛１１１｝ピーク下面積を呈している。電気移動性能のこの低下の正確な重要性は未だに決定されていないが、この差がデバイスの性能に重大な影響を与えるとは考えていない。
【００４４】
500Å ＴaＮ／170Å Ｔaバリヤー層を表している曲線２０２上のデータ点２１４におけるＣu｛１１１｝ピーク下面積は、純粋なＴaの層と等価である。驚くことには、データ点２１６によって表されている500Å ＴaＮ／227Å Ｔaバリヤー層と、データ点２１８によって表されている500Å ＴaＮ／456Å Ｔaバリヤー層との間のある点においては、Ｃu｛１１１｝結晶含量が急激に増加して純粋なＴaの層の値よりも約20％大きい値まで上昇している。上述した同一試料のために曲線２０４によって示されているＦＷＨＭデータは、Ｃu｛１１１｝強さピーク下の正規化面積も同一の傾向にあることを確認している。例えば、曲線２０４上のデータ点２１６の後のＦＷＨＭが下がって、銅｛１１１｝結晶配向の量が増加していることを示している。
【００４５】
この開示に基づいて、当業者ならば、バリヤー層上に堆積される銅層の拡散を防ぐバリヤー層を得ることができ、高い｛１１１｝結晶含量を有する銅層の形成が可能であろう。
【００４６】
以上に説明した好ましい実施の形態は本発明の範囲を限定することを意図したものではなく、当業者ならば、本開示に鑑みて特許請求の範囲に記載された内容に対応してこれらの実施の形態を拡張することができよう。
【図面の簡単な説明】
【図１】 本発明のバリヤー層を堆積させるために使用できる種類のスパッタリングチャンバの概要断面図である。
【図２】 ＴaＮx層を約500Å に一定に維持し、Ｔa層の厚みの関数としてのＴaＮx／Ｔaバリヤー層上の銅｛１１１｝結晶配向を表すグラフである。
（発明の分野）
本発明は、上に重ねられた銅層内の｛１１１｝結晶配向の程度を増加させ、それによって改良された銅の電気移動耐性が得られるようにするある特定のＴaＮx／Ｔaバリヤー／ウェッティング層構造に関する。
【０００２】
（従来の技術の簡単な説明）
マイクロエレクトロニクスが小型化され続けるにつれて、相互接続性能、信頼性、及び電力消費が益々重要になり、アルミニウム合金に代わる固有抵抗が低く、信頼性が高い金属に対する関心が増してきている。銅は、コンタクト及び相互接続材料として、アルミニウムに代わる重要な改善を提供する。例えば、銅の固有抵抗は約1.67μΩｃｍであり、これはアルミニウムの固有抵抗の約半分にしか過ぎない。
【０００３】
銅の使用を可能にすることを企図している材料及びプロセスデベロッパは、競合する２つの主要技術を評価している。第１の技術は、ダマシン技術として知られるものである。この技術による0.5ミクロン（μｍ）以下の範囲の特色サイズ（即ち、開口の幅）を有する多層構造を製造するための典型的なプロセスは、誘電体材料をブランケット堆積させ、この誘電体材料をパターン化して開口を形成させ、拡散バリヤー層及び、オプションとして、ウェッティング層を堆積させて開口を裏打ちし、開口を充填するのに十分な厚みの銅層を基体上に堆積させ、そして化学・機械研磨（ＣＭＰ）技術を使用して基体から余剰導電性材料を除去することを含んでいる。ダマシンプロセスに関してはApplied Surface Science 91 (1995) 139-146においてC. Steinbruchelが“ Patterning of copper for multilevel metallization : reactive ion etching and chemical-mechanical polising ”に詳細に記述している。
【０００４】
競合する技術は、銅層のパターン化エッチングを含む技術である。この技術による典型的なプロセスは、所望の基体（典型的には、その表面上にバリヤー層を有する誘電体材料）上に銅層を堆積させ、銅層の上にパターン化されたハードマスクまたはフォトレジストを堆積させ、湿式または乾式エッチング技術を使用して銅層をパターンエッチングし、パターン化された銅層の表面上に誘電体材料を堆積させて、種々の集積回路を構成している導電性ライン及びコンタクトを絶縁することを含む。
【０００５】
典型的には、銅層は、当分野においては公知のスパッタリング技術を使用して堆積させることができる。銅のスパッタリングは、蒸着またはＣＶＤ（化学蒸着）よりも遙かに高い堆積速度が得られ、またＣＶＤよりも純粋な銅の薄膜が得られる。
【０００６】
導電性ライン及びコンタクトを形成する材料として銅が使用される集積回路相互接続構造においては、銅は、隣接するＳiＯ2及びシリコンの層内へ急速に拡散し、カプセル封じする必要があることが知られている。Gang Baiらは、1996年のSymposim on VLSI Technology, Digests of Technical Papers (0-7803-3342-X/96, IEEE)において、銅と共に使用するためのバリヤー層としてＴa、ＴiＮ、Ｗ、及びＭoの有効性を記述している。彼等は、銅を堆積した後にＵＨＶ（超高真空）内で焼鈍したＴaが最良のバリヤー層になると結論付けている。スパッタされた銅は、ＣＶＤ銅及び電気めっきされた銅よりも好ましいとしているが、この論文が提出された時点には電気めっき銅のための全てのデータは利用できなかった。
【０００７】
1982年３月９日付Ganguleeらの米国特許第4,319,264号“ Nickel-gold-nickel Conductors For Solid State Devices ”は、ソリッドステートデバイスにおける電気移動の問題を論じている。詳述すれば、この特許は、特定の電流密度の範囲の直流を印加すると、薄膜導体を構成している原子の運動（電気移動として知られている効果）が誘起されることを示している。電気移動は、導体内に割れ、またはボイドの形成を誘起させる言われており、これらは時間が経過すると導体の故障をもたらすようになる。電気移動の速度は、導体に印加される電流密度、導体温度、及び導体材料の特性に依存すると記載されている。高い電流密度を印加した場合、電気移動に起因する潜在的な導体の故障が回路の信頼性を著しく制限すると記述されている。導体材料の性能に影響を及ぼすいろいろなファクタを検討するに当たっては、粒構造が重要であると述べている。（十分なリソグラフィックライン幅分解能を得るために薄膜を小さい粒状とし、粒径が所要ライン幅の約1/3を越えないことを推奨している。）粒径の均一性、及び粒子の好ましい結晶配向も導体の寿命をより長くする（電気移動を制限する）のを助長するファクタであると記述されている。また細かい粒径の薄膜がスムーザになって、ある重ね層で導体をカバーする際の困難を少なくすることも記載されている（半導体応用における望ましい品質である）。
【０００８】
1996年11月５日付Chenらの米国特許第5,571,752号には、集積回路のサブミクロン半導体層をパターン化する方法が開示されている。アルミニウムコンタクトを記述している１つの実施の形態では、約300から2,000Åまでの厚みを有するチタンまたは窒化チタンがスパッタ堆積によって形成され、コンタクト開口の底まで達している。最後に、典型的にはアルミニウムである第２の導電層が共形導電層の表面上に堆積される。このアルミニウムは、好ましくは約100℃乃至400℃の範囲にわたる温度でスパッタされる。この方法によれば、アルミニウム薄膜内に極めて大きいサイズの粒子は形成されなくなるので、デバイスジオメトリを小さく設計することが要求されるコンタクト開口を充填することができると記述されている。
【０００９】
本発明と共に譲渡された1997年３月27日付Nganらの米国特許出願第08/824,911号に開示されているように、アルミニウムの電気移動を改善する手段として、アルミニウムの｛１１１｝結晶含量を増加させる努力がなされてきた。詳述すれば、アルミニウム層の｛１１１｝含量は、このアルミニウム層の下に位置するさまざまなバリヤー層の厚みを制御することによって制御される。下に形成されているバリヤー層構造はＴi／ＴiＮ／ＴiＮxであり、これは高アスペクトバイアをアルミニウムで充填することを可能にしながら、アルミニウム｛１１１｝結晶配向を高度に呈するアルミニウム充填物が得られる。Ｔi／ＴiＮ／ＴiＮxバリヤー層はＩＭＰ（イオン金属プラズマ）技術を使用して堆積され、バリヤー層の厚みは以下のようであった。Ｔiの第１の層の厚みは、約100Å以上から約500Åまでの範囲である（特色ジオメトリが厚みの上限を制限する）。ＴiＮの第２の層の厚みは、約100Å以上から約800Åまでの範囲である（好ましくは、約600Åより薄くする）。そして、ＴiＮxの第３の層（約50原子％のチタンから約100原子％のチタンまでの範囲にわたるＴiを有する）は、約15Å以上から約500Åまでの範囲である。この構造を有し、コンタクトバイアを裏打ちするために使用されるＴi／ＴiＮ／ＴiＮxバリヤー層は、スパッタされた温アルミニウムでバイアを完全に充填することを可能にし、バイアまたは開口の特色サイズは約0.25ミクロンまたはそれ以下であり、アスペクト比は約５：１から約６：１程度の大きさまでの範囲であると記述されている。
【００１０】
その後、1997年８月23日付Nganらの米国特許出願第08/924,487号（ドケットNo. 1987 ）において発明者らは、所与の処理チャンバにおける一連の半導体基体の処理中に、相互接続のアルミニウム｛１１１｝結晶配向含量を一貫して高く維持するためには、この処理チャンバを最初に起動する（及び最初の７−８枚のウェーハの処理を続ける）時に、この層を少なくとも約150Åの最小の厚みに堆積させ、バリヤー層の第１の堆積層の初期堆積中に存在し得る結晶配向の不規則さを補償する必要があることを示した。Nganらは、導電層が銅である場合には、半導体チャンバ内における一連のウェーハ処理中に銅層内に一貫した結晶配向を可能にするために、銅層の下に位置するバリヤー層構造の第１の層は少なくとも約150Åの最小厚が必要であることも教示している。
【００１１】
（発明の概要）
我々は、銅のためのバリヤー層として、窒化タンタル（ＴaＮx）の方がタンタル（Ｔa）よりも良好であることを発見した。しかしながら、ＴaＮx上に銅を直接堆積させても、銅は所望の電気移動特性を与えるのに十分に高度の｛１１１｝結晶配向を呈さない。我々は、ＴaＮxの層に重ねたＴaの層からなるバリヤー構造を開発した。この構造は、ＴaＮxの層上に堆積される銅層の拡散に対するバリヤーとしてだけではなく、高い｛１１１｝結晶含量を有する銅層の形成を可能にし、従って銅電気移動耐性を増加させることができる。
約10Åから約1,000Å までの範囲にわたる厚みを有するＴaＮ x の第１の層と、第１の層の上に重ねられ、約５Å から約500Å までの範囲にわたる厚みを有するＴaの第２の層とからなるバリヤー層構造を堆積し、バリヤー層構造のＴaの第２の層の上に銅層を堆積する。銅層のＣu｛１１１｝結晶含量は、約500Å 厚の純粋なＴaバリヤー層を使用して得ることができるＣu｛１１１｝結晶含量の少なくとも70％となる。
【００１２】
ｘを約0.1から約1.5までの範囲とするＴaＮx層は、下に堆積されたシリコンまたは酸化シリコン表面内に銅が拡散するのを防ぐのに十分にアモルファスである。ＴaＮx層の所望の厚みは、デバイス構造に依存する。典型的な相互接続の場合には、ＴaＮx層の厚みは約50Åから約1,000Åまでの範囲である。コンタクトの場合には、コンタクトバイアの壁上のＴaＮx層の厚みは、特色サイズに依存して約10Åから約300Åまでの範囲である。ＴaＮx層は、好ましくは、約20℃から約500℃までの範囲にわたる基体温度において、標準反応性イオンスパッタリング技術を使用して堆積させる。しかしながら、この層を堆積させるためにイオン堆積スパッタリング技術を使用することができる。
【００１３】
ＴaＮx層上に堆積されたＴa層は約５Å から約500Å までの範囲、好ましくは約5Åから約300Åまでの範囲にわたる所望厚を有しており、好ましい厚みは特色サイズに依存して約20Å より大きい。Ｔa層は、好ましくは、約20℃から約500℃までの範囲にわたる基体温度において標準イオンスパッタリング技術を使用して堆積させる。しかしながら、この層を堆積させるためにイオン堆積スパッタリング技術を使用することができる。
【００１４】
銅層は、デバイスの要望に合わせて望ましい厚みに堆積させる。銅層は、当分野においては公知の好ましい技術の何れかを使用して堆積させることができる。好ましくは、銅層全体、または少なくとも銅の“シード”層を、ＣＶＤではなく、スパッタリングまたは蒸着のような物理的蒸着技術を使用して堆積させる。銅の結晶配向は堆積温度に鋭敏であるから、堆積中の、または爾後の焼鈍プロセス中の銅の最大温度を約500℃よりも高くしないことが重要である。好ましくは、最大温度は約300℃である。
【００１５】
（好ましい実施の形態の詳細な説明）
本開示は、ＴaＮx／Ｔa／Ｃu構造、及び該構造を作成する方法に関する。ＴaＮx／Ｔaバリヤー層構造は、高｛１１１｝結晶含量を有する銅層をその上に重ねて堆積させることを可能にし、従って銅の電気移動耐性を増加させる。
【００１６】
Ｉ．定義
詳細な説明の前書きとして、本明細書及び特許請求の範囲において使用されている単数形 “ある”及び“その”等は、文脈が明確にそれ以外を指示していない限り、複数の関連を含んでいる。即ち、例えば、“ある半導体”は１つの半導体の挙動特性を有することが知られている種々の異なる材料を含み、ある“プラズマ”と記述されている場合には、高周波グロー放電によって活性化されるガスまたはガス反応物を含み、“そのコンタクト材料”または“相互接続材料” と記述されている場合には、銅及び銅合金、及び本明細書及び特許請求の範囲に記載されている温度範囲にわたってスパッタすることを可能にする１つの融点を有する他の導電性材料を含むものとする。
【００１７】
以下に、本発明の記述に特に重要な特定の用語を定義する。
【００１８】
用語“アスペクト比”は、ある電気コンタクトが配置される特定の開口の高さ寸法に対する幅寸法の比のことをいう。例えば、典型的には管の形状で複数の層を通って伸びるバイア開口はある高さ及びある直径を有しており、そのアスペクト比はその管状の高さを直径で除したものである。ある溝（トレンチ）のアスペクト比は、その溝の高さを、そのベースにおけるその溝の最小進行幅で除したものである。
【００１９】
用語“コンタクトバイア”または“バイア”は、典型的に１：１より大きいあるアスペクト比を有する電気コンタクトのことをいう。あるコンタクトバイアは１つの導電性要素と別の導電性要素とを接続するために、殆どの場合複数の材料の層を通って伸びていることが多い。
【００２０】
用語“銅”は、半導体産業において典型的に使用されている種類の銅の合金を含む。以下に説明する好ましい実施の形態は、約98重量％の銅を含む銅合金に関してなされている。
【００２１】
用語“特色”は、コンタクト、バイア、溝、及び基体表面のトポグラフィを形成している他の構造のことをいう。
【００２２】
用語“相互接続”は、一般に、ある半導体デバイス内の導電性構造のことをいう。本特許出願の目的から、ある“コンタクトバイア”または“バイア”（これは、例えば溝内の導電性ラインよりも大きいアスペクト比を有している）の形状の電気コンタクトは、相互接続を形成している他の導電性構造とは区別される。
【００２３】
用語“スパッタされたイオン・堆積”及び用語“反応性イオン金属プラズマ（ＩＭＰ）”は、高密度の誘導結合された高周波プラズマがスパッタリング陰極と基体支持電極との間に位置決めされ、それによってスパッタされた放出の少なくとも一部分は、それが基体表面に到達する時点にはイオンの形状であるような特定の技術を使用するスパッタ堆積のことをいう。典型的には、スパッタされた放出の10％またはそれ以上は、それが基体表面に到達する時点にはイオンの形状である。
【００２４】
用語“伝統的なスパッタリング”は、薄膜層を基体上に形成させる方法であって、あるターゲットをスパッタし、そのターゲットからスパッタされた材料がターゲットと基体との間を通過して基体上に薄膜層を形成するような、またターゲットからスパッタされたターゲット材料が基体に到達する前に、その材料の実質的な部分をイオン化する手段が設けられていない方法のことをいう。伝統的なスパッタリングを遂行するように構成された１つの装置が米国特許第5,320,728号に開示されており、本明細書はこの特許の開示を参照として採り入れている。このような伝統的なスパッタリング構成においては、イオン化されるターゲット材料のパーセンテージは、ターゲットからスパッタされる材料の10％より低く、より典型的には１％よりも少ない。
【００２５】
用語“ＸＲＤ”（Ｘ線回折）は、結晶配向を測定するために広く使用されている技術であって、特定の波長にわたる放射を、特徴付けられた材料を通過させ、材料を通過することによって生じた放射の回折を測定する技術のことをいう。回折パターンを示すマップを作成し、このマップに基づいて結晶配向を計算する。
【００２６】
“伝統的にスパッタされた”窒化タンタルからなる薄膜または層は、窒素ガスを有するコンビネータ内でタンタルターゲットを、アルゴンのような不活性ガスから作られたプラズマと接触させることによって基体上に堆積させる。ターゲットからスパッタされたタンタルの一部分は、プラズマによって活性化されている窒素ガスと反応して窒化タンタルを発生し、この気相混合体が基体と接触して基体上に層を形成する。
【００２７】
II ．本発明を実行する装置
本発明の方法を遂行できる処理システムは、Applied Materials, Inc.（カリフォルニア州サンタクララ）製のEndura（登録商標）Integrated Processing Systemである。この処理システムは、図面には示されていない。しかしながら、このシステムは半導体処理産業においては一般的に知られており、本明細書が参照として採り入れている米国特許第5,186,718号及び第5,236,868号に示され、記載されている。本発明の滑らかな表面をしたＴaＮx／Ｔaバリヤー層を形成するのに有用な、典型的なスパッタリング装置の概要を図１に示す。スパッタリング装置１００はスパッタリングターゲット１１０を含み、このターゲット１１０は２つの主要表面、即ち熱を除去する裏面１１２と、スパッタリング表面である前面１１４とを有している。スパッタされた材料は、プラテン１１８上に支持されている半導体加工片１１６の表面上に堆積する。加工片１１６とターゲット１１０との間の間隔は、プラテン１１８を移動させることによって調整することができる。スパッタリングターゲット（陰極）１１０は、約24ｋＷまでの電力レベルで動作する。典型的には、アルゴンのような不活性ガスから生成されたイオン化したガスを使用してスパッタリングターゲット１１０に衝撃を与え、スパッタされた金属原子を発生させて加工片１１６上に堆積させる。不活性ガスは、図１には示されていない開口を通して、ターゲット１１２の付近から真空チャンバ１１７内に導入される。付加的なガスを、加工片支持プラテン１１８の表面から真空チャンバ１１７へ導入することができる。支持プラテン１１８は、その表面に開口を含み（図示してない）、加工片１１６と支持プラテン１１８との間に熱伝達ガスを流すことができるようになっている。これらのガスは、真空チャンバ１１７内の開口（図示してない）を通して排気される。この開口は、真空ポンプ（図示してない）に通ずる導管（図示してない）に接続されている。真空チャンバ１１７は、遂行される特定の処理に依存して、約0.1ｍＴから約60ｍＴまでの範囲にわたる圧力で動作させることができる。
【００２８】
III ．本発明を実行する方法
例１：ＴaＮx／Ｔaバリヤー層の形成
ＴaＮx／Ｔaバリヤー層構造を形成するために、タンタルターゲット陰極１１０を使用し、この陰極に約0.5ｋＷから約８ｋＷまでの範囲にわたる直流電力を印加した。ターゲット陰極１１０と加工片１１６との間の間隔はほぼ200−300ｍｍであった。ＴaＮxの第１の層の形成中、真空チャンバ１１７へ供給されるアルゴンガスは、基体支持プラテンへ約15ｓｃｃｍであり、ターゲット陰極１１０の近傍の開口へ約７ｓｃｃｍであった。窒素ガスも、ターゲット陰極１１０の近傍の真空チャンバ１１７内へ供給した。窒素ガス供給量は、印加される直流電力に依存して、約２から約20ｓｃｃｍまでの範囲であり、直流電力が増加するにつれて窒素供給量を増加させる。直流電力を４ｋＷに、また窒素ガス供給量を約14ｓｃｃｍにセットした時に得られたＴaＮx層は、約40原子％の窒素を含むＴaＮ0.7であった。
【００２９】
基体１１６は、その表面に二酸化シリコン誘電体層を有する直径200ｍｍのシリコンウェーハであった。この基体を、ターゲット陰極１１０から約10インチ（25ｃｍ）の距離に配置した。真空チャンバ１１７内の動作圧力は約1.7ｍＴであり、シリコンウェーハの基体温度は約25℃であった。これらの条件下では、約１分間で500Å 厚のＴaＮの層が形成された。
【００３０】
ＴaＮ層を堆積させた後に窒素ガスを遮断し、タンタルターゲット陰極１１０への電力を約４ｋＷから約１ｋＷまで低下させ、そしてアルゴンガスの供給を維持した。真空チャンバ内の圧力を約1.7ｍＴに維持し、基体温度を約25℃に維持した。これらの条件下では、約10秒で60Å 厚のタンタルの層が形成された。
【００３１】
図２に示すデータは、上述した技法で得たＴaＮ／Ｔaバリヤー層のためのものであり、より厚いタンタル層を発生させるためにタンタル堆積時間の長さを適切に増加させた。
【００３２】
例２：銅導電層の形成
ＴaＮバリヤー層の上に位置する銅層は、ＴaＮバリヤー層の堆積に関して説明した装置と同一の装置を使用して堆積させた。ターゲット陰極１１０は銅であった。Ｃu層を上に重ねて形成させる間、真空チャンバ１１７へのアルゴンガス供給は、基体支持プラテン１１８へ約15ｓｃｃｍであり、ターゲット陰極１１０の近傍の開口へ約90ｓｃｃｍであった。その上面にタンタル層を有する基体を、ターゲット陰極１１０から約10インチ（25ｃｍ）の距離に配置した。真空チャンバ１１７内の動作圧力は約1.0ｍＴであり、基体温度は約150℃であった。これらの条件下では、約１分間で1,000Å 厚の銅の層が形成された。
【００３３】
ＴaＮx／Ｔa／Ｃu構造の形成に関しては、一般に平面化及びイメージングの目的のためにより平らな構造であることが好ましいので、タンタル層を最小可能な厚みで使用することが望ましい。また、過剰なタンタルを加工片の表面から除去することは困難である。特色間の加工片の表面（“フィールド”として知られている）上の材料を化学・機械研磨を使用して除去する場合、タンタルの除去速度は銅の除去速度よりも遙かに遅い。その結果フィールドから銅及びＴa／ＴaＮxを完全に除去しようとすると銅が過研磨され、銅はコンタクトから基体／加工片の表面より下のレベルまで除去されて、コンタクトの領域内に“ディッシング効果”を生ずるようになる。更に、基体処理時間にある費用がもたらされる。
【００３４】
タンタル層の最小厚みは、その層の所望性能の特色によって決定される。タンタル表面が銅によって容易に濡れ（ウェットし）、且つ高い｛１１１｝結晶配向を有する銅層の堆積を可能にするタンタル｛００２｝結晶配向を得るために、この層は十分に厚くなければならない。堆積中の銅層がＴa表面からデウェット／デラミネートするには、ＴaＮx表面からデウェット／デラミネートするよりも高い温度を必要とするが、若干の場合には銅のデラミネーションが問題になる。典型的には、銅層は約300℃乃至約500℃の範囲の温度で堆積させるので（またはより低い温度で銅シード層を堆積させる、付加的な銅を堆積させてその組合わせをこの範囲の温度で焼鈍する）が、銅層のデラミネーションは現実に生じ得る。ウェッティングに関しては、平らな相互接続ラインのために銅を堆積させる場合は、銅を高いアスペクト比を有する（即ち、深さが幅よりも大きい）コンタクトバイアを充填するために堆積させる場合程重要ではない。
【００３５】
タンタル層の厚みが増すにつれて、一般に、その上に重ねられる銅の層によるタンタルのウェッティングが改善される。タンタル層の厚みが増すにつれて、一般的に、銅｛１１１｝結晶含量も増加する。タンタル層の厚みの限界は、特定的にはデバイスの特色のサイズによって限定される。もしＴaＮxまたはＴa層が厚過ぎれば、導電性特色の総合抵抗が増加する。もしこれらの層が薄過ぎれば、バリヤー層は拡散を防ぐのに不十分になり、更にもしＴa層が薄過ぎれば、銅｛１１１｝結晶含量が所望の電気移動耐性を得るには不十分になり得る。
【００３６】
一般的に言えば、銅をＴaＮx層上に直接形成させた場合には、ＴaＮx層のアモルファス構造含量のために、銅｛１１１｝結晶含量は貧弱になる。更に、スパッタリング以外の手段によって堆積させた銅（例えば、ＣＶＤによって堆積させた銅）は銅層自体が高い不純物レベルを有するようになり、銅｛１１１｝結晶含量は受入れ難い程低くなりかねない。ＴaＮx層の上にＴa層を使用すると、高い銅｛１１１｝結晶含量を成長させるための受入れ可能な表面を発生させることができる。若干のＣＶＤ前駆物質及び電気めっきは銅堆積プロセスを遂行するために導電性基体を必要とするが、ＣＶＤのような他の手段によって銅コンタクト全体を形成させる前にＴa表面上に銅のシード層を堆積させると、銅成長のための開始マトリックスが得られる。更に、銅シード層は銅｛１１１｝結晶含量の増加を促進する。
【００３７】
IV ．Ｔ a Ｎ x ／Ｔ a バリヤー層の構造及びその銅｛１１１｝結晶含量に対する効果
図２は、ＴaＮx／Ｔaバリヤー層のＴaの厚みの関数として、銅層の｛１１１｝結晶含量（ＸＲＤによって測定）のグラフ２００を示している。
【００３８】
詳述すれば、試験したいろいろな試料（上述した方法を使用して準備した）は２０７とラベル付けされている目盛り上に表されている。材料の層は、標準の、伝統的なスパッタリング技術を使用して堆積させた。全ての場合において、銅層は、1,000Å 厚であった。２０６とラベル付けされているデータ点を除く全ての場合において、下に堆積されたＴaＮx層は、500Å 厚であった。２０６とラベル付けされているデータ点は、500Å 厚のＴa（だけの）バリヤー層を表している。２０８とラベル付けされているデータ点は、500Å 厚のＴaＮx（だけの）バリヤー層を表している。２１０とラベル付けされているデータ点は、上に堆積されたＴa層が57Å 厚であるＴaＮx／ＴaＮ構造を表している。２１２とラベル付けされているデータ点は、上に堆積されたＴa層が114Å 厚であるＴaＮx／Ｔa構造を表している。２１４とラベル付けされているデータ点は、上に堆積されたＴa層が170Å 厚であるＴaＮx／Ｔa構造を表している。２１６とラベル付けされているデータ点は、上に堆積されたＴa層が227Å 厚であるＴaＮx／Ｔa構造を表している。そして、２１８とラベル付けされているデータ点は、上に形成されたＴa層が456Å 厚であるＴaＮx／Ｔa構造を表している。
【００３９】
これらの試料のＸＲＤ走査を、標準θ−２θ技術を使用して行った。Ｃu｛１１１｝強さピーク下の相対正規化面積が、２０３とラベル付けされた目盛り上に示されている。曲線２０２は、上述した試料のＣu｛１１１｝ＣＰＳ（カウント／秒）強さピーク下の正規化面積を示しており、曲線上でデータ点２１０から始まって左から右へＴa層の厚みが増加して行く。Ｃu｛１１１｝配向存在の量を表す第２の測度が、２０５とラベル付けされている目盛り上のロッキングカーブデータに示されている。このデータは、°θで測定されたＣu｛１１１｝ＦＷＨＭを表している。
【００４０】
このロッキングカーブ測定技術においては、サンプルを回転させ、検出器を回転させる。ＣＰＳ測定をある設定角で行い、次いで検出器を僅かに回転させて新しいＣＰＳを測定する。測定の角度を増加させながらＣＰＳをプロットし、増加する角度において測定された特定の結晶配向の量の分布曲線を生成する。
【００４１】
ＦＷＨＭ＝ピークの半値幅。ＦＷＨＭは、曲線の最大高さの半分を表す曲線上の位置における曲線の幅を測定することによって計算される。ＦＷＨＭは度（°）で表され、曲線の最高高さの半分における曲線の幅によって走査された度の数を表す。多くの度の数に広がるより広い曲線（目盛り上で高い数）は、関心結晶配向のための信号が強い信号ではなく、銅｛１１１｝結晶配向の存在が少ないことを表している。制限された度の数に広がる狭い曲線（目盛り上で低い数）は強い信号であり、結晶配向の存在が大きいことを表している。曲線２０４は、上述した試料のためのＦＷＨＭを表しており、曲線上でデータ点２１０から始まって左から右へＴa層の厚みが増加している。
【００４２】
曲線２０２上のデータ点２０６は、1,000Å 厚のスパッタされた銅層の下に堆積された500Å 厚のＴa層を有する試料のためのＣu｛１１１｝強さピーク下の正規化面積を示している。曲線２０２から明らかなように、Ｃu｛１１１｝結晶配向の量は比較的高い。しかしながら前述したように、純粋なＴaの層は、ＴaＮx／Ｔaバリヤー層構造のように下に位置する二酸化シリコン誘電体層内への銅の拡散を防ぐ拡散バリヤーにはならない。
【００４３】
曲線２０２上のデータ点２０８は、1,000Å 厚のスパッタされた銅層の下に形成されている500Å 厚のＴaＮ層を有する試料のためのＣu｛１１１｝強さピーク下の正規化面積を示している。このＴaＮ層は良好な拡散バリヤーにはなるが、Ｃu｛１１１｝の量は最小である。曲線２０２上のデータ点２１０乃至２１６は、上に位置するＴa層の厚みが増加する（データ点の番号が増加する）のに伴う500Å 厚のＴaＮ層を有する試料のためのＣu｛１１１｝強さピーク下の正規化面積を示しており、これらの全ての試料においてはＴaＮ／Ｔaバリヤー層上に1,000Åの銅の層が堆積されている。データ点２１０の500Å ＴaＮ／57Å Ｔaバリヤー層は、500Å 厚のＴa層よりも約10％少ないＣu｛１１１｝ピーク下面積を呈している。電気移動性能のこの低下の正確な重要性は未だに決定されていないが、この差がデバイスの性能に重大な影響を与えるとは考えていない。
【００４４】
500Å ＴaＮ／170Å Ｔaバリヤー層を表している曲線２０２上のデータ点２１４におけるＣu｛１１１｝ピーク下面積は、純粋なＴaの層と等価である。驚くことには、データ点２１６によって表されている500Å ＴaＮ／227Å Ｔaバリヤー層と、データ点２１８によって表されている500Å ＴaＮ／456Å Ｔaバリヤー層との間のある点においては、Ｃu｛１１１｝結晶含量が急激に増加して純粋なＴaの層の値よりも約20％大きい値まで上昇している。上述した同一試料のために曲線２０４によって示されているＦＷＨＭデータは、Ｃu｛１１１｝強さピーク下の正規化面積も同一の傾向にあることを確認している。例えば、曲線２０４上のデータ点２１６の後のＦＷＨＭが下がって、銅｛１１１｝結晶配向の量が増加していることを示している。
【００４５】
この開示に基づいて、当業者ならば、バリヤー層上に堆積される銅層の拡散を防ぐバリヤー層を得ることができ、高い｛１１１｝結晶含量を有する銅層の形成が可能であろう。
【００４６】
以上に説明した好ましい実施の形態は本発明の範囲を限定することを意図したものではなく、当業者ならば、本開示に鑑みて特許請求の範囲に記載された内容に対応してこれらの実施の形態を拡張することができよう。
【図面の簡単な説明】
【図１】 本発明のバリヤー層を堆積させるために使用できる種類のスパッタリングチャンバの概要断面図である。
【図２】 ＴaＮx層を約500Å に一定に維持し、Ｔa層の厚みの関数としてのＴaＮx／Ｔaバリヤー層上の銅｛１１１｝結晶配向を表すグラフである。
Claims (7)
- 特定の構造を有するバリヤー層を含む銅相互接続構造であって、上記銅相互接続構造は、
ａ）50Å から1,000Å までの範囲にわたる厚みを有するＴaＮxの第１のバリヤー層を含み、上記ｘは、0.1から1.5までの範囲にわたり、
ｂ）上記第１のバリヤー層の上に重ねられ、20Å から500Å までの範囲にわたる厚みを有するＴaの第２のバリヤー層と、
ｃ）上記第２のバリヤー層の上に重ねられた銅層と、からなり、銅層のＣu｛１１１｝結晶含量は、500Å 厚の純粋なＴaバリヤー層上に得ることができるＣu｛１１１｝結晶含量の少なくとも70％であることを特徴とする銅相互接続構造。 - 銅を含むコンタクトバイア構造であって、
ａ）10Å から300Å までの範囲の厚みのＴaＮxの第１のバリヤー層を含み、上記ｘは、0.1から1.5までの範囲にわたり、
ｂ）上記第１のバリヤー層の上に重ねられ、5Å から300Å までの範囲にわたる厚みを有するＴaの第２のバリヤー層と、
ｃ）銅充填物層と、を含み、上記銅充填物層のＣu｛１１１｝結晶含量は、500Å 厚の純粋なＴaバリヤー層の一層の上に得ることができるＣu｛１１１｝結晶含量の少なくとも70％であることを特徴とする銅を含むコンタクトバイア構造。 - 上に重ねられた銅層を有する、銅で構成された相互接続構造を製造する方法であって、上記重ねられた銅層のＣu｛１１１｝結晶含量は、500Å 厚の純粋なＴaバリヤー層上に上記銅層を堆積させることによって得ることができるＣu｛１１１｝結晶含量の少なくとも70％であり、上記方法は、
ａ）50Å 以上から1,000Å までの範囲の厚みを有するＴaＮxの第１の層を堆積させるステップを含み、上記ｘは、0.1から1.5までの範囲にわたり、
ｂ）５Å から500Å までの範囲にわたる厚みを有するＴaの第２の層を上記ＴaＮxの第１の層の表面上に堆積させるステップと、
ｃ）銅の第３の層を上記Ｔaの第２の層の表面上に堆積させるステップと、
を含み、上記銅の第３の層の少なくとも一部分は物理蒸着技術を使用して堆積され、上記銅の第３の層を堆積させる基体温度は500℃よりも低い
ことを特徴とする方法。 - 上記銅を含む相互接続構造は、500℃よりも低い温度で焼鈍されることを特徴とする請求項３に記載の方法。
- 上記銅の第３の層は、300℃よりも低い温度で堆積されることを特徴とする請求項３に記載の方法。
- 上記構造は、500℃よりも低い温度で焼鈍されることを特徴とする請求項５に記載の方法。
- 銅充填層を含む銅で構成されたコンタクトバイア構造を製造する方法であって、上記銅充填層のＣu｛１１１｝結晶含量は、500Å 厚の純粋なＴaバリヤー層上に銅層を堆積することによって得ることができるＣu｛１１１｝結晶含量の少なくとも70％であり、上記方法は、
ａ）10Å 以上から300Å までの範囲にわたる厚みを有するＴaＮxの第１の層を堆積させるステップを含み、上記ｘは、0.1から1.5までの範囲にわたり、
ｂ）５Å から300Å までの範囲にわたる厚みを有するＴaの第２の層を上記ＴaＮxの第１の層の表面上に堆積させるステップと、
ｃ）銅の第３の充填層を上記Ｔaの第２の層の表面上に堆積させるステップと、
を含み、上記銅の第３の充填層の少なくとも一部分は物理蒸着技術を使用して堆積され、上記銅の第３の充填層を堆積させるときの上記Ｔaの第２の層の表面温度は500℃よりも低く、
上記第１の層、または上記第２の層、または上記第３の層の少なくとも一部分、またはそれらのある組合わせは、イオン堆積スパッタリングを使用して堆積される
ことを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/995,108 US6887353B1 (en) | 1997-12-19 | 1997-12-19 | Tailored barrier layer which provides improved copper interconnect electromigration resistance |
| US08/995,108 | 1997-12-19 | ||
| PCT/US1998/023355 WO1999033110A1 (en) | 1997-12-19 | 1998-11-02 | A tailored barrier layer which provides improved copper interconnect electromigration resistance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002524837A JP2002524837A (ja) | 2002-08-06 |
| JP4949551B2 true JP4949551B2 (ja) | 2012-06-13 |
Family
ID=25541403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000525925A Expired - Lifetime JP4949551B2 (ja) | 1997-12-19 | 1998-11-02 | 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6887353B1 (ja) |
| EP (1) | EP1042806A1 (ja) |
| JP (1) | JP4949551B2 (ja) |
| KR (1) | KR20010033174A (ja) |
| TW (1) | TW525285B (ja) |
| WO (1) | WO1999033110A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19922557B4 (de) | 1999-05-17 | 2004-11-04 | Infineon Technologies Ag | Verfahren zum Abscheiden einer TaN/Ta-Zweischicht-Diffusionsbarriere |
| US6413858B1 (en) | 1999-08-27 | 2002-07-02 | Micron Technology, Inc. | Barrier and electroplating seed layer |
| US6508919B1 (en) * | 2000-11-28 | 2003-01-21 | Tokyo Electron Limited | Optimized liners for dual damascene metal wiring |
| US6429524B1 (en) * | 2001-05-11 | 2002-08-06 | International Business Machines Corporation | Ultra-thin tantalum nitride copper interconnect barrier |
| JP2002343859A (ja) * | 2001-05-15 | 2002-11-29 | Mitsubishi Electric Corp | 配線間の接続構造及びその製造方法 |
| TW518680B (en) * | 2001-06-13 | 2003-01-21 | Matsushita Electric Ind Co Ltd | Semiconductor device and method for fabricating the same |
| KR100744669B1 (ko) * | 2001-06-28 | 2007-08-02 | 주식회사 하이닉스반도체 | 구리를 사용한 대머신 금속배선 형성 방법 |
| US7001841B2 (en) * | 2002-08-26 | 2006-02-21 | Matsushita Electric Industrial Co., Ltd. | Production method of semiconductor device |
| CN1317745C (zh) * | 2003-06-13 | 2007-05-23 | 联华电子股份有限公司 | 形成阻障层的方法与结构 |
| KR100606245B1 (ko) * | 2004-03-23 | 2006-07-28 | 학교법인 국민학원 | Ｔｉ 접착층을 이용한 ＴＦＴ-ＬＣＤ의 건식 식각 배선 형성방법 |
| US20090203197A1 (en) * | 2008-02-08 | 2009-08-13 | Hiroji Hanawa | Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition |
| CN104103573B (zh) * | 2013-04-02 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US9837350B2 (en) | 2016-04-12 | 2017-12-05 | International Business Machines Corporation | Semiconductor interconnect structure with double conductors |
| WO2022001677A1 (zh) * | 2020-06-30 | 2022-01-06 | 长鑫存储技术有限公司 | 半导体器件及半导体器件的形成方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4319264A (en) | 1979-12-17 | 1982-03-09 | International Business Machines Corporation | Nickel-gold-nickel conductors for solid state devices |
| JPS6373660A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
| US5186718A (en) | 1989-05-19 | 1993-02-16 | Applied Materials, Inc. | Staged-vacuum wafer processing system and method |
| US5320728A (en) | 1990-03-30 | 1994-06-14 | Applied Materials, Inc. | Planar magnetron sputtering source producing improved coating thickness uniformity, step coverage and step coverage uniformity |
| US5236868A (en) | 1990-04-20 | 1993-08-17 | Applied Materials, Inc. | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system |
| WO1992007968A1 (en) | 1990-10-26 | 1992-05-14 | International Business Machines Corporation | STRUCTURE AND METHOD OF MAKING ALPHA-Ta IN THIN FILMS |
| US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
| US5240880A (en) * | 1992-05-05 | 1993-08-31 | Zilog, Inc. | Ti/TiN/Ti contact metallization |
| JP2905032B2 (ja) | 1992-05-12 | 1999-06-14 | シャープ株式会社 | 金属配線の製造方法 |
| DE69323513T2 (de) * | 1992-07-27 | 1999-08-12 | Stmicroelectronics, Inc., Carrollton, Tex. | Planaxer Kontakt mit einer Lücke |
| JPH06140400A (ja) * | 1992-10-27 | 1994-05-20 | Kawasaki Steel Corp | 集積回路装置 |
| US5391517A (en) * | 1993-09-13 | 1995-02-21 | Motorola Inc. | Process for forming copper interconnect structure |
| JPH07176531A (ja) * | 1993-12-21 | 1995-07-14 | Sony Corp | 配線構造、及び配線構造の形成方法 |
| JP2701730B2 (ja) * | 1994-02-24 | 1998-01-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| EP0751566A3 (en) * | 1995-06-30 | 1997-02-26 | Ibm | Metal thin film barrier for electrical connections |
| US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
| US5676587A (en) | 1995-12-06 | 1997-10-14 | International Business Machines Corporation | Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride |
| KR100205301B1 (ko) * | 1995-12-26 | 1999-07-01 | 구본준 | 금속배선구조 및 형성방법 |
| JPH09293720A (ja) * | 1996-04-26 | 1997-11-11 | Sony Corp | 半導体装置およびその製造方法 |
| JPH09306912A (ja) * | 1996-05-15 | 1997-11-28 | Oki Electric Ind Co Ltd | 半導体素子の配線形成方法 |
| US5707498A (en) * | 1996-07-12 | 1998-01-13 | Applied Materials, Inc. | Avoiding contamination from induction coil in ionized sputtering |
| US6139699A (en) * | 1997-05-27 | 2000-10-31 | Applied Materials, Inc. | Sputtering methods for depositing stress tunable tantalum and tantalum nitride films |
-
1997
- 1997-12-19 US US08/995,108 patent/US6887353B1/en not_active Expired - Lifetime
-
1998
- 1998-09-30 TW TW087116315A patent/TW525285B/zh not_active IP Right Cessation
- 1998-11-02 JP JP2000525925A patent/JP4949551B2/ja not_active Expired - Lifetime
- 1998-11-02 WO PCT/US1998/023355 patent/WO1999033110A1/en not_active Application Discontinuation
- 1998-11-02 EP EP98956499A patent/EP1042806A1/en not_active Withdrawn
- 1998-11-02 KR KR1020007006556A patent/KR20010033174A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| TW525285B (en) | 2003-03-21 |
| US6887353B1 (en) | 2005-05-03 |
| EP1042806A1 (en) | 2000-10-11 |
| JP2002524837A (ja) | 2002-08-06 |
| KR20010033174A (ko) | 2001-04-25 |
| WO1999033110A1 (en) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6605197B1 (en) | Method of sputtering copper to fill trenches and vias | |
| US6436825B1 (en) | Method of copper barrier layer formation | |
| US6323554B1 (en) | Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD | |
| US6217721B1 (en) | Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer | |
| US6554914B1 (en) | Passivation of copper in dual damascene metalization | |
| US6607982B1 (en) | High magnesium content copper magnesium alloys as diffusion barriers | |
| US5882399A (en) | Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect | |
| JP3729882B2 (ja) | アルミニウムコンタクト形成方法 | |
| EP0799903A2 (en) | Methods of sputtering a metal onto a substrate and semiconductor processing apparatus | |
| JP4949551B2 (ja) | 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層 | |
| US6420260B1 (en) | Ti/Tinx underlayer which enables a highly <111> oriented aluminum interconnect | |
| EP0794568A2 (en) | Blanket-selective deposition of cvd aluminum and reflectivity improvement using a self-aligning ultra-thin layer | |
| US6066358A (en) | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer | |
| Kröger et al. | Properties of copper films prepared by chemical vapor deposition for advanced metallization of microelectronic devices | |
| JP2008182269A (ja) | 軟金属導体およびその形成方法 | |
| US6713407B1 (en) | Method of forming a metal nitride layer over exposed copper | |
| US6307267B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4169950B2 (ja) | 半導体装置の製造方法 | |
| US20050277292A1 (en) | Method for fabricating low resistivity barrier for copper interconnect | |
| KR100365061B1 (ko) | 반도체소자및반도체소자제조방법 | |
| US6200894B1 (en) | Method for enhancing aluminum interconnect properties | |
| JP4006720B2 (ja) | 半導体装置及びその製造方法 | |
| TW554477B (en) | Method for improving filling metal in deep trench | |
| Narayanan et al. | IMP copper seed layer formation with TaN barrier for deep submicron |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090601 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090825 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091001 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110317 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110323 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120308 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |