[go: up one dir, main page]

JP4937957B2 - Wiring board and mounting structure thereof - Google Patents

Wiring board and mounting structure thereof Download PDF

Info

Publication number
JP4937957B2
JP4937957B2 JP2008091192A JP2008091192A JP4937957B2 JP 4937957 B2 JP4937957 B2 JP 4937957B2 JP 2008091192 A JP2008091192 A JP 2008091192A JP 2008091192 A JP2008091192 A JP 2008091192A JP 4937957 B2 JP4937957 B2 JP 4937957B2
Authority
JP
Japan
Prior art keywords
wiring board
coil
wiring
external connection
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008091192A
Other languages
Japanese (ja)
Other versions
JP2009246153A (en
JP2009246153A5 (en
Inventor
宏章 三水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008091192A priority Critical patent/JP4937957B2/en
Publication of JP2009246153A publication Critical patent/JP2009246153A/en
Publication of JP2009246153A5 publication Critical patent/JP2009246153A5/ja
Application granted granted Critical
Publication of JP4937957B2 publication Critical patent/JP4937957B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To basically achieve size reduction by decreasing the number of external connection terminals, and to satisfy a demand to increase the number of external connection terminals even in the case that high integration is demanded. <P>SOLUTION: Disclosed are a wiring board 10 mounted with an electronic component 30 and a mounting structure including a body 40 with the wiring board 10 mounted thereon, wherein the wiring board 10 includes a pin 19 and a wiring layer 13 including a wiring pattern CP1 constituting a coil formed nearby the pin and the body 40 to be mounted, on the other hand, includes a socket 41 to which the pin 19 of the wiring board 10 is connected and a wiring layer 42 including a wiring pattern CP2 constituting a coil formed nearby the socket. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、配線基板及びその実装構造に関し、特に、搭載する半導体素子等の電子部品と被実装体(ソケット等のコネクタやランド部を有したマザーボード等)との間で電力供給や信号伝達を媒介するのに用いられる外部接続端子(ピンやボール等)の数を減らすのに有用な技術に関する。   The present invention relates to a wiring board and its mounting structure, and in particular, power supply and signal transmission between an electronic component such as a semiconductor element to be mounted and a mounted body (a connector such as a socket or a mother board having a land portion). The present invention relates to a technique useful for reducing the number of external connection terminals (pins, balls, etc.) used for mediation.

なお、以下の記述において「配線基板」は、便宜上、「半導体パッケージ」もしくは単に「パッケージ」ともいう。   In the following description, “wiring board” is also referred to as “semiconductor package” or simply “package” for convenience.

BGA(Ball Grid Array) やLGA(Land Grid Array) 、PGA(Pin Grid Array)等の半導体パッケージにおいては、一般に、そのベース基材として供されるコア基板を中心としてその両面に、例えばビルドアップ法により、導体パターン(配線層)の形成、絶縁層の形成、絶縁層におけるビアホールの形成を順次繰り返して多層配線構造とし、最終的に最外層の配線層を保護膜で被覆し、保護膜の所要箇所を開口して導体パターンの一部をパッド部(ランド部)として露出させている。さらに、BGAやPGAの場合、その露出しているパッド部(ランド部)に外部接続端子としてのボールやピン等を接合している。   In semiconductor packages such as BGA (Ball Grid Array), LGA (Land Grid Array), and PGA (Pin Grid Array), a build-up method is generally used on both sides of a core substrate serving as a base substrate. Then, the formation of the conductor pattern (wiring layer), the formation of the insulating layer, and the formation of the via hole in the insulating layer are sequentially repeated to form a multilayer wiring structure. Finally, the outermost wiring layer is covered with a protective film, and the protective film is required. A portion of the conductor pattern is exposed as a pad portion (land portion) by opening the portion. Further, in the case of BGA or PGA, balls or pins as external connection terminals are joined to the exposed pad portion (land portion).

このような半導体パッケージは、一方の面にICチップ等の電子部品が搭載され、他方の面に設けられた外部接続端子を介してマザーボード等の被実装体に実装されるようになっている。つまり、半導体パッケージを介してチップとマザーボードとが電気的に接続されるようになっている。   Such a semiconductor package has an electronic component such as an IC chip mounted on one surface, and is mounted on a mounted body such as a mother board via an external connection terminal provided on the other surface. That is, the chip and the mother board are electrically connected via the semiconductor package.

このため、パッケージに搭載したICチップからパッケージ外部(マザーボード)にひき出す信号は、外部接続端子やランド部等を介して電気信号として取り出される。同様にパッケージ外部(マザーボード)から供給される電力も、外部接続端子やランド部等を介してICチップに供給される。   For this reason, a signal pulled out from the IC chip mounted on the package to the outside of the package (motherboard) is taken out as an electric signal via the external connection terminal, the land portion, or the like. Similarly, electric power supplied from the outside of the package (mother board) is also supplied to the IC chip via an external connection terminal, a land portion, or the like.

そして、現状の技術では、半導体パッケージにおいて電源用と信号用とでそれぞれ別個の外部接続端子(ピンやボール等)を割り当てて使用している。   In the current technology, separate external connection terminals (pins, balls, etc.) are allocated and used for the power source and the signal in the semiconductor package.

かかる従来技術に関連する技術としては、例えば、特許文献1に記載されるように、基板に接続されるピンにおいて、このピンの長手方向に延びる複数の相互に分離した導体部と、これら複数の導体部間に介在し、該導体部より電気抵抗の大きい中間部とからなる多重断面構造を有し、該ピンの内部に少なくとも1つの導体部を形成するようにしたものがある。また、特許文献2に記載されるように、配線基板等の被実装体の外部回路と接続するための外部接続端子が突設された電子部品において、該外部接続端子を、先端部が被実装体の裏面側の外部回路に接続される第1の導体と、この第1の導体が挿入され、かつ、側面に突設された接続部が被実装体の表面側の外部回路に接続される第2の導体と、これら第1、第2の導体間を絶縁する絶縁体とにより構成したものがある。
特許2540589号公報 特開2003−31751号公報
As a technique related to such a conventional technique, for example, as described in Patent Document 1, in a pin connected to a substrate, a plurality of mutually separated conductor portions extending in the longitudinal direction of the pin, and the plurality of these There is a structure in which at least one conductor portion is formed inside the pin having a multiple cross-sectional structure including an intermediate portion having an electric resistance larger than that of the conductor portion interposed between the conductor portions. In addition, as described in Patent Document 2, in an electronic component in which an external connection terminal for connecting to an external circuit of a mounted body such as a wiring board is projected, the external connection terminal is mounted on a tip portion. A first conductor connected to an external circuit on the back side of the body, and a connecting portion inserted into the first conductor and projecting on the side surface are connected to the external circuit on the surface side of the mounted body There is one constituted by a second conductor and an insulator that insulates between the first and second conductors.
Japanese Patent No. 2540589 JP 2003-31751 A

上述したように現状の技術では、電源用と信号用とでそれぞれ別個の外部接続端子を使用しているが、高集積化の要求に伴い入出力数を増やす必要が生じた場合に、以下の課題があった。   As described above, in the current technology, separate external connection terminals are used for the power supply and the signal, but when it is necessary to increase the number of inputs / outputs due to the demand for higher integration, There was a problem.

すなわち、集積度が高まったことにより入出力数が増加する一方で、電源電流も増大しており、より多くの外部接続端子(ピンやボール等)を必要とするようになっている。特に、MPU(マイクロプロセッサユニット)等の能動的なICチップを搭載する半導体パッケージ(例えば、PGA型配線基板)においては、電源電流の増大も著しく、それに応じてチップに所要電力を供給するための外部接続端子(電源用ピン)の数も多く割り当てられ、パッケージ全体の外部接続端子の数(ピン数)の半分以上を占めている。つまり、信号の入出力用として使用できる外部接続端子(信号用ピン)は残りの半分以下に限られている。   That is, as the degree of integration increases, the number of inputs and outputs increases, while the power supply current also increases, and more external connection terminals (pins, balls, etc.) are required. In particular, in a semiconductor package (for example, a PGA type wiring board) on which an active IC chip such as an MPU (microprocessor unit) is mounted, the power supply current is remarkably increased, and the power required to supply the chip accordingly. A large number of external connection terminals (power supply pins) are also allocated, accounting for more than half of the number of external connection terminals (number of pins) of the entire package. That is, external connection terminals (signal pins) that can be used for signal input / output are limited to the remaining half or less.

その反面、パッケージの小型化により、パッケージに組み込める外部接続端子の数は限られてくるため、十分な数の外部接続端子を確保していくことは困難となっているのが現状である。   On the other hand, since the number of external connection terminals that can be incorporated into the package is limited due to the downsizing of the package, it is difficult to secure a sufficient number of external connection terminals.

本発明は、かかる従来技術における課題に鑑み創作されたもので、基本的に外部接続端子の数を減らし、小型化を図ると共に、高集積化の要求に伴い外部接続端子の数を増やす必要が生じた場合でもその要求に十分応えることができる配線基板及びその実装構造を提供することを目的とする。   The present invention was created in view of the problems in the prior art, and it is basically necessary to reduce the number of external connection terminals, reduce the size, and increase the number of external connection terminals in accordance with the demand for higher integration. An object of the present invention is to provide a wiring board and a mounting structure thereof that can sufficiently meet the demand even if it occurs.

一般に、供給電力はその大きさ(電圧/電流レベル)が相当あるため、そのまま電気信号の形態で直接的に転送させる必要があるが、制御信号やデータ等の信号については、その大きさ(信号レベル)は比較的微弱であるため、必ずしも電気信号の形態で直接的に転送させる必要はなく、その途中で別の信号形態に変換して転送することも技術的に可能であると考えられる。そこで、本発明では、転送させるべき信号をその電流量に応じた磁気信号に変換し、その変換した磁気信号を元の電気信号に再変換して転送するようにしている。   In general, since the supplied power has a considerable magnitude (voltage / current level), it is necessary to directly transfer the supplied power in the form of an electric signal. However, for a signal such as a control signal or data, the magnitude (signal Since the level is relatively weak, it is not always necessary to transfer it directly in the form of an electric signal, and it is considered technically possible to transfer it to another signal form on the way. Therefore, in the present invention, the signal to be transferred is converted into a magnetic signal corresponding to the amount of current, and the converted magnetic signal is converted back to the original electric signal and transferred.

すなわち、上述した従来技術の課題を解決するため、本発明の一形態によれば、端子接続部と、第1のコイルを構成する配線パターンとを有する被実装体に実装されるよう適応された配線基板であって、前記被実装体の前記端子接続部に接続される外部接続端子と、前記配線基板の前記外部接続端子が実装される側の面と平行する面内で、前記配線基板を平面視したときに前記外部接続端子から絶縁された状態で前記外部接続端子の周囲を囲む位置に、かつ、電流が流れたときに該電流によって生じる磁力線を介して前記第1のコイルに磁気結合される範囲内に形成された第2のコイルを構成する配線パターンとを有することを特徴とする配線基板が提供される。 That is, in order to solve the above-described problems of the prior art, according to one aspect of the present invention, the invention is adapted to be mounted on a mounted body having a terminal connection portion and a wiring pattern constituting the first coil. A wiring board, wherein the wiring board is connected within a plane parallel to an external connection terminal connected to the terminal connection portion of the mounted body and a surface of the wiring board on which the external connection terminal is mounted. Magnetically coupled to the first coil at a position that surrounds the periphery of the external connection terminal in a state of being insulated from the external connection terminal when viewed in plan, and via a magnetic line of force generated by the current when the current flows And a wiring pattern constituting the second coil formed within the range to be provided.

本発明に係る配線基板の構成によれば、外部接続端子(例えば、ピン)と被実装体の端子接続部(例えば、ソケット)との電気的な接続を利用して、本配線基板に搭載する電子部品に必要な電力を供給する一方で、配線基板に形成されたコイルと被実装体に形成されたコイルとからなる磁気回路を通して、信号の授受を行うことができる。つまり、1つの外部接続端子に電力供給と信号伝達の2つの機能をもたせることができるので、本配線基板に必要とする外部接続端子の数を半分に減らすことができる。   According to the configuration of the wiring board according to the present invention, the wiring board is mounted on the wiring board using the electrical connection between the external connection terminal (for example, pin) and the terminal connection portion (for example, socket) of the mounted body. While supplying necessary electric power to the electronic component, signals can be transmitted and received through a magnetic circuit including a coil formed on the wiring board and a coil formed on the mounted body. That is, since one external connection terminal can have two functions of power supply and signal transmission, the number of external connection terminals required for the wiring board can be reduced to half.

従って、配線基板に要求される外部接続端子の数が同じであれば、本発明に係る配線基板(パッケージ)は、従来形のパッケージの大きさのほぼ半分の大きさに小型化することができる。また、高集積化の要求に伴い入出力数を増やす必要が生じた場合でも、従来の技術ではパッケージの小型化のための制約があったため十分な数の外部接続端子を確保するのが困難であったが、本発明では、1つの外部接続端子を利用して電力供給と信号伝達の2つの機能を実現できるので、高集積化の要求に十分応えることができる。   Therefore, if the number of external connection terminals required for the wiring board is the same, the wiring board (package) according to the present invention can be downsized to approximately half the size of the conventional package. . Even when it is necessary to increase the number of inputs / outputs due to the demand for higher integration, it is difficult to secure a sufficient number of external connection terminals with the conventional technology due to restrictions on the miniaturization of the package. However, in the present invention, since two functions of power supply and signal transmission can be realized by using one external connection terminal, it is possible to sufficiently meet the demand for high integration.

また、本発明の他の形態によれば、電子部品を搭載する配線基板と、該配線基板が実装された被実装体とを具備し、前記被実装体が、端子接続部と、第1のコイルを構成する配線パターンを含む配線層とを備え、前記配線基板が、前記端子接続部に接続された外部接続端子と、前記配線基板の前記外部接続端子が実装される側の面と平行する面内で、前記配線基板を平面視したときに前記外部接続端子から絶縁された状態で前記外部接続端子の周囲を囲む位置に、かつ、電流が流れたときに該電流によって生じる磁力線を介して前記第1のコイルに磁気結合される範囲内に形成された第2のコイルを構成する配線パターンを含む配線層とを備えたことを特徴とする配線基板の実装構造が提供される。 According to another aspect of the present invention, the electronic device includes a wiring board on which an electronic component is mounted and a mounted body on which the wiring board is mounted. A wiring layer including a wiring pattern constituting a coil, wherein the wiring board is parallel to an external connection terminal connected to the terminal connection portion and a surface of the wiring board on which the external connection terminal is mounted. In a plane, when the wiring board is viewed from above, at a position surrounding the periphery of the external connection terminal in a state of being insulated from the external connection terminal, and via magnetic lines generated by the current when the current flows There is provided a wiring board mounting structure comprising: a wiring layer including a wiring pattern constituting a second coil formed within a range magnetically coupled to the first coil.

本発明に係る配線基板及びその実装構造の他の構成上の特徴等については、以下に記述する発明の実施の形態を参照しながら説明する。   Other structural features and the like of the wiring board and its mounting structure according to the present invention will be described with reference to embodiments of the invention described below.

以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the accompanying drawings.

図1は本発明の一実施形態に係るPGA型配線基板の構成を、これに搭載される電子部品及びこれが実装される被実装体の概略構成と共に断面図の形態で示したものである。   FIG. 1 shows a configuration of a PGA type wiring board according to an embodiment of the present invention in the form of a cross-sectional view together with a schematic configuration of an electronic component mounted thereon and a mounted body on which the electronic component is mounted.

図示の例では、本実施形態のPGA型配線基板10に、電子部品としてのMPU(半導体チップ)30がその電極端子31を介して表面実装され、さらにこのPGA型配線基板10が、その外部接続端子(ピン)19を介してプリント配線板等のマザーボード(被実装体)40に実装され得る様子を示している。本実施形態では、PGA型配線基板10にチップ30を実装しないで出荷する場合を想定しており、配線基板10へのチップ30の搭載、及び配線基板10のマザーボード40への実装は、出荷先にて適宜行われるものとする。   In the illustrated example, an MPU (semiconductor chip) 30 as an electronic component is surface-mounted via an electrode terminal 31 on the PGA type wiring board 10 of this embodiment, and this PGA type wiring board 10 is connected to the external connection. It shows a state in which it can be mounted on a mother board (mounted body) 40 such as a printed wiring board via terminals (pins) 19. In the present embodiment, it is assumed that the chip 30 is not mounted on the PGA type wiring board 10 and shipped, and the mounting of the chip 30 on the wiring board 10 and the mounting of the wiring board 10 on the mother board 40 are the shipping destinations. It shall be performed as appropriate.

チップ30の電極端子31には、電源用の電極端子(かっこ書で「P」の付いたもの)と信号用の電極端子(かっこ書で「S」の付いたもの)が含まれている。図示の例では、簡単化のため4個の電極端子31のみを示している。また、チップ30には、その内部回路の一つとして差動出力回路32が内蔵され、その出力が信号用の電極端子31(S)に接続されている。   The electrode terminals 31 of the chip 30 include power supply electrode terminals (indicated by “P” in parentheses) and signal electrode terminals (indicated by “S” in parentheses). In the illustrated example, only four electrode terminals 31 are shown for simplification. Further, the chip 30 incorporates a differential output circuit 32 as one of its internal circuits, and its output is connected to a signal electrode terminal 31 (S).

本実施形態に係るPGA型配線基板10は、図示のように配線基板本体を構成する樹脂基板11と、この樹脂基板11の両面にそれぞれ所要の形状にパターニングされた配線層12及び13と、各配線層12,13のそれぞれ所要の箇所に画定されたパッド部を除いて両面を覆うように形成された保護膜としての絶縁層14及び15とを備えている。チップ実装面側と反対側の配線層13には、本発明を特徴付ける信号転送用コイルを構成する配線パターンCP1が含まれている。この信号転送用コイル(パターン)CP1の形状及び配置形態については後で説明する。   A PGA type wiring board 10 according to the present embodiment includes a resin substrate 11 constituting a wiring board main body as shown in the figure, wiring layers 12 and 13 each patterned on both surfaces of the resin substrate 11 in a required shape, Insulating layers 14 and 15 are provided as protective films formed so as to cover both surfaces except for the pad portions defined at required portions of the wiring layers 12 and 13, respectively. The wiring layer 13 opposite to the chip mounting surface side includes a wiring pattern CP1 constituting a signal transfer coil that characterizes the present invention. The shape and arrangement of the signal transfer coil (pattern) CP1 will be described later.

PGA型配線基板10の配線基板本体を構成する樹脂基板11の形態としては、少なくとも最表層に配線層が形成された基板であって、各配線層が基板内部を通して電気的に接続されている形態のものであれば十分である。例えば、ビルドアップ法を用いた多層構造の配線基板を利用することができる。これは、ベース基材としてのコア基板を中心としてその両面に絶縁層の形成、絶縁層におけるビアホールの形成、ビアホールの内部を含めた配線パターン(配線層)の形成を順次繰り返して積み上げていくものである。絶縁層の材料としては典型的にエポキシ樹脂が用いられ、配線層の材料としては典型的に銅(Cu)が用いられる。このようにして形成された最表層の配線層12,13は、基板内部の所要の箇所に形成された各配線層(図1の例では、図示の簡単化のため1層の配線層16のみを示しており、電源用、信号用の各配線パターンが含まれている)及び各配線層間を相互に接続するビアホール(これに充填された導体)を介して、あるいは基板の所要の箇所に形成されたスルーホール(これに充填された導体)を介して、相互に電気的に接続されている。   The form of the resin substrate 11 constituting the wiring board body of the PGA type wiring board 10 is a board in which a wiring layer is formed on at least the outermost layer, and each wiring layer is electrically connected through the inside of the board. Is sufficient. For example, a multilayer wiring board using a build-up method can be used. This is a process in which an insulating layer is formed on both sides of a core substrate as a base substrate, via holes are formed in the insulating layer, and wiring patterns (wiring layers) including the inside of the via holes are sequentially stacked. It is. Epoxy resin is typically used as the material for the insulating layer, and copper (Cu) is typically used as the material for the wiring layer. The outermost wiring layers 12 and 13 formed in this way are each wiring layer formed at a required location inside the substrate (in the example of FIG. 1, only one wiring layer 16 is shown for simplicity of illustration). And includes wiring patterns for power supply and signals) and via holes (conductors filled in them) connecting each wiring layer to each other, or formed at a required location on the substrate. They are electrically connected to each other through the formed through holes (conductors filled therein).

また、最表層の配線層12,13に画定される各パッド部には、搭載するチップ30の電極端子31や外部接続端子(ピン19)が接合されるので、配線層(Cu)12,13上にニッケル(Ni)めっき及び金(Au)めっきをこの順に施しておく。これは、外部接続端子等を接合した時のコンタクト性を良くするため(Au層)と、このAu層とパッド部(Cu層)との密着性を高め、CuがAu層中へ拡散するのを防ぐため(Ni層)である。つまり、各パッド部はCu/Ni/Auの3層構造となっている。   Further, since the electrode terminals 31 and the external connection terminals (pins 19) of the chip 30 to be mounted are joined to the pad portions defined in the outermost wiring layers 12 and 13, the wiring layers (Cu) 12 and 13 are joined. On top, nickel (Ni) plating and gold (Au) plating are applied in this order. This is to improve the contact property when the external connection terminal or the like is joined (Au layer), to improve the adhesion between the Au layer and the pad portion (Cu layer), and Cu diffuses into the Au layer. This is to prevent (Ni layer). That is, each pad portion has a three-layer structure of Cu / Ni / Au.

また、保護膜14,15としては、典型的にソルダレジスト層が用いられる。例えば、感光性のエポキシ樹脂を樹脂基板11及び配線層12,13上に塗布し、それぞれ樹脂層を所要の形状(配線層12,13のパッド部を除いた形状)にパターニングすることで、保護膜としてのソルダレジスト層(絶縁層)14,15を形成することができる。   Moreover, as the protective films 14 and 15, a solder resist layer is typically used. For example, a photosensitive epoxy resin is applied on the resin substrate 11 and the wiring layers 12 and 13, and the resin layer is patterned into a required shape (a shape excluding the pad portions of the wiring layers 12 and 13), thereby protecting the resin layer. Solder resist layers (insulating layers) 14 and 15 as films can be formed.

さらに、樹脂基板11のチップ実装面側のパッド部(配線層12)には、チップ30を搭載する際にその電極端子31(はんだバンプやAuバンプ等)と接続し易いようにプリソルダ等によりはんだ17が被着されている。このはんだ17には、Sn/Ag/Cu等の鉛フリーはんだを使用している。ただし、このようなチップ接続用のはんだ17は必ずしも設けておく必要はなく、後で必要なときに(例えば、出荷先において)チップの電極端子を接続できるように当該パッド部を露出させた状態のままにしておいてもよい。   Further, the pad portion (wiring layer 12) on the chip mounting surface side of the resin substrate 11 is soldered by a pre-solder or the like so that it can be easily connected to the electrode terminal 31 (solder bump, Au bump, etc.) when the chip 30 is mounted. 17 is attached. As the solder 17, lead-free solder such as Sn / Ag / Cu is used. However, it is not always necessary to provide the solder 17 for chip connection, and the pad portion is exposed so that the electrode terminals of the chip can be connected later when necessary (for example, at the shipping destination). It can be left as is.

一方、チップ実装面側と反対側のパッド部(配線層13)には、はんだ18を介してピン(外部接続端子)19が接合されている。ここで使用するピン19はネイルヘッド型のものであり、円板状もしくは半球状のヘッド部19aと、このヘッド部19aに接合された軸部19bとからなり、この軸部19bは、後述するマザーボード40側に設けられたソケット41との接触部(コンタクト)を構成する。ピン19は、例えば、銅(Cu)やコバール(Fe:53%、Ni:28%、Co:18%の合金)の表面に金(Au)めっきを施したものから構成されている。ピン接続用のはんだ18には、チップ接続用のはんだ17と同様の鉛フリーはんだを使用している。ピン19の接合は、当該パッド部(配線層13)にはんだペースト(はんだ18)を塗布し、このパッド部上にピン19のヘッド部19aを当接させ、立設状態を保ったままリフローして行われる。   On the other hand, a pin (external connection terminal) 19 is joined to a pad portion (wiring layer 13) opposite to the chip mounting surface side via a solder 18. The pin 19 used here is of a nail head type and includes a disc-shaped or hemispherical head portion 19a and a shaft portion 19b joined to the head portion 19a. The shaft portion 19b will be described later. A contact part (contact) with the socket 41 provided on the mother board 40 side is configured. The pin 19 is made of, for example, gold (Au) plated on the surface of copper (Cu) or Kovar (alloy of Fe: 53%, Ni: 28%, Co: 18%). As the pin connecting solder 18, lead-free solder similar to the chip connecting solder 17 is used. The pin 19 is joined by applying a solder paste (solder 18) to the pad portion (wiring layer 13), contacting the head portion 19a of the pin 19 on the pad portion, and reflowing while maintaining the standing state. Done.

さらに、ピン19の軸部19b(ヘッド部19a側)の周面には、本発明を特徴付ける強磁性体被膜FMが形成されている。強磁性体被膜FMの材料としては、鉄(Fe)、コバルト(Co)、ニッケル(Ni)もしくはその合金などが用いられる。ピン19(軸部19b)上の所要の箇所に、それぞれの金属をめっき種として用いた電解めっきを施すことで、図示のような強磁性体被膜FMをコーティングすることができる。コーティングすべき強磁性体被膜FMの長さ(ピン19の長手方向)については、少なくともその下端部分が、ピン19をソケット41に嵌合させたときに後述するマザーボード40側の信号転送用コイル(パターン)CP2の配設位置よりも下側にくるような長さに選定されるのが望ましい。この強磁性体被膜FMの機能については後で説明する。   Further, a ferromagnetic coating FM characterizing the present invention is formed on the peripheral surface of the shaft 19b (head 19a side) of the pin 19. As the material of the ferromagnetic coating FM, iron (Fe), cobalt (Co), nickel (Ni), or an alloy thereof is used. A ferromagnetic film FM as shown in the figure can be coated by applying electrolytic plating using each metal as a plating type to a required portion on the pin 19 (shaft portion 19b). As for the length of the ferromagnetic coating FM to be coated (longitudinal direction of the pin 19), at least the lower end portion thereof is a signal transfer coil (on the mother board 40 side described later) when the pin 19 is fitted into the socket 41. (Pattern) It is desirable to select a length that is below the position where CP2 is disposed. The function of the ferromagnetic film FM will be described later.

図示の例では、ピン19は樹脂基板11に表面実装されているが、従来の一般的なプラスチックタイプのPGA型配線基板において採用されているような挿入実装の形態でもよい。すなわち、樹脂基板の所要の箇所に貫通孔を形成し、その内壁面に銅(Cu)めっき等で電気的導通をとって、その貫通孔にピンを挿入(圧入)し、あるいはその後更にはんだ含浸をしてピンを基板に固定するようにしてもよい。   In the illustrated example, the pins 19 are mounted on the surface of the resin substrate 11, but may be in the form of insertion mounting as used in a conventional general plastic type PGA type wiring substrate. That is, a through hole is formed in a required portion of the resin substrate, and electrical conduction is obtained by copper (Cu) plating or the like on the inner wall surface, and a pin is inserted (press-fit) into the through hole, or further solder impregnation thereafter. Then, the pins may be fixed to the substrate.

一方、マザーボード40側には、実装されるパッケージの端子ピッチ(PGA型配線基板10のピン19の配列間隔)及び形状に応じて、ピン19が接続されるコネクタ(端子接続部)としてのソケット41が表面実装されている。図示の例では、簡単化のため1本のピン19とこれに対応するソケット41のみを拡大して示しており、このピン19は電源供給用として割り当てられている。そのため、この電源用ピン19と接続されるソケット41には、マザーボード40に表面実装された電源供給回路(図示せず)からの電力が供給されるようになっている。   On the other hand, on the mother board 40 side, a socket 41 as a connector (terminal connecting portion) to which the pins 19 are connected according to the terminal pitch (arrangement interval of the pins 19 of the PGA type wiring board 10) and the shape of the package to be mounted. Is surface mounted. In the illustrated example, for simplification, only one pin 19 and the corresponding socket 41 are shown in an enlarged manner, and this pin 19 is assigned for power supply. Therefore, power from a power supply circuit (not shown) surface-mounted on the mother board 40 is supplied to the socket 41 connected to the power supply pin 19.

ソケット41は、特に図示はしていないが上方から断面的に見ると、これに挿入されるピン19の形状(本実施形態では「円柱状」)に合わせて「円いリング」の形状に成形されている。また、図示のように側面から断面的に見ると、ソケット41の中央部分の直径が他の部分の直径と比べて小さくなるように(つまり、中央部分に「くびれ」をもたせるように)湾曲して形成されている。つまり、ソケット41は、ピン19が差し込まれたときにピン19の外周面がソケット41の中央部分の内周面と緊密に接触するような形状に湾曲して形成されている。これにより、各ピン19をそれぞれ対応するソケット41に差し込むことで両者の嵌合状態が維持され、PGA型配線基板10とマザーボード40との電気的導通状態が確保されるようになっている。   Although not specifically shown, the socket 41 is formed into a “round ring” shape in accordance with the shape of the pin 19 (“cylindrical shape” in the present embodiment) inserted into the socket 41 when viewed in cross section from above. Has been. Further, when viewed from the side as shown in the figure, the socket 41 is bent so that the diameter of the central portion of the socket 41 is smaller than the diameter of the other portions (that is, the central portion has a “neck”). Is formed. That is, the socket 41 is formed to be curved so that the outer peripheral surface of the pin 19 comes into close contact with the inner peripheral surface of the central portion of the socket 41 when the pin 19 is inserted. As a result, by inserting each pin 19 into the corresponding socket 41, the fitting state between the two is maintained, and the electrical continuity between the PGA type wiring board 10 and the mother board 40 is ensured.

また、マザーボード40の表層部分近傍には、本発明を特徴付ける信号転送用コイルを構成する配線パターンCP2を含む配線層42が形成されており、さらに、この配線層42を覆うように保護膜としての絶縁層43(例えば、ソルダレジスト層)が形成されている。マザーボード40には、その内部回路の一つとして差動入力回路(図示せず)が表面実装されており、信号転送用コイル(パターン)CP2から取り出された信号(電流)が差動入力回路に接続されるようになっている。この信号転送用コイル(パターン)CP2の形状及び配置形態については後で説明する。   Further, a wiring layer 42 including a wiring pattern CP2 constituting a signal transfer coil characterizing the present invention is formed in the vicinity of the surface layer portion of the mother board 40. Further, as a protective film, the wiring layer 42 is covered so as to cover the wiring layer 42. An insulating layer 43 (for example, a solder resist layer) is formed. A differential input circuit (not shown) is surface-mounted on the motherboard 40 as one of its internal circuits, and a signal (current) extracted from the signal transfer coil (pattern) CP2 is supplied to the differential input circuit. Connected. The shape and arrangement of the signal transfer coil (pattern) CP2 will be described later.

図2は、本実施形態のPGA型配線基板10にMPU(半導体チップ)30を搭載し、さらにマザーボード40に実装した状態(PGA型配線基板の実装構造)を断面図の形態で示したものである。   FIG. 2 is a cross-sectional view showing a state in which an MPU (semiconductor chip) 30 is mounted on the PGA type wiring board 10 of the present embodiment and further mounted on the mother board 40 (PGA type wiring board mounting structure). is there.

配線基板10にチップ30を搭載する際には、上側のソルダレジスト層(保護膜)14から露出している配線層12のパッド部(図1のはんだ17)に、チップ30のパッド上に接合されたはんだバンプ等の電極端子31が電気的に接続されるように当該チップ30をフリップチップ接続し、さらにその隙間にエポキシ樹脂等のアンダーフィル樹脂(図示せず)を充填し、熱硬化させて接着する。一方、配線基板10をマザーボード40に実装する際には、配線基板10に設けられた各ピン19(図1の軸部19b)をマザーボード40側のそれぞれ対応するソケット41に差し込む。その際、上述したようにソケット41はその中央部分に「くびれ」をもたせるように湾曲して形成されているので、配線基板10のピン19の外周面がソケット41の中央部分の内周面と緊密に接触し、互いに嵌合した状態で両者の電気的導通を維持することができる。   When the chip 30 is mounted on the wiring substrate 10, it is bonded onto the pad of the chip 30 to the pad portion (solder 17 in FIG. 1) of the wiring layer 12 exposed from the upper solder resist layer (protective film) 14. The chip 30 is flip-chip connected so that the electrode terminals 31 such as solder bumps are electrically connected, and an underfill resin (not shown) such as an epoxy resin is filled in the gap and thermally cured. And glue. On the other hand, when the wiring board 10 is mounted on the mother board 40, each pin 19 (shaft portion 19b in FIG. 1) provided on the wiring board 10 is inserted into the corresponding socket 41 on the mother board 40 side. At that time, as described above, the socket 41 is curved so as to have a “neck” at the central portion thereof, so that the outer peripheral surface of the pin 19 of the wiring board 10 is connected to the inner peripheral surface of the central portion of the socket 41. It is possible to maintain electrical contact between the two in close contact with each other and in a state of being fitted to each other.

かかるPGA型配線基板10の実装構造において、マザーボード40に表面実装された電源供給回路(図示せず)から供給される所要の電力は、ソケット41及びこれに接続された電源用ピン19を介して配線基板10に伝達され、配線基板10内の該当する電源ライン(配線層16)及び層間接続用のビアホール(これに充填された導体)を介し、さらに電源用の電極端子31(P)を介してチップ30に供給される。   In such a PGA type wiring board 10 mounting structure, required power supplied from a power supply circuit (not shown) surface-mounted on the mother board 40 is supplied via a socket 41 and a power supply pin 19 connected thereto. Via the corresponding power supply line (wiring layer 16) and via hole for interlayer connection (conductor filled therewith) in the wiring board 10, and further via the electrode terminal 31 (P) for power supply. And supplied to the chip 30.

一方、制御信号やデータ等の信号については、本実施形態の場合、搭載したチップ30に内蔵される差動出力回路32から出力された信号が、信号用の電極端子31(S)を介して配線基板10に伝達され、配線基板10内の該当する信号ライン(配線層16)及び層間接続用のビアホール(これに充填された導体)を介して信号転送用コイルCP1(配線層13)に入力され、後述するようにこのコイルCP1を通して当該信号に応じた磁力線に変換され、さらにマザーボード40側のコイルCP2を通して当該磁力線に応じた誘導電流(元の信号)に変換されて、マザーボード40に表面実装された差動入力回路(図示せず)に入力されるようになっている。   On the other hand, as for signals such as control signals and data, in the case of the present embodiment, signals output from the differential output circuit 32 built in the mounted chip 30 are transmitted via the signal electrode terminals 31 (S). The signal is transmitted to the wiring board 10 and input to the signal transfer coil CP1 (wiring layer 13) via a corresponding signal line (wiring layer 16) in the wiring board 10 and via holes for interlayer connection (conductors filled therein). As will be described later, it is converted into a magnetic field line corresponding to the signal through the coil CP1, and further converted into an induced current (original signal) according to the magnetic field line through a coil CP2 on the mother board 40 side. Is input to a differential input circuit (not shown).

図3は、図2の実装構造における要部(ピン19の近傍に設けられた1対の信号転送用コイルCP1,CP2と、ピン19の周面にコーティングされた強磁性体被膜FM)の形状及び配置形態を説明するための図である。図中、(a)はA−A’線に沿ってパッケージ(配線基板10)側を見たときの要部(送信側のコイルCP1、強磁性体被膜FM)の構成、(b)はA−A’線に沿ってマザーボード40側を見たときの要部(受信側のコイルCP2、強磁性体被膜FM)の構成をそれぞれ示したものであり、(c)はその等価回路を示している。   FIG. 3 shows the shape of the main part (a pair of signal transfer coils CP1 and CP2 provided in the vicinity of the pin 19 and the ferromagnetic film FM coated on the peripheral surface of the pin 19) in the mounting structure of FIG. It is a figure for demonstrating arrangement | positioning form. In the figure, (a) shows the configuration of the main parts (transmission-side coil CP1, ferromagnetic film FM) when viewing the package (wiring substrate 10) side along the line AA ′, and (b) shows A FIG. 4 shows the configuration of the main parts (receiving coil CP2, ferromagnetic coating FM) when the motherboard 40 side is viewed along the line -A ', and (c) shows an equivalent circuit thereof. Yes.

各信号転送用コイル(送信側コイルCP1、受信側コイルCP2)は、図2に示すように配線基板10のピン19が接合される側の面と平行する面内、すなわち、ピン19の長手方向と直交する面内で、図3(a)、(b)に示すようにピン19の周囲を囲み、かつ一部が開放されたリング状にパターン形成されている。その際、各コイルCP1,CP2のリング部分のパターンは、好ましくは同じパターン幅で、かつ上下方向から見たときに重なり合うように形成される。送信側コイルCP1のパターンの開放された端部には、チップ30に内蔵された差動出力回路32から出力される信号(+、−の差動出力)が入力されるようになっている(図3(c)参照)。同様に、受信側コイルCP2のパターンの開放された端部から取り出された信号は、差動入力回路44の入力端子(+、−の差動入力)に入力されるようになっている(図3(c)参照)。   As shown in FIG. 2, each signal transfer coil (transmission side coil CP1, reception side coil CP2) is in a plane parallel to the surface of the wiring board 10 on which the pin 19 is joined, that is, the longitudinal direction of the pin 19 3A and 3B, a pattern is formed in a ring shape that surrounds the periphery of the pin 19 and is partially open. At this time, the patterns of the ring portions of the coils CP1 and CP2 are preferably formed to have the same pattern width and overlap when viewed from the vertical direction. A signal (+/− differential output) output from the differential output circuit 32 built in the chip 30 is input to the open end of the pattern of the transmission side coil CP1 (the differential output of + and −). (Refer FIG.3 (c)). Similarly, a signal extracted from the open end of the pattern of the receiving coil CP2 is input to the input terminal (+, − differential input) of the differential input circuit 44 (FIG. 3 (c)).

このように送信側コイルCP1と受信側コイルCP2は、特定の形状及び配置形態で設けられているので、図3(c)に示すように磁気回路を構成し、変成器(トランス)として機能する。そして、ピン19の周面にコーティングされた強磁性体被膜FMは、そのトランスのコア(磁心)としての役割を果たし、入力側から出力側への磁力線(磁気信号)の伝達を助長する。   Thus, since the transmission side coil CP1 and the reception side coil CP2 are provided in a specific shape and arrangement, a magnetic circuit is configured as shown in FIG. 3C and functions as a transformer. . The ferromagnetic film FM coated on the peripheral surface of the pin 19 serves as a core (magnetic core) of the transformer, and facilitates transmission of magnetic lines of force (magnetic signal) from the input side to the output side.

次に、本実施形態に係るPGA型配線基板10の実装構造(図2)において行う信号転送の動作について、図4も併せて参照しながら説明する。   Next, the signal transfer operation performed in the mounting structure (FIG. 2) of the PGA type wiring board 10 according to the present embodiment will be described with reference to FIG.

上述したように電源用ピン19には電源供給回路(図示せず)から所要の電力が供給されるが、その際、電源用ピン19に流れる電流が変化することで、図4(a)に示すようにピン19の周りに磁力線MP(破線で表示)が発生する。この磁力線MPは、ピン19に電流が流れる方向と直交する面内、すなわち、信号転送用コイル(パターン)CP1,CP2が形成されている面と平行する面内で発生するため、各コイルCP1,CP2には作用しない。つまり、電源用ピン19に流れる電流によって発生する磁力線MPの影響を受けて各コイルCP1,CP2に誘導電流が流れることはない。   As described above, required power is supplied to the power supply pin 19 from a power supply circuit (not shown). At this time, the current flowing through the power supply pin 19 changes, so that FIG. As shown, a magnetic field line MP (indicated by a broken line) is generated around the pin 19. The magnetic field lines MP are generated in a plane orthogonal to the direction in which the current flows in the pin 19, that is, in a plane parallel to the plane on which the signal transfer coils (patterns) CP1 and CP2 are formed. It does not act on CP2. That is, no induced current flows through the coils CP1 and CP2 under the influence of the magnetic field lines MP generated by the current flowing through the power supply pin 19.

次に、図4(b)に示すように、送信側コイルCP1の一方の端部から他方の端部に向かう方向(図示の例では、時計回り方向)に信号(電流)が流れると、その電流の流れる方向と直交する面内でその電流経路の周りに磁力線MSが発生する。この場合、その電流経路は電源用ピン19の長手方向と直交する面内にあるので、図中右側に破線で示すように磁力線MSは電源用ピン19の長手方向に沿った面内で発生する。なお、このときの磁力線MSの発生の様子を示す断面図(図中右側)は、図3においてB−B’線に沿って見たときの構成に対応している。   Next, as shown in FIG. 4B, when a signal (current) flows in a direction from one end of the transmission side coil CP1 to the other end (clockwise direction in the illustrated example), Magnetic field lines MS are generated around the current path in a plane orthogonal to the direction of current flow. In this case, since the current path is in a plane orthogonal to the longitudinal direction of the power supply pin 19, the magnetic field lines MS are generated in a plane along the longitudinal direction of the power supply pin 19 as indicated by a broken line on the right side in the drawing. . Note that the cross-sectional view (right side in the drawing) showing the generation of the magnetic force lines MS at this time corresponds to the configuration when viewed along the line B-B ′ in FIG. 3.

このように送信側コイルCP1に流れる電流によって発生した磁力線MSは、電源用ピン19の周面にコーティングされた強磁性体被膜FMを介して、送信側コイルCP1と対向配置された受信側コイルCP2に導かれ、その受信側コイルCP2と鎖交する(直角に交わる)。   The magnetic lines of force MS generated by the current flowing through the transmission side coil CP1 in this way are received through the ferromagnetic coil FM coated on the peripheral surface of the power supply pin 19 and the reception side coil CP2 disposed opposite to the transmission side coil CP1. To the receiving coil CP2 (intersect at right angles).

これによって、図4(c)に示すように受信側コイルCP2には、その磁力線MSの鎖交によって誘導電流が流れる。つまり、受信側コイルCP2は磁気センサとして機能し、その鎖交した磁力線MSの変化を電流に変換し、元の信号を再生する。   As a result, as shown in FIG. 4C, an induced current flows through the receiving coil CP2 due to the linkage of the magnetic lines of force MS. That is, the receiving coil CP2 functions as a magnetic sensor, converts the change in the magnetic field lines MS linked thereto into a current, and reproduces the original signal.

このようにして、送信側(チップ30内の差動出力回路32)から出力された電気信号は、磁気回路の一部である送信側コイルCP1を介して磁気信号(磁力線MS)に変換され、同じ磁気回路の一部である強磁性体被膜FMを介して受信側コイルCP2に導かれ、その受信側コイルCP2を介して元の電気信号に変換された後、マザーボード40に実装された差動入力回路44(図3参照)に転送される。   In this way, the electrical signal output from the transmission side (the differential output circuit 32 in the chip 30) is converted into a magnetic signal (magnetic lines of force MS) via the transmission side coil CP1 which is a part of the magnetic circuit. The differential signal mounted on the mother board 40 after being guided to the reception side coil CP2 through the ferromagnetic film FM which is a part of the same magnetic circuit, converted into the original electric signal through the reception side coil CP2. It is transferred to the input circuit 44 (see FIG. 3).

以上説明したように、本実施形態に係るPGA型配線基板10(図1)及びその実装構造(図2)によれば、ピン19とソケット41との電気的な接続を利用して、マザーボード40側からMPU(半導体チップ30)に必要な電力を供給する一方で、このピン19の周面にコーティングされた強磁性体被膜FMと1対の信号転送用コイルCP1,CP2による磁気回路(図3(c)参照)を通して、チップ30内の差動出力回路32から出力された信号をマザーボード40上の差動入力回路44に転送することができる。つまり、1本のピン19に2つの機能(電力供給と信号伝達)をもたせることができるので、当該パッケージ(配線基板10)に必要とするピン19の数を半分に減らすことができる。   As described above, according to the PGA type wiring substrate 10 (FIG. 1) and the mounting structure (FIG. 2) according to the present embodiment, the motherboard 40 can be used by utilizing the electrical connection between the pins 19 and the socket 41. While supplying necessary power to the MPU (semiconductor chip 30) from the side, a magnetic circuit (FIG. 3) includes a ferromagnetic film FM coated on the peripheral surface of the pin 19 and a pair of signal transfer coils CP1 and CP2. The signal output from the differential output circuit 32 in the chip 30 can be transferred to the differential input circuit 44 on the mother board 40 through (c). That is, since one pin 19 can have two functions (power supply and signal transmission), the number of pins 19 required for the package (wiring board 10) can be reduced to half.

従って、パッケージに要求されるピンの数が同じであれば、本実施形態に係るパッケージ(配線基板10)は、従来形のパッケージの大きさのほぼ半分の大きさに小型化することができる。   Therefore, if the number of pins required for the package is the same, the package (wiring board 10) according to the present embodiment can be downsized to approximately half the size of the conventional package.

また、高集積化の要求に伴い入出力数を増やす必要が生じた場合でも、従来の技術ではパッケージの小型化のための制約があったため十分な数のピン(端子)を確保するのが困難であったが、本実施形態では、1本のピンを利用して電力供給と信号伝達の2つの機能を実現できるので、高集積化の要求に十分応えることができる。   Even when it is necessary to increase the number of inputs / outputs due to the demand for higher integration, it is difficult to secure a sufficient number of pins (terminals) due to restrictions on the downsizing of the package in the conventional technology. However, in the present embodiment, since two functions of power supply and signal transmission can be realized using one pin, it is possible to sufficiently meet the demand for high integration.

上述した実施形態では、配線基板(パッケージ)の外部接続端子としてピン19を用いた場合を例にとって説明したが、本発明の要旨(外部接続端子の近傍に特定の配置形態で1対のコイル(パターン)を設け、該コイルによる磁気結合を利用して制御信号やデータ等の信号を転送させること)からも明らかなように、本発明は外部接続端子の形態に関係なく同様に適用することができる。その一例を図5に示す。   In the embodiment described above, the case where the pin 19 is used as the external connection terminal of the wiring board (package) has been described as an example. However, the gist of the present invention (a pair of coils (in a specific arrangement form near the external connection terminal) ( As shown in FIG. 2A, the present invention can be similarly applied regardless of the form of the external connection terminal. it can. An example is shown in FIG.

図5は、配線基板(パッケージ)の外部接続端子として導電性ボール20を用いた場合の実施形態を示し、このBGA型配線基板10aに半導体チップ30を搭載し、さらにマザーボード(被実装体)40aに実装した状態(BGA型配線基板の実装構造)を断面図の形態で示したものである。   FIG. 5 shows an embodiment in which conductive balls 20 are used as external connection terminals of a wiring board (package). A semiconductor chip 30 is mounted on the BGA type wiring board 10a, and a mother board (object to be mounted) 40a. FIG. 2 is a sectional view showing a state of mounting on the board (mounting structure of a BGA type wiring board).

本実施形態に係るBGA型配線基板10a及びその実装構造は、上述した実施形態に係るPGA型配線基板10(図1)及びその実装構造(図2)と比べて、本発明を特徴付ける信号転送用コイル(パターン)CP1が、外部接続端子(導電性ボール20)の近傍で樹脂基板11a内の配線層16aに含まれている点、マザーボード40a側で信号転送用コイル(パターン)CP2を含む配線層42の上方(表層部分近傍)に、配線基板10aの外部接続端子(導電性ボール20)が接続される端子接続部としてのランド部45が形成されている点、あらかじめ導電性ボール20(はんだボールや銅ボール等)の中に強磁性材料(Fe、Ni、Co等)からなるボール(強磁性体ボールFB)を入れておき、リフローにより導電性ボール20をランド部45に接合した後でも強磁性体ボールFBは残存するようにした点で相違する。他の構成については、上述した実施形態(図1、図2)の場合と基本的に同じであるのでその説明は省略する。   The BGA type wiring board 10a and its mounting structure according to this embodiment are for signal transfer that characterizes the present invention compared to the PGA type wiring board 10 (FIG. 1) and its mounting structure (FIG. 2) according to the above-described embodiment. The coil (pattern) CP1 is included in the wiring layer 16a in the resin substrate 11a in the vicinity of the external connection terminal (conductive ball 20), and the wiring layer including the signal transfer coil (pattern) CP2 on the mother board 40a side. A land portion 45 as a terminal connection portion to which an external connection terminal (conductive ball 20) of the wiring board 10a is connected is formed above 42 (in the vicinity of the surface layer portion). And a ball made of a ferromagnetic material (Fe, Ni, Co, etc.) (ferromagnetic ball FB) in a conductive ball 20 by reflow. Ferromagnetic ball FB even after bonding the land portion 45 differs in that so as to remain. Since other configurations are basically the same as those in the above-described embodiment (FIGS. 1 and 2), description thereof is omitted.

かかるBGA型配線基板10aをマザーボード40aに実装する際には、下側のソルダレジスト層(保護膜)15から露出している配線層13aのパッド部に、例えば、はんだボール(強磁性体ボールFBを含む)をリフローにより接合し(はんだバンプ20)、このはんだバンプ20(強磁性体ボールFBを含む)を介してマザーボード40a上の対応するランド部45に接続する。なお、本配線基板10aにチップ30を搭載する方法については、上述した実施形態の場合と同じであるのでその説明は省略する。   When mounting the BGA type wiring board 10a on the mother board 40a, for example, solder balls (ferromagnetic balls FB) are formed on the pad portions of the wiring layer 13a exposed from the lower solder resist layer (protective film) 15. Are connected by reflow (solder bumps 20) and connected to the corresponding land portions 45 on the mother board 40a via the solder bumps 20 (including the ferromagnetic balls FB). Note that the method for mounting the chip 30 on the wiring board 10a is the same as that in the above-described embodiment, and a description thereof will be omitted.

本実施形態(図5)では、上述した実施形態(図1、図2)におけるピン19の周面にコーティングされた強磁性体被膜FMの機能と同様に、導電性ボール(バンプ)20に包含された強磁性体ボールFBが、送信側コイルCP1から発生した磁力線MS(図4)を受信側コイルCP2に導くことで、配線基板10aからマザーボード40aへの信号の転送を行うことができる。   In the present embodiment (FIG. 5), the conductive ball (bump) 20 includes the same function as the ferromagnetic film FM coated on the peripheral surface of the pin 19 in the above-described embodiment (FIGS. 1 and 2). The transferred ferromagnetic ball FB guides the magnetic lines of force MS (FIG. 4) generated from the transmission side coil CP1 to the reception side coil CP2, whereby a signal can be transferred from the wiring board 10a to the mother board 40a.

上述した各実施形態では、送信側コイルCP1から発生した磁力線MSの受信側コイルCP2への伝達を助長するために強磁性体被膜FM/強磁性体ボールFBを使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、これらの部材は必ずしも使用する必要はない。つまり、送信側コイルCP1と受信側コイルCP2がかなり近接した位置関係にあるときは、一方のコイルから発生した磁力線は他方のコイルに十分到達し得る程度の磁界強度を有しているので、このような場合には強磁性体被膜FM/強磁性体ボールFBを省略することができる。   In each of the above-described embodiments, the case where the ferromagnetic film FM / the ferromagnetic ball FB is used to facilitate the transmission of the magnetic field lines MS generated from the transmission coil CP1 to the reception coil CP2 has been described as an example. As is apparent from the gist of the present invention, these members are not necessarily used. That is, when the transmission side coil CP1 and the reception side coil CP2 are in a very close positional relationship, the magnetic field lines generated from one coil have a magnetic field intensity that can sufficiently reach the other coil. In such a case, the ferromagnetic coating FM / ferromagnetic ball FB can be omitted.

また、上述した各実施形態では、図3(a)、(b)に示したように信号転送用コイルCP1,CP2をそれぞれ1層の配線パターンにより形成した場合(つまり、巻数が1回のコイルに相当)を例にとって説明したが、本発明の要旨からも明らかなように、各コイルCP1,CP2は必ずしも1層の配線パターンから構成する必要がないことはもちろんである。つまり、各コイルCP1,CP2をそれぞれ複数層の配線パターン(リング状のパターン)からなる構造(巻数が複数回のコイルに相当)としてもよい。ただし、この形態の場合、各コイルを構成する複数層の配線パターンは、層間絶縁層に適宜形成されるビアホール(これに充填された導体)を介して各配線パターンが直列に接続されるように適宜パターン形成を行う必要がある。   Further, in each of the above-described embodiments, when the signal transfer coils CP1 and CP2 are each formed by a single-layer wiring pattern as shown in FIGS. 3A and 3B (that is, a coil having one turn) However, as is apparent from the gist of the present invention, the coils CP1 and CP2 need not be composed of a single-layer wiring pattern. That is, each of the coils CP1 and CP2 may have a structure (corresponding to a coil having a plurality of turns) composed of a plurality of wiring patterns (ring-shaped patterns). However, in the case of this form, the wiring patterns of a plurality of layers constituting each coil are connected in series via via holes (conductors filled therein) appropriately formed in the interlayer insulating layer. It is necessary to appropriately form a pattern.

また、図1、図2に示した実施形態では、信号転送用コイルCP1,CP2をピン19の近傍に分離して設けた場合を例にとって説明したが、本発明の要旨からも明らかなように、コイルCP1,CP2の配置形態がこれに限定されないことはもちろんである。例えば、ピンと一体化させてコイルを作り込むような形態とすることも考えられる。ただし、この形態の場合、ピンとコイルとが電気的に接触しないように両者間を絶縁するための適切な処置(絶縁材料の介在等)を講じる必要がある。あるいは、別の形態として、ソケットとコイルを一体化させた構造とすることも考えられる。この形態の場合も同様に、ソケットとコイルとが電気的に接触しないように適切な処置を講じる必要がある。   In the embodiment shown in FIG. 1 and FIG. 2, the case where the signal transfer coils CP1 and CP2 are separately provided in the vicinity of the pin 19 has been described as an example, but as is apparent from the gist of the present invention. Of course, the arrangement of the coils CP1 and CP2 is not limited to this. For example, it can be considered that the coil is integrated with the pin. However, in the case of this form, it is necessary to take an appropriate measure (such as interposition of an insulating material) for insulating between the pins and the coil so that the pins and the coil are not in electrical contact. Alternatively, as another form, a structure in which a socket and a coil are integrated may be considered. Similarly, in this case, it is necessary to take an appropriate measure so that the socket and the coil do not come into electrical contact.

また、上述した各実施形態では、パッケージ基板の形態として樹脂基板11(11a)を使用した場合を例にとって説明したが、必ずしも樹脂基板に限定されないことはもちろんである。例えば、CSP(チップサイズパッケージ)において用いられているシリコン基板の形態であってもよい。この形態の場合には、上記のパッド部を含む配線層12,13(13a)の代わりに、シリコン(Si)基板上にアルミニウム(Al)の配線層(パッド部を含む)が設けられ、上記のソルダレジスト層14,15の代わりに、SiO 、SiN、ポリイミド樹脂等からなるパッシベーション膜が設けられる。また、他の形態として、セラミック基板等を用いてもよい。 In each of the above-described embodiments, the case where the resin substrate 11 (11a) is used as a package substrate has been described as an example. However, the present invention is not limited to the resin substrate. For example, it may be in the form of a silicon substrate used in CSP (chip size package). In the case of this embodiment, instead of the wiring layers 12 and 13 (13a) including the pad portion, an aluminum (Al) wiring layer (including the pad portion) is provided on the silicon (Si) substrate. Instead of the solder resist layers 14 and 15, a passivation film made of SiO 2 , SiN, polyimide resin or the like is provided. Moreover, you may use a ceramic substrate etc. as another form.

本発明の一実施形態に係るPGA型配線基板の構成を、これに搭載される電子部品及びこれが実装される被実装体の概略構成と共に示す断面図である。It is sectional drawing which shows the structure of the PGA type wiring board which concerns on one Embodiment of this invention with the schematic structure of the to-be-mounted body by which the electronic component mounted in this and this mounted. 図1のPGA型配線基板の実装構造を示す断面図である。It is sectional drawing which shows the mounting structure of the PGA type wiring board of FIG. 図2の実装構造における要部(ピンの近傍に設けられた1対の信号転送用コイルと、ピンの周面にコーティングされた強磁性体被膜)の形状及び配置形態を説明するための図であり、(a)はA−A’線に沿ってパッケージ側を見たときの要部の構成図、(b)はA−A’線に沿ってマザーボード側を見たときの要部の構成図、(c)はその等価回路図である。FIG. 3 is a diagram for explaining the shape and arrangement of the main parts (a pair of signal transfer coils provided in the vicinity of a pin and a ferromagnetic film coated on the peripheral surface of the pin) in the mounting structure of FIG. 2; Yes, (a) is a configuration diagram of the main part when looking at the package side along the line AA ′, (b) is a configuration of the main part when looking at the motherboard side along the line AA ′. FIG. 2C is an equivalent circuit diagram thereof. その要部の機能(動作)を説明するための図であり、(a)はピンに電流を流したときにその周囲に磁力線が発生する様子を示す図、(b)は送信側コイルに電流を流したときに発生する磁力線が受信側コイルと鎖交している様子を示す図、(c)はその磁力線の鎖交によって受信側コイルに誘導電流が流れる様子を示す図である。It is a figure for demonstrating the function (operation | movement) of the principal part, (a) is a figure which shows a mode that a magnetic force line generate | occur | produces the circumference | surroundings when an electric current is sent through a pin, (b) is an electric current in a transmission side coil. The figure which shows a mode that the magnetic force line which generate | occur | produces when flowing is carried out and the receiving side coil is linked, (c) is a figure which shows a mode that an induced current flows into a receiving side coil by the linkage of the magnetic field line. 本発明の他の実施形態に係るBGA型配線基板の実装構造を説明するための断面図である。It is sectional drawing for demonstrating the mounting structure of the BGA type | mold wiring board which concerns on other embodiment of this invention.

符号の説明Explanation of symbols

10,10a…配線基板(半導体パッケージ)、
11,11a…樹脂基板(配線基板本体)、
12,13,13a,16,16a,42…配線層、
14,15,43…ソルダレジスト層(保護膜/絶縁層)、
19…ピン(外部接続端子)、
20…導電性ボール(外部接続端子)、
30…半導体チップ(電子部品)、
31…電極端子、
40,40a…マザーボード(被実装体)、
41…ソケット(コネクタ/端子接続部)、
45…ランド部(端子接続部)、
CP1,CP2…信号転送用コイル(配線パターン)、
FM…強磁性体被膜、
FB…強磁性体ボール、
MS…磁力線(変換された磁気信号)。
10, 10a ... wiring board (semiconductor package),
11, 11a ... Resin substrate (wiring board body),
12, 13, 13a, 16, 16a, 42 ... wiring layer,
14, 15, 43 ... solder resist layer (protective film / insulating layer),
19: Pin (external connection terminal),
20: Conductive ball (external connection terminal),
30: Semiconductor chip (electronic component),
31 ... Electrode terminal,
40, 40a ... Motherboard (mounted body),
41. Socket (connector / terminal connection part),
45 ... land part (terminal connection part),
CP1, CP2 ... Coil for signal transfer (wiring pattern),
FM ... ferromagnetic coating,
FB ... ferromagnetic balls,
MS: Magnetic field lines (converted magnetic signal).

Claims (6)

端子接続部と、第1のコイルを構成する配線パターンとを有する被実装体に実装されるよう適応された配線基板であって、
前記被実装体の前記端子接続部に接続される外部接続端子と、
前記配線基板の前記外部接続端子が実装される側の面と平行する面内で、前記配線基板を平面視したときに前記外部接続端子から絶縁された状態で前記外部接続端子の周囲を囲む位置に、かつ、電流が流れたときに該電流によって生じる磁力線を介して前記第1のコイルに磁気結合される範囲内に形成された第2のコイルを構成する配線パターンとを有することを特徴とする配線基板。
A wiring board adapted to be mounted on a mounted body having a terminal connection portion and a wiring pattern constituting a first coil,
An external connection terminal connected to the terminal connection portion of the mounted body;
Position that surrounds the periphery of the external connection terminal in a state of being insulated from the external connection terminal when the wiring board is viewed in a plane within a plane parallel to the surface on which the external connection terminal is mounted of the wiring board And a wiring pattern constituting the second coil formed within a range magnetically coupled to the first coil via a magnetic field line generated by the current when the current flows. Wiring board to be used.
さらに、強磁性材料からなる部材が、前記外部接続端子の表面もしくは内部に設けられていることを特徴とする請求項1に記載の配線基板。   The wiring board according to claim 1, wherein a member made of a ferromagnetic material is provided on the surface or inside of the external connection terminal. 前記第2のコイルを構成する配線パターンは、一部が開放されたリング状に形成されていることを特徴とする請求項1に記載の配線基板。   The wiring board according to claim 1, wherein the wiring pattern constituting the second coil is formed in a ring shape in which a part is opened. 電子部品を搭載する配線基板と、
該配線基板が実装された被実装体とを具備し、
前記被実装体が、端子接続部と、第1のコイルを構成する配線パターンを含む配線層とを備え、
前記配線基板が、前記端子接続部に接続された外部接続端子と、前記配線基板の前記外部接続端子が実装される側の面と平行する面内で、前記配線基板を平面視したときに前記外部接続端子から絶縁された状態で前記外部接続端子の周囲を囲む位置に、かつ、電流が流れたときに該電流によって生じる磁力線を介して前記第1のコイルに磁気結合される範囲内に形成された第2のコイルを構成する配線パターンを含む配線層とを備えたことを特徴とする配線基板の実装構造。
A wiring board on which electronic components are mounted;
A mounted body on which the wiring board is mounted;
The mounted body includes a terminal connection portion and a wiring layer including a wiring pattern constituting the first coil,
The wiring board, an external connection terminal connected to the terminal connecting portion, the wiring board of the external connection terminal is in a plane parallel to the surface on the side to be mounted, the said wiring board in a plan view Formed in a position that surrounds the periphery of the external connection terminal in a state insulated from the external connection terminal , and within a range that is magnetically coupled to the first coil via magnetic lines generated by the current when the current flows. A wiring board mounting structure comprising: a wiring layer including a wiring pattern constituting the second coil.
さらに、強磁性材料からなる部材が、前記配線基板の外部接続端子の表面もしくは内部に設けられていることを特徴とする請求項4に記載の配線基板の実装構造。   5. The wiring board mounting structure according to claim 4, wherein a member made of a ferromagnetic material is provided on the surface or inside of the external connection terminal of the wiring board. 前記第2のコイルを構成する配線パターンは、一部が開放されたリング状に形成されており、
前記第1のコイルを構成する配線パターンは、前記配線基板における前記第2のコイルを構成する配線パターンと平行する面内で、かつ、前記被実装体を平面視したときに前記端子接続部の周囲を囲む位置に、一部が開放されたリング状に形成されていることを特徴とする請求項4に記載の配線基板の実装構造。
The wiring pattern constituting the second coil is formed in a ring shape partially opened,
The wiring pattern constituting the first coil is in a plane parallel to the wiring pattern constituting the second coil on the wiring board, and when the mounted body is viewed in plan, the terminal connection portion 5. The wiring board mounting structure according to claim 4, wherein the wiring board mounting structure is formed in a ring shape partially opened at a position surrounding the periphery.
JP2008091192A 2008-03-31 2008-03-31 Wiring board and mounting structure thereof Active JP4937957B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008091192A JP4937957B2 (en) 2008-03-31 2008-03-31 Wiring board and mounting structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008091192A JP4937957B2 (en) 2008-03-31 2008-03-31 Wiring board and mounting structure thereof

Publications (3)

Publication Number Publication Date
JP2009246153A JP2009246153A (en) 2009-10-22
JP2009246153A5 JP2009246153A5 (en) 2011-02-10
JP4937957B2 true JP4937957B2 (en) 2012-05-23

Family

ID=41307719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008091192A Active JP4937957B2 (en) 2008-03-31 2008-03-31 Wiring board and mounting structure thereof

Country Status (1)

Country Link
JP (1) JP4937957B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2765399B1 (en) * 1997-06-27 2001-12-07 Sgs Thomson Microelectronics SEMICONDUCTOR DEVICE WITH REMOTE EXCHANGES
JP2000114046A (en) * 1998-10-05 2000-04-21 Alps Electric Co Ltd Thin film transformer
JP2005340577A (en) * 2004-05-28 2005-12-08 Matsushita Electric Ind Co Ltd Multilayer printed substrate

Also Published As

Publication number Publication date
JP2009246153A (en) 2009-10-22

Similar Documents

Publication Publication Date Title
US7102219B2 (en) Semiconductor device, method of fabricating the same, stack-type semiconductor device, circuit board and electronic instrument
JP2006294692A (en) Semiconductor device and its manufacturing method
US20080157273A1 (en) Integrated electronic circuit chip comprising an inductor
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
TWI230994B (en) Circuit carrier
JP4965989B2 (en) Electronic component built-in substrate and method for manufacturing electronic component built-in substrate
JP2009200067A (en) Semiconductor chip and semiconductor device
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
US20040177999A1 (en) Wiring substrate
JP4937957B2 (en) Wiring board and mounting structure thereof
TWI564976B (en) Semiconductor structure and manufacturing method thereof
JP4494249B2 (en) Semiconductor device
CN103208428B (en) Packaging substrate and its manufacturing method
JP2009266964A (en) Semiconductor device
JP2011061132A (en) Interposer
JP4952365B2 (en) Electronic component mounting structure on a double-sided mounting circuit board, semiconductor device, and manufacturing method of double-sided mounting semiconductor device
JP2008166425A (en) Printed wiring board, printed circuit board, and electronic apparatus
JP2002057238A (en) Integrated circuit package
TWI483360B (en) Method for manufacturing package substrate
JP7379066B2 (en) inductor parts
JP2005303021A (en) Wiring substrate, semiconductor device and manufacturing method thereof
JP2010093076A (en) Semiconductor package and semiconductor device
TWI424545B (en) Method for manufacturing package substrate
JP2010050136A (en) Semiconductor device
CN222690682U (en) A Bumpless wire bonding structure for MOS stacked package of power devices

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4937957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150