JP4936560B2 - 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するCa含有銅合金ターゲット - Google Patents
密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するCa含有銅合金ターゲット Download PDFInfo
- Publication number
- JP4936560B2 JP4936560B2 JP2008060411A JP2008060411A JP4936560B2 JP 4936560 B2 JP4936560 B2 JP 4936560B2 JP 2008060411 A JP2008060411 A JP 2008060411A JP 2008060411 A JP2008060411 A JP 2008060411A JP 4936560 B2 JP4936560 B2 JP 4936560B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper alloy
- oxygen
- containing copper
- mol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
これら純銅膜は、純銅膜自体がガラス基板またはアモルファスSi膜に対する密着性が悪いことから、酸素:1〜6モル%を含有する酸素含有銅下地膜を形成し、この酸素含有銅下地膜の上に導電性に優れた純銅膜を形成して銅複合膜を形成し、前記銅複合膜の酸素含有銅下地膜により密着性を確保し、酸素含有銅下地膜の上に形成された純銅膜により導電性を確保した銅複合膜を電極膜または配線膜として使用しようとしている(特許文献1、2参照)。そして、酸素含有銅下地膜の密着性は酸素が多く含まれているほど向上することも知られている。
さらに、一般に薄膜トランジスターは、ガラス基板の上に形成されたゲート電極膜と、窒化珪素(SiNx)膜と、前記窒化珪素(SiNx)膜の上に形成されたn−アモルファスSi半導体膜と、このn−アモルファスSi半導体膜の上に形成されたn+アモルファスSiオーミック膜と、前記n+アモルファスSiオーミック膜の上に形成されたドレイン電極膜およびソース電極膜とで構成することができることが知られており、かかる積層膜構造を有する薄膜トランジスターを作製するには、まず、ガラス基板の表面にゲート電極膜を形成し、このゲート電極膜およびガラス基板の上に窒化珪素(SiNx)膜を形成し、さらに窒化珪素(SiNx)膜の上にn−アモルファスSi半導体膜を形成し、このn−アモルファスSi半導体膜の上にn+アモルファスSiオーミック膜を形成し、前記n+アモルファスSiオーミック膜の全面を被覆するように銅膜を形成して積層体を作製し、次いで前記積層体のゲート電極の真上の部分の純銅膜およびn+アモルファスSiオーミック膜をプラズマエッチングすることにより分離溝を形成してn−アモルファスSi半導体膜を露出させ、それによってドレイン電極膜およびソース電極膜を形成することにより従来の薄膜トランジスターを作製する。
前記分離溝を形成するために前記積層体における純銅膜およびn+アモルファスSiオーミック膜のみをプラズマエッチンしようとしてもn−アモルファスSi半導体膜の表面はプラズマエッチングに曝されてその影響を受けることは避けることが出来ない。このため、分離溝を形成して露出されたn−アモルファスSi半導体膜の表面は荒れ、未結合手(ダングリングボンド)が増大し、これが表面欠陥となり、この表面欠陥が薄膜トランジスターのオフ電流を増加させ、その結果、LCDのコントラストの低減や視野角を小さくするなどの問題点があった。
この問題点を解決するために、分離溝を形成して露出されたn−アモルファスSi半導体膜の表面を水素プラズマ処理し、この水素プラズマ処理することによりn−アモルファスSi半導体膜の表面の未結合手(ダングリングボンド)を水素原子と結合させて安定化し、リーク電流を低減することができるとされている。そして前記水素プラズマ処理はガス:100%水素ガス、水素ガス流量:10〜1000SCCM、水素ガス圧:10〜500Pa、RF電流密度:0.005〜0.5W/cm2、処理時間:1〜60分の条件で行なうのが良いとされている(特許文献3参照)。
さらに、前記複合銅膜を前記ドレイン電極膜およびソース電極膜として使用すると、前記水素プラズマ処理は水素雰囲気中で行われるために、酸素含有銅下地膜の酸素と結合して水となり酸素含有銅下地膜に大きなボイドを発生させ、さらにアモルファスSi半導体膜に対する酸素含有銅下地膜の密着性を低下させることがあるので好ましくない。
この発明は、前記密着性に優れた銅合金複合膜を効率よく成膜するための成膜方法を提供することを目的とするものである。
(1)Ca:0.06〜14モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有するCa含有銅合金ターゲットを用い、酸素:1〜20体積%を含む不活性ガス雰囲気中でスパッタすることによりCa:0.01〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−Ca含有銅合金下地膜を形成し、引き続いて酸素の供給を停止してスパッタ雰囲気を不活性ガス雰囲気とし、この不活性ガス雰囲気中でスパッタすることによりCa:0.01〜2モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有するCa含有銅合金導電膜を形成する密着性に優れた銅合金複合膜の成膜方法、
(2)Ca:0.06〜14モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する前記(1)記載の密着性に優れた銅合金複合膜の成膜方法で使用するCa含有銅合金ターゲット、に特徴を有するものである。
この発明の密着性に優れた銅合金複合膜の成膜方法を一層具体的に説明する。まず、無酸素銅原料およびCu−Ca母合金原料を用意し、これをArガス雰囲気中、高純度グラファイトモールド内で高周波溶解してCa:0.06〜14モル%を含有し、残部がCuおよび不可避不純物からなる組成を有する溶湯となるように成分調整し、得られた溶湯を冷却されたカーボン鋳型に鋳造し、さらに熱間圧延したのち最終的に歪取り焼鈍し、得られた圧延体の表面を機械加工してターゲットを作製する。
このターゲットを用いて酸素:1〜20体積%を含む不活性ガス雰囲気中でスパッタすることによりCa:0.01〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−Ca含有銅合金下地膜を形成し、引き続いて同じターゲットを用いて不活性ガス雰囲気中でスパッタすることにより前記酸素−Ca含有銅合金下地膜の上にCa:0.1〜2モル%を含有し、残部がCuからなる成分組成を有するCa含有銅合金導電膜を形成し、それによって、この発明の銅合金複合膜を作製することができる。
この発明の密着性に優れた銅合金複合膜の成膜方法で使用するCa含有銅合金ターゲットの成分組成の範囲を前述のごとく限定した理由は、Caの含有量が0.06モル%未満では酸素−Ca含有銅合金下地膜およびCa含有銅合金導電膜に含まれるCaの含有量が0.01モル%未満となって所望の効果が得られないからであり、一方、Ca含有銅合金ターゲットに含まれるCaが14モル%を越えて含有すると、スパッタにより成膜された酸素−Ca含有銅合金下地膜およびCa含有銅合金導電膜に含まれるCaが2モル%を越えるようになり、Caの含有量が2モル%を越えるようになると、比抵抗が大きくなり過ぎて配線膜として使用できなくなるので好ましくない。したがって、この発明のCa含有銅合金ターゲットに含まれるCaの量を0.06〜14モル%に定めた。
引き続いて酸素の供給を停止し、Arガスのみで0.67Paの圧力でスパッタすることにより表2〜3に示される成分組成を有し、幅:20mm、長さ:40mm、厚さ:250nmの寸法を有するCa含有銅合金膜および純銅膜をそれぞれ前記酸素−Ca含有銅合金下地膜および酸素含有銅下地膜の上に成膜し、本発明銅合金複合膜の成膜方法(以下、本発明成膜法という)1〜15、比較銅合金複合膜の成膜方法(以下、比較成膜法という)1〜4および従来銅複合膜の成膜方法(以下、従来成膜法という)を実施した。
なお、表2〜3に示される酸素−Ca含有銅合金下地膜、酸素含有銅下地膜、Ca含有銅合金膜に含まれる酸素およびCaは、精密イオン研磨装置を用い、Arイオンにより透過型電子顕微鏡用のサンプルを作製し、下記の装置を用い、下記の条件で測定した。
透過型電子顕微鏡JEM2010F(EDS付)(JEOL製)による測定条件:
加速電圧:200kV、
測定時のプローブ径:5nm、
測定時間:1測定場所につき20秒、
格子分解能:0.1nm、
点分解能:0.19nm、
STEM分解能:0.2nm、
EDSの検出器(Si(Li)半導体検出器 JEOL製)による測定条件:
エネルギー分解能:148eV、
検出有効直径:30mm、
入射窓:UTW(Ultra Thin Window)
アナライザ:NORAN社製VOYAGERを使用、
本発明成膜法1〜15、比較成膜法1〜4および従来成膜法により得られた複合膜について、下記の条件で碁盤目付着試験を行い、その結果を表2〜3に示すことにより密着性の評価を行った。
碁盤目付着試験:
本発明成膜法1〜15、比較成膜法1〜4および従来成膜法により得られた複合膜に、JIS-K5400に準じ、1mm間隔で縦横11本ずつカッターを用いて1mm間隔の切り込みを入れて100個の升目膜を作り、3M社製スコッチテープを密着させたのち一気に引き剥がし、ガラス基板中央部の10mm角内でガラス基板に付着していた升目膜に剥離が生じた升目膜の数を測定し、その結果を剥離した升目の数(個/100)として表2〜3に示すことにより本発明成膜法1〜15、比較成膜法1〜4および従来成膜法により得られた複合膜のガラス基板に対する密着性を評価した。
次に、本発明成膜法1〜15、比較成膜法1〜4および従来成膜法により得られた複合膜に、
ガス:100%水素ガス、
水素ガス流量:500SCCM、
水素ガス圧:100Pa、
処理温度:300℃、
RF電力流密度:0.1W/cm2、
処理時間:2分、
の条件の水素プラズマ処理を施し、この水素プラズマ処理後の本発明成膜法1〜15、比較成膜法1〜4および従来成膜法により得られた複合膜について四探針法により比抵抗値を測定し、その後、さらに先の碁盤目付着試験と同じ条件で碁盤目付着試験を行い、その結果を表2〜3に示すことにより本発明成膜法1〜15、比較成膜法1〜4および従来成膜法により得られた複合膜の評価を行った。
Claims (2)
- Ca:0.06〜14モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有するCa含有銅合金ターゲットを用い、酸素:1〜20体積%を含む不活性ガス雰囲気中でスパッタすることによりCa:0.01〜2モル%、酸素:1〜20モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有する酸素−Ca含有銅合金下地膜を成膜し、引き続いて酸素の供給を停止してスパッタ雰囲気を不活性ガス雰囲気とし、この不活性ガス雰囲気中でスパッタすることによりCa:0.01〜2モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有するCa含有銅合金導電膜を成膜することを特徴とする密着性に優れた銅合金複合膜の成膜方法。
- Ca:0.06〜14モル%を含有し、残部がCuおよび不可避不純物からなる成分組成を有することを特徴とする請求項1記載の密着性に優れた銅合金複合膜の成膜方法で使用するCa含有銅合金ターゲット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060411A JP4936560B2 (ja) | 2008-03-11 | 2008-03-11 | 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するCa含有銅合金ターゲット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008060411A JP4936560B2 (ja) | 2008-03-11 | 2008-03-11 | 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するCa含有銅合金ターゲット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009215613A JP2009215613A (ja) | 2009-09-24 |
JP4936560B2 true JP4936560B2 (ja) | 2012-05-23 |
Family
ID=41187755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008060411A Active JP4936560B2 (ja) | 2008-03-11 | 2008-03-11 | 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するCa含有銅合金ターゲット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4936560B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5708315B2 (ja) * | 2011-07-05 | 2015-04-30 | 三菱マテリアル株式会社 | 銅合金製スパッタリングターゲット |
JP5842806B2 (ja) * | 2012-12-28 | 2016-01-13 | 三菱マテリアル株式会社 | スパッタリングターゲット用銅合金製熱間圧延板、およびスパッタリングターゲット |
JP6274026B2 (ja) | 2013-07-31 | 2018-02-07 | 三菱マテリアル株式会社 | 銅合金スパッタリングターゲット及び銅合金スパッタリングターゲットの製造方法 |
JP6331824B2 (ja) * | 2013-08-30 | 2018-05-30 | 三菱マテリアル株式会社 | 銅合金スパッタリングターゲット |
US20160312335A1 (en) * | 2013-12-17 | 2016-10-27 | Mitsubishi Materials Corporation | METHOD FOR MANUFACTURING Ca-CONTAINING COPPER ALLOY |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06333925A (ja) * | 1993-05-20 | 1994-12-02 | Nippon Steel Corp | 半導体集積回路及びその製造方法 |
JPH0826889A (ja) * | 1994-07-15 | 1996-01-30 | Fujitsu Ltd | 金属膜の形成方法および配線用金属膜 |
US6387805B2 (en) * | 1997-05-08 | 2002-05-14 | Applied Materials, Inc. | Copper alloy seed layer for copper metallization |
US20040072009A1 (en) * | 1999-12-16 | 2004-04-15 | Segal Vladimir M. | Copper sputtering targets and methods of forming copper sputtering targets |
JP5234483B2 (ja) * | 2007-06-12 | 2013-07-10 | 三菱マテリアル株式会社 | 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット |
-
2008
- 2008-03-11 JP JP2008060411A patent/JP4936560B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009215613A (ja) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5269533B2 (ja) | 薄膜トランジスター | |
JP5234483B2 (ja) | 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット | |
CN102203916A (zh) | 用于形成薄膜晶体管用布线膜的溅射靶材 | |
JP5548396B2 (ja) | 薄膜トランジスタ用配線層構造及びその製造方法 | |
TW201232787A (en) | Laminate structure including oxide semiconductor thin film layer, and thin film transistor | |
JP4936560B2 (ja) | 密着性に優れた銅合金複合膜の成膜方法およびこの成膜方法で使用するCa含有銅合金ターゲット | |
JP4840172B2 (ja) | 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用配線および電極 | |
TW419711B (en) | Semiconductor device and its manufacture | |
US8658009B2 (en) | Thin film transistor having a barrier layer as a constituting layer and Cu-alloy sputtering target used for sputter film formation of the barrier layer | |
TWI652359B (zh) | 積層配線膜及薄膜電晶體元件 | |
CN102994952A (zh) | Cu-Mn合金溅射靶材、使用其的薄膜晶体管配线以及薄膜晶体管 | |
JP2009010089A (ja) | 密着性に優れた配線下地膜およびこの配線下地膜を含む密着性に優れた二重構造配線膜 | |
JP5008146B2 (ja) | 密着性に優れた銅合金複合膜 | |
JP2008124450A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法 | |
Yu et al. | The role of oxygen in the deposition of copper–calcium thin film as diffusion barrier for copper metallization | |
WO2016035554A1 (ja) | 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット | |
JP2008112989A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 | |
CN103258725B (zh) | 薄膜配线形成方法及薄膜配线 | |
JP5377914B2 (ja) | 薄膜トランジスター | |
Yu et al. | The properties of Cu metallization based on CuMgAl alloy buffer layer | |
JP2010040535A (ja) | 薄膜トランジスター | |
JPWO2010143609A1 (ja) | 電子装置の形成方法、電子装置、半導体装置及びトランジスタ | |
TW201210026A (en) | Thin-film transistor substrate and display device having thin-film transistor substrate | |
JP2010040536A (ja) | 薄膜トランジスター | |
JP2008191542A (ja) | 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用積層配線および積層電極並びにそれらの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100929 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4936560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |