JP4931619B2 - Band gap constant voltage circuit - Google Patents
Band gap constant voltage circuit Download PDFInfo
- Publication number
- JP4931619B2 JP4931619B2 JP2007016107A JP2007016107A JP4931619B2 JP 4931619 B2 JP4931619 B2 JP 4931619B2 JP 2007016107 A JP2007016107 A JP 2007016107A JP 2007016107 A JP2007016107 A JP 2007016107A JP 4931619 B2 JP4931619 B2 JP 4931619B2
- Authority
- JP
- Japan
- Prior art keywords
- type transistor
- voltage
- transistor
- circuit
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
本発明は、バンドギャップ定電圧回路に係り、さらに詳しくは電源投入時に確実に出力電圧を出力し、立ち上げ時間を短縮するスタートアップ回路に関する。 The present invention relates to a band gap constant voltage circuit, and more particularly to a start-up circuit that reliably outputs an output voltage when power is turned on to shorten a startup time.
図２は、従来のバンドギャップ定電圧回路の回路図である。この電圧源は、ＰＭＯＳトランジスタＰ２１、Ｐ２２、Ｐ２３、Ｐ２４、Ｐ２５とＮＭＯＳトランジスタＮＬ２１、ＮＬ２２、ＮＬ２３とＮＭＯＳデプレッショントランジスタＮＤ２１とバイポーラトランジスタＢ２１、Ｂ２２と抵抗Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４で構成されている。図２において第一のバイポーラＢ２１と第２のバイポーラＢ２２の数の比を１：Ｎに設定すると安定状態において、式１なる出力電圧ＶＲＥＦが得られる。
FIG. 2 is a circuit diagram of a conventional band gap constant voltage circuit. This voltage source includes PMOS transistors P21, P22, P23, P24, P25, NMOS transistors NL21, NL22, NL23, NMOS depletion transistor ND21, bipolar transistors B21, B22, and resistors R21, R22, R23, R24. In FIG. 2, when the ratio of the number of the first bipolar B21 and the second bipolar B22 is set to 1: N, the output voltage VREF expressed by
ＶＲＥＦ＝ＶＢＥ＋Ｖｔ×ｌｎＮ（１＋Ｒ２１/Ｒ２２） ・・・ （式１）
ここでＶＢＥはバイポーラトランジスタのベースエミッタ間電圧、Ｖｔはｋをボルツマン定数、Ｔを絶対温度、ｑを電子電荷としてＶｔ＝ｋＴ/ｑで与えられる。この出力電圧ＶＲＥＦが出力されている状態を通常状態と呼ぶ。
VREF = VBE + Vt × lnN (1 + R21 / R22) (Formula 1)
Here, VBE is a base-emitter voltage of the bipolar transistor, Vt is given by Vt = kT / q where k is Boltzmann's constant, T is absolute temperature, and q is electronic charge. The state where the output voltage VREF is output is called a normal state.
従って、高電位の電源端子ＶＤＤと低電位の電源端子ＶＳＳの間に電源電圧を印加することにより、安定した通常状態では、所定の出力電圧ＶＲＥＦが出力端子から得られるように構成されている。
しかしながら、図２に示した従来のバンドギャップ定電圧回路は、電源投入時の立ち上がり時間が遅く、通常状態でもノイズなどの影響で出力電圧が０Ｖに安定してしまうという欠点があった。 However, the conventional bandgap constant voltage circuit shown in FIG. 2 has a drawback that the rise time when the power is turned on is slow, and the output voltage is stabilized at 0 V due to noise or the like even in a normal state.
本発明は、上記課題を解決するためになされたものであり、電源投入時の立ち上がり時間を速くし、さらに通常状態でもノイズなどの影響で出力電圧が０Ｖで安定してしまうことのないバンドギャップ定電圧回路を提供する。 The present invention has been made in order to solve the above-mentioned problems, and has a band gap that increases the rise time at power-on and does not stabilize the output voltage at 0 V due to noise or the like even in a normal state. A constant voltage circuit is provided.
本発明のバンドギャップ定電圧回路は、上記課題を解決するために、トランジスタＮＭ１１のゲートで出力端子ＶＲＥＦ１１の電圧をモニタすることを特徴とする。さらに、トランジスタＰ１１９のドレインをバイポーラトランジスタＢ１１のエミッタに接続し、バイポーラトランジスタに電流を流すことを特徴とする。 In order to solve the above problem, the band gap constant voltage circuit of the present invention is characterized in that the voltage of the output terminal VREF11 is monitored by the gate of the transistor NM11. Further, the drain of the transistor P119 is connected to the emitter of the bipolar transistor B11, and a current is passed through the bipolar transistor.
以上のような本発明のバンドギャップ定電圧回路は、電源投入時の立ち上がり時間を速くすることが出来て、通常状態でもノイズなどの影響で出力電圧が０Ｖで安定してしまうことを防ぐことが可能である。 The bandgap constant voltage circuit of the present invention as described above can increase the rise time when the power is turned on, and can prevent the output voltage from being stabilized at 0 V due to noise or the like even in a normal state. Is possible.
図１は、本発明のバンドギャップ定電圧回路の回路図である。 FIG. 1 is a circuit diagram of a bandgap constant voltage circuit of the present invention.
図１に示すようにバンドギャップ定電圧回路は、差動増幅回路と、差動増幅回路の入力に接続されたレベルシフタ回路と、定電圧回路とを有する。 As shown in FIG. 1, the bandgap constant voltage circuit includes a differential amplifier circuit, a level shifter circuit connected to the input of the differential amplifier circuit, and a constant voltage circuit.
バンドギャップ定電圧回路の差動増幅器は、１対のｐチャネル型トランジスタＰ１１２およびＰ１１３と、閾値電圧の低い（例えば０．４５Ｖ）ｎチャネル型トランジスタＮＬ１１およびＮＬ１２から構成される。（以下、ｎチャネル型トランジスタをｎ型トランジスタ、ｐチャネル型トランジスタをｐ型トランジスタと略す。）
ｎ型トランジスタＮＬ１１のソースは基準電位となるグランドに接地され、ドレインはｐ型トランジスタＰ１１２のドレインに接続され、ゲートはｎ型トランジスタＮＬ１２のゲートに接続されている。さらにｎ型トランジスタＮ１１のドレインとゲートが接続（ダイオード接続）されている。ｎ型トランジスタＮＬ１２は、ソースがグランドに接続され、ドレインはｐ型トランジスタＰ１１３のドレインに接続され、ゲートはｎ型トランジスタＮＬ１１のゲートに接続されている。ｐ型トランジスタＰ１１２およびｐ型トランジスタＰ１１３のソースおよびバックゲートはｎｏｄｅ１１で共通に接続され、ｐ型トランジスタＰ１０８およびＰ１０４を介して電源電圧ＶＣＣに接続される。ｐ型トランジスタＰ１１２のゲートはｐ型トランジスタＰ１１４のソースに接続され、ｐ型トランジスタＰ１１３のゲートはｐ型トランジスタＰ１１５のソースに接続されている。
The differential amplifier of the bandgap constant voltage circuit includes a pair of p-channel transistors P112 and P113 and n-channel transistors NL11 and NL12 having a low threshold voltage (for example, 0.45 V). (Hereinafter, n-channel transistors are abbreviated as n-type transistors and p-channel transistors are abbreviated as p-type transistors.)
The source of the n-type transistor NL11 is grounded to the ground serving as the reference potential, the drain is connected to the drain of the p-type transistor P112, and the gate is connected to the gate of the n-type transistor NL12. Further, the drain and gate of the n-type transistor N11 are connected (diode connection). The n-type transistor NL12 has a source connected to the ground, a drain connected to the drain of the p-type transistor P113, and a gate connected to the gate of the n-type transistor NL11. The sources and back gates of the p-type transistor P112 and the p-type transistor P113 are commonly connected to the node 11, and are connected to the power supply voltage VCC via the p-type transistors P108 and P104. The gate of the p-type transistor P112 is connected to the source of the p-type transistor P114, and the gate of the p-type transistor P113 is connected to the source of the p-type transistor P115.
閾値電圧の低い（例えば０．４５Ｖ）ｎ型トランジスタＮＬ１３は、差動増幅器の出力端子に接続され、ｐ型トランジスタＰ１１１および抵抗Ｒ１４を介して出力端子ＶＲＥＦ１１に接続されている。ｐ型トランジスタＰ１１１のソースに、ｐ型トランジスタＰ１０７のドレインが接続されている。ｐ型トランジスタＰ１０７のゲートはｐ型トランジスタＰ１０４のゲートに接続されるとともに定電流源として用いられているｐ型トランジスタＰ１０３のゲートに接続されている。ｐ型トランジスタＰ１０７はゲートに定電流源からの電流を供給されてゲートをオン・オフする。これに応じてｐ型トランジスタＰ１０７は電源電圧ＶＣＣから抵抗Ｒ１４を介して出力端子ＶＲＥＦ１１に電流を供給する。 The n-type transistor NL13 having a low threshold voltage (for example, 0.45V) is connected to the output terminal of the differential amplifier, and is connected to the output terminal VREF11 via the p-type transistor P111 and the resistor R14. The drain of the p-type transistor P107 is connected to the source of the p-type transistor P111. The gate of the p-type transistor P107 is connected to the gate of the p-type transistor P104 and to the gate of the p-type transistor P103 used as a constant current source. The p-type transistor P107 is supplied with a current from a constant current source at its gate to turn on and off the gate. In response to this, the p-type transistor P107 supplies current from the power supply voltage VCC to the output terminal VREF11 via the resistor R14.
ｐ型トランジスタＰ１０４は定電流源として用いられているｐ型トランジスタＰ１０３に接続されている。ｐ型トランジスタＰ１０４はドレインがｐ型トランジスタＰ１０８を介して差動増幅回路に接続され、ソースが電源電圧ＶＣＣに接続されている。そして、ｐ型トランジスタＰ１０４はゲートがｐ型トランジスタＰ１０７、Ｐ１０６、Ｐ１０５のゲートに接続されるとともに、定電流源として用いられているｐ型トランジスタＰ１０３のゲートに接続される。ｐ型トランジスタＰ１０４はゲートに定電流源からの電流を供給されてゲートをオン・オフする。これに応じてｐ型トランジスタＰ１０４は、電源電圧ＶＣＣから差動増幅器に電流を供給する。また、定電圧源として用いられているｐ型トランジスタＰ１０３とｐ型トランジスタＰ１０４とｐ型トランジスタＰ１０５とｐ型トランジスタＰ１０６とｐ型トランジスタＰ１０７はカレントミラー回路を構成している。 The p-type transistor P104 is connected to the p-type transistor P103 used as a constant current source. The p-type transistor P104 has a drain connected to the differential amplifier circuit via the p-type transistor P108, and a source connected to the power supply voltage VCC. The gate of the p-type transistor P104 is connected to the gates of the p-type transistors P107, P106, and P105, and to the gate of the p-type transistor P103 used as a constant current source. The p-type transistor P104 is supplied with a current from a constant current source at its gate and turns on and off the gate. In response to this, the p-type transistor P104 supplies a current from the power supply voltage VCC to the differential amplifier. The p-type transistor P103, the p-type transistor P104, the p-type transistor P105, the p-type transistor P106, and the p-type transistor P107 that are used as constant voltage sources constitute a current mirror circuit.
ｐ型トランジスタＰ１０４はｐ型トランジスタＰ１０８をカスコード接続して差動増幅器に接続している。これにより、チャネル長変調を防止することができ、差動増幅器に対して安定した電流を供給することができる。同様に、ｐ型トランジスタＰ１０５はｐ型トランジスタＰ１０９をカスコード接続している。ｐ型トランジスタＰ１０６はｐ型トランジスタＰ１１０をカスコード接続している。ｐ型トランジスタＰ１０７はｐ型トランジスタＰ１１１をカスコード接続している。 The p-type transistor P104 is connected to the differential amplifier by cascode connection of the p-type transistor P108. Thereby, channel length modulation can be prevented, and a stable current can be supplied to the differential amplifier. Similarly, the p-type transistor P105 is cascode-connected to the p-type transistor P109. The p-type transistor P106 is cascode-connected to the p-type transistor P110. The p-type transistor P107 is cascode-connected to the p-type transistor P111.
ｐ型トランジスタＰ１０３とｎ型デプレッショントランジスタＮＤ１３はドレインで接続されており、定電圧源として用いられている。直流電源として用いられるｎ型デプレッショントランジスタＮＤ１３はソース及びゲートをグラウンドに接続し、ドレインをｐ型トランジスタＰ１０３のドレインに接続している。また、ｐ型トランジスタＰ１０３のソースは電源電圧ＶＣＣに接続され、ドレインはｎ型デプレッショントランジスタＮＤ１３のドレインに接続される。ｐ型トランジスタＰ１０３はドレインゲート間を接続(ダイオード接続)されており、ゲートはｐ型トランジスタＰ１０４とｐ型トランジスタＰ１０５とｐ型トランジスタＰ１０６とｐ型トランジスタＰ１０７のゲートに接続されている。同様に、ｐ型トランジスタＰ１０２とｎ型デプレッショントランジスタＮＤ１２も定電圧源として用いられておりｐ型トランジスタＰ１０２のゲートがｐ型トランジスタＰ１０８とｐ型トランジスタＰ１０９とｐ型トランジスタＰ１１０のゲートに接続されている。また、ｐ型トランジスタＰ１０１とｎ型デプレッショントランジスタＮＤ１１も定電圧源として用いられておりｐ型トランジスタＰ１０１のゲートがｐ型トランジスタＰ１１１のゲートに接続されている。 The p-type transistor P103 and the n-type depletion transistor ND13 are connected by a drain and are used as a constant voltage source. The n-type depletion transistor ND13 used as a DC power supply has a source and a gate connected to the ground, and a drain connected to the drain of the p-type transistor P103. The source of the p-type transistor P103 is connected to the power supply voltage VCC, and the drain is connected to the drain of the n-type depletion transistor ND13. The p-type transistor P103 has a drain-gate connection (diode connection), and the gate is connected to the gates of the p-type transistor P104, the p-type transistor P105, the p-type transistor P106, and the p-type transistor P107. Similarly, the p-type transistor P102 and the n-type depletion transistor ND12 are also used as constant voltage sources, and the gate of the p-type transistor P102 is connected to the gates of the p-type transistor P108, the p-type transistor P109, and the p-type transistor P110. . The p-type transistor P101 and the n-type depletion transistor ND11 are also used as constant voltage sources, and the gate of the p-type transistor P101 is connected to the gate of the p-type transistor P111.
レベルシフタ回路として用いられるｐ型トランジスタＰ１１４はドレインがグランドに接続され、ソースはｐ型トランジスタＰ１１２のゲート及びｐ型トランジスタＰ１０９、ｐ型トランジスタＰ１０５を介して電源電圧ＶＣＣに接続されている。また、ｐ型トランジスタＰ１１４のゲートは抵抗Ｒ１２とＲ１４を介して出力端子ＶＲＥＦ１１に接続される。同様に、レベルシフタ回路として用いられるｐ型トランジスタＰ１１５はドレインがグランドに接続され、ソースがｐ型トランジスタＰ１１３のゲート及びｐ型トランジスタＰ１１０、ｐ型トランジスタＰ１０６を介して電源電圧ＶＣＣに接続される。また、ｐ型トランジスタＰ１１５のゲートは抵抗Ｒ１１とＲ１４を介して出力端子ＶＲＥＦＦ１１に接続される。 The p-type transistor P114 used as the level shifter circuit has a drain connected to the ground, and a source connected to the power supply voltage VCC via the gate of the p-type transistor P112 and the p-type transistors P109 and P105. The gate of the p-type transistor P114 is connected to the output terminal VREF11 via the resistors R12 and R14. Similarly, the p-type transistor P115 used as a level shifter circuit has a drain connected to the ground and a source connected to the power supply voltage VCC via the gate of the p-type transistor P113 and the p-type transistor P110 and the p-type transistor P106. The gate of the p-type transistor P115 is connected to the output terminal VREFF11 via resistors R11 and R14.
出力端子ＶＲＥＦ１１とグラウンドの間には出力端子ＶＲＥＦ１１側から順に抵抗Ｒ１４を介して抵抗Ｒ１２、抵抗Ｒ１３、バイポーラトランジスタＢ１２が接続されている。これらとは別に出力端子ＶＲＥＦ１１とグラウンドの間には出力端子ＶＲＥＦ１１から順に抵抗Ｒ１４を介して抵抗Ｒ１１、バイポーラトランジスタＢ１１が接続されている。 Between the output terminal VREF11 and the ground, a resistor R12, a resistor R13, and a bipolar transistor B12 are connected in order from the output terminal VREF11 side through a resistor R14. Apart from these, a resistor R11 and a bipolar transistor B11 are connected between the output terminal VREF11 and the ground in order from the output terminal VREF11 via a resistor R14.
バイポーラトランジスタＢ１２のベース、コレクタはグラウンドに接続され、エミッタは抵抗Ｒ１３に接続されている。抵抗Ｒ１３は一方がバイポーラトランジスタＢ１２に接続されるとともに、他方が抵抗Ｒ１２とｐ型トランジスタＰ１１４のゲートに接続されている。また、抵抗Ｒ１２は一方が抵抗Ｒ１３とｐ型トランジスタＰ１１４のゲートに接続されるとともに、他方がＲ１４を介して出力端子ＶＲＥＦ１１に接続されている。 The base and collector of the bipolar transistor B12 are connected to the ground, and the emitter is connected to the resistor R13. One end of the resistor R13 is connected to the bipolar transistor B12, and the other end is connected to the resistor R12 and the gate of the p-type transistor P114. One end of the resistor R12 is connected to the resistor R13 and the gate of the p-type transistor P114, and the other end is connected to the output terminal VREF11 via R14.
バイポーラトランジスタＢ１１のベース、コレクタはグラウンドに接続され、エミッタは抵抗Ｒ１１とｐ型トランジスタＰ１１５のゲートに接続されている。また、抵抗Ｒ１１は一方がバイポーラトランジスタＢ１２に接続されるとともに、他方が抵抗Ｒ１４を介して出力端子ＶＲＥＦ１１に接続されている。 The base and collector of the bipolar transistor B11 are connected to the ground, and the emitter is connected to the resistor R11 and the gate of the p-type transistor P115. One end of the resistor R11 is connected to the bipolar transistor B12, and the other end is connected to the output terminal VREF11 via the resistor R14.
本発明のバンドギャップ定電圧回路は、さらに以下に説明するスタートアップ回路１を備えている。
スタートアップ回路１は、出力端子ＶＲＥＦ１１の電圧を検出する出力電圧検出回路であるｎ型トランジスタＮＭ１１と、出力電圧検出回路の出力によって制御される電流源であるｐ型トランジスタＰ１１９とから構成される。
ｎ型トランジスタＮＭ１１は、ゲートに出力端子ＶＲＥＦ１１を接続され、ソースにｐ型トランジスタＰ１１７のドレインを接続されている。ｐ型トランジスタＰ１１７は、ｐ型トランジスタＰ１１６とカレントミラー回路を構成して、ｎ型デプレッショントランジスタＮＤ１４が発生する定電流をｎ型トランジスタＮＭ１１に流す。直流電源として用いられるｎ型デプレッショントランジスタＮＤ１４はソース及びゲートをグラウンドに接続している。
The band gap constant voltage circuit of the present invention further includes a
The
The n-type transistor NM11 has a gate connected to the output terminal VREF11, and a source connected to the drain of the p-type transistor P117. The p-type transistor P117 forms a current mirror circuit with the p-type transistor P116, and allows a constant current generated by the n-type depletion transistor ND14 to flow through the n-type transistor NM11. An n-type depletion transistor ND14 used as a DC power supply has a source and a gate connected to the ground.
ｐ型トランジスタＰ１１８とｎ型トランジスタＮＭ１２はインバータを構成して、ｐ型トランジスタＰ１１７とｎ型トランジスタＮＭ１１の接続点を入力として接続している。ｐ型トランジスタＰ１１８とｎ型トランジスタＮＭ１２のインバータの出力は、電流源であるｐ型トランジスタＰ１１９のゲートに接続している。ｐ型トランジスタＰ１１９のソースは、電源電圧ＶＣＣに接続され、ドレインはバイポーラトランジスタＢ１１のエミッタに接続されている。 The p-type transistor P118 and the n-type transistor NM12 constitute an inverter and are connected with the connection point of the p-type transistor P117 and the n-type transistor NM11 as an input. The outputs of the inverters of the p-type transistor P118 and the n-type transistor NM12 are connected to the gate of the p-type transistor P119 that is a current source. The source of the p-type transistor P119 is connected to the power supply voltage VCC, and the drain is connected to the emitter of the bipolar transistor B11.
次に、上記した本発明のバンドギャップ定電圧回路のスタートアップ回路１の動作について説明する。
電源投入時、出力端子ＶＲＥＦ１１の電圧はｎ型トランジスタＮＭ１１の閾値より低い電圧であるためｎ型トランジスタＮＭ１１はオフしている。このため、n型トランジスタＮＭ１２がオンし、ｐ型トランジスタＰ１１９がオンする。ｐ型トランジスタＰ１１９がオンすると、バイポーラトランジスタＢ１１に電流が流れるので、バイポーラトランジスタＢ１１のエミッタ電圧が上がり、出力端子ＶＲＥＦ１１の電圧が上昇する。出力端子ＶＲＥＦ１１の電圧が上昇し、n型トランジスタＮＭ１１の閾値以上になったとき、ｎ型トランジスタＮＭ１１がオンする。このため、ｐ型トランジスタＰ１１８がオンし、ｐ型トランジスタＰ１１９がオフするので、バイポーラトランジスタＢ１１への電流の供給が停止する。
Next, the operation of the
When the power is turned on, since the voltage at the output terminal VREF11 is lower than the threshold value of the n-type transistor NM11, the n-type transistor NM11 is turned off. For this reason, the n-type transistor NM12 is turned on and the p-type transistor P119 is turned on. When the p-type transistor P119 is turned on, a current flows through the bipolar transistor B11, so that the emitter voltage of the bipolar transistor B11 increases and the voltage of the output terminal VREF11 increases. When the voltage at the output terminal VREF11 increases and becomes equal to or higher than the threshold value of the n-type transistor NM11, the n-type transistor NM11 is turned on. For this reason, since the p-type transistor P118 is turned on and the p-type transistor P119 is turned off, supply of current to the bipolar transistor B11 is stopped.
従って、上述のスタートアップ回路１によって、バンドギャップ定電圧回路の電源投入時の立ち上がり時間を速くする事が可能となる。さらに、ｐ型トランジスタＰ１１９のサイズを調節することで、電源投入時の立ち上がり時間を調節することもできる。
また、電源投入時以外においても、n型トランジスタＮＭ１１が出力端子ＶＲＥＦ１１の電圧をモニタして、出力端子ＶＲＥＦ１１の電圧を一定になるように動作するため、ノイズなどの影響で出力端子ＶＲＥＦＦ１１の電圧が０Ｖで安定することを防ぐことも可能となる。
Therefore, the
Even when the power is not turned on, the n-type transistor NM11 monitors the voltage of the output terminal VREF11 and operates so that the voltage of the output terminal VREF11 becomes constant. Therefore, the voltage of the output terminal VREFF11 is affected by noise or the like. It is also possible to prevent stabilization at 0V.
１ スタートアップ回路 1 Start-up circuit
Claims (2)
前記出力端子の電圧をレベル変換する第一及び第二のレベルシフト回路と、
前記第一及び第二のレベルシフト回路の出力を入力して前記出力端子の電圧を制御する差動増幅回路と、
前記出力端子の電圧をモニタする出力電圧検出回路と、
前記出力電圧検出回路の出力によって電流値を制御される電流源を備え、
前記出力電圧検出回路は、
前記出力端子をゲートに接続し、ソースを接地した検出トランジスタであるｎ型トランジスタと、
ソースとゲートを共通に接地した定電流源であるｎ型デプレッショントランジスタと、
前記ｎ型デプレッショントランジスタが流す定電流を、前記ｎ型トランジスタに流すカレントミラー回路と、
前記ｎ型トランジスタのドレインと入力を接続したインバータ回路とで構成し、
前記電流源は、
前記インバータ回路の出力にゲートを接続し、ソースを電源電圧に接続し、ドレインを前記レベルシフト回路を構成するバイポーラトランジスタのエミッタに接続したｐ型トランジスタで構成し、
前記出力端子の電圧が所定の電圧より低いときに、前記ｐ型トランジスタが前記バイポーラトランジスタに電流を供給するように構成されたバンドギャップ定電圧回路。 A constant voltage source that outputs a constant voltage to the output terminal;
First and second level shift circuits for level-converting the voltage of the output terminal;
A differential amplifier circuit that inputs the outputs of the first and second level shift circuits and controls the voltage of the output terminal;
An output voltage detection circuit for monitoring the voltage of the output terminal;
A current source whose current value is controlled by the output of the output voltage detection circuit;
The output voltage detection circuit includes:
An n-type transistor which is a detection transistor having the output terminal connected to the gate and the source grounded;
An n-type depletion transistor which is a constant current source having a source and a gate commonly grounded;
A current mirror circuit for passing a constant current flowing through the n-type depletion transistor to the n-type transistor;
The n-type transistor comprises a drain and an inverter circuit connected to the input,
The current source is
A gate connected to the output of the inverter circuit, a source connected to a power supply voltage, and a drain formed of a p-type transistor connected to an emitter of a bipolar transistor constituting the level shift circuit;
A bandgap constant voltage circuit configured such that the p-type transistor supplies current to the bipolar transistor when the voltage at the output terminal is lower than a predetermined voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007016107A JP4931619B2 (en) | 2006-02-18 | 2007-01-26 | Band gap constant voltage circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006041690 | 2006-02-18 | ||
| JP2006041690 | 2006-02-18 | ||
| JP2007016107A JP4931619B2 (en) | 2006-02-18 | 2007-01-26 | Band gap constant voltage circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007249948A JP2007249948A (en) | 2007-09-27 |
| JP4931619B2 true JP4931619B2 (en) | 2012-05-16 |
Family
ID=38594105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007016107A Expired - Fee Related JP4931619B2 (en) | 2006-02-18 | 2007-01-26 | Band gap constant voltage circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4931619B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5458234B2 (en) | 2008-01-25 | 2014-04-02 | ピーエスフォー ルクスコ エスエイアールエル | Bandgap reference power supply circuit |
| JP5123679B2 (en) * | 2008-01-28 | 2013-01-23 | ルネサスエレクトロニクス株式会社 | Reference voltage generation circuit and activation control method thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2965141B2 (en) * | 1996-11-14 | 1999-10-18 | 日本電気株式会社 | Bandgap reference circuit with starting circuit |
| JP3185698B2 (en) * | 1997-02-20 | 2001-07-11 | 日本電気株式会社 | Reference voltage generation circuit |
| JP3517343B2 (en) * | 1998-01-05 | 2004-04-12 | セイコーインスツルメンツ株式会社 | Self-correcting constant current circuit |
| JP3519958B2 (en) * | 1998-10-07 | 2004-04-19 | 株式会社リコー | Reference voltage generation circuit |
| JP4218153B2 (en) * | 1999-11-10 | 2009-02-04 | ミツミ電機株式会社 | Voltage detection circuit |
| US6677808B1 (en) * | 2002-08-16 | 2004-01-13 | National Semiconductor Corporation | CMOS adjustable bandgap reference with low power and low voltage performance |
| JP4315724B2 (en) * | 2003-04-17 | 2009-08-19 | 三洋電機株式会社 | Start-up circuit of band gap type reference voltage circuit |
-
2007
- 2007-01-26 JP JP2007016107A patent/JP4931619B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007249948A (en) | 2007-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3678692B2 (en) | Bandgap reference voltage circuit | |
| US5739681A (en) | Voltage regulator with high gain cascode current mirror | |
| TWI394367B (en) | Band gap constant-voltage circuit | |
| CN108536207B (en) | Current generation circuit and bandgap reference circuit and semiconductor device including the same | |
| US8093881B2 (en) | Reference voltage generation circuit with start-up circuit | |
| KR19980071516A (en) | Reference voltage generator | |
| US7248079B2 (en) | Differential buffer circuit with reduced output common mode variation | |
| JP2007305010A (en) | Reference voltage generation circuit | |
| US6897714B2 (en) | Reference voltage generating circuit | |
| US9946291B2 (en) | Reference voltage generation circuit and method for driving the same | |
| JP2004328640A (en) | Circuit for generating bias current, circuit for driving laser diode, and transmitter for optical communication | |
| US7026860B1 (en) | Compensated self-biasing current generator | |
| JP4785538B2 (en) | Band gap circuit | |
| JP4931619B2 (en) | Band gap constant voltage circuit | |
| US20060125460A1 (en) | Reference current generator | |
| JP6413005B2 (en) | Semiconductor device and electronic system | |
| US7888993B2 (en) | Bias current generator for multiple supply voltage circuit | |
| US11070181B2 (en) | Push-pull output driver and operational amplifier using same | |
| US6963191B1 (en) | Self-starting reference circuit | |
| JPH07121255A (en) | Constant current source circuit | |
| KR20080003048A (en) | Reference voltage generator | |
| JP2010165071A (en) | Constant-voltage power supply | |
| KR100671210B1 (en) | Cascode Current Mirrored Start-Up Circuit with Wide Swing | |
| JP4018561B2 (en) | Start-up circuit | |
| JP4445916B2 (en) | Band gap circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091014 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4931619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |