JP4924634B2 - 固体撮像素子及びその製造方法、撮像装置 - Google Patents
固体撮像素子及びその製造方法、撮像装置 Download PDFInfo
- Publication number
- JP4924634B2 JP4924634B2 JP2009051208A JP2009051208A JP4924634B2 JP 4924634 B2 JP4924634 B2 JP 4924634B2 JP 2009051208 A JP2009051208 A JP 2009051208A JP 2009051208 A JP2009051208 A JP 2009051208A JP 4924634 B2 JP4924634 B2 JP 4924634B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- solid
- negative fixed
- silicon oxide
- fixed charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 86
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 claims description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 55
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 55
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 22
- 238000005240 physical vapour deposition Methods 0.000 claims description 14
- 238000000231 atomic layer deposition Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 8
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 229910052710 silicon Inorganic materials 0.000 description 27
- 239000010703 silicon Substances 0.000 description 27
- 239000000758 substrate Substances 0.000 description 21
- 238000009825 accumulation Methods 0.000 description 20
- 229910004298 SiO 2 Inorganic materials 0.000 description 18
- 238000003860 storage Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000005641 tunneling Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000002484 cyclic voltammetry Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052773 Promethium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- -1 hafnium nitride Chemical class 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- VQMWBBYLQSCNPO-UHFFFAOYSA-N promethium atom Chemical compound [Pm] VQMWBBYLQSCNPO-UHFFFAOYSA-N 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/184—Infrared image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/026—Wafer-level processing
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Formation Of Insulating Films (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、固体撮像素子及びその製造方法、並びに、固体撮像素子を備えた撮像装置に係わる。
ＣＣＤ固体撮像素子やＣＭＯＳ固体撮像素子では、フォトダイオードにおける結晶欠陥や、シリコン基板に形成された受光部とその上の絶縁層との界面における界面準位が、暗電流の原因となることが知られている。
即ち、図１２Ａに模式的断面図を示し、図１２Ｂにポテンシャル図を示すように、フォトダイオードＰＤが形成されたシリコン層５１と、その上の絶縁層５２との界面において、×印で示す界面準位が発生している。この界面準位が暗電流の発生源となり、界面に起源する電子が、暗電流となってフォトダイオードＰＤに流れ込む。
そこで、暗電流の発生を制御する技術として、いわゆるＨＡＤ（Hole Accumulation Diode）構造が採用されている（例えば、特許文献１を参照。）。
具体的には、図１３Ａに模式的断面図を示し、図１３Ｂにポテンシャル図を示すように、シリコン層５１の表面付近にｐ型の不純物を導入してｐ＋の半導体領域を形成し、このｐ＋の半導体領域を、正電荷（ホール）を蓄積するための正電荷蓄積領域５３とする。
このように、界面に正電荷蓄積領域５３を形成したＨＡＤ構造とすることにより、フォトダイオードＰＤを界面から離して、界面準位を発生源とする暗電流を抑制することが可能になる。
具体的には、図１３Ａに模式的断面図を示し、図１３Ｂにポテンシャル図を示すように、シリコン層５１の表面付近にｐ型の不純物を導入してｐ＋の半導体領域を形成し、このｐ＋の半導体領域を、正電荷（ホール）を蓄積するための正電荷蓄積領域５３とする。
このように、界面に正電荷蓄積領域５３を形成したＨＡＤ構造とすることにより、フォトダイオードＰＤを界面から離して、界面準位を発生源とする暗電流を抑制することが可能になる。
一般に、ＨＡＤ構造を形成する際には、Ｂ，ＢＦ２のようなイオンをアニール温度でイオン注入することにより、界面付近に正電荷蓄積領域５３となるｐ＋の半導体領域を形成している。
そして、従来のイオン注入プロセスでは、注入したイオンの適正な拡散及び活性化を図るため、できるだけ長い時間高い温度を保持することが不可欠となっている。
そして、従来のイオン注入プロセスでは、注入したイオンの適正な拡散及び活性化を図るため、できるだけ長い時間高い温度を保持することが不可欠となっている。
しかしながら、高い温度を長時間保持することは、固体撮像素子の特性等を充分に確保する観点からは、望ましくない。
そこで、図１４Ａに模式的断面図を示し、図１４Ｂにポテンシャル図を示すように、フォトダイオードＰＤが形成されたシリコン層５１上に、負の固定電荷５４を有する絶縁層５５を形成することが提案されている（特許文献２参照）。
これにより、図１４Ｂに示すように、バンドを曲げて、シリコン層５１にイオン注入をしなくても、界面付近に正電荷蓄積領域５３を形成して、正電荷（ホール）が蓄積されるようにすることができる。
これにより、図１４Ｂに示すように、バンドを曲げて、シリコン層５１にイオン注入をしなくても、界面付近に正電荷蓄積領域５３を形成して、正電荷（ホール）が蓄積されるようにすることができる。
このような負の固定電荷５４を有する絶縁層５５の材料としては、例えば、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５等が挙げられる。
前記特許文献２では、負の固定電荷５４を有する絶縁層５５を成膜する際に、ＡＬＤ（原子層蒸着）法もしくはＭＯＣＶＤ（有機金属化学的気相成長）法により成膜した第１の膜と、ＰＶＤ（物理的気相成長）法により成膜した第２の膜とを積層している。
この手法によれば、ＡＬＤ法を用いることで界面準位を抑制することができ、ＰＶＤ法を用いることで生産性を高めることが可能となる。
この手法によれば、ＡＬＤ法を用いることで界面準位を抑制することができ、ＰＶＤ法を用いることで生産性を高めることが可能となる。
しかしながら、前記特許文献２に提案されている製造方法では、同じ酸化物を異なる２種の成膜方法で積層形成していたので、負の固定電荷５４を有する絶縁層５５の特性が使用した酸化物によって制約される。
また、ＡＬＤ法による成膜が困難である材料は、負の固定電荷５４を有する絶縁層５５に使用することができなくなるため、この観点でも、負の固定電荷５４を有する絶縁層５５の特性が制約される。
また、ＡＬＤ法による成膜が困難である材料は、負の固定電荷５４を有する絶縁層５５に使用することができなくなるため、この観点でも、負の固定電荷５４を有する絶縁層５５の特性が制約される。
上述した問題の解決のために、本発明においては、暗電流を抑制すると共に、負の固定電荷を有する層の特性の制約を緩和することができる固体撮像素子及びその製造方法を提供するものである。また、この固体撮像素子を備えた撮像装置を提供するものである。
本発明の固体撮像素子は、光電変換が行われるフォトダイオードが形成された半導体層を含む。さらに、本発明の固体撮像素子は、少なくともフォトダイオードが形成された領域の半導体層上に、プラズマを用いて形成された酸化シリコン膜と、この酸化シリコン膜上に形成された、負の固定電荷を有する膜とを含む。
本発明の固体撮像素子の製造方法は、半導体層にフォトダイオードを形成する工程を含む。さらに、少なくともフォトダイオードが形成された領域の半導体層上に、プラズマを用いて酸化シリコン膜を形成する工程と、この酸化シリコン膜上に負の固定電荷を有する膜を形成する工程とを有する。
本発明の撮像装置は、入射光を集光する集光光学部と、この集光光学部で集光した入射光を受光して光電変換する固体撮像素子と、この固体撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む。そして、本発明の撮像装置は、固体撮像素子が前記本発明の固体撮像素子の構成であるものである。
上述の本発明の固体撮像素子の構成によれば、負の固定電荷を有する膜によって、フォトダイオードが形成された半導体層の界面付近（表面付近）に、正電荷蓄積領域を形成して、正電荷（ホール）を蓄積させることができる。これにより、界面準位に起因する暗電流の発生を抑制することが可能になる。
また、プラズマを用いて形成された酸化シリコン膜にも負の固定電荷を持たせることができるので、その上の負の固定電荷を有する膜と合わせて、充分な負バイアス効果が得られる。
そして、酸化シリコン膜が負の固定電荷を有するので、負の固定電荷を有していない酸化シリコン膜（熱酸化膜等）を形成した場合と比較して、負の固定電荷を有する膜を界面に近くすることができる。
さらに、酸化シリコン膜が負の固定電荷を持ち、かつ、負の固定電荷を有する膜を形成する際の半導体層へのダメージを防ぐための下地膜とすることができる。これにより、前記特許文献２に示したように、同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜の成膜法や材料の制約が緩和される。
また、プラズマを用いて形成された酸化シリコン膜にも負の固定電荷を持たせることができるので、その上の負の固定電荷を有する膜と合わせて、充分な負バイアス効果が得られる。
そして、酸化シリコン膜が負の固定電荷を有するので、負の固定電荷を有していない酸化シリコン膜（熱酸化膜等）を形成した場合と比較して、負の固定電荷を有する膜を界面に近くすることができる。
さらに、酸化シリコン膜が負の固定電荷を持ち、かつ、負の固定電荷を有する膜を形成する際の半導体層へのダメージを防ぐための下地膜とすることができる。これにより、前記特許文献２に示したように、同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜の成膜法や材料の制約が緩和される。
上述の本発明の固体撮像素子の製造方法によれば、少なくともフォトダイオードが形成された領域の半導体層上に、プラズマを用いて酸化シリコン膜を形成する工程によって、負の固定電荷を有する酸化シリコン膜をフォトダイオード上に形成することができる。
また、この酸化シリコン膜上に負の固定電荷を有する膜を形成する工程により、酸化シリコン膜と負の固定電荷を有する膜とにより、フォトダイオードが形成された半導体層の界面付近（表面付近）に、正電荷（ホール）を蓄積させることが可能な構造となる。これにより、界面準位に起因する暗電流の発生を抑制することが可能になる。
そして、負の固定電荷を有する膜の下地に酸化シリコン膜が形成されているため、負の固定電荷を有する膜を形成する際に、半導体層にダメージを与えないように、酸化シリコン膜で防ぐことができる。これにより、前記特許文献２に示したように、同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜の成膜法や材料の制約が緩和される。
また、この酸化シリコン膜上に負の固定電荷を有する膜を形成する工程により、酸化シリコン膜と負の固定電荷を有する膜とにより、フォトダイオードが形成された半導体層の界面付近（表面付近）に、正電荷（ホール）を蓄積させることが可能な構造となる。これにより、界面準位に起因する暗電流の発生を抑制することが可能になる。
そして、負の固定電荷を有する膜の下地に酸化シリコン膜が形成されているため、負の固定電荷を有する膜を形成する際に、半導体層にダメージを与えないように、酸化シリコン膜で防ぐことができる。これにより、前記特許文献２に示したように、同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜の成膜法や材料の制約が緩和される。
上述の本発明の撮像装置の構成によれば、固体撮像素子が前記本発明の撮像装置の構成であることにより、暗電流の発生を抑制することが可能になる。
上述の本発明の固体撮像素子及びその製造方法によれば、充分な大きさの負バイアス効果により、界面準位に起因する暗電流の発生を抑制することができる。
従って、暗電流を生じることなく安定して動作する、高い信頼性を有する固体撮像素子を実現することができる。
また、負の固定電荷を有する膜の下地となる酸化シリコン膜が負の固定電荷を持つので、負の固定電荷を有する膜の成膜法や材料の制約が緩和され、負の固定電荷を有する膜の特性の制約も緩和される。
従って、暗電流を生じることなく安定して動作する、高い信頼性を有する固体撮像素子を実現することができる。
また、負の固定電荷を有する膜の下地となる酸化シリコン膜が負の固定電荷を持つので、負の固定電荷を有する膜の成膜法や材料の制約が緩和され、負の固定電荷を有する膜の特性の制約も緩和される。
上述の本発明の撮像装置によれば、固体撮像素子において暗電流の発生を抑制することができるので、固体撮像素子で光電変換されて得られる信号が安定する。
従って、安定して動作し、高い信頼性を有し、良好な画質が得られる撮像装置を実現することができる。
従って、安定して動作し、高い信頼性を有し、良好な画質が得られる撮像装置を実現することができる。
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．本発明の概要
２．固体撮像素子の実施の形態
３．実験（特性測定）
４．撮像装置の実施の形態
なお、説明は以下の順序で行う。
１．本発明の概要
２．固体撮像素子の実施の形態
３．実験（特性測定）
４．撮像装置の実施の形態
＜１．本発明の概要＞
本発明においては、光電変換が行われるフォトダイオードが形成された半導体層を含む固体撮像素子の、少なくともフォトダイオードが形成された領域の半導体層上に、プラズマを用いて形成された酸化シリコン膜を設ける。
さらに、この酸化シリコン膜上に、負の固定電荷を有する膜を設けて、固体撮像素子を構成する。
本発明においては、光電変換が行われるフォトダイオードが形成された半導体層を含む固体撮像素子の、少なくともフォトダイオードが形成された領域の半導体層上に、プラズマを用いて形成された酸化シリコン膜を設ける。
さらに、この酸化シリコン膜上に、負の固定電荷を有する膜を設けて、固体撮像素子を構成する。
「プラズマを用いて形成された酸化シリコン膜」は、文字通り、プラズマを使用して成膜された酸化シリコン膜を指す。
この酸化シリコン膜の成膜法としては、様々な、プラズマを使用した成膜法が考えられるが、室温に近い低温でプラズマを発生させることが可能な成膜法を使用することが望ましい。
例えば、ＤＰＳ（Decoupled Plasma Source）装置を用いることにより、低温でプラズマを発生させて、酸化シリコン膜（ＳｉＯ２膜）を成膜することができる。
プラズマを使用して、酸化シリコン膜を成膜することにより、酸化シリコン膜に負の固定電荷を持たせることができる。
この酸化シリコン膜の成膜法としては、様々な、プラズマを使用した成膜法が考えられるが、室温に近い低温でプラズマを発生させることが可能な成膜法を使用することが望ましい。
例えば、ＤＰＳ（Decoupled Plasma Source）装置を用いることにより、低温でプラズマを発生させて、酸化シリコン膜（ＳｉＯ２膜）を成膜することができる。
プラズマを使用して、酸化シリコン膜を成膜することにより、酸化シリコン膜に負の固定電荷を持たせることができる。
負の固定電荷を有する膜の材料としては、例えば、酸化ハフニウム（ＨｆＯ２）、酸化ジルコン（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）から選ばれる材料が挙げられる。これらの酸化物の膜は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があるため、成膜方法が確立されており、容易に成膜することができる。
これらの材料のうち、特に、屈折率の比較的高い、ＨｆＯ２（屈折率２．０５）、Ｔａ２Ｏ５（屈折率２．１６）、ＴｉＯ２（屈折率２．２０）等を形成した場合には、反射防止効果をも得ることも可能になる。
上記以外の材料としては、例えば、希土類元素の酸化物が挙げられる。即ち、ランタン、プラセオジム、セリウム、ネオジム、プロメチウム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム、イットリウムの各酸化物が挙げられる。
さらにまた、窒化ハフニウム、窒化アルミニウム、酸窒化ハフニウム、酸窒化アルミニウムを使用することも可能である。
これらの材料のうち、特に、屈折率の比較的高い、ＨｆＯ２（屈折率２．０５）、Ｔａ２Ｏ５（屈折率２．１６）、ＴｉＯ２（屈折率２．２０）等を形成した場合には、反射防止効果をも得ることも可能になる。
上記以外の材料としては、例えば、希土類元素の酸化物が挙げられる。即ち、ランタン、プラセオジム、セリウム、ネオジム、プロメチウム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム、イットリウムの各酸化物が挙げられる。
さらにまた、窒化ハフニウム、窒化アルミニウム、酸窒化ハフニウム、酸窒化アルミニウムを使用することも可能である。
負の固定電荷を有する膜には、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でのイオン注入の阻止能力を上げることが可能になる。
負の固定電荷を有する膜は、好ましくは、原子層蒸着（ＡＬＤ）法、有機金属化学的気相成長（ＭＯＣＶＤ）法、物理的気相成長（ＰＶＤ）法のいずれかの方法により、形成する。
ＡＬＤ法により成膜する場合には、例えば、基板温度が２００〜５００℃、プリカーサーの流量が１０〜５００ｓｃｃｍ、プリカーサーの照射時間が１〜１５秒、Ｏ３の流量が５〜５０ｓｃｃｍの条件とする。
ＭＯＣＶＤ法により成膜する場合には、例えば、基板温度が２００〜６００℃の条件とする。
ＰＶＤ法により成膜する場合には、例えば、圧力が０．０１〜５０Ｐａ、ＤＣパワーが５００〜２０００Ｗ、Ａｒの流量が５〜５０ｓｃｃｍ、Ｏ２の流量が５〜５０ｓｃｃｍの条件とする。
ＡＬＤ法により成膜する場合には、例えば、基板温度が２００〜５００℃、プリカーサーの流量が１０〜５００ｓｃｃｍ、プリカーサーの照射時間が１〜１５秒、Ｏ３の流量が５〜５０ｓｃｃｍの条件とする。
ＭＯＣＶＤ法により成膜する場合には、例えば、基板温度が２００〜６００℃の条件とする。
ＰＶＤ法により成膜する場合には、例えば、圧力が０．０１〜５０Ｐａ、ＤＣパワーが５００〜２０００Ｗ、Ａｒの流量が５〜５０ｓｃｃｍ、Ｏ２の流量が５〜５０ｓｃｃｍの条件とする。
酸化シリコン膜の膜厚は、電子のトンネリングの抑制効果がある程度得られるようにするために、膜厚を１ｎｍ以上とすることが好ましい。より好ましくは、膜厚を３ｎｍ以上として、充分な電子のトンネリングの抑制効果が得られるようにする。
酸化シリコン膜の膜厚を厚くするほど、電子のトンネリングの抑制効果が強まるが、あまり厚くしすぎると、負の固定電荷による正電荷（ホール）の蓄積効果が弱くなる。この観点から、酸化シリコン膜の膜厚は、３０ｎｍ程度以下とすることが好ましい。
酸化シリコン膜の膜厚を厚くするほど、電子のトンネリングの抑制効果が強まるが、あまり厚くしすぎると、負の固定電荷による正電荷（ホール）の蓄積効果が弱くなる。この観点から、酸化シリコン膜の膜厚は、３０ｎｍ程度以下とすることが好ましい。
本発明では、プラズマを用いて形成した酸化シリコン膜の上に、負の固定電荷を有する膜を形成しているので、プラズマを用いて形成された酸化シリコン膜にも負の固定電荷を持たせることができる。これにより、酸化シリコン膜の上の負の固定電荷を有する膜と合わせて、充分な負バイアス効果が得られる。
そして、酸化シリコン膜が負の固定電荷を有するので、負の固定電荷を有していない酸化シリコン膜（熱酸化膜等）を形成した場合と比較して、負の固定電荷を有する膜を界面に近くすることができる。
さらに、酸化シリコン膜が負の固定電荷を持ち、かつ、負の固定電荷を有する膜を形成する際の半導体層へのダメージを防ぐための下地膜とすることができる。これにより、同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜の成膜法や材料の制約が緩和される。
そして、酸化シリコン膜が負の固定電荷を有するので、負の固定電荷を有していない酸化シリコン膜（熱酸化膜等）を形成した場合と比較して、負の固定電荷を有する膜を界面に近くすることができる。
さらに、酸化シリコン膜が負の固定電荷を持ち、かつ、負の固定電荷を有する膜を形成する際の半導体層へのダメージを防ぐための下地膜とすることができる。これにより、同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜の成膜法や材料の制約が緩和される。
従って、本発明により、充分な大きさの負バイアス効果により、界面準位に起因する暗電流の発生を抑制することができ、暗電流を生じることなく安定して動作する、高い信頼性を有する固体撮像素子を実現することができる。また、負の固定電荷を有する膜の成膜法や材料の制約が緩和され、負の固定電荷を有する膜の特性の制約も緩和される。
そして、本発明の撮像装置は、本発明の固体撮像素子を備えて撮像装置を構成する。これにより、固体撮像素子において暗電流の発生を抑制することができ、固体撮像素子で光電変換されて得られる信号が安定するため、安定して動作し、高い信頼性を有し、良好な画質が得られる撮像装置を実現することができる。
そして、本発明の撮像装置は、本発明の固体撮像素子を備えて撮像装置を構成する。これにより、固体撮像素子において暗電流の発生を抑制することができ、固体撮像素子で光電変換されて得られる信号が安定するため、安定して動作し、高い信頼性を有し、良好な画質が得られる撮像装置を実現することができる。
＜２．固体撮像素子の実施の形態＞
本発明の固体撮像素子の一実施の形態の概略構成図（断面図）を、図１に示す。
本実施の形態は、本発明を、いわゆる裏面照射型のＣＭＯＳ固体撮像素子（ＣＭＯＳイメージセンサ）に適用した場合である。
本発明の固体撮像素子の一実施の形態の概略構成図（断面図）を、図１に示す。
本実施の形態は、本発明を、いわゆる裏面照射型のＣＭＯＳ固体撮像素子（ＣＭＯＳイメージセンサ）に適用した場合である。
この固体撮像素子１は、フォトダイオード部４１のシリコン基板２に、入射光を光電変換する受光部として、フォトダイオードとなる電荷蓄積領域４が、Ｎ型の不純物領域によって形成されている。
このフォトダイオードの電荷蓄積領域４の表面には、正電荷蓄積領域５が形成されている。
そして、これら電荷蓄積領域４及び正電荷蓄積領域５によって、前述したＨＡＤ構造が構成されている。
このフォトダイオードの電荷蓄積領域４の表面には、正電荷蓄積領域５が形成されている。
そして、これら電荷蓄積領域４及び正電荷蓄積領域５によって、前述したＨＡＤ構造が構成されている。
フォトダイオード部４１においては、シリコン基板２の電荷蓄積領域４の下方に、ＭＯＳトランジスタＴｒ１のゲート電極１１が形成され、さらに下方に金属配線による配線層１２が形成されている。図１では、３層の配線層１２を示している。ゲート電極１１及び各層の配線層１２の間は、層間の絶縁層１３によって絶縁されている。
なお、絶縁層１３は、図示しないが、下方に設けられる支持基板等によって支持されている。
なお、絶縁層１３は、図示しないが、下方に設けられる支持基板等によって支持されている。
電荷蓄積領域４を有するフォトダイオードによって、それぞれの画素が構成される。
各画素には、図示のトランジスタ（この場合は、電荷蓄積領域４に蓄積した電荷を読み出し・転送する転送トランジスタ）Ｔｒ１を含む、１個以上のトランジスタを有して構成される。
各画素の電荷蓄積領域４の間は、Ｐ型の素子分離領域３により分離されている。
なお、図示しないが、電荷蓄積領域４のトランジスタＴｒ１のゲート電極１１側の界面に、ｐ＋半導体領域を形成して、絶縁層１３との界面における暗電流の発生を抑制することが好ましい。
各画素には、図示のトランジスタ（この場合は、電荷蓄積領域４に蓄積した電荷を読み出し・転送する転送トランジスタ）Ｔｒ１を含む、１個以上のトランジスタを有して構成される。
各画素の電荷蓄積領域４の間は、Ｐ型の素子分離領域３により分離されている。
なお、図示しないが、電荷蓄積領域４のトランジスタＴｒ１のゲート電極１１側の界面に、ｐ＋半導体領域を形成して、絶縁層１３との界面における暗電流の発生を抑制することが好ましい。
周辺回路部４２においては、Ｎ型やＰ型のＭＯＳトランジスタから成る、ＭＯＳトランジスタＴｒ２，Ｔｒ３が形成されている。
図示していないが、これらのＭＯＳトランジスタＴｒ２，Ｔｒ３のソース・ドレイン領域やチャネルとなる半導体ウエル領域が、シリコン基板２内に形成されている。
図示していないが、これらのＭＯＳトランジスタＴｒ２，Ｔｒ３のソース・ドレイン領域やチャネルとなる半導体ウエル領域が、シリコン基板２内に形成されている。
フォトダイオードが形成されたシリコン基板２の上層には、負の固定電荷を有する膜２２が形成されている。この負の固定電荷を有する膜２２の材料としては、例えば、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５から選ばれる酸化物が挙げられる。また、前述した、窒化物や酸窒化物、希土類元素の酸化物等も、使用することが可能である。
負の固定電荷を有する膜２２の中の負の固定電荷によって、電荷蓄積領域４の表面に電界が加わり、電荷蓄積領域４の表面に正電荷蓄積領域（ホールアキュミュレーション領域）５が形成される。これにより、電荷蓄積領域４の表面にイオン注入をしなくても、正電荷蓄積領域５を形成することが可能になる。
負の固定電荷を有する膜２２の中の負の固定電荷によって、電荷蓄積領域４の表面に電界が加わり、電荷蓄積領域４の表面に正電荷蓄積領域（ホールアキュミュレーション領域）５が形成される。これにより、電荷蓄積領域４の表面にイオン注入をしなくても、正電荷蓄積領域５を形成することが可能になる。
負の固定電荷を有する膜２２上には、絶縁膜６、例えばＳｉＯ２膜が形成されている。
絶縁膜６の上には、フォトダイオード部４１の一部と、周辺回路部４２とを覆うように、遮光膜７が形成されている。
この遮光膜７によって、フォトダイオードに光が入らない領域（図示しないオプティカルブラック領域）を作り、そのフォトダイオードの出力によって画像での黒レベルを決定することができる。
また、周辺回路部４２においては、遮光膜７により、光が入ることによるＭＯＳトランジスタＴｒ２，Ｔｒ３等の特性の変動を抑制することができる。
絶縁膜６の上には、フォトダイオード部４１の一部と、周辺回路部４２とを覆うように、遮光膜７が形成されている。
この遮光膜７によって、フォトダイオードに光が入らない領域（図示しないオプティカルブラック領域）を作り、そのフォトダイオードの出力によって画像での黒レベルを決定することができる。
また、周辺回路部４２においては、遮光膜７により、光が入ることによるＭＯＳトランジスタＴｒ２，Ｔｒ３等の特性の変動を抑制することができる。
ＳｉＯ２膜６及び遮光膜７を覆って、平坦化膜８が形成されている。
平坦化膜８の上には、画素毎に、対応する色（赤Ｒ、緑Ｇ、青Ｂ）のカラーフィルター９が形成されている。
各カラーフィルター９の上には、それぞれ、集光のためのオンチップレンズ１０が設けられている。
平坦化膜８の上には、画素毎に、対応する色（赤Ｒ、緑Ｇ、青Ｂ）のカラーフィルター９が形成されている。
各カラーフィルター９の上には、それぞれ、集光のためのオンチップレンズ１０が設けられている。
このような構成となっていることにより、本実施の形態の固体撮像素子１は、図１の上方から光を入射させて、フォトダイオードの電荷蓄積領域４において、光電変換を生じさせて、入射光を受光検出することができる。
そして、フォトダイオードが形成されたシリコン基板２から見て、下層にある配線層１２の側（表面側）とは反対側（裏面側）の上層から光を入射させるので、いわゆる裏面照射型構造となっている。
そして、フォトダイオードが形成されたシリコン基板２から見て、下層にある配線層１２の側（表面側）とは反対側（裏面側）の上層から光を入射させるので、いわゆる裏面照射型構造となっている。
さらに、本実施の形態の固体撮像素子１においては、特に、シリコン基板２の表面の正電荷蓄積領域５と、負の固定電荷を有する膜２２との間に、低温プラズマを用いて形成された低温プラズマ酸化シリコン膜（ＳｉＯ２膜）２１が形成されている。
シリコン基板２の上層に、負の固定電荷を有する膜２２を設けたことにより、図１４Ａ及び図１４Ｂに示したと同様に、バンドを曲げて、界面付近に正電荷（ホール）が蓄積されるようにすることができる。
なお、特に、負の固定電荷を有する膜２２として、屈折率の比較的高い、ＨｆＯ２膜、Ｔａ２Ｏ５膜、ＴｉＯ２膜等を形成した場合には、反射防止効果を得ることも可能になる。
なお、特に、負の固定電荷を有する膜２２として、屈折率の比較的高い、ＨｆＯ２膜、Ｔａ２Ｏ５膜、ＴｉＯ２膜等を形成した場合には、反射防止効果を得ることも可能になる。
さらに、シリコン基板２の表面の正電荷蓄積領域５と、負の固定電荷を有する膜２２との間に、低温プラズマ酸化シリコン膜２１が形成されていることにより、トラップされた電子のトンネリングを抑制することが可能になる。また、低温プラズマシリコン膜２１は、プラズマを用いて形成されているので、負の固定電荷を有する。
低温プラズマ酸化シリコン膜２１の成膜方法としては、低温でプラズマを発生させることができる方法、例えば、前述したＤＰＳ装置を用いた方法等を採用することができる。
低温プラズマ酸化シリコン膜２１は、電子のトンネリングの抑制効果がある程度得られるようにするために、膜厚を１ｎｍ以上とすることが好ましい。より好ましくは、膜厚を３ｎｍ以上として、充分な電子のトンネリングの抑制効果が得られるようにする。
酸化シリコン膜２１の膜厚を厚くするほど、電子のトンネリングの抑制効果が強まるが、あまり厚くしすぎると、負の固定電荷による正電荷（ホール）の蓄積効果が弱くなるため、膜厚を３０ｎｍ程度以下とすることが好ましい。
酸化シリコン膜２１の膜厚を厚くするほど、電子のトンネリングの抑制効果が強まるが、あまり厚くしすぎると、負の固定電荷による正電荷（ホール）の蓄積効果が弱くなるため、膜厚を３０ｎｍ程度以下とすることが好ましい。
本実施の形態の固体撮像素子１は、例えば、次のようにして、製造することができる。
図２に示すように、フォトダイオード部４１のシリコン基板２内に電荷蓄積領域４が形成されており、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲート電極１１及び配線層１２が形成されている状態から説明する。
まず、図３に示すように、電荷蓄積領域４が形成されたシリコン基板２上に、低温プラズマ酸化シリコン膜２１を形成する。具体的には、例えば、プラズマ処理を用いて、ＳｉＯ２膜を室温で形成する。
低温プラズマ酸化シリコン膜２１の膜厚は、好ましくは１ｎｍ以上とする。さらに好ましくは３ｎｍ以上とする。
まず、図３に示すように、電荷蓄積領域４が形成されたシリコン基板２上に、低温プラズマ酸化シリコン膜２１を形成する。具体的には、例えば、プラズマ処理を用いて、ＳｉＯ２膜を室温で形成する。
低温プラズマ酸化シリコン膜２１の膜厚は、好ましくは１ｎｍ以上とする。さらに好ましくは３ｎｍ以上とする。
次に、図４に示すように、負の固定電荷を有する膜２２を形成する。負の固定電荷を有する膜２２の材料としては、例えば、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５が挙げられる。
負の固定電荷を有する膜２２の成膜方法としては、例えば、ＡＬＤ法、ＭＯＣＶＤ法、ＰＶＤ法を用いる。
ＡＬＤ法で成膜する場合の成膜条件は、例えば、成膜基板温度２００〜５００℃、プリカーサー流量が１０〜５００ｓｃｃｍ、照射時間１〜１５秒、Ｏ３流量１０〜５００ｓｃｃｍ、とする。
ＰＶＤ法で成膜する場合の成膜条件は、例えば、圧力０．０１〜５０Ｐａ、ＤＣパワー５００〜２０００Ｗ、Ａｒ流量５〜５０ｓｃｃｍ、Ｏ２流量５〜５０ｓｃｃｍとする。
低温プラズマ酸化シリコン膜２１上に負の固定電荷を有する膜２２を形成することによって、電荷蓄積領域４の表面に正電荷蓄積領域５が形成される。
負の固定電荷を有する膜２２の成膜方法としては、例えば、ＡＬＤ法、ＭＯＣＶＤ法、ＰＶＤ法を用いる。
ＡＬＤ法で成膜する場合の成膜条件は、例えば、成膜基板温度２００〜５００℃、プリカーサー流量が１０〜５００ｓｃｃｍ、照射時間１〜１５秒、Ｏ３流量１０〜５００ｓｃｃｍ、とする。
ＰＶＤ法で成膜する場合の成膜条件は、例えば、圧力０．０１〜５０Ｐａ、ＤＣパワー５００〜２０００Ｗ、Ａｒ流量５〜５０ｓｃｃｍ、Ｏ２流量５〜５０ｓｃｃｍとする。
低温プラズマ酸化シリコン膜２１上に負の固定電荷を有する膜２２を形成することによって、電荷蓄積領域４の表面に正電荷蓄積領域５が形成される。
次に、図５に示すように、負の固定電荷を有する膜２２上に、ＳｉＯ２膜等の絶縁膜６を形成する。
この絶縁膜６を形成することにより、後の遮光膜７のエッチングの際に、負の固定電荷を有する膜２２の表面を直接エッチングに晒すことを防ぐことが可能になる。また、負の固定電荷を有する膜２２と遮光膜７を直接接触させることに起因した、負の固定電荷を有する膜２２と遮光膜７との反応を、抑制することが可能になる。
この絶縁膜６を形成することにより、後の遮光膜７のエッチングの際に、負の固定電荷を有する膜２２の表面を直接エッチングに晒すことを防ぐことが可能になる。また、負の固定電荷を有する膜２２と遮光膜７を直接接触させることに起因した、負の固定電荷を有する膜２２と遮光膜７との反応を、抑制することが可能になる。
次に、図６に示すように、遮光膜７となる金属膜を形成する。
さらに、図７に示すように、エッチングにより、遮光膜７と絶縁膜６の上部を加工する。これにより、遮光膜７が、フォトダイオード部４１上の一部及び周辺回路部４２上に残る。
さらに、図７に示すように、エッチングにより、遮光膜７と絶縁膜６の上部を加工する。これにより、遮光膜７が、フォトダイオード部４１上の一部及び周辺回路部４２上に残る。
次に、図８に示すように、表面を覆って、平坦化膜８を形成する。平坦化膜８としては、例えば、塗布法により、ＳｉＯ２膜を形成する。平坦化膜８を充分な厚さに形成することにより、遮光膜７による段差をなくして、表面を平坦化することができる。
最後に、図９に示すように、フォトダイオード部４１において、各画素のフォトダイオードの上方に、カラーフィルター９及びオンチップレンズ１０を順次形成する。
なお、カラーフィルター９とオンチップレンズ１０との間に、レンズ加工の際のカラーフィルター９への加工ダメージを防止するために、光透過性の絶縁膜（図示せず）を形成してもよい。
このようにして、図１に示した固体撮像素子１を製造することができる。
なお、カラーフィルター９とオンチップレンズ１０との間に、レンズ加工の際のカラーフィルター９への加工ダメージを防止するために、光透過性の絶縁膜（図示せず）を形成してもよい。
このようにして、図１に示した固体撮像素子１を製造することができる。
上述の本実施の形態の固体撮像素子１の構成によれば、電荷蓄積領域４が形成されている、フォトダイオード部４１のシリコン基板２上に、低温プラズマ酸化シリコン膜２１を介して、負の固定電荷を有する膜２２が形成されている。
低温プラズマシリコン膜２１は、プラズマを用いて形成されており、負の固定電荷を有する。そのため、酸化シリコン膜２１及び負の固定電荷を有する膜２２の２つの膜を合わせて充分な負バイアス効果が得られる。これらの膜の負の固定電荷によって、図１４Ａ及び図１４Ｂに示したと同様にバンドを曲げることができ、界面付近に正電荷蓄積領域５を形成して、正電荷（ホール）が蓄積されるようにして、界面準位に起因する暗電流の発生を抑制することができる。
低温プラズマシリコン膜２１は、プラズマを用いて形成されており、負の固定電荷を有する。そのため、酸化シリコン膜２１及び負の固定電荷を有する膜２２の２つの膜を合わせて充分な負バイアス効果が得られる。これらの膜の負の固定電荷によって、図１４Ａ及び図１４Ｂに示したと同様にバンドを曲げることができ、界面付近に正電荷蓄積領域５を形成して、正電荷（ホール）が蓄積されるようにして、界面準位に起因する暗電流の発生を抑制することができる。
また、負の固定電荷を有する膜２２の下地に低温プラズマ酸化シリコン膜２１が形成されているため、負の固定電荷を有する膜２２を形成する際に、シリコン基板２にダメージを与えないように、低温プラズマ酸化シリコン膜２１で防ぐことができる。
これにより、前記特許文献２に示したように、同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜２２の成膜法や材料の制約が緩和される。
これにより、前記特許文献２に示したように、同じ材料を２つの成膜法で積層する必要がなくなり、負の固定電荷を有する膜２２の成膜法や材料の制約が緩和される。
従って、本実施の形態により、充分な大きさの負バイアス効果により、界面準位に起因する暗電流の発生を抑制することができ、暗電流を生じることなく安定して動作する、高い信頼性を有する固体撮像素子１を実現することができる。また、負の固定電荷を有する膜２２の成膜法や材料の制約が緩和され、負の固定電荷を有する膜２２の特性の制約も緩和される。
なお、図１に示したように、シリコン基板２にフォトダイオードを構成する電荷蓄積領域４を形成する代わりに、シリコン基板上のシリコンエピタキシャル層にフォトダイオードを構成する電荷蓄積領域を形成することも可能である。
また、負の固定電荷を有する膜２２よりも上層の構成や、周辺回路部４２の構成は、上述の実施の形態の構成に限定されるものではなく、様々な変形が可能である。
例えば、前記特許文献２において、実施の形態として記載されている構成を採用することもできる。
例えば、前記特許文献２において、実施の形態として記載されている構成を採用することもできる。
上述の実施の形態では、ＣＭＯＳ固体撮像素子に本発明を適用した場合であったが、本発明は、その他の構成の固体撮像素子にも適用することができる。
例えば、ＣＣＤ固体撮像素子においても、本発明を適用して、受光部上に、プラズマを用いて形成した酸化シリコン膜及び負の固定電荷を有する膜を形成することにより、界面準位に起因する暗電流の発生を抑制することができる。
例えば、ＣＣＤ固体撮像素子においても、本発明を適用して、受光部上に、プラズマを用いて形成した酸化シリコン膜及び負の固定電荷を有する膜を形成することにより、界面準位に起因する暗電流の発生を抑制することができる。
また、上述の実施の形態では、裏面照射型構造の固体撮像素子に本発明を適用した場合であった。
本発明は、フォトダイオードが形成された半導体層の、光が入射する側に、配線層や転送電極を形成した、いわゆる表面照射型構造の固体撮像素子にも適用することが可能である。
本発明は、フォトダイオードが形成された半導体層の、光が入射する側に、配線層や転送電極を形成した、いわゆる表面照射型構造の固体撮像素子にも適用することが可能である。
＜３．実験（特性測定）＞
ここで、図１に示した固体撮像素子１と同様に、プラズマ処理を用いて形成されたＳｉＯ２膜上に、負の固定電荷を有する絶縁膜としてＨｆＯ２膜を形成して、これらの積層構造の特性を調べた。
ここで、図１に示した固体撮像素子１と同様に、プラズマ処理を用いて形成されたＳｉＯ２膜上に、負の固定電荷を有する絶縁膜としてＨｆＯ２膜を形成して、これらの積層構造の特性を調べた。
特性測定用のＴＥＧ（Test Element Group）として、シリコン基板上に絶縁層を介して電極層を形成したＭＯＳキャパシタを作製した。
そして、ＭＯＳキャパシタの絶縁層として、以下の積層構造のそれぞれを使用したＴＥＧを作製した。
（１）プラズマを用いてＳｉＯ２膜を膜厚２ｎｍで形成し、その上に、ＰＶＤ法を用いてＨｆＯ２膜を膜厚５０ｎｍで形成した。
（２）プラズマを用いてＳｉＯ２膜を膜厚３ｎｍで形成し、その上に、ＰＶＤ法を用いてＨｆＯ２膜を膜厚５０ｎｍで形成した。
（３）ＡＬＤ法を用いてＨｆＯ２膜を膜厚１１ｎｍで形成し、その上に、ＰＶＤ法を用いてＨｆＯ２膜を膜厚５０ｎｍで形成した。
作製したそれぞれのＴＥＧについて、Ｃ−Ｖ測定を行った。
測定結果として、電圧Ｖｇ（Ｖ）と容量Ｃ（ｐＦ）との関係を、図１０に示す。
そして、ＭＯＳキャパシタの絶縁層として、以下の積層構造のそれぞれを使用したＴＥＧを作製した。
（１）プラズマを用いてＳｉＯ２膜を膜厚２ｎｍで形成し、その上に、ＰＶＤ法を用いてＨｆＯ２膜を膜厚５０ｎｍで形成した。
（２）プラズマを用いてＳｉＯ２膜を膜厚３ｎｍで形成し、その上に、ＰＶＤ法を用いてＨｆＯ２膜を膜厚５０ｎｍで形成した。
（３）ＡＬＤ法を用いてＨｆＯ２膜を膜厚１１ｎｍで形成し、その上に、ＰＶＤ法を用いてＨｆＯ２膜を膜厚５０ｎｍで形成した。
作製したそれぞれのＴＥＧについて、Ｃ−Ｖ測定を行った。
測定結果として、電圧Ｖｇ（Ｖ）と容量Ｃ（ｐＦ）との関係を、図１０に示す。
図１０より、プラズマを用いてＳｉＯ２膜を膜厚３ｎｍで形成し、その上にＨｆＯ２膜を形成した場合、ＡＬＤ法とＰＶＤ法とを組み合わせて形成したＨｆＯ２膜と比較して、同程度以上の比較的大きいフラットバンド電圧が得られることがわかる。
また、プラズマ処理を用いて形成したＳｉＯ２膜の膜厚が２ｎｍの場合には、膜厚が３ｎｍの場合と比較してフラットバンド電圧が小さくなるが、正のフラットバンド電圧が得られ、積層構造が負の固定電荷を有していることがわかる。
また、プラズマ処理を用いて形成したＳｉＯ２膜の膜厚が２ｎｍの場合には、膜厚が３ｎｍの場合と比較してフラットバンド電圧が小さくなるが、正のフラットバンド電圧が得られ、積層構造が負の固定電荷を有していることがわかる。
次に、図１０の結果から、プラズマ処理を用いて形成したＳｉＯ２膜の膜厚と、フラットバンド電圧Ｖｆｂとの関係をプロットして、図１１に示す。
図１１に示すように、フラットバンド電圧Ｖｆｂの値は、ＳｉＯ２膜の膜厚に依存しており、ＳｉＯ２膜の膜厚が厚いほど、フラットバンド電圧が大きくなると考えられる。
図１１に示すように、フラットバンド電圧Ｖｆｂの値は、ＳｉＯ２膜の膜厚に依存しており、ＳｉＯ２膜の膜厚が厚いほど、フラットバンド電圧が大きくなると考えられる。
なお、比較例として、熱酸化により形成した厚さ８．５ｎｍのＳｉＯ２膜の上に、ＰＶＤ法を用いてＨｆＯ２膜を膜厚５０ｎｍで形成してＴＥＧを作製した。このＴＥＧについても、Ｃ−Ｖ測定を行ったところ、図示しないが、フラットバンド電圧が正電圧にならず、負の固定電荷が得られなかった。
従って、プラズマを用いてＳｉＯ２膜を形成した場合に、その上にＨｆＯ２膜を形成した積層構造が負の固定電荷を有するようになる。
従って、プラズマを用いてＳｉＯ２膜を形成した場合に、その上にＨｆＯ２膜を形成した積層構造が負の固定電荷を有するようになる。
＜４．撮像装置の実施の形態＞
次に、本発明の撮像装置の実施の形態を説明する。
本発明の撮像装置の一実施の形態の概略構成図（ブロック図）を、図１５に示す。
この撮像装置としては、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等が挙げられる。
次に、本発明の撮像装置の実施の形態を説明する。
本発明の撮像装置の一実施の形態の概略構成図（ブロック図）を、図１５に示す。
この撮像装置としては、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等が挙げられる。
図１５に示すように、撮像装置５００は、固体撮像素子（図示せず）を備えた撮像部５０１を有している。この撮像部５０１の前段には、入射光を集光して像を結像させる結像光学系５０２が備えられている。また、撮像部５０１の後段には、撮像部５０１を駆動する駆動回路、固体撮像素子で光電変換された信号を画像信号に処理する信号処理回路等を有する信号処理部５０３が接続されている。また、信号処理部５０３によって処理された画像信号は、画像記憶部（図示せず）によって記憶させることができる。
このような撮像装置５００において、固体撮像素子として、前述した実施の形態の固体撮像素子１等、本発明の固体撮像素子を用いることができる。
このような撮像装置５００において、固体撮像素子として、前述した実施の形態の固体撮像素子１等、本発明の固体撮像素子を用いることができる。
本実施の形態の撮像装置５００によれば、本発明の固体撮像素子、即ち、前述したように、充分な負バイアス効果により暗電流の発生が抑制された固体撮像素子を用いているので、高品位な映像を記録できるという利点がある。
なお、本発明の撮像装置は、図１５に示した構成に限定されることはなく、固体撮像素子を用いる撮像装置であれば、適用することが可能である。
例えば、固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
本発明の撮像装置は、例えば、カメラや撮像機能を有する携帯機器等、各種の撮像装置に適用することができる。また、「撮像」の広義の意味として、指紋検出装置等も含む。
例えば、固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
本発明の撮像装置は、例えば、カメラや撮像機能を有する携帯機器等、各種の撮像装置に適用することができる。また、「撮像」の広義の意味として、指紋検出装置等も含む。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
１ 固体撮像素子、２ シリコン基板、３ 素子分離領域、４ 電荷蓄積領域、５ 正電荷蓄積領域、６ 絶縁膜、７ 遮光膜、８ 平坦化膜、９ カラーフィルター、１０ オンチップレンズ、１１ ゲート電極、１２ 配線層、１３ 絶縁層、２１ 低温プラズマ酸化シリコン膜、２２ 負の固定電荷を有する膜、４１ フォトダイオード部、４２ 周辺回路部、５００ 撮像装置、５０１ 撮像部、５０２ 結像光学系、５０３ 信号処理部
Claims (8)
- 光電変換が行われるフォトダイオードが形成された半導体層と、
少なくとも前記フォトダイオードが形成された領域の前記半導体層上に、プラズマを用いて形成された酸化シリコン膜と、
前記酸化シリコン膜上に形成された、負の固定電荷を有する膜とを含む
固体撮像素子。 - 前記酸化シリコン膜の膜厚が３ｎｍ以上である請求項１に記載の固体撮像素子。
- 前記負の固定電荷を有する膜が、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５から選ばれる材料によって形成されている請求項１又は請求項２に記載の固体撮像素子。
- 半導体層にフォトダイオードを形成する工程と、
少なくとも前記フォトダイオードが形成された領域の前記半導体層上に、プラズマを用いて酸化シリコン膜を形成する工程と、
前記酸化シリコン膜上に、負の固定電荷を有する膜を形成する工程とを有する
固体撮像素子の製造方法。 - プラズマを用いて前記酸化シリコン膜を形成する工程において、前記酸化シリコン膜を厚さ３ｎｍ以上成膜する請求項４に記載の固体撮像素子の製造方法。
- 前記負の固定電荷を有する膜の材料として、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５から選ばれる材料を使用する、請求項４又は請求項５に記載の固体撮像素子の製造方法。
- 原子層蒸着法、有機金属化学的気相成長法、物理的気相成長法のいずれかの方法により、前記負の固定電荷を有する膜を形成する、請求項４〜請求項６のいずれか１項に記載の固体撮像素子の製造方法。
- 入射光を集光する集光光学部と、
光電変換が行われるフォトダイオードが形成された半導体層と、少なくとも前記フォトダイオードが形成された領域の前記半導体層上に、プラズマを用いて形成された酸化シリコン膜と、前記酸化シリコン膜上に形成された、負の固定電荷を有する膜とを含み、前記集光光学部で集光した前記入射光を受光して光電変換する固体撮像素子と、
前記固体撮像素子で光電変換されて得られた信号を処理する信号処理部とを含む
撮像装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009051208A JP4924634B2 (ja) | 2009-03-04 | 2009-03-04 | 固体撮像素子及びその製造方法、撮像装置 |
| US12/691,560 US8217479B2 (en) | 2009-03-04 | 2010-01-21 | Solid-state image pickup element, method of manufacturing the same, and image pickup apparatus including the same |
| CN201010129463A CN101826541A (zh) | 2009-03-04 | 2010-03-03 | 固体摄像元件及其制造方法、摄像设备 |
| US13/493,454 US8709958B2 (en) | 2009-03-04 | 2012-06-11 | Solid-state image pickup element, method of manufacturing the same, and image pickup apparatus including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009051208A JP4924634B2 (ja) | 2009-03-04 | 2009-03-04 | 固体撮像素子及びその製造方法、撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010206022A JP2010206022A (ja) | 2010-09-16 |
| JP4924634B2 true JP4924634B2 (ja) | 2012-04-25 |
Family
ID=42677471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009051208A Expired - Fee Related JP4924634B2 (ja) | 2009-03-04 | 2009-03-04 | 固体撮像素子及びその製造方法、撮像装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8217479B2 (ja) |
| JP (1) | JP4924634B2 (ja) |
| CN (1) | CN101826541A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5374980B2 (ja) * | 2008-09-10 | 2013-12-25 | ソニー株式会社 | 固体撮像装置 |
| JP4924634B2 (ja) * | 2009-03-04 | 2012-04-25 | ソニー株式会社 | 固体撮像素子及びその製造方法、撮像装置 |
| JP5418049B2 (ja) * | 2009-08-03 | 2014-02-19 | ソニー株式会社 | 固体撮像素子及びその製造方法、撮像装置 |
| JP2011199037A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 固体撮像装置、及びその製造方法 |
| US8841664B2 (en) | 2011-03-04 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9659981B2 (en) | 2012-04-25 | 2017-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Backside illuminated image sensor with negatively charged layer |
| US8816462B2 (en) * | 2012-10-25 | 2014-08-26 | Omnivision Technologies, Inc. | Negatively charged layer to reduce image memory effect |
| JP7214373B2 (ja) * | 2018-06-04 | 2023-01-30 | キヤノン株式会社 | 固体撮像素子及び固体撮像素子の製造方法、撮像システム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072260A (ja) * | 2003-08-25 | 2005-03-17 | Sanyo Electric Co Ltd | プラズマ処理方法、プラズマエッチング方法、固体撮像素子の製造方法 |
| KR100669270B1 (ko) * | 2003-08-25 | 2007-01-16 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시 장치 및 광전 변환 소자 |
| JP2005123280A (ja) | 2003-10-15 | 2005-05-12 | Sony Corp | 固体撮像素子 |
| JP4718189B2 (ja) | 2005-01-07 | 2011-07-06 | 東京エレクトロン株式会社 | プラズマ処理方法 |
| CN101079967B (zh) * | 2006-02-24 | 2013-07-10 | 索尼株式会社 | 固态成像装置及其制造方法、以及摄像机 |
| JP4992446B2 (ja) * | 2006-02-24 | 2012-08-08 | ソニー株式会社 | 固体撮像装置及びその製造方法、並びにカメラ |
| TWI426602B (zh) * | 2007-05-07 | 2014-02-11 | Sony Corp | A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus |
| JP5369441B2 (ja) * | 2008-01-24 | 2013-12-18 | ソニー株式会社 | 固体撮像素子 |
| JP4924634B2 (ja) * | 2009-03-04 | 2012-04-25 | ソニー株式会社 | 固体撮像素子及びその製造方法、撮像装置 |
-
2009
- 2009-03-04 JP JP2009051208A patent/JP4924634B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-21 US US12/691,560 patent/US8217479B2/en not_active Expired - Fee Related
- 2010-03-03 CN CN201010129463A patent/CN101826541A/zh active Pending
-
2012
- 2012-06-11 US US13/493,454 patent/US8709958B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8709958B2 (en) | 2014-04-29 |
| US20100224946A1 (en) | 2010-09-09 |
| US20120249847A1 (en) | 2012-10-04 |
| CN101826541A (zh) | 2010-09-08 |
| US8217479B2 (en) | 2012-07-10 |
| JP2010206022A (ja) | 2010-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5347999B2 (ja) | 固体撮像素子及びその製造方法、撮像装置 | |
| JP5418049B2 (ja) | 固体撮像素子及びその製造方法、撮像装置 | |
| JP5151375B2 (ja) | 固体撮像装置およびその製造方法および撮像装置 | |
| CN106206635B (zh) | 摄像装置和电子设备 | |
| JP4924634B2 (ja) | 固体撮像素子及びその製造方法、撮像装置 | |
| CN102683361B (zh) | 固体摄像器件、固体摄像器件的制造方法和摄像装置 | |
| JP5136081B2 (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |