JP4923494B2 - 多層回路基板設計支援方法、プログラム、装置及び多層回路基板 - Google Patents

Description

本発明は、多層配置されたベタ層導体を貫通して相互に接続する部品挿入用のスルーホールを備えたコンピュータによる多層回路基板設計支援方法、プログラム、装置及び多層回路基板に関し、特に、スルーホールに対するグランド用及び電源用のベタ層導体との接続関係をはんだ揚りを改善するように設計する多層回路基板設計支援方法、プログラム、装置及び多層回路基板に関する。

従来、電子機器に組み込まれるプリント回路基板は部品及び回路パターンの実装密度を向上して小型化するために多層回路基板を使用している。多層回路基板は、内層配置しているグランド用や電源用のベタ層導体と表面実装部品のリードとのはんだ接続を行うためスルーホールか形成されている。

図１１は従来の多層回路基板であり、図１１（Ａ）に断面を示し、そのＣ−Ｃ断面を図１１（Ｂ）に示す。

多層回路基板２００は、表裏の２層に加え内部に信号導体２０１、電源用ベタ層導体２０３及びグランド用ベタ層導体２０２，２０４，２０６，２０８を含む多層構造としており、部品２１４のリード２１６，２１８をグランド用ベタ層導体２０２，２０４，２０６，２０８とはんだ２２０，２２２により接続するためスルーホール２１０，２１２を設けている。

図１１（Ｂ）はグランド用ベタ層導体２０２の断面であり、スルーホール２１０，２１２はグランド用ベタ層導体２０２と一体接続された状態で貫通している。

多層回路基板２００のはんだ接続作業は、スルーホール２１０，２１２に部品２１４のリード２１６，２１８を挿入した状態で、多層回路基板２００の下面をはんだ溶融槽に浸し、スルーホール２１０，２１２の上面まではんだを揚げて接続するようにしている。

この場合、スルーホール２１０，２１２の上面まで十分にはんだを揚げるためには、グランド用ベタ層導体２０２，２０４，２０６，２０８などの内層導体から熱が逃げてしまうことを防ぐ必要があり、スルーホールへの内層導体接続による熱拡散によるはんだ揚がりを改善するため、例えばスルーホールと導体の接続部に逆花ランドなどの分割リング状の隙間を設けて熱拡散を抑えている。
特開２００５−０１２０８８号公報 特開平３−６４９９０号公報

しかしながら、このような従来の多層回路基板にあっては、部品の高密度化および環境対応等により、スルーホールから内層導体に対する熱拡散を抑える接続形状のみでははんだ揚がり性を確保することが困難となっている。

即ち、プリント回路基板の高多層化に伴い板厚が増加してスルーホールが長くなり、同時に部品端子用のスルーホールへの電源用ベタ層導体やグランド用ベタ層導体の導体層接続数の増加によりスルーホールからの放熱が増加し、はんだ揚がり性が低下している。

また環境対策として鉛フリーはんだの使用が義務付けられ、鉛フリーはんだは例えば錫−銀−銅系の無鉛はんだであり、これらの材料の採用によりはんだ揚り性が低下している。更に、鉛フリーはんだの使用に伴い、プリント配線板の表面に皮膜を形成する表面処理が採用され、この表面処理が更にはんだ揚がり性を低下させている。

本発明は、スルーホールへの内層導体による熱拡散を確実に抑えてはんだ揚がり性を確保する多層回路基板設計方法，プログラム、装置及び多層回路基板を提供することを目的とする。

本発明は多層回路基板設計支援方法を提供する。本発明の多層回路基板設計支援方法は、
多層配置されたベタ層導体を貫通して相互に接続するスルーホールを備えた多層回路基板の設計データを入力する入力ステップと、
スルーホールと接続するベタ層導体の数を制限する制限ルールを設定する制限ルール設定ステップと、
制限ルールに基づいて、設計データにおけるスルーホールに対するベタ層導体の接続を切り離す切離ステップと、
を有することを特徴とする。

ここで、切離ステップは、スルーホールから切り離すベタ層導体の候補を選択した際に、切り離しによりベタ層導体が孤立するか否か判定し、孤立しない場合は切り離しを確定し、孤立する場合は切り離しを中止する。

制限ルール設定ステップは、１つのスルーホールに接続するベタ層導体の最大数を設定する。制限ルール設定ステップは、１つのスルーホールに接続するベタ層導体の厚さ合計の最大値を設定しても良い。

切離ステップは、スルーホールに接続したベタ層導体を、はんだ付け面の反対側となる部品面側から優先的に選択して切り離す。切離ステップはスルーホールに接続したベタ層導体を、異種電源ベタ層導体に隣接しているベタ層導体から優先的に選択して切り離してもよい。。
切離ステップは、スルーホールに接続したベタ層導体を、制限ルールを満たすようにランダムに切り離しても良い。

制限ルール設定ステップは、電源用ベタ層導体とグランド用ベタ層導体毎に制限ルールを設定変更する。

制限ルール設定部は、多層回路基板の板厚、材料、層数を含む配線板仕様とスルーホールに対するベタ層導体の逆花ランドを含む接合形態に応じて制限ルールを設定変更する。

本発明は多層回路基板設計支援プログラムを提供する。本発明の多層回路基板設計支援プログラムは、コンピュータに、
多層配置されたベタ層導体を貫通して相互に接続するスルーホールを備えた多層回路基板の設計データを入力する入力ステップと、
スルーホールと接続するベタ層導体の数を制限する制限ルールを設定する制限ルール設定ステップと、
制限ルールに基づいて、設計データにおけるスルーホールに対するベタ層導体の接続を切り離す切離ステップと、
を実行させることを特徴とする。

本発明は多層回路基板設計支援装置を提供する。本発明の多層回路基板設計支援装置は、多層配置されたベタ層導体を貫通して相互に接続するスルーホールを備えた多層回路基板の設計データを入力する入力部と、スルーホールと接続するベタ層導体の数を制限する制限ルールを設定する制限ルール設定部と、制限ルールに基づいて、設計データにおけるスルーホールに対するベタ層導体の接続を切り離す切離部とを備えたことを特徴とする。

なお、本発明による多層回路基板設計支援プログラム及び装置の詳細は、本発明による多層回路基板設計支援方法の場合と基本的に同じになる。

更に本発明は、多層回路基板そのものを提供する。本発明は、多層配置されたベタ層導体と、前記ベタ層導体を貫通して相互に接続するスルーホールとを備えた多層回路基板に於いて、スルーホールと接続する複数のベタ層導体の一部について、スルーホールとの接続を切り離す切離部を設けたことを特徴とする。切離部はベタ層導体のスルーホール貫通位置を囲んでリング状に刳り貫いた構造である。

本発明によれば、スルーホールに対する内層導体の接続数を制限することにより、スルーホールからの熱拡散が抑えられ、スルーホールに入り込んだはんだの温度低下が抑制されてはんだ濡れ性が確保され、部品高密度化により板厚が増加し、且つ内層導体数が増加した場合であっても、スルーホール上面まで揚がるはんだ揚がり性が十分に確保することができる。

図１は本発明の一実施形態による多層回路基板設計支援装置のブロック図である。図２において、本発明の一実施形態による多層回路基板設計支援装置１０はコンピュータの実行環境により提供される機能であり、部品外形リスト１２、ネットリスト１４、基板外形設計部１６、配置処理部１８、配線処理部２０、スルーホール処理部２２、ルールチェック部２４、製造データファイル２６、更にスルーホール処理部２２で使用する制限ルールファイル２８が設けられている。スルーホール処理部２２には、多層基板データ入力部３０、制限ルール設定部３２、切離処理部３４の機能が設けられている。

部品外形リスト１２には、製造段階で実際に配置する部品の外形情報を登録している。部品外形リスト１２に登録される部品の外形は、特に多層基板上に占める部品の大きさと接続箇所を登録している。例えばディスクリート部品であるならば部品の外形、回路の接続箇所、ＩＣならばパッケージ，ピン間隔などが登録されている。ネットリスト１４には回路中の部品と部品の接続を示す情報が登録されており、具体的にはＣＡＤを使った回路設計システムから出力されたネットリストを使用する。

基板外形設計部１６は、ネットリスト１４で与えられる回路を実装する多層回路基板の縦、横、高さの外形形状を設計する。この場合、基板の厚さは、厚さ方向に形成する内層の数に依存した厚さとしている。ここで多層回路基板とは、通常の１枚の回路基板は表面と裏面の２層構造であることから、それ以上の層を持つ基板、即ち４層以上の回路基板を多層回路基板ということができ、本実施形態が対象とするような多層回路基板は内層導体が８層、１６層というように数の多いものが対象となる。

配置処理部１８は外形設計の済んだ多層回路基板の部品面も対象に、部品外形リスト１２から取り出した部品をネットリスト１４の部品配置に従って配置する。配線処理部２０は部品配置が済んだ多層回路基板につき、各層ごとにネットリスト１４に基づいた配線を実行する。

この基板外形設計部１６、配置処理部１８及び配線処理部２０による多層回路基板設計処理は、設計内容がディスプレイ上に表示され、設計者によるコマンド指示を受けながら、設計処理を実行する。

スルーホール処理部２２は、配線処理部２０までの処理により設計が完了した設計回路基板を対象に、スルーホールと内層導体との接続切り離しをはんだ揚がり性を向上するために実行する。

ルールチェック部２４は、設計が完了した多層回路基板について、予め設定された寸法的な物理条件のルールを適合し、ルール違反が発生した場合には、必要となる前段階の処理に戻って設計をやり直すことになる。ルールチェック部２４でルールチェックが完了すると、基板製造フィルムを作るためのガーバデータを製造データファイル２６に格納し、これを製造部門に引き渡すことになる。

本実施形態によるスルーホール処理部２２の多層基板データ入力部３０は、配線処理部２０までの処理で設計が完了した多層配置されたグランド用ベタ層導体及び電源用ベタ層導体につき、それぞれを貫通して相互に接続する複数のスルーホールを備えた多層回路基板の設計データを入力する。

制限ルール設定部３２は、制限ルールファイル２８に基づきスルーホールと接続するベタ層導体の数を制限する制限ルールを切離処理部３４に設定する。切離処理部３４は設定された制限ルールに基づいて、スルーホールに対するベタ層導体の接続の切離処理を実行する。

ここで制限ルールファイル２８に格納されるスルーホールに対するベタ層導体の切離処理に使用する制限ルールを説明すると次のようになる。

制限ルールとしては、まず接続数制限ルールが設定される。接続数制限ルールは、はんだ揚がり性を確保するために、１つのスルーホールに接続するベタ層導体の数を設定する。この接続数制限ルールには
（１）最大接続数Ｎｍａｘ
（２）最大厚さＴｍａｘ
の２つがある。

最大接続数Ｎｍａｘは、全てのベタ層導体の厚さが同一の場合に有効である。これに対し各ベタ層導体の厚さが異なる場合には数による制限は不適切であることから、この場合には最大厚さＴｍａｘによる制限を行う。

接続数制限ルールにおける最大接続数Ｎｍａｘ及び最大厚さＴｍａｘは、多層回路基板のスルーホールに部品のリードを挿入して、はんだ層にはんだ面を付けた際に、はんだがスルーホール上面まで揚がることのできる内層のベタ層導体に対する温度拡散を抑制できる数または厚さ、即ちスルーホール内に入ったはんだの温度が十分に維持できる数または厚さに設定する。この最大接続数Ｎｍａｘ及び最大厚さＴｍａｘは、それぞれ小さいほどはんだ揚がり性が向上することになる。

また、制限ルールファイル２８には切離優先ルールが設定されている。切離優先ルールとは、多層回路基板の内層に配置された複数のベタ層導体の中から、スルーホールとの切り離しを優先的に行うベタ層導体を定義する。この切離優先ルールは例えば次の３つがある。

（１）多層回路基板のはんだ面の反対側となる部品面側からベタ層導体を優先的に切り離す。
（２）異種電源のベタ層導体に隣接しているベタ層導体から優先的に切り離す。
（３）ベタ層導体をランダムに選んで切り離す。

ここで、切離優先ルール（１）は、はんだ面に遠い部品面側から優先的に接続を切り離すことで、スルーホール上部にはんだが揚がった際の熱拡散を抑え、スルーホール上面まではんだの濡れ性を確保できる。

このような制限ルールファイル２８に設けた「接続数制限ルール」及び「切離優先ルール」については、多層回路基板の内層に配置している電源用ベタ層導体とグランド用ベタ層導体については、それぞれ異なった制限ルールを設定することができる。また多層回路基板の板厚、材料、総数を含む配線板仕様やスルーホールに対するベタ層導体の逆花ランドを含む接続形態に応じ、それぞれに適合した制限ルールを制限ルールファイル２８に定め、これを必要に応じて選択設定することになる。

切離処理部３４は制限ルール設定部３２により、制限ルールファイル２８から選択された「接続数制限ルール」と「切離優先ルール」に基づき、多層回路基板におけるスルーホール単位に、そこに接続しているベタ層導体の切離処理を実行することになるが、この切離処理にあっては、更に「ベタ層導体の孤立禁止ルール」を適用する。

ベタ層導体孤立禁止ルールは、制限ルールを満足して切離可能なベタ層導体であっても、スルーホールとの切り離しにより、ベタ層導体が孤立するか否か判定し、孤立しない場合には切り離しを確定するが、もし孤立する場合には制限ルールを満たしていたとしても、スルーホールからのベタ層導体の切り離しは中止することになる。

このため、制限ルールが設定されていたとしても、スルーホールによってはベタ層導体の切離数が制限ルールに満たない場合も生ずるが、これは全体的なスルーホールから見ると限られた一部に発生する状態であり、また制限ルールを満たさなくとも、少なくともスルーホールの一部はベタ層導体と切り離されており、従来の全て接続していた場合に比べると、はんだの揚がり性は完全でなくとも十分に改善できている。

図２は図１の多層回路基板設計支援装置１０を実現するコンピュータのハードウェア環境のブロック図である。図２において、コンピュータはＣＰＵ１５０を有し、ＣＰＵ１５０のバス１５２に対しＲＡＭ１５４、ＲＯＭ１５６、ハードディスクドライブ１５８、キーボード１６２，マウス１６４，ディスプレイ１６６を接続したデバイスインタフェース１６０、更にネットワークインタフェース１６８を接続している。

本実施形態による多層回路基板設計支援プログラムはハードディスクドライブ１５８に格納されており、コンピュータを起動した際にＲＡＭ１５４に読み出されて展開され、これをＣＰＵ１５０により実行することで、図１に示した多層回路基板設計支援装置としての機能が実現される。

図３は本実施形態により設計された多層回路基板の説明図である。図３（Ａ）は多層回路基板３６の断面図であり、図３（Ｂ）は多層回路基板３６におけるＡ−Ａ断面である。

図３において、多層回路基板３６は、上部の部品面３６−１と下部のはんだ面３６−２の間の内層に、例えばグランド用ベタ層導体３８，４０，４２，４４を配置しており、グランド用ベタ層導体４０，４２の間には電源用ベタ層導体４６が配置され、更にグランド用ベタ層導体３８，４０，４２，４４及び電源用ベタ層導体４６のそれぞれの間には信号用導体４８，５０，５２，５４が配置されている。

このような多層構造を持つ多層回路基板３６につき、部品面３６−１からはんだ面３６−２に向けてスルーホール５６，５８が貫通形成されており、スルーホール５６，５８を構成する導体部分は、はんだ面３６−２側に位置する２つのグランド用ベタ層導体４２，４４については接続状態で貫通しているが、部品面３６−１側に位置する２つのグランド用ベタ層導体３８，４０については切離部６８，７０及び切離部６９，７１により切離状態となっている。

なお、スルーホール５６，５８から切り離されたグランド用ベタ層導体３８，４０は別のスルーホールの位置で接続状態にあり、したがって全体として見た場合に、グランド用ベタ層導体３８，４０，４２，４４はスルーホール５６，５８と他の多数のスルーホールとを介して一体に接続され、電気的に同じグランドレベルに接続されている。

スルーホール５６，５８に対しては部品６０のリード６２，６４が部品実装により挿入され、このスルーホール５６，５８に部品６０のリード６２，６４を挿入した状態で多層回路基板３６のはんだ面３６−２側を鉛フリーのはんだ層に浸すと、スルーホール５６，５８とリード６２，６４の隙間を通って、はんだ６５，６６に示すようにスルーホール上面まで、はんだ揚がりが生じ、スルーホール５６，５８にリード６２，６４を確実に接続することができる。

この場合、スルーホール５６，５８に対し、内層に設けた４つのグランド用ベタ層導体３８，４０，４２，４４のうち、部品面３６−１側の２つのグランド用ベタ層導体３８，４０については切離部６８，６９及び７０，７１によりスルーホール５６，５８との接続が切り離されているため、はんだがスルーホール５６，５８を揚がる際にグランド用ベタ層導体３８，４０に対する熱の拡散はほぼ完全に遮断され、はんだ６５，６６がスルーホール５６，５８の上部に揚がってきても、その温度はほとんど低下せず、十分な濡れ性を持ってスルーホール上面まで揚がることができる。

図３（Ｂ）のＡ−Ａ断面にあっては、スルーホール５６，５８に対するグランド用ベタ層導体３８の切離部６８，７０の形状を示しており、切離部６８，７０はスルーホール５６，５４の導体部分の外側にリング状の切欠を形成することで実現されている。

図４はスルーホールと内層導体を逆花ランドにより接続した構造の多層回路基板について、本発明により設計された実施形態の説明図である。図４（Ａ）の多層回路基板３６おいて、その多層構造は図３（Ａ）と同じであるが、そのＢ−Ｂ断面を示した図４（Ｂ）のように、左側のスルーホール５６に対するグランド用ベタ層導体３８の接続につき、逆花ランド１３０による接続を行っている。

この逆花ランド１３０による接続は、スルーホール５６を構成する導体の周囲に４方向のランド１３２で連結した分割リング状の導体切抜き部を形成するもので、スルーホール５６の導体とグランド用ベタ層導体３８が逆花ランド１３０におけるランド１３２により制限されて接続されているため、はんだがスルーホール５６に入った際の熱の拡散がランド１３２で抑制され、これによってはんだ揚がり性を改善している。

このような内層導体に対する熱拡散を抑制する逆花ランド１３０でスルーホールと接続した構造を持つ場合には、図３の接続に比べ、接続数を増やしても同等なはんだ揚がり性を確保することができる。そこで図４（Ａ）の場合にあっては、図３（Ａ）の接続数２に対し例えば接続数３を設定し、スルーホール５６についてはグランド用ベタ層導体４０につき切離部６９を形成し、またスルーホール５８についてはグランド用ベタ層導体３８につき切離部７０を形成し、それぞれ切離部を１箇所としている。

次に図１のスルーホール処理部２２によるスルーホールに対するはんだ揚がり性改善のための内層媒体切離処理の処理手順の詳細を具体的に説明する。

図５は図１の多層基板データ入力部３０の入力データに基づく内層導体の切離処理前の多層回路基板３６の説明図である。この切離処理前の多層回路基板３６にあっては、例えばスルーホール７２，７４，７６，７８の４本が形成されており、部品面とはんだ面との間に、図３の場合と同様、４つのグランド用ベタ層導体３８，４０，４２，４４を配置しており、全てスルーホール７２〜７８と接続されている。なお点線は図３の電源用ベタ層導体４６を示している。

図６は、制限ルール設定部３２で制限ルールを設定せずに、切離処理部３４で「ベタ層導体の孤立禁止ルール」のみを適用して本発明の切離処理を実行した場合の多層回路基板の説明図である。

図６において、切離処理に先立ち、全てのスルーホール７２〜７８とグランド用ベタ層導体３８〜４４が切離処理後において、電気的に接続されていない孤立状態としないことを条件とするため、この例では、はんだ面３６−２に近いグランド用ベタ層導体４４についてはスルーホール７２〜７８の全てと接続関係を固定接続とし、更にスルーホール７４についてはグランド用ベタ層導体４２と固定接続し、スルーホール７６についてはグランド用ベタ層導体４０と固定接続し、更にスルーホール７８についてはグランド用ベタ層導体３８と固定接続する固定接続を初期設定した後に、切離処理を実行している。

したがって、切離処理は、スルーホール７２〜７８に対し固定接続した以外の接続部分について適用され、この場合にはスルーホール７２については３つのグランド用ベタ層導体３８，４０，４２について切離部８０，８２，８４が形成され、スルーホール７４についてはグランド用ベタ層導体３８，４０の２箇所について切離部８６，８８が形成され、スルーホール７６についてはグランド用ベタ層導体３８，４２の２つについて切離部９０，９２が形成され、更にスルーホール７８についてはグランド用ベタ層導体４０，４２の２つについて切離部９６，９８が形成される。

この図６の切離状態が、スルーホール７２〜７８に対しグランド用ベタ層導体３８〜４４を孤立させることなくスルーホールとの切り離しができる最大切離状態を示している。

図７は接続数制限ルールとして「最大接続数Ｎｍａｘ＝２」を設定し、且つ切離優先ルールとして「部品面側から優先的に切り離す」を設定して、図５の多層回路基板３６につき切離処理を実行した場合の多層回路基板の説明図である。

この場合にも、スルーホール７２〜７８とグランド用ベタ層導体３８〜４４が切り離しにより孤立しないための固定設定は図６の場合と同様であり、固定設定以外の接続部につき切離処理を実行することで、全てのスルーホール７２〜７８について接続状態を最大数Ｎｍａｘ＝２、即ち切離部分の数をそれぞれ２箇所とすることができる。

図８は接続数制限ルールとして「最大接続数Ｎｍａｘ＝２」を設定し、且つ切離優先ルールとして「異種ベタ層導体の隣接導体から優先的に切り離す」を設定して、切離処理を実行した多層回路基板の説明図である。

この多層回路基板３６にあっては、中央に位置する電源用ベタ層導体４６に隣接するグランド用ベタ層導体４０，４２につき、スルーホール７２，７４，７６のそれぞれで２箇所ずつの切離部１００と１０２、１０４と１０６、１０８と１１０が形成されており、スルーホール７８については内層媒体の孤立禁止の条件設定を受けて、グランド用ベタ層導体３８についてのみ切離部１１２による切り離しが行われている。

図９は接続制限ルールとして「最大接続数Ｎｍａｘ＝２」を設定し、切離優先ルールとして「ランダムに選択して切り離す」を設定して、切離処理を実行した場合の多層回路基板の説明図である。

この場合、固定接続を初期設定した一番下側のグランド用ベタ層導体４４を除く残り３つのグランド用ベタ層導体３８，４０，４２とスルーホール７２〜７８との間で「最大接続数Ｎｍａｘ＝２」を満足するように切離部１１４〜１２８が形成される切離処理が実行される。

図１０はベタ層導体を切り離すスルーホール処理のフローチャートであり、図１を参照して説明すると次のようになる。まずステップＳ１で多層基板データ入力部３０が配線処理部２０側から設計の済んだ多層基板設計データを読み込み、ステップＳ２で、制限ルール設定部３２が制限ルールファイル２８を参照して、ベタ層導体とスルーホールの制限ルール即ち「接続数制限ルール」と「切離優先ルール」を設定する。

続いてステップＳ３で、ベタ層導体とスルーホールとの間に切り離しを行っても、切り離したベタ層導体が孤立することのない固定接続関係を設定する。続いてステップＳ４で処理対象とする最初のスルーホールを１つ選択し、ステップＳ５で、選択したスルーホールに接続しているステップＳ３で設定した固定接続関係以外のベタ層導体を切離候補として選択する。

続いてステップＳ６で、選択したベタ層導体をスルーホールから切り離し、続いてステップＳ７で、切り離したベタ層導体がスルーホールに対し孤立している否かチェックする。切り離したベタ層導体が多層回路基板に存在する少なくとも１つのスルーホールと接続関係にあれば、切り離したベタ層導体は孤立していないことになる。

切り離したベタ層導体が孤立していない場合には、ステップＳ８で制限ルールを満たしたか否かチェックする。例えば最大接続数Ｎｍａｘを設定している場合には、切離しにより現在の接続数が最大接続数Ｎｍａｘより大きければ制限ルールを満たしているものと判断し、ステップＳ９で切り離しを確定する。

一方、ステップＳ７で切り離したベタ層導体が孤立している場合、もしくは孤立していないがステップＳ８で制限ルールを満たしていない場合には、ステップＳ１０に進み、切り離しを中止する。

続いてステップＳ１１で全ベタ層導体の処理が済んだか否かチェックし、未処理であればステップＳ５に戻り、次のベタ層導体を選択して同様な処理を繰り返す。ステップＳ１１で全てのベタ層導体の処理が済んだ場合には、ステップＳ１２に進み、全スルーホールの処理が済んだか否かチェックし、済んでいない場合にはステップＳ４に戻り、次のスルーホールを選択して同様な処理を繰り返す。ステップＳ１２で全スルーホールについて処理が終了したことが判別されると、一連のスルーホール処理を終了する。

この図１０に示したスルーホール処理のフローチャートは、図１におけるスルーホール処理部２２のプログラムの処理内容を表わすものである。

なお上記の実施形態はグランド用ベタ層導体とスルーホールの接続について切離処理を例に取るものであったが、電源用のベタ層導体についても同様にして、はんだ揚がり性を向上するためにスルーホールに接続しているベタ層導体の一部を切り離す切離処理を実行することになる。

また上記の実施形態は、切離処理の際に制限ルールとして「接続数制限ルール」と「切離優先ルール」を指定しているが、これらのルール設定は行わず、単に切離処理部３４において「ベタ層導体の孤立禁止ルール」のみを適用して例えば図７に示したような切離処理結果が得られる場合についても、本発明の処理の一形態に含まれる。

即ち本発明は、多層回路基板におけるスルーホールに対するベタ層導体の接続につき、その一部が切り離しできれば、はんだ揚がり性を向上することができるため、切り離しによりベタ層導体が孤立することを回避するのみの条件で可能な限り切離し数を増加させる切離処理を行ってもよい。

また上記の実施形態にあっては、スルーホールとの切離しによるベタ層導体の孤立を回避するため、初期設定としてスルーホールとベタ層導体の固定接続を設定した後に切離処理を行っているが、固定接続を初期設定せず、切離処理を行いながら切離したベタ層導体の孤立の有無を判定しても良い。

また本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。

ここで本発明の特徴を列挙すると次のようになる。

（付記１）
多層配置されたベタ層導体を貫通して相互に接続するスルーホールを備えた多層回路基板の設計データを入力する入力ステップと、
前記スルーホールと接続するベタ層導体の数を制限する制限ルールを設定する制限ルール設定ステップと、
前記制限ルールに基づいて、前記設計データにおける前記スルーホールに対するベタ層導体の接続を切り離す切離ステップと、
を有することを特徴とする多層回路基板設計支援方法。（１）

（付記２）
付記１記載の多層回路基板設計支援方法に於いて、前記切離ステップは、スルーホールから切り離すベタ層導体の候補を選択した際に、切り離しにより前記ベタ層導体が孤立するか否か判定し、孤立しない場合は切り離しを確定し、孤立する場合は切り離しを中止することを特徴とする多層回路基板設計支援方法。（２）

（付記３）
付記１記載の多層回路基板設計支援方法に於いて、前記制限ルール設定ステップは、１つのスルーホールと接続するベタ層導体の最大数を設定することを特徴とする多層回路基板設計支援方法。

（付記４）
付記１記載の多層回路基板設計支援方法に於いて、前記制限ルール設定ステップは、１つのスルーホールに接続するベタ層導体の厚さ合計の最大値を設定することを特徴とする多層回路基板設計支援方法。

（付記５）
付記１記載の多層回路基板設計支援方法に於いて、前記切離ステップは、スルーホールに接続したベタ層導体を、はんだ付け面の反対側となる部品面側から優先的に選択して切り離すことを特徴とする多層回路基板設計支援方法。

（付記６）
付記１記載の多層回路基板設計支援方法に於いて、前記切離ステップはスルーホールに接続したベタ層導体を、異種電源ベタ層導体に隣接しているベタ層導体から優先的に選択して切り離すことを特徴とする多層回路基板設計支援方法。

（付記７）
付記１記載の多層回路基板設計支援方法に於いて、前記切離ステップは、スルーホールに接続したベタ層導体を、前記制限ルールを満たすようにランダムに切り離すことを特徴とする多層回路基板設計支援方法。

（付記８）
付記１記載の多層回路基板設計支援方法に於いて、前記制限ルール設定ステップは、電源用ベタ層導体とグランド用ベタ層導体毎に前記制限ルールを設定変更することを特徴とする多層回路基板設計支援方法。

（付記９）
付記１記載の多層回路基板設計支援方法に於いて、前記制限ルール設定ステップは、多層回路基板の板厚、材料、層数を含む配線板仕様とスルーホールに対するベタ層導体の逆花ランドを含む接合形態に応じて前記制限ルールを設定変更することを特徴とする多層回路基板設計支援方法。

（付記１０）
コンピュータに、
多層配置されたベタ層導体を貫通して相互に接続するスルーホールを備えた多層回路基板の設計データを入力する入力ステップと、
前記スルーホールと接続するベタ層導体の数を制限する制限ルールを設定する制限ルール設定ステップと、
前記制限ルールに基づいて、前記設計データにおける前記スルーホールに対するベタ層導体の接続を切り離す切離ステップと、
を実行させることを特徴とする多層回路基板設計支援プログラム。（３）

（付記１１）
付記１０記載の多層回路基板設計支援プログラムに於いて、前記切離ステップは、スルーホールから切り離すベタ層導体の候補を選択した際に、切り離しにより前記ベタ層導体が孤立するか否か判定し、孤立しない場合は切り離しを確定し、孤立する場合は切り離しを中止することを特徴とする多層回路基板設計支援プログラム。

（付記１２）
付記１０記載の多層回路基板設計支援プログラムに於いて、前記制限ルール設定ステップは、１つのスルーホールに接続するベタ層導体の最大数を設定することを特徴とする多層回路基板設計支援プログラム。

（付記１３）
付記１０記載の多層回路基板設計支援プログラムに於いて、前記制限ルール設定ステップは、１つのスルーホールに接続するベタ層導体の厚さ合計の最大値を設定することを特徴とする多層回路基板設計支援プログラム。

（付記１４）
付記１０記載の多層回路基板設計支援プログラムに於いて、前記切離ステップは、スルーホールに接続したベタ層導体を、はんだ付け面の反対側となる部品面側から優先的に選択して切り離すことを特徴とする多層回路基板設計支援プログラム。

（付記１５）
多層配置されたベタ層導体を貫通して相互に接続するスルーホールを備えた多層回路基板の設計データを入力する入力部と、
前記スルーホールと接続するベタ層導体の数を制限する制限ルールを設定する制限ルール設定部と、
前記制限ルールに基づいて、前記設計データにおける前記スルーホールに対するベタ層導体の接続を切り離す切離部と、
を備えたことを特徴とする多層回路基板設計支援装置。（４）

（付記１６）
付記１５記載の多層回路基板設計支援装置に於いて、前記切離部は、スルーホールから切り離すベタ層導体の候補を選択した際に、切り離しにより前記ベタ層導体が孤立するか否か判定し、孤立しない場合は切り離しを確定し、孤立する場合は切り離しを中止することを特徴とする多層回路基板設計支援装置。

（付記１７）
付記１５記載の多層回路基板設計支援装置に於いて、前記制限ルール設定部は、１つのスルーホールに接続するベタ層導体の最大数を設定することを特徴とする多層回路基板設計支援装置。

（付記１８）
付記１５記載の多層回路基板設計支援装置に於いて、前記制限ルール設定部は、１つのスルーホールに接続するベタ層導体の厚さ合計の最大値を設定することを特徴とする多層回路基板設計支援装置。

（付記１９）
多層配置されたベタ層導体と、前記ベタ層導体を貫通して相互に接続するスルーホールとを備えた多層回路基板に於いて、
前記スルーホールと接続する複数のベタ層導体の一部について、前記スルーホールとの接続を切り離す切離部を設けたことを特徴とする多層回路基板。（５）

（付記２０）
付記１９記載の多層回路基板に於いて、前記切離部は前記ベタ層導体のスルーホール貫通位置を囲んでリング状に刳り貫いた構造であることを特徴とする多層回路基板。

本発明による多層回路基板設計支援装置のブロック図 図１の装置を実現するコンピュータのハードウェア環境のブロック図 本発明により設計された多層回路基板の説明図 スルーホールと内層導体を逆花ランドにより接続する多層回路基板についての本発明による設計結果の説明図 内層導体の切離し処理前の多層回路基板の説明図 制限ルールを設定せずに本発明の切離し処理を実行した多層回路基板の説明図 切離し数を２に制限して本発明の切離し処理を実行した多層回路基板の説明図 異種電源のベタ層導体に隣接するベタ層導体を優先的に切離す本発明の処理を実行した多層回路基板の説明図 切離すベタ層導体をランダムに選択する本発明の切離し処理を実行した多層回路基板の説明図切離し数を制限せずに本発明の切離し処理を実行した多層回路基板の説明図 ベタ層導体を切離す本発明によるスルーホール処理のフローチャート 従来の内層導体を接続貫通するスルーホールを設けた従来の多層回路基板の説明図

符号の説明

１０：多層回路基板設計支援装置
１２：部品外形リスト
１４：ネットリスト
１６：基板外形設計部
１８：配置処理部
２０：配線処理部
２２：スルーホール処理部
２４：ルールチェック部
２６：製造データファイル
２８：制限ルールファイル
３０：多層基板データ入力部
３２：制限ルール設定部
３４：切離処理部
３６：多層回路基板
３８，４０，４２，４４：グランド用ベタ層導体
４６：電源用ベタ層導体
４８，５０，５２，５４：信号用内層導体
５６，５８，７２，７４，７６，７８：スルーホール
６０：部品
６２，６４：リード
６５，６６：はんだ
６８，６９，７０，７１，８０〜１２８：切離部
１３０：逆花ランド
１３２：ランド

Claims (6)

1. 多層配置されたベタ層導体を貫通して相互に接続するスルーホールを備えた多層回路基板の設計データを入力する入力ステップと、
   前記スルーホールと接続するベタ層導体の数を制限する制限ルールを設定する制限ルール設定ステップと、
   前記制限ルールに基づいて、前記設計データにおける前記スルーホールに対するベタ層導体の接続を切り離す切離ステップと、
   を有することを特徴とする多層回路基板設計支援方法。
   
2. 請求項１記載の多層回路基板設計支援方法に於いて、前記切離ステップは、スルーホールから切り離すベタ層導体の候補を選択した際に、切り離しにより前記ベタ層導体が孤立するか否か判定し、孤立しない場合は切り離しを確定し、孤立する場合は切り離しを中止することを特徴とする多層回路基板設計支援方法。
   
3. コンピュータに、
   多層配置されたベタ層導体を貫通して相互に接続するスルーホールを備えた多層回路基板の設計データを入力する入力ステップと、
   前記スルーホールと接続するベタ層導体の数を制限する制限ルールを設定する制限ルール設定ステップと、
   前記制限ルールに基づいて前記スルーホールに対するベタ層導体の接続を切り離す切離ステップと、
   を実行させることを特徴とする多層回路基板設計支援プログラム。
   
4. 多層配置されたベタ層導体を貫通して相互に接続するスルーホールを備えた多層回路基板の設計データを入力する入力部と、
   前記スルーホールと接続するベタ層導体の数を制限する制限ルールを設定する制限ルール設定部と、
   前記制限ルールに基づいて前記スルーホールに対するベタ層導体の接続を切り離す切離部と、
   を備えたことを特徴とする多層回路基板設計支援装置。
   
5. 多層配置されたベタ層導体と、前記ベタ層導体を貫通して相互に接続するスルーホールとを備えた多層回路基板に於いて、
   前記スルーホールと接続する複数のベタ層導体の一部について、前記スルーホールとの接続を切り離す切離部を設けたことを特徴とする多層回路基板。
   
6. 請求項１記載の多層回路基板設計支援方法に於いて、前記切離ステップは、スルーホールに接続したベタ層導体を、はんだ付け面の反対側となる部品面から優先的に選択して切り離すことを特徴とする多層回路基板設計支援方法。

Images