JP4896812B2 - Video circuit - Google Patents
Video circuit Download PDFInfo
- Publication number
- JP4896812B2 JP4896812B2 JP2007126337A JP2007126337A JP4896812B2 JP 4896812 B2 JP4896812 B2 JP 4896812B2 JP 2007126337 A JP2007126337 A JP 2007126337A JP 2007126337 A JP2007126337 A JP 2007126337A JP 4896812 B2 JP4896812 B2 JP 4896812B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- voltage
- video
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 42
- 238000001514 detection method Methods 0.000 claims description 10
- 230000010355 oscillation Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、映像処理回路とチャージポンプ回路を備えた映像回路に係り、特にチャージポンプ回路で発生させた負電圧を映像処理回路の負電源電圧として使用する場合に、その負電圧にノイズが含まれないようにして映像信号品質の悪化を防ぐと共に、消費電力を低減した映像回路に関するものである。 The present invention relates to a video circuit including a video processing circuit and a charge pump circuit. In particular, when a negative voltage generated by the charge pump circuit is used as a negative power supply voltage of the video processing circuit, the negative voltage includes noise. The present invention relates to a video circuit that prevents deterioration of video signal quality and reduces power consumption.
図4にチャージポンプ回路により発生した負電圧を負電源電圧として映像処理回路に供給する従来の映像回路の構成を示す。映像処理回路10は、同期信号を含む入力映像信号のシンクチップとペデスタルのレベルをクランプするクランプ回路11、そのクランプ回路11から出力する映像信号に対して種々の画像処理(色相調整、コントラスト調整、拡大、縮小、エッジ強調、その他の処理)を加える映像信号処理回路12、その映像信号処理回路12の出力信号を映像駆動信号に増幅して例えば75Ωの負荷に供給する出力駆動回路13を有する。出力駆動回路13には、ダイナミックレンジ拡大および出力容量レス化のために、正電源電圧+Vと負電源電圧−Vが電源として供給される。C1は直流カット用のコンデンサ、C2は負電圧供給用のコンデンサである。なお、クランプ回路11と映像信号処理回路12には正電源電圧+Vと接地電圧GNDが印加される。
FIG. 4 shows a configuration of a conventional video circuit that supplies the negative voltage generated by the charge pump circuit to the video processing circuit as a negative power supply voltage. The
50は100KHz前後の周波数のパルスを発生する発振回路である。20はチャージポンプ回路であり、発振回路50から出力する発振信号を入力して、コンデンサC2と協働して負電圧−Vを発生して、映像処理回路10の出力駆動回路13に供給する。
チャージポンプ回路20は、図6に示すように、充電用コンデンサC3、前記したコンデンサC2、スイッチSW1〜SW4からなり、発振回路50の出力がHレベルのときはスイッチSW1,SW2をオフ、スイッチSW3,SW4をオンにし、LレベルのときはスイッチSW1,SW2をオン、スイッチSW3,SW4をオフにし、これにより、コンデンサC2,C3には図示の極性の電荷が充電され、負電圧−Vが生成される(図5参照)。
As shown in FIG. 6, the
一方、発振回路を使用せす、入力映像信号から同期信号を抽出し、その同期信号に基づいて連続パルスを生成し、この連続パルスをチャージポンプ回路に入力して、負電圧を生成し、この負電圧をメインアンプ(図4の出力駆動回路13に相当)に供給するようにした特許文献1に記載のアンプがある。
On the other hand, using an oscillation circuit, a synchronization signal is extracted from an input video signal, a continuous pulse is generated based on the synchronization signal, and this continuous pulse is input to a charge pump circuit to generate a negative voltage. There is an amplifier described in Patent Document 1 in which a negative voltage is supplied to a main amplifier (corresponding to the
前記した図4に示す映像回路および前記特許文献1によれば、出力駆動回路13やアンプに正電源電圧+Vと負電源電圧−Vが印加されるので、ダイナミックレンジの拡大および出力容量レス化を図ることができる。
ところが、図4の映像回路では、発振回路50で発生する発振信号に基づきチャージポンプ回路20のスイッチSW1〜SW4のオン/オフが連続的に行われるので、生成される負電圧−Vに対して、入力映像信号の映像期間でもノイズやリップルが重畳し、その影響が出力映像信号にも現れるので、画面上でビートノイズ等を発生させてしまう。
However, in the video circuit of FIG. 4, the switches SW1 to SW4 of the
また、特許文献1のアンプにおいても、チャージポンプ回路が連続パルスによって駆動されるので、上記した図4の映像回路と同様に、出力映像信号にそのノイズやリップルが重畳し、画面上でビートノイズ等を発生させてしまう。 Also in the amplifier of Patent Document 1, since the charge pump circuit is driven by continuous pulses, the noise and ripple are superimposed on the output video signal and beat noise on the screen, as in the video circuit of FIG. 4 described above. Etc. will be generated.
さらに、図4の映像回路および特許文献1のアンプは、チャージポンプ回路が常時動作しているので、消費電力が大きいという問題がある。 Furthermore, the video circuit of FIG. 4 and the amplifier of Patent Document 1 have a problem that power consumption is large because the charge pump circuit is always operating.
本発明の目的は、供給する負電圧に極力ノイズやリップルが重畳しないようにして出力映像信号の品質を向上させ、且つ消費電力の削減される映像回路を提供することである。 An object of the present invention is to provide a video circuit that improves the quality of an output video signal and minimizes power consumption by preventing noise and ripple from being superimposed on the supplied negative voltage as much as possible.
上記目的を達成するために、請求項1にかかる発明の映像回路は、映像処理回路に要求される負電圧電源用の第1のコンデンサが設けられた映像回路において、複数のスイッチと第2のコンデンサを備え、該複数のスイッチを第1の切替状態にセットすることで前記第2のコンデンサに正電源電圧を充電するとともに、前記第1のコンデンサへの充電を停止し、該複数のスイッチを前記第1の切替状態と反対の第2の切替状態にセットすることで前記第2のコンデンサの電圧を前記第1のコンデンサに充電して前記第1のコンデンサに負電圧を生成させるとともに前記第2のコンデンサへの前記正電源電圧の充電を停止させるチャージポンプ回路と、前記第1のコンデンサの前記負電圧を検出する電圧検出回路と、該電圧検出回路で検出された前記負電圧が下限値に達すると前記チャージポンプ回路の前記複数のスイッチを前記第1の切替状態にセットすることで前記第2のコンデンサに前記正電源電圧を充電させ、前記電圧検出回路で検出された前記負電圧が前記下限値よりも高い上限値に達すると前記チャージポンプ回路の前記複数のスイッチを前記第2の切替状態にセットすることで前記第2のコンデンサの電圧を前記第1のコンデンサに充電させる制御回路と、を備えることを特徴とする。 In order to achieve the above object, a video circuit according to a first aspect of the present invention is a video circuit provided with a first capacitor for a negative voltage power source required for a video processing circuit . A capacitor is provided, and the plurality of switches are set to a first switching state to charge the second capacitor with a positive power supply voltage, and the charging of the first capacitor is stopped. By setting the second switching state opposite to the first switching state, the first capacitor is charged with the voltage of the second capacitor, and the first capacitor generates a negative voltage. A charge pump circuit that stops the charging of the positive power supply voltage to the second capacitor, a voltage detection circuit that detects the negative voltage of the first capacitor, and a voltage detection circuit that detects the negative voltage. When the negative voltage reaches a lower limit value, the plurality of switches of the charge pump circuit are set to the first switching state to cause the second capacitor to be charged with the positive power supply voltage and detected by the voltage detection circuit When the negative voltage thus reached reaches an upper limit value higher than the lower limit value, the voltage of the second capacitor is set to the first voltage by setting the plurality of switches of the charge pump circuit to the second switching state. And a control circuit for charging the capacitor .
本発明によれば、チャージポンプ回路は、出力負電圧が上限値に達しないうちは動作を再開しないので、極力、ノイズやリップルを抑えることができ、また消費電力も小さくて済む。 According to the present invention, the charge pump circuit does not resume operation until the output negative voltage reaches the upper limit value, so that noise and ripple can be suppressed as much as possible, and power consumption can be reduced.
<第1の実施例>
図1は本発明の第1の実施例の映像回路の構成を示すブロック図、図2はその動作波形図である。映像処理回路10は、図4の構成と同様に、同期信号を含む入力映像信号のシンクチップとペデスタルのレベルをクランプするクランプ回路11、そのクランプ回路11から出力する映像信号に対して種々の画像処理(色相調整、コントラスト調整、拡大、縮小、エッジ強調、その他の処理)を加える映像信号処理回路12、その映像信号処理回路12の出力信号を映像駆動信号に増幅して例えば75Ωの負荷に供給する出力駆動回路13を有する。出力駆動回路13には、ダイナミックレンジ拡大および出力容量レス化のために、正電源電圧+Vと負電源電圧−Vが電源として供給される。C1は直流カット用のコンデンサ、C2は負電圧供給用のコンデンサである。なお、クランプ回路11と映像信号処理回路12には正電源電圧+Vと接地電圧GNDが印加される。
<First embodiment>
FIG. 1 is a block diagram showing the configuration of a video circuit according to the first embodiment of the present invention, and FIG. 2 is an operation waveform diagram thereof. Similar to the configuration of FIG. 4, the
チャージポンプ回路20は、前記した図6に示した回路構成を持ち、スイッチSW1〜SW4のオン/オフにより、負電圧−VをコンデンサC2に生成する。
The
30は電圧検出回路であり、コンデンサC2に充電されている負電圧を入力して、その上限値−V1と下限値−V2を検出する。なお、−V2<−V1、−V1<0、−V2<0である。例えば、+V=5Vであれば、−V=−5V、−V2=−5V、−V1=−4Vである。
40は制御回路であり、電圧検出回路30で上限値−V1が検出されると、チャージポンプ回路20のスイッチSW1,SW2をオフし、スイッチSW3,SW4をオンして、コンデンサC3に充電されていた電荷をコンデンサC2に供給する。これにより、コンデンサC2は負電圧が深くなる方向に一挙に充電される。また、下限値V2が検出されると、チャージポンプ回路20のスイッチSW1,SW2をオンし、スイッチSW3,SW4をオフして、コンデンサC3への電荷供給を行う。これにより、コンデンサC2はチャージポンプ回路20から切り離される。
したがって、負電圧供給用のコンデンサC2は、その充電電圧が上限値−V1になってから下限値−V2に達する期間のみ充電されるので、連続的に充電が繰り返される従来例と比べて、負電圧−Vに現れるリップル等のノイズ成分が小さくなる。また、そのコンデンサC2への充電は必要時のみ行われるので、消費電力も低減する。 Therefore, since the capacitor C2 for supplying a negative voltage is charged only during the period when the charging voltage reaches the lower limit value -V2 after the upper limit value -V1 is reached, it is negative compared to the conventional example in which charging is repeated continuously. Noise components such as ripples appearing in the voltage −V are reduced. In addition, since the capacitor C2 is charged only when necessary, power consumption is also reduced.
<第2の実施例>
図3は本発明の第2の実施例の映像回路の構成を示すブロック図である。ここでは、制御回路40により図4に示した発振回路50の動作/停止を制御する。すなわち、電圧検出回路30で上限値−V1が検出されると制御回路40により発振回路50を動作させ、下限値−V2が検出されると発振回路50を停止させる。この場合、発振回路50の停止時は、チャージポンプ回路20のスイッチSW1〜SW4については、スイッチSW1,SW2がオンでスイッチSW3,SW4がオフ、あるいはその逆のいずれの状態であってもよい。
<Second embodiment>
FIG. 3 is a block diagram showing the configuration of the video circuit according to the second embodiment of the present invention. Here, the
<その他の実施例>
なお、上記各実施例では、チャージポンプ回路20とコンデンサC2で発生した負電圧を映像処理回路10の出力駆動回路13にのみ供給したが、映像信号処理回路12が正負両電源方式である場合には、そこにも供給する。また、チャージポンプ回路20は図6の回路構成のものに限られるものではなく、種々の回路形式のものを適用できる。
<Other examples>
In each of the above embodiments, the negative voltage generated by the
10:映像処理回路、11:クランプ回路、12:映像信号処理回路、13:出力駆動回路
20:チャージポンプ回路
30:電圧検出回路
40:制御回路
50:発振回路
10: Video processing circuit, 11: Clamp circuit, 12: Video signal processing circuit, 13: Output drive circuit, 20: Charge pump circuit, 30: Voltage detection circuit, 40: Control circuit, 50: Oscillation circuit
Claims (1)
複数のスイッチと第2のコンデンサを備え、該複数のスイッチを第1の切替状態にセットすることで前記第2のコンデンサに正電源電圧を充電するとともに、前記第1のコンデンサへの充電を停止し、該複数のスイッチを前記第1の切替状態と反対の第2の切替状態にセットすることで前記第2のコンデンサの電圧を前記第1のコンデンサに充電して前記第1のコンデンサに負電圧を生成させるとともに前記第2のコンデンサへの前記正電源電圧の充電を停止させるチャージポンプ回路と、
前記第1のコンデンサの前記負電圧を検出する電圧検出回路と、
該電圧検出回路で検出された前記負電圧が下限値に達すると前記チャージポンプ回路の前記複数のスイッチを前記第1の切替状態にセットすることで前記第2のコンデンサに前記正電源電圧を充電させ、前記電圧検出回路で検出された前記負電圧が前記下限値よりも高い上限値に達すると前記チャージポンプ回路の前記複数のスイッチを前記第2の切替状態にセットすることで前記第2のコンデンサの電圧を前記第1のコンデンサに充電させる制御回路と、
を備えることを特徴とする映像回路。 In the video circuit provided with the first capacitor for the negative voltage power source required for the video processing circuit,
A plurality of switches and a second capacitor are provided, and a positive power supply voltage is charged to the second capacitor by stopping the charging of the first capacitor by setting the plurality of switches to the first switching state. Then, by setting the plurality of switches to a second switching state opposite to the first switching state, the voltage of the second capacitor is charged to the first capacitor and negatively charged to the first capacitor. A charge pump circuit that generates a voltage and stops charging the positive power supply voltage to the second capacitor;
A voltage detection circuit for detecting the negative voltage of the first capacitor;
When the negative voltage detected by the voltage detection circuit reaches a lower limit value, the second capacitor is charged with the positive power supply voltage by setting the plurality of switches of the charge pump circuit to the first switching state. When the negative voltage detected by the voltage detection circuit reaches an upper limit value that is higher than the lower limit value, the plurality of switches of the charge pump circuit are set to the second switching state. A control circuit for charging the voltage of the capacitor to the first capacitor;
Video circuit, characterized in that it comprises a.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007126337A JP4896812B2 (en) | 2007-05-11 | 2007-05-11 | Video circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007126337A JP4896812B2 (en) | 2007-05-11 | 2007-05-11 | Video circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008283513A JP2008283513A (en) | 2008-11-20 |
JP4896812B2 true JP4896812B2 (en) | 2012-03-14 |
Family
ID=40143949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007126337A Expired - Fee Related JP4896812B2 (en) | 2007-05-11 | 2007-05-11 | Video circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4896812B2 (en) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09161480A (en) * | 1995-12-01 | 1997-06-20 | Hitachi Ltd | Semiconductor integrated circuit device |
JP3450629B2 (en) * | 1997-02-26 | 2003-09-29 | 株式会社東芝 | Negative voltage detection circuit and nonvolatile semiconductor memory device |
JP3904282B2 (en) * | 1997-03-31 | 2007-04-11 | 株式会社ルネサステクノロジ | Semiconductor integrated circuit device |
JPH11339470A (en) * | 1998-05-25 | 1999-12-10 | Hitachi Ltd | Dynamic RAM |
JP2002343080A (en) * | 2001-05-16 | 2002-11-29 | Hitachi Ltd | Semiconductor integrated circuit device |
JP2005151468A (en) * | 2003-11-19 | 2005-06-09 | Sanyo Electric Co Ltd | Amplifier |
JP4487788B2 (en) * | 2005-02-07 | 2010-06-23 | パナソニック株式会社 | Semiconductor integrated circuit |
US20090086106A1 (en) * | 2005-06-29 | 2009-04-02 | Rohm Co., Ltd. | Video signal processing circuit and electric device in which the same is mounted |
-
2007
- 2007-05-11 JP JP2007126337A patent/JP4896812B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008283513A (en) | 2008-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4932821B2 (en) | Power supply device, light emission control device, display device | |
JP4791094B2 (en) | Power circuit | |
US6882370B2 (en) | Solid-state image pickup apparatus | |
EP2194636B1 (en) | Power supply circuit of display device and display device using the same | |
JP4718598B2 (en) | Power conversion apparatus and method, and triangular wave generation circuit | |
JP4896812B2 (en) | Video circuit | |
EP0428250B1 (en) | Driver circuit for a display panel | |
JP4859503B2 (en) | Video circuit | |
JP5058704B2 (en) | Video circuit | |
JP2007288863A (en) | Power supply control circuit and electronic device | |
US20220302841A1 (en) | Current detection circuit, synchronous rectification type dc/dc buck converter and control circuit thereof | |
KR960007921B1 (en) | Supply voltage control circuit of multi-mode monitor | |
JP4049332B1 (en) | Charge control device | |
JP4859764B2 (en) | Video circuit | |
JP4002644B2 (en) | Clamping device | |
JP5283518B2 (en) | Power converter | |
JP3953239B2 (en) | Power circuit | |
JP2005286477A (en) | Data slicer | |
JP2003216112A (en) | Liquid crystal driving circuit | |
JP2013251965A (en) | Power-supply circuit | |
JPH11112850A (en) | Power source circuit | |
JP2008289106A (en) | Digital amplifier | |
JP2005245158A (en) | Motor driver, digital camera, and motor control method | |
US7630215B2 (en) | Power apparatus and method to provide high voltage | |
JP2017022831A (en) | Electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4896812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |