JP4896436B2

JP4896436B2 - 液晶表示装置制御回路

Info

Publication number: JP4896436B2
Application number: JP2005172053A
Authority: JP
Inventors: 秀和永戸; 喜芳宮崎
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2005-06-13
Filing date: 2005-06-13
Publication date: 2012-03-14
Anticipated expiration: 2025-06-13
Also published as: CN1881401A; US20060279505A1; JP2006349720A; US7710380B2; CN100592369C

Description

本発明は液晶表示装置制御回路に関し、特に液晶表示装置をハイパワーモードとローパワーモードとを用いて駆動する液晶表示装置制御回路に関する。

近年、携帯電話、ノート型コンピュウータ等の携帯用情報機器に液晶表示装置が多く用いられている。携帯用情報機器では、搭載バッテリーの持続時間の長期化のために消費電力の低減が強く求められている。一方、携帯情報機器においても処理性能の向上に伴って、表示色数が多く、画素数の多い高品位の表示能力が要求されている。このような要求に対応するため、液晶表示装置の一例として、画素をマトリクス状に配置したＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）などの液晶パネルが使用されている。

液晶パネルは、液晶表示装置制御回路のドライバ部によって、容量性負荷を含む表示領域（表示部）に画像信号に応じた電圧がデータ信号として印加されることにより、表示領域に画像が表示される。従来の液晶パネルとドライバ部を示す図を図７に示す。高品位の画像を表示するためには、画素に対する電圧の切り替えを高速で行う必要がある。そこで、液晶パネルの液晶表示装置制御回路のドライバ部には、この寄生容量を高速に駆動するために、大きな電流能力が求められる。しかし、ドライバ部に大きな電流能力を持たせようとした場合、ドライバ部の消費電力が大きくなってしまう問題がある。そこで、ドライバ部を低消費電力化する技術が特許文献１に開示されている。

特許文献１に記載の技術は、液晶パネルの画素を駆動する場合、駆動開始時点の大きな充放電電流が必要な期間は、大きな電流能力をドライバ部に持たせる（以下このような状態をハイパワーモードと称す）。一方、画素の電圧がある程度安定し、大きな充放電電流が必要ない期間では、ドライバ部の電流能力を小さくする（以下このような状態を、ローパワーモードと称す）。また、ハイパワーモードとローパワーモードとの切り替えは、外部からのドライバ制御信号によって行っている。これによって、ドライバ部の電流能力を適宜変更することで、不必要な電流を削減して、低消費電力を実現する。

液晶パネルでは、一般的に表示画素数の切り替えや表示領域を制限するパーシャルモードへの切り替えなどの表示モードの変更が行われる。表示モードが変更された場合、ドライバ部のハイパワーモードとローパワーモードの切り替わりタイミングを変更しなければならない場合がある。

このような場合、従来の液晶表示装置制御回路では、外部に表示モードに応じたドライバ部のハイパワーモードとローパワーモードの切り替わりタイミングを記憶する。そして、この記憶されたタイミングを表示モードに応じて使い分ける必要がある。

しかしながら、予め表示モードに応じたドライバ部のモード変更の設定を準備したとしても、表示モードはユーザーの仕様により変更されることがあるため、準備した表示モードですべての表示モードに対応できない恐れがある問題がある。
特開２００４−１１７７４２号

従来の液晶表示装置制御回路は、表示画素数や表示モードによってドライバ部の消費電力を適切に削減することが困難である問題がある。

本発明にかかる液晶表示装置制御回路は、表示部の表示状態を制御する第１の信号と、前記表示部に表示する画像データに対応する第２の信号とが入力され、前記第１の信号の１周期の前記第２の信号のクロック数をカウントし、カウント値を出力するカウンターと、前記第１の信号の１周期内に含まれる前記第２の信号のクロック数をラッチして１周期ＣＬＫ数を出力するラッチ回路と、前記１周期ＣＬＫ数に基づいて基準カウント値を生成する基準カウント値回路と、前記基準カウント値と前記カウント値とに基づいて、ドライバ部の電流能力を変更するドライバ制御信号を生成するコンパレータとを有するものである。

本発明にかかる液晶表示装置制御回路によれば、第１の信号の１周期内に含まれる第２の信号のクロック数を示す１周期ＣＬＫ数に対して所定の比率になる基準カウント値を基準カウント値回路で生成する。生成された基準カウント値とカウンターのカウント値とをコンパレータで比較することで、ドライバ部の電流能力を変更するドライバ制御信号が生成される。従って、ドライバ制御信号は、第１の信号の１周期内において所定の比率でドライバ部を異なる複数の状態で制御することが可能である。また、ドライバ部は、電流能力が高い場合は大きな消費電力となり、電流能力が低い場合は小さな消費電力となる。つまり、ドライバ制御信号によって、ドライバ部を制御することにで、ドライバ部は、第１の期間内において所定の比率で大きな消費電力で動作する期間と小さな消費電力で動作する期間とを有することが可能である。これにより、所定の比率で適切にドライバ部の消費電力を削減することが可能である。また、基準カウント値回路は、１周期ＣＬＫ数に対して所定の比率で基準カウント値を生成するため表示解像度、表示モードによらず所定の比率で消費電力削減効果を得ることが可能である。

本発明の液晶表示装置制御回路は、表示画素数や表示モードよらないドライバ部の消費電力の適切な削減が可能である。

実施の形態１

実施の形態１にかかる液晶表示装置制御回路１００を図１に示す。図１に示すように、実施の形態１にかかる液晶表示装置制御回路１００は、表示制御信号とデータ用表示ＣＬＫ（クロック）とが入力されており、カウンター１０１、ラッチ制御回路１０２、ラッチ回路１０３、基準カウント値回路１０４、コンパレータ１０５、ドライバ部１０６を有している。また、ドライバ部１０６の出力は、表示部として用いられる、例えば液晶パネル１０７が接続される。

表示制御信号は、第１の信号であって、例えば表示画面の水平方向の同期を行う水平同期信号である。この水平同期信号の１周期（信号の所定の立ち上がりから次の立ち上がりまでの期間）を１Ｈ期間と称す。１Ｈ期間の時間は、表示する画面の縦横比が同じである間は一定である。また、データ用表示ＣＬＫは、第２の信号であって、例えば表示される画像データの画素数に応じて周期が変化するクロック信号である。例えば、表示画素数が少ない場合には、１Ｈ期間のデータ用表示ＣＬＫの数は少なく、表示画素数が多い場合には、１Ｈ期間のデータ用表示ＣＬＫの数が多くなる。

カウンター１０１は、データ用表示ＣＬＫと表示制御信号とが入力されており、１Ｈ期間内のデータ用表示ＣＬＫのカウント値（例えば、第１のカウント値）を出力する回路である。

ラッチ制御回路１０２は、データ用表示ＣＬＫと表示制御信号とが入力されており、表示制御信号と同期して、所定の周期でリセット信号を出力する。さらに、リセット信号と表示制御信号とに基づいてラッチ回路にラッチ制御信号を出力する。

ラッチ回路１０３は、ラッチ制御信号とカウンター１０１のカウント値とが入力されており、ラッチ制御信号に基づいて、１Ｈ期間にカウンターがカウントしたクロック数をラッチし、１Ｈ期間ＣＬＫ数を出力する。

基準カウント値回路１０４は、リセット信号と１Ｈ期間ＣＬＫ数が入力されている。基準カウント値回路１０４は、リセット信号によって出力中の基準カウント値を消去し、新たに入力される１Ｈ期間ＣＬＫ数に所定の比率（例えば１／２あるいは１／３など）を掛け合わせた基準カウント値を生成する。これによって、第１の期間と第２の期間が設定される。

コンパレータ１０５（あるいは、信号生成回路）は、カウンター１０１のカウント値と基準カウント値とを比較して、例えばカウンター１０１のカウント値が基準カウント値よりも大きな場合にドライバ部１０６に対してローパワーモード（例えば、第２のモード）を指定するドライバ制御信号を出力する。また、ドライバ制御信号は、カウンター１０１のカウント値が基準カウント値よりも小さな場合にドライバ部１０６に対してハイパワーモード（例えば、第１のモード）を指定する信号である。

ドライバ部１０６は、例えば液晶パネルを駆動する回路である。液晶パネルを駆動する場合、ドライバ部１０６は、ドライバ制御信号に基づいて、出力する電流能力を変更する。例えば、高い電流能力で液晶パネルを駆動するハイパワーモードと低い電流能力で液晶パネルを駆動するローパワーモードを有している。

ここで、ドライバ部１０６の内部回路の一例を図２に示す。図２（ａ）は、ドライバ部１０６の全体の回路を示し、図２（ｂ）はアンプ部ＡＭＰ１の回路の一例を示す図である。図２を参照して、ドライバ部１０６について詳細に説明する。

図２（ａ）に示すように、ドライバ部１０６は、アンプ部ＡＭＰ１、スイッチＳＷ１、ＳＷ２、インバータＩＮＶ１及びＤＡＣ（ＤｉｇｉｔａｌＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ）を有している。ドライバ部１０６は、ハイパワーモードとローパワーモードとを有しており、それぞれのモードに分けてドライバ部１０６の動作を説明する。

まず、ハイパワーモードの場合、ドライバ制御信号１１１がＬｏｗレベルとなっている。これより、スイッチＳＷ１には、Ｌｏｗレベルの信号が入力され、スイッチＳＷ１は非導通状態となる。また、アンプ部ＡＭＰ１の端子ｄとスイッチＳＷ２には、インバータＩＮＶ１を介してＨｉｇｈレベル信号が入力されるため、アンプ部ＡＭＰ１は活性状態となり、スイッチＳＷ２は導通状態となる。

アンプ部ＡＭＰ１は、スイッチＳＷ２が導通状態であるため出力端子ｃと反転端子ａが接続され、バッファとして動作する。ＤＡＣは、液晶パネル１０７で表示する画像のアナログ信号をデジタル信号に変換し、アンプ部ＡＭＰ１の非反転端子ｂに対してそのデジタル信号を出力する。つまりハイパワーモード場合、ドライバ部１０６は、ＤＡＣで生成したデジタル信号をバッファを介して出力することで、高い電流能力で液晶パネル１０７を駆動する。

アンプ部ＡＭＰ１について、図２（ｂ）を参照して説明する。アンプ部ＡＭＰ１は、端子ｄよりＨｉｇｈレベル信号が入力された場合、ＮＭＯＳトランジスタＱ１、Ｑ７が導通状態となりアンプ部ＡＭＰ１を活性状態とする。また、端子ｄよりＬｏｗレベル信号が入力された場合、ＮＭＯＳトランジスタＱ１、Ｑ７が非導通状態となり、アンプ部ＡＭＰ１の動作を非活性状態とする。つまり、ハイパワーモードでは、端子ｄにＨｉｇｈレベルが入力されているため、アンプ部ＡＭＰ１は、非反転端子ｂに入力される電圧に基づいて、ＰＭＯＳトランジスタＱ６を制御し、出力端子ｃに電流能力の高いデジタル信号を出力する。

次に、ローパワーモードの場合、ドライバ制御信号１１１がＨｉｇｈレベルとなっている。これより、スイッチＳＷ１には、Ｈｉｇｈレベルの信号が入力され、スイッチＳＷ１は導通状態となる。また、アンプ部ＡＭＰ１の端子ｄとスイッチＳＷ２には、インバータＩＮＶ１を介してＬｏｗレベル信号が入力されるため、アンプ部ＡＭＰ１は非活性状態となり、スイッチＳＷ２は非導通状態となる。つまり、ＤＡＣからドライバ部１０６の出力までが導通状態となり、アンプ部ＡＭＰ１が動作していないため、液晶パネル１０７は、電流能力の小さいＤＡＣの出力によって駆動される。

また、ドライバ部１０６の内部回路の他の一例を図３に示す。図３（ａ）は、ドライバ部１０６の全体の回路を示し、図３（ｂ）はアンプ部ＡＭＰ１の回路の一例を示す図である。図３を参照して、ドライバ部１０６の他の一例について詳細に説明する。

図３（ａ）に示すように、ドライバ部１０６は、アンプ部ＡＭＰ１、バイアス回路、切替回路及びＤＡＣを有している。ここで、バイアス回路は、アンプ部ＡＭＰ１の電流能力を設定する高電圧と低電圧とを生成する回路である。切替回路は、ドライバ制御信号１１１に基づいて、バイアス回路が生成した高電圧と低電圧のいずれか一方を選択して、アンプ部ＡＭＰ１に供給する回路である。図３に示すドライバ部１０６は、ハイパワーモードの場合、高電圧を切替回路が選択してアンプ部ＡＭＰ１に供給し、ローパワーモードの場合、低電圧を切替回路が選択してアンプ部ＡＭＰ１に供給する。

アンプ部ＡＭＰ１は、ＤＡＣからデジタル信号が非反転端子ｂに入力されている。また、出力端子ｃと反転端子ａが接続されたバッファ構成となっている。さらに、切替回路が選択する高電圧、あるいは低電圧が端子ｄに入力されている。つまり、図３（ａ）に示すドライバ部１０６は、ドライバ制御信号１１１によって、アンプ部ＡＭＰ１の端子ｄに供給する電圧を切り替えることによって、アンプ部ＡＭＰ１の電流能力を切り替えるものである。

アンプ部ＡＭＰ１について、図３（ｂ）を参照して説明する。アンプ部ＡＭＰ１は、端子ｄより高電圧が入力された場合と、低電圧が入力された場合とを比較すると、高電圧が入力された場合の方がＮＭＯＳトランジスタＱ１、Ｑ７のより電流を流す導通状態となる。従って、アンプ部ＡＭＰ１は、端子ｄに高電圧が入力された場合に電流能力が高く、低電圧が入力された場合に電流能力が低くなる。

実施の形態１にかかる液晶表示装置制御回路１００は、カウンター１００が１Ｈ期間内のデータ用表示ＣＬＫのカウントしたカウント値を出力する。ラッチ回路１０３は、ラッチ制御信号に基づいて１Ｈ期間内のデータ用表示ＣＬＫのカウント値をラッチして１Ｈ期間ＣＬＫ数を出力する。基準カウント値回路１０４は、１Ｈ期間ＣＬＫ数に所定の比率を掛け合わせて基準カウント値を出力する。コンパレータ１０５は、基準カウント値とカウンター１００が出力するカウント値とを比較して、ドライバ制御信号を出力する。つまり、液晶表示装置制御回路１００は、１Ｈ期間内のハイパワーモード期間（例えば、第１の期間）とローパワーモード期間（例えば、第２の期間）との比を基準カウント値回路内で設定される所定の比率とする回路である。

また、基準カウント値が固定されている場合、１Ｈ期間内に含まれるデータ用表示ＣＬＫの数が変化すると、１Ｈ期間内のハイパワーモード期間とローパワーモード期間との比が変化してしまう。しかし、実施の形態１にかかる液晶表示装置制御回路１００は、定期的にリフレッシュ期間を挿入し、基準カウント値を変更する。これによって、１Ｈ期間内に含まれるデータ用表示ＣＬＫの数が変化した場合であっても、１Ｈ期間内のハイパワーモード期間とローパワーモード期間との比を所定の比率に保つことが可能である。

実施の形態１にかかる液晶表示装置制御回路１００の動作について詳細に説明する。実施の形態１にかかる液晶表示装置制御回路１００の動作のタイミングチャートの一例を図４に示す。図４に示すタイミングチャートは、１Ｈ期間にデータ用表示ＣＬＫがｎ（ｎは整数）個入力される期間Ａと１Ｈ期間にデータ用表示ＣＬＫが２ｎ個入力される期間Ｂとを有している。実施の形態１にかかる液晶表示装置制御回路１００は、期間Ａと期間Ｂのいずれの場合においてもハイパワーモードの期間とローパワーモードの期間との比がｍ／ｎとなる回路である。ｍはｎよりも小さい整数である。

まず、期間Ａについて説明する。液晶表示装置制御回路１００は、データ用表示ＣＬＫ及び表示制御信号が入力されている。カウンター１０１はデータ用表示ＣＬＫをカウントしたカウント値を出力する。この時、基準カウント値回路１０４は１Ｈ期間内のデータ用表示ＣＬＫの数ｎに対応した基準カウント値ｍを出力している。従って、コンパレータ１０５はカウンター１０１のカウント値が基準カウント値ｍよりも小さい期間では、ドライバ部１０６がハイパワーモードとなる信号を出力する。また、カウンター１０１のカウント値が基準カウント値ｍよりも大きい期間では、ドライバ部１０６がローパワーモードとなる信号を出力する。

次に、期間Ｂについて説明する。期間Ａは、１Ｈ期間内のデータ用表示ＣＬＫがｎ個であったのに対し、期間Ｂは、１Ｈ期間内のデータ用表示ＣＬＫが２倍の２ｎ個となっている。液晶表示装置制御回路１００は、データ用表示ＣＬＫ及び表示制御信号が入力されている。カウンター１０１はデータ用表示ＣＬＫをカウントしたカウント値を出力する。この時、基準カウント値回路１０４は１Ｈ期間内のデータ用表示ＣＬＫの数２ｎに対して、期間Ａと同じ比率（ｍ／ｎ）となる基準カウント値２ｍを出力している。従って、コンパレータ１０５はカウンター１０１のカウント値が基準カウント値２ｍよりも小さい期間では、ドライバ部１０６に対してハイパワーモードとなる信号を出力する。また、カウンター１０１のカウント値が基準カウント値２ｍよりも大きい期間では、ドライバ部１０６に対してローパワーモードとなる信号を出力する。

期間Ａと期間Ｂとでは、１Ｈ期間内のデータ用表示ＣＬＫ数に対して、ハイパワーモード期間とローパワーモード期間との比率が同じである。しかしながら、ハイパワーモードからローパワーモードに切り替わるカウンター１０１のカウント値は、期間Ａではｍであって、期間Ｂでは２ｍである。つまり、ハイパワーモードからローパワーモードに切り替えの基準となる基準カウント値を変更する必要がある。そこで、実施の形態１にかかる液晶表示装置制御回路１００は、期間Ａと期間Ｂの間で基準カウント値回路１０４が出力する基準カウント値を再計算するリフレッシュ期間を有している。リフレッシュ期間は、例えば水平同期信号に同期して、定期的に挿入される期間である。リフレッシュ期間とリフレッシュ期間後との液晶表示装置制御回路１００の動作のタイミングチャートを図５に示す。

図５を参照してリフレッシュ期間とリフレッシュ期間後の液晶表示装置制御回路１００の動作を説明する。まず、ラッチ制御回路１０２が出力するリセット信号の立ち上がりで、それまでの基準カウント値がリセットされる。また、リセット信号が立ち上がった後に入力される表示制御信号の最初の立ち上がりでリフレッシュ期間が開始される。リセット信号は、表示制御信号に同期しており、表示制御信号の立ち下がりの回数に基づいて、定期的に出力される信号である。例えば、表示制御信号が５回立ち下がると１回リセット信号が出力される。

カウンター１０１は、表示制御信号の立ち上がりに基づいてデータ用表示ＣＬＫのカウントを開始する。この時、ドライバ制御信号は、リフレッシュ期間前の１Ｈ期間の終了に基づいてローパワーモードからハイパワーモードに切り替わる。

リフレッシュ期間は、リフレッシュ期間が開始される表示制御信号の立ち上がりの次の表示制御信号の立ち上がりで終了する。リフレッシュ期間の間でカウンター１０１が１Ｈ期間中のデータ用表示ＣＬＫ数をカウントする。

リフレッシュ期間が終了すると、リフレッシュ期間が終了する表示制御信号の立ち上がりに基づいて、ラッチ制御回路１０２が出力するラッチ制御信号が立ち上がる。このラッチ制御信号の立ち上がりに基づいて、ラッチ回路１０３はカウンター１０１のカウント値をラッチして、基準カウント値回路１０４に出力する。例えば、リフレッシュ期間の１Ｈ期間の間に２ｎ個のデータ用表示ＣＬＫがあった場合、ラッチ回路１０３はカウント値２ｎを基準カウント値回路１０４に出力する。

基準カウント値回路１０４は、入力されたカウント値２ｎに対して、比率がｍ／ｎとなる基準カウント値２ｍを出力する。基準カウント値回路１０４が行う計算は、例えば基準カウント値回路１０４に入力されるカウント値Ｘと基準カウント値回路１０４が出力する基準カウント値Ｙとの比率をｒとすると、Ｘ×ｒ＝Ｙで表すことが可能である。

リフレッシュ期間後の１Ｈ期間では、ハイパワーモードとローパワーモードとの切り替わりは、リフレッシュ期間で取得した１Ｈ期間のデータ用表示ＣＬＫ数２ｎに基づいて、基準カウント値回路１０４で計算された基準カウント値２ｍとカウンター１０１のカウント値に基づいて行われる。

つまり、コンパレータ１０５はカウンター１０１のカウント値が基準カウント値２ｍよりも小さい期間では、ドライバ部１０６に対してハイパワーモードとなる信号を出力する。また、カウンター１０１のカウント値が基準カウント値２ｍよりも大きい期間では、ドライバ部１０６に対してローパワーモードとなる信号を出力する。

上記の説明より、実施の形態１にかかる液晶表示装置制御回路１００によれば、ドライバ部がハイパワーモードとローパワーモードで動作する期間の比率を１Ｈ期間内のデータ用表示ＣＬＫに基づいたクロック数の比率で決定している。このことから、表示制御信号とデータ用表示ＣＬＫとの関係がいかなる場合であっても、ハイパワーモードとローパワーモードとの動作時間の比率を実質的に一定に保つことができる。つまり、いかなる表示画素数の場合であっても、同じような消費電力の削減効果を得ることが可能である。

また、所定の間隔でリフレッシュ期間を導入することで、液晶パネルを使用している途中で表示画素数が変更された場合であっても、基準カウント値を動作中に変更することが可能である。これによって、動作中に表示画素数の変更があった場合であっても、ドライバ部の消費電力削減効果を実質的に同等に保つことが可能である。

実施の形態２

実施の形態２にかかる液晶表示装置制御回路４００を図６に示す。実施の形態１にかかる液晶表示装置制御回路１００は、リセット信号によってリフレッシュ期間を設定していたのに対し、実施の形態２にかかる液晶表示装置制御回路４００は、表示制御信号に基づきラッチ制御回路で生成されるＨｙｓｎｃカウント数変化フラグ、あるいはパーシャルモードフラグに基づいてリフレッシュ期間を設定している。つまり、実施の形態１にかかる液晶表示装置制御回路１００と実施の形態２にかかる液晶表示装置制御回路４００とは、リフレッシュ期間の設定方法が異なるのみである。実施の形態１にかかる液晶表示装置制御回路１００と実施の形態２にかかる液晶表示装置制御回路４００とで、実質的に同じ機能、あるいは動作となる部分については実施の形態１と同様の符号を付して説明を省略する。

実施の形態２にかかる液晶表示装置制御回路４００は、液晶表示装置制御回路１００のラッチ制御回路１０２に変えてラッチ制御回路４０１を有しており、ＯＲ回路４０２が液晶表示装置制御回路１００に対して追加されている。

ラッチ制御回路４０１は、例えばラッチ回路１０３へのラッチ制御信号の出力に加えて、表示制御信号の水平同期信号の１Ｈ期間と垂直同期信号の１Ｖ期間の比に基づいてＨｓｙｎｃカウント数変化フラグを出力する。垂直同期信号は、液晶パネルに表示される画像の垂直方向の同期をとる信号である。この垂直同期信号の１周期を１Ｖ期間とする。１Ｈ期間と１Ｖ期間の比が変化する場合、表示画面の縦横比が変化する。例えば（１Ｈ期間／１Ｖ期間）の値が大きくなると、表示画面の縦方向の表示画素数が増加し、（１Ｈ期間／１Ｖ期間）の値が小さくなると、表示画面の横方向の表示画素数が増加する。Ｈｓｙｎｃカウント数変化フラグは、１Ｈ期間と１Ｖ期間との比が大きく変化する場合にアクティブとなる信号である。Ｈｓｙｎｃカウント数変化フラグは、例えば１Ｈ期間と１Ｖ期間との比が、（表示ライン数／１０）よりも小さい場合にＨｉｇｈとなる信号である

ＯＲ回路４０２は、Ｈｓｙｎｃカウント数変化フラグとパーシャルモードフラグとが入力されており、これらのフラグのいずれか入力された場合に基準カウント値回路１０４の演算方法の設定を変更する信号を出力する。

パーシャルモードは、液晶パネルの画像表示面積を制限するモードである。つまり、パーシャルモードの場合、液晶パネルの一部分のみに画像を表示し、画像が表示されない部分の画素の動作を停止して、消費電力を削減する。パーシャルモードフラグは、液晶パネルをパーシャルモードで動作させる場合にアクティブとなる信号である。つまり、パーシャルモードの場合も、Ｈｓｙｎｃカウント数変化フラグがアクティブとなる場合と同様に液晶パネルに表示される画像の縦横比が変化する。

つまり、実施の形態２にかかる液晶表示装置制御回路４００は、液晶パネルの表示画面の縦横比が大きく変化した場合、ＯＲ回路４０２の出力によって基準カウント値回路１０４の演算方法を変更する回路である。

画面の縦横比が変化した場合、一般的に１Ｈ期間の長さが変化する。実施の形態２にかかる液晶表示装置制御回路４００は、画面の縦横比が変化した場合であっても、その時の１Ｈ期間の長さに応じて基準カウント値回路１０４の演算方法を変更することが可能である。つまり、１Ｈ期間の長さが変化がした場合であっても、１Ｈ期間の長さに応じたハイパワーモードとローパワーモードとの比を設定することが可能である。このことから、実施の形態２にかかる液晶表示装置制御回路４００によれば、画面表示の縦横比によらず、適切な消費電力の削減が可能である。

なお、本発明は上記実施の形態に限られたものではなく、適宜変更することが可能である。例えば、ハイパワーモードとローパワーモードとの切り替えは、水平同期信号のみならず、垂直同期信号の１Ｖ期間内で行っても良く、また、画像の表示状態を制御できる信号であれば良い。また、基準カウント値回路内での計算方法は、任意に設定することが可能である。

さらに、本発明は、所定の期間内に入力されるクロック数に対して所定の比率となる基準カウント値と入力されるクロック信号とを比較し、ドライバ部の制御を行うものである。従って、リフレッシュ期間を挿入せずに所定の期間毎に基準カウント値を生成することも可能である。

実施の形態１にかかる液晶表示装置制御回路のブロック図である。実施の形態１にかかるドライバ部の回路図の一例である。実施の形態１にかかるドライバ部の回路図の他の一例である。実施の形態１にかかる液晶表示装置制御回路の動作のタイミングチャートを示す図である。実施の形態１にかかる液晶表示装置制御回路の基準カウント値を変更する動作のタイミングチャートを示す図である。実施の形態２にかかる液晶表示装置制御回路のブロック図である。従来の液晶表示装置制御回路のブロック図である。

符号の説明

１００液晶表示装置制御回路
１０１カウンター
１０２ラッチ制御回路
１０３ラッチ回路
１０４基準カウント値回路
１０５コンパレータ
１０６ドライバ部
１０７液晶パネル（表示部）
４００液晶表示装置制御回路
４０１ラッチ制御回路
４０２ＯＲ回路
ＡＭＰ１アンプ部
ＳＷ１、ＳＷ２スイッチ

Claims

表示部の表示状態を制御する第１の信号と、
前記表示部に表示する画像データに対応する第２の信号とが入力され、
前記第１の信号の１周期の前記第２の信号のクロック数をカウントし、カウント値を出力するカウンターと、
前記第１の信号の１周期内に含まれる前記第２の信号のクロック数をラッチして１周期ＣＬＫ数を出力するラッチ回路と、
前記１周期ＣＬＫ数に基づいて基準カウント値を生成する基準カウント値回路と、
前記基準カウント値と前記カウント値とに基づいて、ドライバ部の電流能力を変更するドライバ制御信号を生成するコンパレータとを有する液晶表示装置制御回路。
前記基準カウント値回路は、所定の周期で基準カウント値を再計算することを特徴とする請求項１に記載の液晶表示装置制御回路。
前記基準カウント値回路は、前記１周期ＣＬＫ数に対して、所定の比率の前記基準カウント値を生成することを特徴とする請求項１又は２に記載の液晶表示装置制御回路。
前記基準カウント値は、前記１周期ＣＬＫ数よりも小さいことを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置制御回路。
前記ドライバ部は、前記ドライバ制御信号に基づいて、高い電流能力で前記表示部を駆動するハイパワーモードと、低い電流能力で前記表示部を駆動するローパワーモードを有していることを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置制御回路。
所定の期間を指定する第１の信号と、
表示部に表示する画像データに対応する第２の信号とが入力され、
前記第１の信号の１周期の前記第２の信号のクロック数をカウントし、カウント値を出力するカウンターと、
前記所定の期間内に入力される前記第２の信号のクロック数に対して所定の比率の値となる基準カウント値を生成する基準カウント値回路と、
前記基準カウント値と前記カウント値とに基づいて、ドライバ部の電流能力を変更するドライバ制御信号を生成するコンパレータとを有する液晶表示装置制御回路。
前記基準カウント値回路は、所定の周期で基準カウント値を再計算することを特徴とする請求項６に記載の液晶表示装置制御回路。
前記ドライバ部は、前記ドライバ制御信号に基づいて、高い電流能力で前記表示部を駆動するハイパワーモードと、低い電流能力で前記表示部を駆動するローパワーモードを有していることを特徴とする請求項６又は７に記載の液晶表示装置制御回路。
水平同期信号とデータ用クロック信号とが入力され、１水平周期中の前記データクロック信号のクロック数をカウントし、カウント値を出力するカウンターと、
前記１水平期間中の前記データ用クロック信号のクロック数から得られる前記１水平期間の長さに基づき前記１水平期間を所定の比率を有する第１の期間及び第２の期間に分割し、前記第１の期間の長さを規定する基準カウント値を生成する基準カウント値回路と、
前記カウント値と前記基準カウント値との大小関係に基づき前記第１の期間のときにドライバ部を第１のモードで動作させるドライバ制御信号を生成し、前記第２の期間のときに前記ドライバ部を前記第１のモードとは異なる電流能力とする第２のモードで動作させる前記ドライバ制御信号を生成する信号生成回路とを備えることを特徴とする表示装置の制御回路。