[go: up one dir, main page]

JP4894604B2 - Air-core type insulation transformer, signal transmission circuit and power conversion device using air-core type insulation transformer - Google Patents

Air-core type insulation transformer, signal transmission circuit and power conversion device using air-core type insulation transformer Download PDF

Info

Publication number
JP4894604B2
JP4894604B2 JP2007118187A JP2007118187A JP4894604B2 JP 4894604 B2 JP4894604 B2 JP 4894604B2 JP 2007118187 A JP2007118187 A JP 2007118187A JP 2007118187 A JP2007118187 A JP 2007118187A JP 4894604 B2 JP4894604 B2 JP 4894604B2
Authority
JP
Japan
Prior art keywords
winding
secondary winding
setting
resetting
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007118187A
Other languages
Japanese (ja)
Other versions
JP2008277484A (en
Inventor
弘幸 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2007118187A priority Critical patent/JP4894604B2/en
Publication of JP2008277484A publication Critical patent/JP2008277484A/en
Application granted granted Critical
Publication of JP4894604B2 publication Critical patent/JP4894604B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Power Conversion In General (AREA)

Description

本発明は空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置に関し、特に、パルス信号の立ち上がりを伝送するトランスとパルス信号の立ち下がりを伝送するトランスとが別個に設けられた信号伝送回路に適用して好適なものである。   The present invention relates to an air-core insulated transformer, a signal transmission circuit and a power conversion device using the air-core insulated transformer, and in particular, a transformer that transmits a rising edge of a pulse signal and a transformer that transmits a falling edge of a pulse signal are separately provided. It is suitable for application to a provided signal transmission circuit.

近年の車両機器では、高効率化および省エネ対策を図るために、駆動力を生む電動機の駆動システムに、昇降圧コンバータおよびインバータの搭載が行われている。
図14は、従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
図14において、車両駆動システムには、昇降圧コンバータ102に電力を供給する電源101、電圧の昇降圧を行う昇降圧コンバータ102、昇降圧コンバータ102から出力された電圧を3相電圧に変換するインバータ103および車両を駆動する電動機104が設けられている。なお、電源101は、架線からの給電電圧または直列接続されたバッテリーから構成することができる。
In recent vehicle equipment, in order to achieve high efficiency and energy saving measures, a step-up / down converter and an inverter are mounted on a drive system of an electric motor that generates drive force.
FIG. 14 is a block diagram showing a schematic configuration of a vehicle drive system using a conventional buck-boost converter.
In FIG. 14, the vehicle drive system includes a power supply 101 that supplies power to the buck-boost converter 102, a buck-boost converter 102 that boosts and boosts the voltage, and an inverter that converts the voltage output from the buck-boost converter 102 into a three-phase voltage. 103 and an electric motor 104 for driving the vehicle are provided. In addition, the power supply 101 can be comprised from the power supply voltage from an overhead wire, or the battery connected in series.

そして、車両駆動時には、昇降圧コンバータ102は、電源101の電圧(例:280V)を電動機104の駆動に適した電圧(例:750V)に昇圧し、インバータ103に供給する。そして、スイッチング素子をオン/オフ制御することにより、昇降圧コンバータ102にて昇圧された電圧を3相電圧に変換して、電動機104の各相に電流を流し、スイッチング周波数を制御することで車両の速度を変化させることができる。   When the vehicle is driven, the step-up / down converter 102 boosts the voltage of the power source 101 (eg, 280 V) to a voltage suitable for driving the electric motor 104 (eg, 750 V), and supplies the boosted voltage to the inverter 103. Then, by switching on / off the switching element, the voltage boosted by the step-up / down converter 102 is converted into a three-phase voltage, current is passed through each phase of the motor 104, and the switching frequency is controlled to control the vehicle. The speed of the can be changed.

一方、車両の制動時には、インバータ103は、電動機104の各相に生じる電圧に同期してスイッチング素子をオン/オフ制御することにより、整流動作を行い、直流電圧に変換してから、昇降圧コンバータ102に供給する。そして、昇降圧コンバータ102は、電動機104から生じる電圧(例:750V)を電源101の電圧(例:280V)に降圧して電力の回生動作を行うことができる。   On the other hand, at the time of braking of the vehicle, the inverter 103 performs a rectifying operation by performing on / off control of the switching element in synchronization with the voltage generated in each phase of the electric motor 104 to convert it into a DC voltage, and then the buck-boost converter 102. The step-up / down converter 102 can perform a power regeneration operation by stepping down the voltage (eg, 750 V) generated from the electric motor 104 to the voltage (eg, 280 V) of the power supply 101.

図15は、図14の昇降圧コンバータの概略構成を示すブロック図である。
図15において、昇降圧コンバータ102には、エネルギーの蓄積を行うリアクトルL、電荷の蓄積を行うコンデンサC、インバータ103に流入する電流を通電および遮断するスイッチング素子SW1、SW2、スイッチング素子SW1、SW2の導通および非導通を指示する制御信号をそれぞれ生成する制御回路111、112が設けられている。
FIG. 15 is a block diagram showing a schematic configuration of the buck-boost converter of FIG.
In FIG. 15, the buck-boost converter 102 includes a reactor L for storing energy, a capacitor C for storing charge, switching elements SW1 and SW2, and switching elements SW1 and SW2 for energizing and interrupting current flowing into the inverter 103. Control circuits 111 and 112 are provided for generating control signals instructing conduction and non-conduction, respectively.

そして、スイッチング素子SW1、SW2は直列に接続されるとともに、スイッチング素子SW1、SW2の接続点には、リアクトルLを介して電源101が接続されている。ここで、スイッチング素子SW1には、制御回路111からの制御信号に従ってスイッチング動作を行うIGBT(Insulated Gate Bipolar Transistor)105が設けられ、IGBT105に流れる電流と逆方向に電流を流すフライホイールダイオードD1がIGBT105に並列に接続されている。   The switching elements SW1 and SW2 are connected in series, and a power source 101 is connected to a connection point of the switching elements SW1 and SW2 via a reactor L. Here, the switching element SW1 is provided with an IGBT (Insulated Gate Bipolar Transistor) 105 that performs a switching operation in accordance with a control signal from the control circuit 111, and the flywheel diode D1 that flows a current in a direction opposite to the current flowing in the IGBT 105 is the IGBT 105. Connected in parallel.

また、スイッチング素子SW2には、制御回路112からの制御信号に従ってスイッチング動作を行うIGBT106が設けられ、IGBT106に流れる電流と逆方向に電流を流すフライホイールダイオードD2がIGBT106に並列に接続されている。そして、IGBT106のコレクタは、コンデンサCおよびインバータ103の双方に接続されている。   Further, the switching element SW2 is provided with an IGBT 106 that performs a switching operation in accordance with a control signal from the control circuit 112, and a flywheel diode D2 that flows a current in a direction opposite to the current flowing through the IGBT 106 is connected in parallel to the IGBT 106. The collector of the IGBT 106 is connected to both the capacitor C and the inverter 103.

図16は、昇圧動作時に図15のリアクトルLに流れる電流の波形を示す図である。
図16において、昇圧動作では、スイッチング素子SW1のIGBT105がオン(導通)すると、IGBT105を介してリアクトルLに電流Iが流れ、LI2/2のエネルギーがリアクトルLに蓄積される。
次に、スイッチング素子SW1のIGBT105がオフ(非導通)すると、スイッチング素子SW2のフライホイールダイオードD2に電流が流れ、リアクトルLに蓄えられたエネルギーがコンデンサCに送られる。
FIG. 16 is a diagram showing a waveform of a current flowing through reactor L in FIG. 15 during the boosting operation.
16, the step-up operation, IGBT 105 of the switching element SW1 is a result on (conductive), a current I flows through the reactor L through the IGBT 105, the energy of the LI 2/2 is stored in the reactor L.
Next, when the IGBT 105 of the switching element SW1 is turned off (non-conducting), a current flows through the flywheel diode D2 of the switching element SW2, and the energy stored in the reactor L is sent to the capacitor C.

一方、降圧動作では、スイッチング素子SW2のIGBT106がオン(導通)するとIGBT106を介してリアクトルLに電流Iが流れ、LI2/2のエネルギーがリアクトルLに蓄積される。
次に、スイッチング素子SW2のIGBT106がオフ(非導通)すると、スイッチング素子SW1のフライホイールダイオードD1に電流が流れ、リアクトルLに蓄えられたエネルギーが電源101へ回生される。
On the other hand, in the step-down operation, IGBT 106 of the switching element SW2 is turned on (conducting) Then a current I flows through the reactor L through the IGBT 106, the energy of the LI 2/2 is stored in the reactor L.
Next, when the IGBT 106 of the switching element SW2 is turned off (non-conducting), a current flows through the flywheel diode D1 of the switching element SW1, and the energy stored in the reactor L is regenerated to the power source 101.

ここで、スイッチング素子のオン時間(ON Duty)を変更することで、昇降圧の電圧を調整することが可能であり、概略の電圧値は以下の(1)式にて求めることができる。
L/VH=ON Duty(%) (1)
ただし、VLは電源電圧、VHは昇降圧後の電圧、ON Dutyはスイッチング素子SW1、SW2のスイッチング周期に対する導通期間の割合である。
Here, the voltage of the step-up / step-down can be adjusted by changing the ON time (ON Duty) of the switching element, and the approximate voltage value can be obtained by the following equation (1).
V L / V H = ON Duty (%) (1)
However, V L is the power supply voltage, V H is the voltage after step-up / step-down, and ON Duty is the ratio of the conduction period to the switching period of the switching elements SW1 and SW2.

ここで、実際には負荷の変動、電源電圧VLの変動などがあるので、昇降圧後の電圧VHを監視し、昇降圧後の電圧VHが目標値となるように、スイッチング素子SW1、SW2のオン時間(ON Duty)の制御が行われている。
また、車体筐体に接地される制御回路111、112側は低圧であり、スイッチング素子SW1、SW2に接続されるアーム側は高圧となる。このため、スイッチング素子SW1、SW2の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、アーム側とは、絶縁トランスを用いて制御回路111、112と電気的に絶縁しながら信号の授受が行われる。
Here, the actual variation of the load, since there is such fluctuations in the power supply voltage V L, monitors the voltage V H after buck, so that the voltage V H after buck becomes a target value, the switching element SW1 , SW2 ON time (ON Duty) is controlled.
In addition, the control circuits 111 and 112 that are grounded to the vehicle body casing have a low voltage, and the arm that is connected to the switching elements SW1 and SW2 has a high voltage. Therefore, even if an accident such as destruction of the switching elements SW1 and SW2 occurs, the arm side is connected to the control circuits 111 and 112 using an insulating transformer so that the human body is not exposed to danger. Signals are exchanged while being electrically insulated.

図17は、従来の信号伝送用絶縁トランスの概略構成を示す平面図である。
図17において、絶縁トランスには、磁気コアMCが設けられ、磁気コアMCには1次巻線M1および2次巻線M2が巻かれている。なお、磁気コアMCは、フェライトやパーマロイなどの強磁性体にて構成することができる。そして、1次巻線M1に印加された電流により生成された磁束φは磁気コアMCにて集束され、磁気コアMC内を通過して第2次巻線M2を鎖交し、2次巻線M2の両端にdφ/dTなる電圧が発生する。ここで、磁気コアMCを用いることにより閉磁路を形成することができ、外部磁界の影響を軽減しつつ、1次巻線M1と2次巻線M2との間の結合係数を高くすることができる。
FIG. 17 is a plan view showing a schematic configuration of a conventional signal transmission insulating transformer.
In FIG. 17, the insulating transformer is provided with a magnetic core MC, and a primary winding M1 and a secondary winding M2 are wound around the magnetic core MC. The magnetic core MC can be composed of a ferromagnetic material such as ferrite or permalloy. Then, the magnetic flux φ generated by the current applied to the primary winding M1 is focused by the magnetic core MC, passes through the magnetic core MC, and links the secondary winding M2, and then the secondary winding. A voltage of dφ / dT is generated at both ends of M2. Here, a closed magnetic circuit can be formed by using the magnetic core MC, and the coupling coefficient between the primary winding M1 and the secondary winding M2 can be increased while reducing the influence of the external magnetic field. it can.

また、特許文献1には、バスを介して相互接続された第1の装置と第2の装置の間に配置されたアイソレーション・バリヤからなるインターフェースを介してNRZデータ信号を伝送する方法において、アイソレーション・バリヤとしてパルス変成器を用いる方法が開示されている。
特許第3399950号公報
Patent Document 1 discloses a method of transmitting an NRZ data signal via an interface composed of an isolation barrier disposed between a first device and a second device interconnected via a bus. A method using a pulse transformer as an isolation barrier is disclosed.
Japanese Patent No. 3399950

しかしながら、信号伝送用絶縁トランスとしてコア付きトランスを用いる方法では、磁性体の透磁率の温度特性の影響を受け、結合係数の温度依存性が大きい上に、低価格化および小型化が困難であるという問題があった。また、コア付きトランスを介してPWM信号自体を直接送ることができず、高周波で変調した変調信号を2次巻線で受信してから復調する必要があるので、回路規模が大きくなるという問題があった。   However, the method using a cored transformer as an insulating transformer for signal transmission is affected by the temperature characteristics of the magnetic permeability of the magnetic material, and the temperature dependence of the coupling coefficient is large, and it is difficult to reduce the cost and size. There was a problem. In addition, the PWM signal itself cannot be sent directly through a transformer with a core, and it is necessary to demodulate after receiving a modulated signal modulated at a high frequency with a secondary winding, which increases the circuit scale. there were.

一方、信号伝送用絶縁トランスとして空芯トランスを用いる方法では、磁気コアを用いていないので、低価格化および小型化は可能だが、磁気回路が閉じていないため、外部磁束がノイズとして2次巻線に重畳し易く、誤動作を招く危険性があった。
そこで、本発明の目的は、結合係数の温度依存性を低減しつつ、外部磁束に起因するノイズの影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能な空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置を提供することである。
On the other hand, in the method using an air core transformer as an insulation transformer for signal transmission, since a magnetic core is not used, the price can be reduced and the size can be reduced. There was a risk of causing malfunction due to easy superimposition on the line.
Accordingly, an object of the present invention is to reduce the influence of noise caused by an external magnetic flux while reducing the temperature dependence of the coupling coefficient, and to exchange signals while electrically insulating the low voltage side and the high voltage side. It is an object to provide an air-core type insulating transformer, a signal transmission circuit using the air-core type insulating transformer, and a power conversion device.

上述した課題を解決するために、請求項1記載の空芯型絶縁トランスによれば、パルス信号の立ち上がり側を伝送するセット用絶縁トランスと、パルス信号の立ち下がり側を伝送するリセット用絶縁トランスとを備え、前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられていることを特徴とする。
ここで、前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする。
In order to solve the above-described problem, according to the air-core type insulated transformer according to claim 1, a set insulating transformer for transmitting a rising side of a pulse signal and a reset insulating transformer for transmitting a falling side of a pulse signal. The secondary winding of the set insulating transformer and the secondary winding of the reset insulating transformer cancel each other an electromotive voltage generated by an external magnetic flux interlinking the secondary winding, and the secondary winding. It is characterized in that at least a plurality of windings configured to reinforce the electromotive voltage due to the signal magnetic flux interlinking the wires are provided.
Here, the set insulation transformer is provided with a primary winding for setting, a first winding of the secondary winding for setting, and a second winding of the secondary winding for setting. The transformer is provided with a primary winding for resetting, a first winding of a secondary winding for resetting, and a second winding of a secondary winding for resetting. The first winding of the secondary winding and the second winding of the secondary winding for resetting are coaxially arranged, and the primary winding for resetting and the first winding of the secondary winding for resetting are arranged. The winding and the second winding of the set secondary winding are arranged coaxially.

これにより、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることが可能となるとともに、パルス信号のパルス幅が長い場合においても、1次巻線および2次巻線に電流を流す期間を短くすることが可能となる。このため、信号伝送用絶縁トランスとして空芯トランスを用いた場合においても、外部磁束がノイズとして2次巻線に重畳することを低減し、誤動作を招く危険性を回避することが可能となるとともに、1次巻線および2次巻線の導体断面積が小さくなった場合においても、1次巻線および2次巻線に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線および2次巻線の溶断を防止することができる。   As a result, it is possible to cancel out the electromotive voltage caused by the external magnetic flux interlinked with the secondary winding, and even when the pulse width of the pulse signal is long, current is passed through the primary winding and the secondary winding. The period can be shortened. For this reason, even when an air-core transformer is used as an insulating transformer for signal transmission, it is possible to reduce the external magnetic flux from being superimposed on the secondary winding as noise, and to avoid the risk of causing a malfunction. Even when the conductor cross-sectional areas of the primary and secondary windings are reduced, the average current flowing in the primary and secondary windings can be made less than the allowable DC current, resulting from Joule heat. It is possible to prevent the primary winding and the secondary winding from fusing.

また、絶縁トランスをセット用とリセット用に分けた場合においても、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることを可能としつつ、1次巻線、2次巻線の第1巻線および第2巻線を積層することが可能となる。このため、絶縁トランスが占有する実装面積の増大を抑制しつつ、外部磁束がノイズとして2次巻線に重畳することを低減し、誤動作を招く危険性を回避することが可能となるとともに、1次巻線および2次巻線に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線および2次巻線の溶断を防止することができる。 Even when the isolation transformer is divided into a set and a reset, it is possible to cancel the electromotive voltage due to the external magnetic flux interlinked with the secondary winding while canceling the primary winding and the secondary winding. One winding and the second winding can be stacked. For this reason, while suppressing the increase in the mounting area occupied by the insulating transformer, it is possible to reduce the external magnetic flux from being superimposed on the secondary winding as noise, and to avoid the risk of causing a malfunction. The average current flowing through the secondary winding and the secondary winding can be made equal to or less than the allowable DC current, and the primary winding and the secondary winding due to Joule heat can be prevented from fusing.

また、請求項記載の空芯型絶縁トランスによれば、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線の巻き方向が互いに相違し、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線の巻き方向が互いに相違することを特徴とする。
これにより、セット用2次巻線の第1巻線に発生する起電圧およびリセット用2次巻線の第2巻線に発生する起電圧とを互いに逆相にすることが可能となるとともに、リセット用2次巻線の第1巻線に発生する起電圧およびセット用2次巻線の第2巻線に発生する起電圧とを互いに逆相にすることが可能となる。
Further, according to the air-core type insulated transformer according to claim 2, the winding direction of the second winding of the first winding and the reset secondary winding of the secondary winding for the set are different from each other, wherein The winding directions of the first winding of the resetting secondary winding and the second winding of the setting secondary winding are different from each other.
This makes it possible to make the electromotive voltage generated in the first winding of the secondary winding for setting and the electromotive voltage generated in the second winding of the secondary winding for resetting out of phase with each other, The electromotive voltage generated in the first winding of the resetting secondary winding and the electromotive voltage generated in the second winding of the setting secondary winding can be in opposite phases.

このため、セット用1次巻線、セット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とを同軸状に配置するとともに、リセット用1次巻線、リセット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とを同軸状に配置したために、セット側での信号伝送にてリセット側の2次巻線にも逆位相で信号伝送され、リセット側での信号伝送にてセット側の2次巻線にも逆位相で信号伝送される場合においても、これらの信号伝送のタイミングをずらすことができる。この結果、これらの信号伝送のタイミングを検出することで、セット側での信号伝送にてリセット側の2次巻線にも逆位相で信号伝送されたり、リセット側での信号伝送にてセット側の2次巻線にも逆位相で信号伝送されたりするのを防止することができる。   For this reason, the primary winding for setting, the first winding of the secondary winding for setting, and the second winding of the secondary winding for resetting are arranged coaxially, the primary winding for resetting, and the resetting Since the first winding of the secondary winding for winding and the second winding of the secondary winding for setting are coaxially arranged, the phase of the secondary winding on the reset side is also in reverse phase during signal transmission on the set side The signal transmission timing can be shifted even in the case where the signal is transmitted at the reset side and the signal transmission at the reset side is also transmitted to the secondary winding on the set side in the opposite phase. As a result, by detecting the timing of these signal transmissions, signals are transmitted in the opposite phase to the secondary winding on the reset side by signal transmission on the set side, or on the set side by signal transmission on the reset side. It is possible to prevent signals from being transmitted in the opposite phase to the secondary winding.

また、請求項記載の空芯型絶縁トランスを用いた信号伝送回路によれば、パルス信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を生成する変換回路と、前記パルス信号の立ち上がりエッジに応じたパルス電流を伝送するセット用絶縁トランスと、前記パルス信号の立ち下がりエッジに応じたパルス電流を伝送するリセット用絶縁トランスと、前記セット用絶縁トランスの2次巻線および前記リセット用絶縁トランスの2次巻線に発生する電圧パルスのレベルに基づいて前記パルス信号を復元する復元回路とを備え、前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられていることを特徴とする。
ここで、前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする。
According to a signal transmission circuit using an air core type insulated transformer according to claim 3, a conversion circuit for generating a pulse current corresponding to a rising edge and a falling edge of a pulse signal, and a rising edge of the pulse signal Insulating transformer for setting that transmits a corresponding pulse current, an insulating transformer for reset that transmits a pulse current corresponding to a falling edge of the pulse signal, a secondary winding of the insulating transformer for setting, and the insulating transformer for resetting And a restoration circuit that restores the pulse signal based on the level of the voltage pulse generated in the secondary winding, and the secondary winding of the set insulating transformer and the secondary winding of the reset insulating transformer include: While canceling the electromotive force caused by the external magnetic flux interlinking the secondary winding, the electromotive force caused by the signal magnetic flux interlinking the secondary winding And a plurality of windings configured to constructive the pressure is at least provided.
Here, the set insulation transformer is provided with a primary winding for setting, a first winding of the secondary winding for setting, and a second winding of the secondary winding for setting. The transformer is provided with a primary winding for resetting, a first winding of a secondary winding for resetting, and a second winding of a secondary winding for resetting. The first winding of the secondary winding and the second winding of the secondary winding for resetting are coaxially arranged, and the primary winding for resetting and the first winding of the secondary winding for resetting are arranged. The winding and the second winding of the set secondary winding are arranged coaxially.

これにより、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることが可能となるとともに、パルス信号のパルス幅が長い場合においても、1次巻線および2次巻線に電流を流す期間を短くすることが可能となる。このため、信号伝送用絶縁トランスとして空芯トランスを用いた場合においても、外部磁束がノイズとして2次巻線に重畳することを低減し、誤動作を招く危険性を回避することが可能となるとともに、1次巻線および2次巻線に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線および2次巻線の溶断を防止することができる。   As a result, it is possible to cancel out the electromotive voltage caused by the external magnetic flux interlinked with the secondary winding, and even when the pulse width of the pulse signal is long, current is passed through the primary winding and the secondary winding. The period can be shortened. For this reason, even when an air-core transformer is used as an insulating transformer for signal transmission, it is possible to reduce the external magnetic flux from being superimposed on the secondary winding as noise, and to avoid the risk of causing a malfunction. The average current flowing through the primary winding and the secondary winding can be made equal to or less than the allowable DC current, and the primary winding and the secondary winding due to Joule heat can be prevented from fusing.

また、請求項記載の空芯型絶縁トランスを用いた信号伝送回路によれば、前記セット用2次巻線にて検出されるセット側受信電圧がセット用判定閾値に到達する時刻と、前記リセット用2次巻線にて検出されるリセット側受信電圧がリセット用判定閾値に到達する時刻とを比較する比較回路と、前記セット用判定閾値または前記リセット用判定閾値にそれぞれ到達する時刻が早い方のセット側受信電圧またはリセット側受信電圧を有効とする判定回路をさらに備えることを特徴とする。 Further, the time according to the signal transmission circuit using the air-core type insulated transformer according to claim 4, wherein, the set side receives the voltage detected by the pre-Symbol Set for secondary winding reaches the set for judgment threshold level, A comparison circuit that compares the reset-side received voltage detected by the reset secondary winding with a time when the reset determination threshold reaches the reset determination threshold, and a time when each reaches the set determination threshold or the reset determination threshold. It further comprises a determination circuit that validates the earlier set-side received voltage or reset-side received voltage.

これにより、セット用1次巻線、セット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とを同軸状に配置するとともに、リセット用1次巻線、リセット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とを同軸状に配置したために、セット側での信号伝送にてリセット側の2次巻線にも逆位相で信号伝送され、リセット側での信号伝送にてセット側の2次巻線にも逆位相で信号伝送される場合においても、これらの逆位相で伝送される信号を無効とすることができ、絶縁トランスが占有する実装面積の増大を抑制しつつ、元のパルス信号を復元することができる。   Thus, the primary winding for setting, the first winding of the secondary winding for setting, and the second winding of the secondary winding for resetting are coaxially arranged, and the primary winding for resetting and the resetting Since the first winding of the secondary winding for winding and the second winding of the secondary winding for setting are coaxially arranged, the phase of the secondary winding on the reset side is also in reverse phase during signal transmission on the set side Even when the signal is transmitted in the opposite phase to the secondary winding on the set side in the signal transmission on the reset side, the signal transmitted in the opposite phase can be invalidated. The original pulse signal can be restored while suppressing an increase in the mounting area occupied by the insulating transformer.

また、請求項記載の電力変換装置によれば、負荷へ流入する電流を通電および遮断するスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御信号の立ち上がりエッジに応じたパルス電流を前記駆動回路側に伝送するセット用絶縁トランスと、前記制御信号の立ち下がりエッジに応じたパルス電流を前記駆動回路側に伝送するリセット用絶縁トランスとを備え、前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられていることを特徴とする。
ここで、前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする。
According to the power conversion device of claim 5, the switching element for energizing and interrupting the current flowing into the load, the control circuit for generating a control signal instructing conduction and non-conduction of the switching element, and the control A drive circuit for driving the control terminal of the switching element based on a signal; a set insulating transformer for transmitting a pulse current corresponding to the rising edge of the control signal to the drive circuit; and a falling edge of the control signal A reset insulating transformer for transmitting a corresponding pulse current to the drive circuit side, and the secondary winding is chained to the secondary winding of the set insulating transformer and the secondary winding of the reset insulating transformer. It is configured to cancel the electromotive voltage caused by the external magnetic flux that intersects, and to strengthen the electromotive voltage caused by the signal magnetic flux interlinking the secondary winding. The number of windings, characterized in that it is at least provided.
Here, the set insulation transformer is provided with a primary winding for setting, a first winding of the secondary winding for setting, and a second winding of the secondary winding for setting. The transformer is provided with a primary winding for resetting, a first winding of a secondary winding for resetting, and a second winding of a secondary winding for resetting. The first winding of the secondary winding and the second winding of the secondary winding for resetting are coaxially arranged, and the primary winding for resetting and the first winding of the secondary winding for resetting are arranged. The winding and the second winding of the set secondary winding are arranged coaxially.

これにより、2次巻線として複数の巻線を設けることで、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることができ、磁気コアを用いることなく、外部磁束がノイズとして2次巻線に重畳することを低減することが可能となるとともに、制御信号のパルス幅が長い場合においても、1次巻線および2次巻線に電流を流す期間を短くすることが可能となる。このため、誤動作を招く危険性を回避しつつ、制御回路側とスイッチング素子側とを電気的に絶縁しながら信号の授受を行わせることが可能となるとともに、1次巻線および2次巻線の導体断面積が小さくなった場合においても、1次巻線および2次巻線に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線および2次巻線の溶断を防止することができる。   Thus, by providing a plurality of windings as the secondary winding, it is possible to cancel the electromotive voltage caused by the external magnetic flux interlinked with the secondary winding, and the external magnetic flux is generated as noise without using a magnetic core. It is possible to reduce superimposition on the secondary winding, and it is possible to shorten the period during which current flows in the primary winding and the secondary winding even when the pulse width of the control signal is long. . Therefore, it is possible to exchange signals while electrically insulating the control circuit side and the switching element side while avoiding the risk of causing a malfunction, and the primary winding and the secondary winding. Even when the conductor cross-sectional area of the coil becomes small, the average current flowing through the primary winding and the secondary winding can be reduced to an allowable DC current or less, and the primary winding and the secondary winding caused by Joule heat. Can be prevented from fusing.

以上説明したように、本発明によれば、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることが可能となるとともに、1次巻線に励磁電流を流す期間を短くして大電流を流すことが可能となる。このため、信号伝送用絶縁トランスとして空芯トランスを用いた場合においても、外部磁束がノイズとして2次巻線に重畳することを低減し、誤動作を招く危険性を回避することが可能となるとともに、1次巻線に流れる平均励磁電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線の溶断を防止することができる。   As described above, according to the present invention, it is possible to cancel the electromotive voltage caused by the external magnetic flux interlinked with the secondary winding, and shorten the period during which the excitation current is supplied to the primary winding. It becomes possible to pass an electric current. For this reason, even when an air-core transformer is used as an insulating transformer for signal transmission, it is possible to reduce the external magnetic flux from being superimposed on the secondary winding as noise, and to avoid the risk of causing a malfunction. The average excitation current flowing through the primary winding can be made equal to or less than the allowable DC current, and the primary winding can be prevented from being melted due to Joule heat.

以下、本発明の実施形態に係る空芯型絶縁トランスについて図面を参照しながら説明する。
図1は、本発明の一実施形態に係る空芯型絶縁トランスが適用される昇降圧コンバータ用インテリジェントパワーモジュール(IPM:Inteligent Power Module)の概略構成を示すブロック図である。
図1において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子SWU、SWDおよびスイッチング素子SWU、SWDの導通および非導通を指示する制御信号をそれぞれ生成する制御回路1が設けられている。ここで、制御回路1は、CPU4または論理IC、あるいは論理ICとCPUが搭載されたシステムLSIなどで構成することができる。
Hereinafter, an air core type insulating transformer according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a schematic configuration of an intelligent power module (IPM) for a buck-boost converter to which an air core type insulating transformer according to an embodiment of the present invention is applied.
In FIG. 1, the intelligent power module for the buck-boost converter generates control signals for instructing conduction and non-conduction of switching elements SWU, SWD and switching elements SWU, SWD for energizing and interrupting the current flowing into the load, respectively. A circuit 1 is provided. Here, the control circuit 1 can be configured by a CPU 4 or a logic IC, or a system LSI on which the logic IC and the CPU are mounted.

また、スイッチング素子SWU、SWDはそれぞれ上アーム2用および下アーム3用として動作するように直列に接続されている。そして、スイッチング素子SWUには、ゲート信号SU4に基づいてスイッチング動作を行うIGBT6が設けられ、IGBT6に流れる電流と逆方向に電流を流すフライホイールダイオードDU1がIGBT6に並列に接続されている。また、IGBT6が形成されたチップには、チップの温度変化に起因するダイオードDU2のVF変化を測定原理として用いた温度センサ、および抵抗RU1、RU2を介してIGBT6のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。   The switching elements SWU and SWD are connected in series so as to operate for the upper arm 2 and the lower arm 3, respectively. The switching element SWU is provided with an IGBT 6 that performs a switching operation based on the gate signal SU4, and a flywheel diode DU1 that allows a current to flow in a direction opposite to the current that flows in the IGBT 6 is connected in parallel to the IGBT 6. The chip on which the IGBT 6 is formed has a main circuit in which the emitter current of the IGBT 6 is shunted through the temperature sensor using the VF change of the diode DU2 due to the temperature change of the chip as a measurement principle and the resistors RU1 and RU2. A current sensor for detecting current is provided.

また、スイッチング素子SWDには、ゲート信号SD4に従ってスイッチング動作を行うIGBT5が設けられ、IGBT5に流れる電流と逆方向に電流を流すフライホイールダイオードDD1がIGBT5に並列に接続されている。また、IGBT5が形成されたチップには、チップの温度変化に起因するダイオードDD2のVF変化を測定原理として用いた温度センサ、およびIGBT5のエミッタ電流を抵抗RD1、RD2を介して分流して主回路電流を検出する電流センサが設けられている。   Further, the switching element SWD is provided with an IGBT 5 that performs a switching operation in accordance with the gate signal SD4, and a flywheel diode DD1 that allows a current to flow in a direction opposite to the current that flows through the IGBT 5 is connected in parallel to the IGBT 5. The chip on which the IGBT 5 is formed includes a temperature sensor that uses the VF change of the diode DD2 due to the temperature change of the chip as a measurement principle, and the emitter current of the IGBT 5 is shunted through the resistors RD1 and RD2, and the main circuit A current sensor for detecting current is provided.

そして、上アーム2側には、温度センサからの過熱検知信号SU6および電流センサからの過電流検知信号SU5を監視しながら、IGBT6の制御端子を駆動するためのゲート信号SU4を生成する保護機能付きゲートドライバIC8が設けられるとともに、IGBT6の温度に対応したPWM信号を生成するアナログPWM変換器CUが設けられている。なお、保護機能付きゲートドライバIC8には、スイッチング素子SWD、SWUの状態信号を生成する自己診断回路を設けることができ、自己診断回路はスイッチング素子SWD、SWUの状態信号を生成することができる。   The upper arm 2 has a protection function for generating the gate signal SU4 for driving the control terminal of the IGBT 6 while monitoring the overheat detection signal SU6 from the temperature sensor and the overcurrent detection signal SU5 from the current sensor. A gate driver IC 8 is provided, and an analog PWM converter CU that generates a PWM signal corresponding to the temperature of the IGBT 6 is provided. Note that the gate driver IC 8 with a protective function can be provided with a self-diagnosis circuit that generates state signals of the switching elements SWD and SWU, and the self-diagnosis circuit can generate state signals of the switching elements SWD and SWU.

また、下アーム3側には、温度センサからの過熱検知信号SD6および電流センサからの過電流検知信号SD5を監視しながら、IGBT5の制御端子を駆動するためのゲート信号SD4を生成する保護機能付きゲートドライバIC7が設けられるとともに、IGBT5の温度に対応したPWM信号を生成するアナログPWM変換器CDが設けられている。   The lower arm 3 has a protection function for generating a gate signal SD4 for driving the control terminal of the IGBT 5 while monitoring the overheat detection signal SD6 from the temperature sensor and the overcurrent detection signal SD5 from the current sensor. A gate driver IC 7 is provided, and an analog PWM converter CD that generates a PWM signal corresponding to the temperature of the IGBT 5 is provided.

また、制御回路1には、CPU4から出力されたゲートドライブ用PWM信号SU0、SD0の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SU1、SD1をそれぞれ生成する変換回路KU1、KD1および空芯型絶縁トランスTU1、TD1の2次巻線に発生する電圧パルスのレベルに基づいてゲートドライブ用PWM信号SU0、SD0を復元する復元回路PU1、PD1が設けられている。
また、車体筐体に接地される制御回路1側と、高圧となる上アーム2側および下アーム3側との間には、空芯型絶縁トランスTU1〜TU3、TD1〜TD3がそれぞれ介挿され、制御回路1では、空芯型絶縁トランスTU1〜TU3、TD1〜TD3を用いて上アーム2側および下アーム3側と電気的に絶縁しながら信号の授受が行われる。
The control circuit 1 also includes conversion circuits KU1 and KD1 that generate pulse signals SU1 and SD1 corresponding to the rising and falling edges of the gate drive PWM signals SU0 and SD0 output from the CPU 4, respectively, and air-core type insulation. Restoration circuits PU1 and PD1 for restoring the gate drive PWM signals SU0 and SD0 based on the level of the voltage pulse generated in the secondary windings of the transformers TU1 and TD1 are provided.
Air-core insulating transformers TU1 to TU3 and TD1 to TD3 are inserted between the control circuit 1 side grounded to the vehicle body casing and the upper arm 2 side and the lower arm 3 side, which are at high pressure, respectively. In the control circuit 1, signals are exchanged using the air-core type insulating transformers TU1 to TU3 and TD1 to TD3 while being electrically insulated from the upper arm 2 side and the lower arm 3 side.

すなわち、上アーム2側において、ゲートドライブ用PWM信号SU0の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SU1は、空芯型絶縁トランスTU1を介して復元回路PU1に入力される。また、保護機能付きゲートドライバIC8から出力されたアラーム信号SU2は、空芯型絶縁トランスTU2を介してCPU4に入力される。また、アナログPWM変換器CUから出力されたIGBTチップ温度PWM信号SU3は、空芯型絶縁トランスTU3を介してCPU4に入力される。   That is, on the upper arm 2 side, the pulse signal SU1 corresponding to the rising edge and the falling edge of the gate drive PWM signal SU0 is input to the restoration circuit PU1 via the air-core insulated transformer TU1. Further, the alarm signal SU2 output from the gate driver IC 8 with a protective function is input to the CPU 4 via the air core type insulating transformer TU2. Further, the IGBT chip temperature PWM signal SU3 output from the analog PWM converter CU is input to the CPU 4 via the air core type insulating transformer TU3.

一方、下アーム3側において、ゲートドライブ用PWM信号SD0の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SD1は、空芯型絶縁トランスTD1を介して復元回路PD1に入力される。また、保護機能付きゲートドライバIC7から出力されたアラーム信号SD2は、空芯型絶縁トランスTD2を介してCPU4に入力される。また、アナログPWM変換器CDから出力されたIGBTチップ温度PWM信号SD3は、空芯型絶縁トランスTD3を介してCPU4に入力される。   On the other hand, on the lower arm 3 side, the pulse signal SD1 corresponding to the rising edge and the falling edge of the gate drive PWM signal SD0 is input to the restoration circuit PD1 through the air-core insulating transformer TD1. The alarm signal SD2 output from the gate driver IC 7 with a protective function is input to the CPU 4 via the air core type insulating transformer TD2. The IGBT chip temperature PWM signal SD3 output from the analog PWM converter CD is input to the CPU 4 via the air-core type insulating transformer TD3.

ここで、空芯型絶縁トランスTU1〜TU3、TD1〜TD3には、送信側の1次巻線および受信側の2次巻線がそれぞれ設けられている。そして、空芯型絶縁トランスTU1〜TU3、TD1〜TD3の2次巻線には、2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が設けられている。そして、空芯型絶縁トランスTU1〜TU3、TD1〜TD3の1次巻線と2次巻線とは絶縁層を介して互いに積層することができ、空芯型絶縁トランスTU1〜TU3、TD1〜TD3は、半導体プロセス技術などの微細加工技術によって形成することができる。   Here, the air-core insulating transformers TU1 to TU3 and TD1 to TD3 are respectively provided with a primary winding on the transmission side and a secondary winding on the reception side. The secondary windings of the air-core type insulating transformers TU1 to TU3 and TD1 to TD3 cancel out the electromotive voltage caused by the external magnetic flux interlinking the secondary windings, and the signal magnetic flux interlinking the secondary windings. A plurality of windings are provided so as to reinforce the electromotive voltage caused by the. The primary winding and the secondary winding of the air-core type insulating transformers TU1 to TU3 and TD1 to TD3 can be laminated with each other through an insulating layer, and the air-core type insulating transformers TU1 to TU3 and TD1 to TD3 are stacked. Can be formed by a fine processing technique such as a semiconductor process technique.

また、空芯型絶縁トランスTU1には、CPU4から出力されたゲートドライブ用PWM信号SU0の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SU1をそれぞれ別個に伝送するセット用絶縁トランスとリセット用絶縁トランスとを設けてもよく、空芯型絶縁トランスTD1には、CPU4から出力されたゲートドライブ用PWM信号SD0の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SD1をそれぞれ別個に伝送するセット用絶縁トランスとリセット用絶縁トランスとを設けてもよい。   The air-core insulated transformer TU1 includes a set insulated transformer and a reset insulated transformer that separately transmit pulse signals SU1 corresponding to the rising and falling edges of the gate drive PWM signal SU0 output from the CPU 4, respectively. The air core type isolation transformer TD1 includes a set isolation transformer that separately transmits the pulse signal SD1 corresponding to the rising edge and the falling edge of the gate drive PWM signal SD0 output from the CPU 4. And an insulating transformer for reset may be provided.

そして、CPU4は、IGBT5、6の導通または非導通をそれぞれ指示するゲートドライブ用PWM信号SD0、SU0を生成し、変換回路KD1、KU1にそれぞれ入力する。そして、変換回路KD1、KU1は、ゲートドライブ用PWM信号SD0、SU0がCPU4から入力されると、ゲートドライブ用PWM信号SU0、SD0の立ち上がりエッジおよび立ち下がりエッジに応じたゲートドライブ用パルス信号SU1、SD1をそれぞれ生成し、このゲートドライブ用パルス信号SU1、SD1に基づいて、絶縁トランスTD1、TU1の1次巻線に励磁電流が流れるように空芯型絶縁トランスTD1、TU1を駆動することができる。   Then, the CPU 4 generates the gate drive PWM signals SD0 and SU0 for instructing the conduction or non-conduction of the IGBTs 5 and 6, respectively, and inputs them to the conversion circuits KD1 and KU1, respectively. When the gate drive PWM signals SD0 and SU0 are input from the CPU 4, the conversion circuits KD1 and KU1 receive the gate drive pulse signals SU1 corresponding to the rising and falling edges of the gate drive PWM signals SU0 and SD0, SD1 is generated respectively, and based on the gate drive pulse signals SU1 and SD1, the air-core insulated transformers TD1 and TU1 can be driven so that an exciting current flows through the primary windings of the insulated transformers TD1 and TU1. .

そして、ゲートドライブ用パルス信号SD1、SU1に基づいて絶縁トランスTD1、TU1が駆動されると、空芯型絶縁トランスTD1、TU1は、このゲートドライブ用パルス信号SD1、SU1を復元回路PU1、PD1にそれぞれ絶縁伝送する。そして、復元回路PU1、PD1は、ゲートドライブ用パルス信号SD1、SU1が空芯型絶縁トランスTD1、TU1をそれぞれ介して絶縁伝送されると、このゲートドライブ用パルス信号SD1、SU1に基づいて元のゲートドライブ用PWM信号SD0、SU0をそれぞれ復元し、保護機能付きゲートドライバIC7、8にそれぞれ入力する。そして、保護機能付きゲートドライバIC7、8は、ゲートドライブ用PWM信号SD0、SU0にそれぞれ基づいてゲート信号SD4、SU4を生成し、IGBT5、6の制御端子をそれぞれ駆動することにより、IGBT5、6をそれぞれスイッチング動作させる。   When the isolation transformers TD1 and TU1 are driven based on the gate drive pulse signals SD1 and SU1, the air-core type isolation transformers TD1 and TU1 transfer the gate drive pulse signals SD1 and SU1 to the restoration circuits PU1 and PD1. Insulate and transmit each. Then, when the gate drive pulse signals SD1 and SU1 are insulated and transmitted through the air-core type insulated transformers TD1 and TU1, respectively, the restoration circuits PU1 and PD1 return the original signals based on the gate drive pulse signals SD1 and SU1. The gate drive PWM signals SD0 and SU0 are restored and input to the gate drivers IC 7 and 8 with protection functions, respectively. Then, the gate driver ICs 7 and 8 with protection functions generate the gate signals SD4 and SU4 based on the PWM signals SD0 and SU0 for gate drive, respectively, and drive the control terminals of the IGBTs 5 and 6, respectively. Each is switched.

ここで、温度センサから出力された過熱検知信号SD6、SU6が保護機能付きゲートドライバIC7、8にそれぞれ入力されるとともに、電流センサから出力された過電流検知信号SD5、SU5が保護機能付きゲートドライバIC7、8にそれぞれ入力される。そして、保護機能付きゲートドライバIC7、8は、IGBT5、6が破壊しない閾値を超過した場合には、空芯型絶縁トランスTD2、TU2をそれぞれ介してCPU4にアラーム信号SD2、SU2を伝送する。そして、CPU4は、保護機能付きゲートドライバIC7、8からアラーム信号SD2、SU2をそれぞれ受け取ると、ゲートドライブ用PWM信号SD1、SU1の生成をそれぞれ停止することにより、IGBT5、6に流れる電流を遮断する。   Here, the overheat detection signals SD6 and SU6 output from the temperature sensor are input to the gate driver ICs 7 and 8 with protection function, respectively, and the overcurrent detection signals SD5 and SU5 output from the current sensor are the gate driver with protection function. Input to ICs 7 and 8, respectively. Then, the gate drivers IC 7 and 8 with protection functions transmit alarm signals SD2 and SU2 to the CPU 4 via the air-core type insulating transformers TD2 and TU2, respectively, when the threshold values that the IGBTs 5 and 6 do not break are exceeded. When the CPU 4 receives the alarm signals SD2 and SU2 from the gate driver ICs 7 and 8 with protection functions, the CPU 4 stops the generation of the gate drive PWM signals SD1 and SU1, respectively, thereby cutting off the current flowing through the IGBTs 5 and 6. .

なお、保護機能付きゲートドライバIC7、8は、温度センサから出力された過熱検知信号SD6、SU6および電流センサから出力された過電流検知信号SD5、SU5に基づいて、IGBTが破壊しない閾値を下回ったと判断した場合、一定の時間が経過した後にアラーム信号SD2、SU2を解除する。
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号SD6、SU6がアナログPWM変換器CD、CUにそれぞれ入力される。そして、アナログPWM変換器CD、CUは、過熱検知信号SD6、SU6のアナログ値をデジタル信号にそれぞれ変換することにより、IGBTチップ温度PWM信号SD3、SU3をそれぞれ生成し、空芯型絶縁トランスTD3、TU3をそれぞれ介してCPU4にIGBTチップ温度PWM信号SD3、SU3を伝送する。そして、CPU4は、IGBTチップ温度PWM信号SD3、SU3からIGBT5、6のチップ温度をそれぞれ算出し、予め設けられた数段階の閾値に応じて、IGBT5、6のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。
Note that the gate driver ICs 7 and 8 with protective functions are below the threshold at which the IGBT does not break down based on the overheat detection signals SD6 and SU6 output from the temperature sensor and the overcurrent detection signals SD5 and SU5 output from the current sensor. If it is determined, the alarm signals SD2 and SU2 are canceled after a certain time has elapsed.
Further, when performing fine monitoring, the overheat detection signals SD6 and SU6 output from the temperature sensor are input to the analog PWM converters CD and CU, respectively. Then, the analog PWM converters CD and CU generate the IGBT chip temperature PWM signals SD3 and SU3, respectively, by converting the analog values of the overheat detection signals SD6 and SU6 into digital signals, respectively, and the air-core insulated transformer TD3, The IGBT chip temperature PWM signals SD3 and SU3 are transmitted to the CPU 4 via the TU3, respectively. Then, the CPU 4 calculates the chip temperatures of the IGBTs 5 and 6 from the IGBT chip temperature PWM signals SD3 and SU3, respectively, and performs a stepwise decrease in the switching frequency of the IGBTs 5 and 6 according to a predetermined number of thresholds. Or switching can be stopped.

ここで、空芯型絶縁トランスTU1〜TU3、TD1〜TD3の2次巻線として複数の巻線を設けることで、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることができ、磁気コアを用いることなく、外部磁束がノイズとして2次巻線に重畳することを低減することができる。このため、誤動作を招く危険性を回避しつつ、制御回路1側と上アーム2側および下アーム3側とを電気的に絶縁しながら信号の授受を行わせることが可能となるとともに、昇降圧コンバータ用インテリジェントパワーモジュールの低価格化および小型化を図ることができる。   Here, by providing a plurality of windings as the secondary windings of the air-core type insulating transformers TU1 to TU3, TD1 to TD3, it is possible to cancel the electromotive voltage due to the external magnetic flux interlinked with the secondary winding, Without using the magnetic core, it is possible to reduce the external magnetic flux from being superimposed on the secondary winding as noise. For this reason, while avoiding the risk of causing a malfunction, it is possible to exchange signals while electrically insulating the control circuit 1 side from the upper arm 2 side and the lower arm 3 side, It is possible to reduce the price and size of the intelligent power module for the converter.

また、空芯型絶縁トランスTU1〜TU3、TD1〜TD3の1次巻線と2次巻線とを微細加工技術によって形成することにより、1次巻線と2次巻線の巻径を小さくすることが可能となるとともに、1次巻線と2次巻線との間隔を小さくすることができる。このため、1次巻線と2次巻線との結合係数を高めつつ、1次巻線および2次巻線に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上させることが可能となる。   Further, the primary winding and the secondary winding of the air-core type insulating transformers TU1 to TU3 and TD1 to TD3 are formed by a fine processing technique, thereby reducing the winding diameters of the primary winding and the secondary winding. And the distance between the primary winding and the secondary winding can be reduced. For this reason, while increasing the coupling coefficient between the primary winding and the secondary winding, the area where the magnetic flux interlinks with the primary winding and the secondary winding can be reduced, and noise caused by external magnetic flux It is possible to reduce the effects of noise, and it is no longer necessary to use a photocoupler to transmit and receive signals while electrically insulating the low-voltage side and high-voltage side. It becomes possible to improve the property.

また、ゲートドライブ用PWM信号SU0、SD0の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SU1、SD1を空芯型絶縁トランスTU1、TD1を介して伝送し、空芯型絶縁トランスTU1、TD1の2次側でゲートドライブ用PWM信号SU0、SD0を復元することにより、ゲートドライブ用PWM信号SU0、SD0のパルス幅が長い場合においても、空芯型絶縁トランスTU1、TD1の1次巻線および2次巻線に電流を流す期間を短くすることが可能となる。このため、空芯型絶縁トランスTU1、TD1の1次巻線と2次巻線とを微細加工技術によって形成したために、空芯型絶縁トランスTU1、TD1の1次巻線および2次巻線の導体断面積が小さくなった場合においても、空芯型絶縁トランスTU1、TD1の1次巻線に流れる平均励磁電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線の溶断を防止することができる。   Further, pulse signals SU1 and SD1 corresponding to the rising and falling edges of the gate drive PWM signals SU0 and SD0 are transmitted through the air-core type insulated transformers TU1 and TD1, and the two air-core type insulated transformers TU1 and TD1 are transmitted. By restoring the gate drive PWM signals SU0 and SD0 on the secondary side, even when the pulse width of the gate drive PWM signals SU0 and SD0 is long, the primary winding and secondary of the air-core type insulated transformers TU1 and TD1 It is possible to shorten the period during which current flows through the winding. For this reason, since the primary winding and the secondary winding of the air-core type insulating transformers TU1, TD1 are formed by the fine processing technique, the primary winding and the secondary winding of the air-core type insulating transformers TU1, TD1 are formed. Even when the conductor cross-sectional area is reduced, the average excitation current flowing in the primary windings of the air-core type insulating transformers TU1 and TD1 can be reduced to an allowable DC current or less, and the primary winding caused by Joule heat can be reduced. Fusing can be prevented.

図2は、本発明の第1実施形態に係る空芯型絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
図2において、排他的論理和回路202の一方の入力端子には制御信号S11が遅延素子201を介して入力されるとともに、排他的論理和回路202の他方の入力端子には制御信号S11が直接入力される。また、論理積回路204の一方の入力端子には、排他的論理和回路202からの出力が入力されるとともに、論理積回路204の他方の入力端子には、制御信号S11が直接入力される。さらに、論理積回路205の一方の入力端子には、排他的論理和回路202からの出力が入力されるとともに、論理積回路204の他方の入力端子には、制御信号S11がインバータ203を介して入力される。
FIG. 2 is a block diagram showing a schematic configuration of a signal transmission circuit using the air-core type insulated transformer according to the first embodiment of the present invention.
In FIG. 2, the control signal S11 is input to one input terminal of the exclusive OR circuit 202 via the delay element 201, and the control signal S11 is directly input to the other input terminal of the exclusive OR circuit 202. Entered. The output from the exclusive OR circuit 202 is input to one input terminal of the AND circuit 204, and the control signal S11 is directly input to the other input terminal of the AND circuit 204. Further, the output from the exclusive OR circuit 202 is input to one input terminal of the AND circuit 205, and the control signal S 11 is input to the other input terminal of the AND circuit 204 via the inverter 203. Entered.

また、Nチャンネル電界効果型トランジスタ207のドレインは抵抗206を介してセット用絶縁トランス210の1次巻線の一端に接続されるとともに、Nチャンネル電界効果型トランジスタ209のドレインは抵抗208を介してリセット用絶縁トランス218の1次巻線の一端に接続されている。
そして、論理積回路204の出力はNチャンネル電界効果型トランジスタ208のゲートに接続されるとともに、論理積回路205の出力はNチャンネル電界効果型トランジスタ209のゲートに接続されている。また、セット用絶縁トランス210の1次巻線の他端およびリセット用絶縁トランス218の1次巻線の他端は電源電圧Vcc1に固定されている。また、セット用絶縁トランス210の2次巻線の両端は抵抗211を介して互いに接続され、リセット用絶縁トランス218の2次巻線の両端は抵抗219を介して互いに接続されている。また、抵抗212の一端は電源電圧Vcc2に接続されるとともに、抵抗212、213の接続点の電位がVthとなるように抵抗212、213が直列接続されている。
The drain of the N-channel field effect transistor 207 is connected to one end of the primary winding of the setting isolation transformer 210 via the resistor 206, and the drain of the N-channel field effect transistor 209 is connected via the resistor 208. It is connected to one end of the primary winding of the reset insulating transformer 218.
The output of the AND circuit 204 is connected to the gate of the N-channel field effect transistor 208, and the output of the AND circuit 205 is connected to the gate of the N-channel field effect transistor 209. Further, the other end of the primary winding of the set insulating transformer 210 and the other end of the primary winding of the reset insulating transformer 218 are fixed to the power supply voltage Vcc1. Further, both ends of the secondary winding of the setting insulating transformer 210 are connected to each other via a resistor 211, and both ends of the secondary winding of the reset insulating transformer 218 are connected to each other via a resistor 219. One end of the resistor 212 is connected to the power supply voltage Vcc2, and the resistors 212 and 213 are connected in series so that the potential at the connection point of the resistors 212 and 213 is Vth.

そして、コンパレータ215、216の非反転入力端子はVthの電位に固定されるとともに、コンパレータ215の反転入力端子はセット用絶縁トランス210の2次巻線の一端に接続され、コンパレータ216の反転入力端子はリセット用絶縁トランス218の2次巻線の一端に接続されている。また、コンパレータ215の出力はフリップフロップ217のセット端子に接続され、コンパレータ216の出力はフリップフロップ217のリセット端子に接続されている。
なお、セット用絶縁トランス210の2次巻線およびリセット用絶縁トランス218の2次巻線には、これらの2次巻線をそれぞれ鎖交する外部磁束による起電圧を打ち消し合うとともに、これらの2次巻線をそれぞれ鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線を設けることができる。
The non-inverting input terminals of the comparators 215 and 216 are fixed to the potential of Vth, the inverting input terminal of the comparator 215 is connected to one end of the secondary winding of the setting insulating transformer 210, and the inverting input terminal of the comparator 216 is set. Is connected to one end of the secondary winding of the reset isolation transformer 218. The output of the comparator 215 is connected to the set terminal of the flip-flop 217, and the output of the comparator 216 is connected to the reset terminal of the flip-flop 217.
The secondary winding of the set insulation transformer 210 and the secondary winding of the reset insulation transformer 218 cancel out the electromotive voltage caused by the external magnetic flux interlinking these secondary windings. It is possible to provide a plurality of windings configured to reinforce the electromotive voltage due to the signal magnetic flux interlinking the next windings.

そして、図1のスイッチング素子SWD、SWUの導通および非導通をそれぞれ指示する制御信号S11と、この制御信号S11を遅延素子201で遅らせた信号とが排他的論理和回路202に入力され、排他的論理和回路202にて排他論理和がとられることにより、制御信号S11の“0”から“1”へのエッジに同期したエッジ信号S12−1および“1”から“0”へのエッジに同期したエッジ信号S12−2が抽出される。そして、これらのエッジ信号S12−1、S12−2は、論理積回路204、205に入力され、論理積回路204にて制御信号S11との論理積がとられることにより、立ち上がりエッジパルスS13が生成されるとともに、論理積回路205にて制御信号S11の反転信号との論理積がとられることにより、論理積回路205にて立ち下がりエッジパルスS14が生成される。   Then, a control signal S11 that instructs conduction and non-conduction of the switching elements SWD and SWU of FIG. 1 and a signal obtained by delaying the control signal S11 by the delay element 201 are input to the exclusive OR circuit 202, By taking the exclusive OR in the OR circuit 202, the edge of the control signal S11 is synchronized with the edge from S0-1 to “1” and the edge signal S12-1 is synchronized with the edge from “1” to “0”. The edge signal S12-2 thus extracted is extracted. These edge signals S12-1 and S12-2 are input to the logical product circuits 204 and 205, and the logical product circuit 204 performs a logical product with the control signal S11, thereby generating a rising edge pulse S13. At the same time, the logical product circuit 205 performs a logical product with the inverted signal of the control signal S11, whereby the logical product circuit 205 generates the falling edge pulse S14.

そして、論理積回路204にて生成された立ち上がりエッジパルスS13はNチャンネル電界効果型トランジスタ209のゲートに入力されるとともに、論理積回路205にて生成された立ち下がりエッジパルスS14はNチャンネル電界効果型トランジスタ207のゲートに入力され、制御信号S11の立ち上がりと立ち下がりとでは、セット用絶縁トランス210の1次巻線およびリセット用絶縁トランス218の1次巻線に流れるパルス電流のタイミングが互いに異なるような動作を行うことができる。
セット用絶縁トランス210の2次巻線およびリセット用絶縁トランス218の2次巻線側に発生した起電力は、Vthの閾値に設定されたコンパレータ215、216にそれぞれ導かれる。
The rising edge pulse S13 generated by the AND circuit 204 is input to the gate of the N-channel field effect transistor 209, and the falling edge pulse S14 generated by the AND circuit 205 is the N-channel field effect. The timing of the pulse current flowing in the primary winding of the set isolation transformer 210 and the primary winding of the reset isolation transformer 218 is different between the rise and fall of the control signal S11 input to the gate of the type transistor 207 Such an operation can be performed.
The electromotive force generated on the secondary winding side of the insulating transformer for setting 210 and the secondary winding side of the insulating transformer for resetting 218 is guided to the comparators 215 and 216 set to the threshold value of Vth, respectively.

そして、制御信号S11の立ち上がりエッジでは、セット用絶縁トランス210の2次側巻線の端子電圧のレベルの変化に伴って、コンパレータ215からパルスS15が送出され、制御信号S11の立ち下がりエッジでは、リセット用絶縁トランス218の2次側巻線の端子電圧のレベルの変化に伴って、コンパレータ216からパルスS16が出力される。そして、これらのパルスS15、S16がRSフリップフロップ217に入力されると、コンパレータ215からのパルスS15にてRSフリップフロップ217がセットされるとともに、コンパレータ216からのパルスS16にてRSフリップフロップ217がリセットされ、送信側の制御信号S11が復元された制御信号S17を受信側で生成することができる。   At the rising edge of the control signal S11, a pulse S15 is sent from the comparator 215 along with the change in the terminal voltage level of the secondary winding of the setting isolation transformer 210, and at the falling edge of the control signal S11, A pulse S16 is output from the comparator 216 in accordance with a change in the level of the terminal voltage of the secondary winding of the reset isolation transformer 218. When these pulses S15 and S16 are input to the RS flip-flop 217, the RS flip-flop 217 is set by the pulse S15 from the comparator 215, and the RS flip-flop 217 is set by the pulse S16 from the comparator 216. The control signal S17 that has been reset and the control signal S11 on the transmission side is restored can be generated on the reception side.

図3は、図2の信号伝送回路に適用される空芯型絶縁トランスの概略構成を示す外観図である。
図3において、図1の空芯型絶縁トランスTU1、TD1には、送信側の役割を担う1次巻線M11を設けるとともに、受信側の役割を担う2次巻線の第1巻線M21および第2巻線M22をそれぞれ設けることができる。ここで、2次巻線の第1巻線M21および第2巻線M22は、2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、2次巻線を鎖交する信号磁束を強め合うよう構成することができる。
FIG. 3 is an external view showing a schematic configuration of an air-core type insulating transformer applied to the signal transmission circuit of FIG.
3, the air-core insulated transformers TU1 and TD1 in FIG. 1 are provided with a primary winding M11 that plays the role of the transmitting side, and a first winding M21 of the secondary winding that plays the role of the receiving side, and Each of the second windings M22 can be provided. Here, the first winding M21 and the second winding M22 of the secondary winding cancel out the electromotive voltage caused by the external magnetic flux interlinking the secondary winding, and the signal magnetic flux interlinking the secondary winding. Can be configured to strengthen each other.

例えば、2次巻線の第1巻線M21と第2巻線M22の巻き方向を互いに異ならせるとともに、2次巻線の第1巻線M21と第2巻線M22とを近接して配置することができる。さらに、1次巻線M11と2次巻線の第1巻線M21とは同軸状に配置するとともに、1次巻線M11と2次巻線の第1巻線M21の巻き方向は同一とすることができる。また、2次巻線の第1巻線M21の終端を第2巻線M22の始端に接続するか、または2次巻線の第1巻線M21の始端を第2巻線M22の終端に接続することができる。なお、2次巻線の第1巻線M21と第2巻線M22の巻数は概ね同一とすることが好ましい。   For example, the winding directions of the first winding M21 and the second winding M22 of the secondary winding are made different from each other, and the first winding M21 and the second winding M22 of the secondary winding are arranged close to each other. be able to. Furthermore, the primary winding M11 and the first winding M21 of the secondary winding are arranged coaxially, and the winding direction of the primary winding M11 and the first winding M21 of the secondary winding is the same. be able to. Further, the end of the first winding M21 of the secondary winding is connected to the start of the second winding M22, or the start of the first winding M21 of the secondary winding is connected to the end of the second winding M22. can do. The number of turns of the first winding M21 and the second winding M22 of the secondary winding is preferably substantially the same.

これにより、2次巻線に設けられた第1巻線M21と第2巻線M22の巻き方向を互いに異ならせることで、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることができる。このため、信号伝送用絶縁トランスとして空芯型絶縁トランスTU1、TD1を用いた場合においても、外部磁束がノイズとして2次巻線に重畳することを低減することができ、誤動作を招く危険性を回避しつつ、昇降圧コンバータ用インテリジェントパワーモジュールの低価格化および小型化を図ることができる。   Thus, by causing the winding directions of the first winding M21 and the second winding M22 provided in the secondary winding to be different from each other, it is possible to cancel the electromotive voltage caused by the external magnetic flux interlinked with the secondary winding. it can. For this reason, even when the air-core type insulation transformers TU1 and TD1 are used as the signal transmission insulation transformer, it is possible to reduce the external magnetic flux from being superimposed on the secondary winding as noise, which may cause a malfunction. While avoiding this, it is possible to reduce the cost and size of the intelligent power module for the buck-boost converter.

図4は、図3の空芯型絶縁トランスにおける外部磁束の鎖交状態を示す図である。
図4において、外部磁束Φoは、2次巻線の第1巻線M21および第2巻線M22の双方に同一方向から概ね均等に鎖交する。
図5は、図3の空芯型絶縁トランスにおける信号磁束の鎖交状態を示す図である。
図5において、1次巻線M11に流れた信号電流によって形成される信号磁束Φsは、1次巻線M11の軸を中心として周回するように形成され、1次巻線M11の同軸上に配置された2次巻線の第1巻線M21に大部分が鎖交し、2次巻線の第2巻線M22には一部分が鎖交する。
なお、周回する巻線に鎖交する磁束が変化する場合、巻線の両端の発生電圧は下記のファラデーの法則にて表すことができる。
FIG. 4 is a diagram showing a linkage state of external magnetic fluxes in the air-core type insulating transformer of FIG.
In FIG. 4, the external magnetic flux Φo is linked approximately equally from both the first winding M21 and the second winding M22 of the secondary winding from the same direction.
FIG. 5 is a diagram showing a state of linkage of signal magnetic flux in the air-core type insulating transformer of FIG.
In FIG. 5, the signal magnetic flux Φs formed by the signal current flowing through the primary winding M11 is formed so as to circulate around the axis of the primary winding M11, and is arranged on the same axis as the primary winding M11. Most of the first winding M21 of the secondary winding is interlinked, and a part of the second winding M22 of the secondary winding is interlinked.
In addition, when the magnetic flux linked to the winding which changes is changed, the voltage generated at both ends of the winding can be expressed by the following Faraday's law.

Figure 0004894604
Figure 0004894604

この(2)式から判るように、磁束変化によって生じる電圧の符号に影響を与える因子は、巻線の巻方向(dS)および磁束の向き(B)である。主回路電流によって発生される外部磁束Φoによる起電圧は、2次巻線の第1巻線M21と第2巻線M22で巻き方向が異なるため、符号が異なる同等値の起電圧となり、お互いに打ち消し合うことができる。この起電圧の打ち消し合いは、2次巻線の第1巻線M21と第2巻線M22の巻数が概ね等しい場合に最も効果的である。   As can be seen from equation (2), the factors affecting the sign of the voltage generated by the change in magnetic flux are the winding direction (dS) of the winding and the direction (B) of the magnetic flux. The electromotive force generated by the external magnetic flux Φo generated by the main circuit current is different in sign direction from the first winding M21 and the second winding M22 of the secondary winding. Can cancel each other. The cancellation of the electromotive voltages is most effective when the number of turns of the first winding M21 and the second winding M22 of the secondary winding is substantially equal.

一方、信号磁束Φsに対しては、2次巻線の第1巻線M21および第2巻線M22ともに同一方向に起電圧が発生し、起電圧レベルは大きくなる。以上のような構成を用いることにより、信号磁束Φsによる起電圧レベルを高くし、主回路電流の外部磁束Φoによる起電圧レベルを抑制することができ、図1の空芯型絶縁トランスTU1、TD1を用いた場合においても、信号のS/N比を高めることが可能となる。   On the other hand, for the signal magnetic flux Φs, an electromotive voltage is generated in the same direction in both the first winding M21 and the second winding M22 of the secondary winding, and the electromotive voltage level increases. By using the configuration as described above, the electromotive voltage level due to the signal magnetic flux Φs can be increased, and the electromotive voltage level due to the external magnetic flux Φo of the main circuit current can be suppressed, and the air-core type insulated transformers TU1, TD1 in FIG. Even when the signal is used, the S / N ratio of the signal can be increased.

なお、上述した実施形態では、2次巻線の第1巻線M21と第2巻線M22の巻き方向を互いに異ならせるとともに、2次巻線の第1巻線M21の終端を第2巻線M22の始端に接続するか、または2次巻線の第1巻線M21の始端を第2巻線M22の終端に接続する方法について説明したが、2次巻線の第1巻線M21と第2巻線M22の巻き方向を同一とするとともに、2次巻線の第1巻線M21の始端を第2巻線M22の始端に接続するか、または2次巻線の第1巻線M21の終端を第2巻線M22の終端に接続するようにしてもよい。   In the above-described embodiment, the winding directions of the first winding M21 and the second winding M22 of the secondary winding are made different from each other, and the termination of the first winding M21 of the secondary winding is the second winding. The method of connecting to the start end of M22 or connecting the start end of the first winding M21 of the secondary winding to the end of the second winding M22 has been described. The winding direction of the two windings M22 is the same, and the starting end of the first winding M21 of the secondary winding is connected to the starting end of the second winding M22, or the first winding M21 of the secondary winding The terminal end may be connected to the terminal end of the second winding M22.

また、上述した実施形態では、1次巻線M11と、2次巻線の第1巻線M21の巻き方向を同一としたが、これらの巻線の巻き方向が逆でも良く、この場合には信号磁束Φsによる出力電圧の符号が変わるのみで、外部磁束Φoの影響を抑制する効果は変わらない。
また、図3において示した巻線は縦方向に形成されているが、微細加工技術によって形成される平面型コイルを用いるようにしてもよい。
In the embodiment described above, the winding direction of the primary winding M11 and the first winding M21 of the secondary winding is the same, but the winding direction of these windings may be reversed. Only the sign of the output voltage due to the signal magnetic flux Φs changes, and the effect of suppressing the influence of the external magnetic flux Φo does not change.
Moreover, although the winding shown in FIG. 3 is formed in the vertical direction, a planar coil formed by a fine processing technique may be used.

図6(a1)は、本発明の第2実施形態に係るセット用絶縁トランスの概略構成を示す断面図、図6(a2)は、図6(a1)のセット用絶縁トランスの概略構成を示す平面図、図6(b1)は、本発明の第2実施形態に係るリセット用絶縁トランスの概略構成を示す断面図、図6(b2)は、図6(b1)のリセット用絶縁トランスの概略構成を示す平面図である。   6A1 is a cross-sectional view illustrating a schematic configuration of the insulating transformer for setting according to the second embodiment of the present invention, and FIG. 6A2 illustrates a schematic configuration of the insulating transformer for setting of FIG. 6A1. FIG. 6B1 is a cross-sectional view showing a schematic configuration of the reset insulating transformer according to the second embodiment of the present invention, and FIG. 6B2 is a schematic diagram of the reset insulating transformer in FIG. 6B1. It is a top view which shows a structure.

図6(a1)および図6(a2)において、セット用絶縁トランスには、基板11aおよび基板21aが設けられている。そして、基板11aには引き出し配線層12aが埋め込まれるとともに、基板11a上には1次コイルパターン14aが形成されている。そして、1次コイルパターン14aは引き出し部13aを介して引き出し配線層12aに接続されている。そして、1次コイルパターン14a上には平坦化膜15aが形成され、平坦化膜15a上には、絶縁層16aを介して2次コイルパターン17aが形成され、2次コイルパターン17aは保護膜18aにて覆われている。   6 (a1) and 6 (a2), the insulating transformer for setting is provided with a substrate 11a and a substrate 21a. A lead wiring layer 12a is embedded in the substrate 11a, and a primary coil pattern 14a is formed on the substrate 11a. The primary coil pattern 14a is connected to the lead wiring layer 12a via the lead portion 13a. Then, a planarizing film 15a is formed on the primary coil pattern 14a, a secondary coil pattern 17a is formed on the planarizing film 15a via an insulating layer 16a, and the secondary coil pattern 17a is a protective film 18a. Covered with

一方、基板21aには引き出し配線層22aが埋め込まれるとともに、基板21a上には2次コイルパターン24aが形成されている。そして、2次コイルパターン24aは引き出し部23aを介して引き出し配線層22aに接続されている。そして、2次コイルパターン24aは保護膜25aにて覆われている。
ここで、1次コイルパターン14aおよび2次コイルパターン17aは巻き方向を時計回りに設定するとともに、2次コイルパターン24aは巻き方向を反時計回りに設定し、2次コイルパターン17a、24aは互いに近接して配置することができる。さらに、2次コイルパターン17aの終端を2次コイルパターン24aの始端に接続するか、または2次コイルパターン17aの始端を2次コイルパターン24aの終端に接続することができる。
On the other hand, a lead wiring layer 22a is embedded in the substrate 21a, and a secondary coil pattern 24a is formed on the substrate 21a. The secondary coil pattern 24a is connected to the lead wiring layer 22a through the lead portion 23a. The secondary coil pattern 24a is covered with a protective film 25a.
Here, the primary coil pattern 14a and the secondary coil pattern 17a set the winding direction clockwise, the secondary coil pattern 24a sets the winding direction counterclockwise, and the secondary coil patterns 17a and 24a are mutually connected. Can be placed close together. Furthermore, the end of the secondary coil pattern 17a can be connected to the start of the secondary coil pattern 24a, or the start of the secondary coil pattern 17a can be connected to the end of the secondary coil pattern 24a.

この場合、外部磁束Φoは、セット用絶縁トランスの2次コイルパターン17a、24aの双方に同一方向から概ね均等に鎖交する。一方、セット用絶縁トランスの1次コイルパターン14aに流れた信号電流によって形成される信号磁束Φsは、1次コイルパターン14aの軸を中心として周回するように形成され、1次コイルパターン14aの同軸上に配置された2次コイルパターン17aに大部分が鎖交し、2次コイルパターン24aには一部分が鎖交する。このため、セット用絶縁トランスの信号磁束Φsによる起電圧レベルを高くし、主回路電流の外部磁束Φoによる起電圧レベルを抑制することができ、信号のS/N比を高めることが可能となる。   In this case, the external magnetic flux Φo is linked to both the secondary coil patterns 17a and 24a of the setting insulating transformer almost uniformly from the same direction. On the other hand, the signal magnetic flux Φs formed by the signal current flowing in the primary coil pattern 14a of the insulating transformer for setting is formed to circulate around the axis of the primary coil pattern 14a, and is coaxial with the primary coil pattern 14a. Most of the secondary coil pattern 17a arranged above is linked, and a part of the secondary coil pattern 24a is linked. For this reason, the electromotive voltage level due to the signal magnetic flux Φs of the insulating transformer for setting can be increased, the electromotive voltage level due to the external magnetic flux Φo of the main circuit current can be suppressed, and the S / N ratio of the signal can be increased. .

また、セット用絶縁トランスの1次コイルパターン14aおよび2次コイルパターン17a、24aの巻径を小さくすることが可能となるとともに、1次コイルパターン14aと2次コイルパターン17aとの間隔を小さくすることができる。このため、セット用絶縁トランスの1次コイルパターン14aと2次コイルパターン17aとの結合係数を高めつつ、外部磁束Φoによるノイズとしての影響を低減することができ、S/N比を向上させることができる。   In addition, the winding diameter of the primary coil pattern 14a and the secondary coil patterns 17a and 24a of the insulating transformer for setting can be reduced, and the interval between the primary coil pattern 14a and the secondary coil pattern 17a can be reduced. be able to. For this reason, while increasing the coupling coefficient between the primary coil pattern 14a and the secondary coil pattern 17a of the insulating transformer for setting, the influence of noise due to the external magnetic flux Φo can be reduced, and the S / N ratio is improved. Can do.

また、図6(b1)および図6(b2)において、リセット用絶縁トランスには、基板11bおよび基板21bが設けられている。そして、基板11bには引き出し配線層12bが埋め込まれるとともに、基板11b上には1次コイルパターン14bが形成されている。そして、1次コイルパターン14bは引き出し部13bを介して引き出し配線層12bに接続されている。そして、1次コイルパターン14b上には平坦化膜15bが形成され、平坦化膜15b上には、絶縁層16bを介して2次コイルパターン17bが形成され、2次コイルパターン17bは保護膜18bにて覆われている。   In FIGS. 6B1 and 6B2, the reset insulating transformer is provided with a substrate 11b and a substrate 21b. A lead wiring layer 12b is embedded in the substrate 11b, and a primary coil pattern 14b is formed on the substrate 11b. The primary coil pattern 14b is connected to the lead wiring layer 12b through the lead portion 13b. A planarizing film 15b is formed on the primary coil pattern 14b, a secondary coil pattern 17b is formed on the planarizing film 15b via an insulating layer 16b, and the secondary coil pattern 17b is a protective film 18b. Covered with

一方、基板21bには引き出し配線層22bが埋め込まれるとともに、基板21b上には2次コイルパターン24bが形成されている。そして、2次コイルパターン24bは引き出し部23bを介して引き出し配線層22bに接続されている。そして、2次コイルパターン24bは保護膜25bにて覆われている。
ここで、リセット用絶縁トランスの1次コイルパターン14bおよび2次コイルパターン17bは巻き方向を時計回りに設定するとともに、2次コイルパターン24bは巻き方向を反時計回りに設定し、2次コイルパターン17b、24bは互いに近接して配置することができる。さらに、リセット用絶縁トランスの2次コイルパターン17bの終端を2次コイルパターン24bの始端に接続するか、または2次コイルパターン17bの始端を2次コイルパターン24bの終端に接続することができる。
On the other hand, a lead wiring layer 22b is embedded in the substrate 21b, and a secondary coil pattern 24b is formed on the substrate 21b. The secondary coil pattern 24b is connected to the lead wiring layer 22b through the lead portion 23b. The secondary coil pattern 24b is covered with a protective film 25b.
Here, the primary coil pattern 14b and the secondary coil pattern 17b of the reset insulating transformer set the winding direction clockwise, and the secondary coil pattern 24b sets the winding direction counterclockwise. 17b and 24b can be arranged close to each other. Further, the end of the secondary coil pattern 17b of the insulating transformer for reset can be connected to the start of the secondary coil pattern 24b, or the start of the secondary coil pattern 17b can be connected to the end of the secondary coil pattern 24b.

この場合、外部磁束Φoは、リセット用絶縁トランスの2次コイルパターン17b、24bの双方に同一方向から概ね均等に鎖交する。一方、リセット用絶縁トランスの1次コイルパターン14bに流れた信号電流によって形成される信号磁束Φsは、1次コイルパターン14bの軸を中心として周回するように形成され、1次コイルパターン14bの同軸上に配置された2次コイルパターン17bに大部分が鎖交し、2次コイルパターン24bには一部分が鎖交する。このため、リセット用絶縁トランスの信号磁束Φsによる起電圧レベルを高くし、主回路電流の外部磁束Φoによる起電圧レベルを抑制することができ、信号のS/N比を高めることが可能となる。   In this case, the external magnetic flux Φo is linked almost equally from both sides of the secondary coil patterns 17b and 24b of the reset insulating transformer from the same direction. On the other hand, the signal magnetic flux Φs formed by the signal current flowing through the primary coil pattern 14b of the reset insulating transformer is formed to circulate around the axis of the primary coil pattern 14b, and is coaxial with the primary coil pattern 14b. Most of the secondary coil pattern 17b disposed above is linked, and a part of the secondary coil pattern 24b is linked. For this reason, the electromotive voltage level by the signal magnetic flux Φs of the insulating transformer for reset can be increased, the electromotive voltage level by the external magnetic flux Φo of the main circuit current can be suppressed, and the S / N ratio of the signal can be increased. .

また、リセット用絶縁トランスの1次コイルパターン14bおよび2次コイルパターン17b、24bの巻径を小さくすることが可能となるとともに、1次コイルパターン14bと2次コイルパターン17bとの間隔を小さくすることができる。このため、リセット用絶縁トランスの1次コイルパターン14bと2次コイルパターン17bとの結合係数を高めつつ、外部磁束Φoによるノイズとしての影響を低減することができ、S/N比を向上させることができる。   In addition, the winding diameter of the primary coil pattern 14b and the secondary coil patterns 17b and 24b of the reset insulating transformer can be reduced, and the interval between the primary coil pattern 14b and the secondary coil pattern 17b can be reduced. be able to. For this reason, while increasing the coupling coefficient between the primary coil pattern 14b and the secondary coil pattern 17b of the reset insulating transformer, the influence of noise due to the external magnetic flux Φo can be reduced, and the S / N ratio is improved. Can do.

図7および図8は、本発明の第3実施形態に係る空芯型絶縁トランスの製造方法を示す断面図である。
図7(a)において、As、P、Bなどの不純物を半導体基板51内に選択的に注入することにより、1次コイルパターン55aの中心からの引き出しを行うための引き出し拡散層52を半導体基板51に形成する。なお、半導体基板51の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどの中から選択することができる。
7 and 8 are cross-sectional views illustrating a method of manufacturing an air core type insulated transformer according to the third embodiment of the present invention.
In FIG. 7A, by selectively injecting impurities such as As, P, and B into the semiconductor substrate 51, the extraction diffusion layer 52 for extracting from the center of the primary coil pattern 55a is formed on the semiconductor substrate. 51. The material of the semiconductor substrate 51 can be selected from, for example, Si, Ge, SiGe, SiC, SiSn, PbS, GaAs, InP, GaP, GaN, or ZnSe.

次に、図7(b)に示すように、引き出し拡散層52が形成された半導体基板51上にプラズマCVDなどの方法にて絶縁層53を形成する。なお、絶縁層53の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図7(c)に示すように、フォトリソグラフィー技術を用いることにより、1次コイルパターン55aの中心からの引き出し部分に対応して開口部54aが設けられたレジストパターン54を絶縁層53上に形成する。
Next, as shown in FIG. 7B, an insulating layer 53 is formed on the semiconductor substrate 51 on which the extraction diffusion layer 52 is formed by a method such as plasma CVD. As the material of the insulating layer 53, for example, a silicon oxide film or a silicon nitride film can be used.
Next, as shown in FIG. 7C, by using a photolithography technique, the resist pattern 54 provided with the opening 54a corresponding to the lead-out portion from the center of the primary coil pattern 55a is formed into the insulating layer 53. Form on top.

次に、図7(d)に示すように、開口部54aが形成されたレジストパターン54をマスクとして絶縁層53をエッチングすることにより、1次コイルパターン55aの中心からの引き出し部分に対応した開口部53aを絶縁層53に形成する。
次に、図7(e)に示すように、レジストパターン54を薬品により絶縁層53から剥離する。
次に、図7(f)に示すように、スパッタや蒸着などの方法により、導電膜55を絶縁層53上に形成する。なお、導電膜55の材質としては、AlやCuなどの金属を用いることができる。
Next, as shown in FIG. 7D, the insulating layer 53 is etched using the resist pattern 54 in which the opening 54a is formed as a mask, so that the opening corresponding to the lead-out portion from the center of the primary coil pattern 55a. A portion 53 a is formed in the insulating layer 53.
Next, as shown in FIG. 7E, the resist pattern 54 is peeled off from the insulating layer 53 with chemicals.
Next, as shown in FIG. 7F, a conductive film 55 is formed on the insulating layer 53 by a method such as sputtering or vapor deposition. In addition, as a material of the electrically conductive film 55, metals, such as Al and Cu, can be used.

次に、図7(g)に示すように、フォトリソグラフィー技術を用いることにより、1次コイルパターン55aに対応したレジストパターン56を形成する。
次に、図7(h)に示すように、レジストパターン56をマスクとして導電膜55をエッチングすることにより、1次コイルパターン55aを絶縁層53上に形成する。
次に、図7(i)に示すように、レジストパターン56を薬品により1次コイルパターン55aから剥離する。
Next, as shown in FIG. 7G, a resist pattern 56 corresponding to the primary coil pattern 55a is formed by using a photolithography technique.
Next, as illustrated in FIG. 7H, the conductive coil 55 is etched using the resist pattern 56 as a mask, thereby forming a primary coil pattern 55 a on the insulating layer 53.
Next, as shown in FIG. 7I, the resist pattern 56 is peeled off from the primary coil pattern 55a with a chemical.

次に、図7(j)に示すように、1次コイルパターン55aが形成された絶縁層53上にプラズマCVDなどの方法にて平坦化膜57を形成する。なお、平坦化膜57の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図7(k)に示すように、斜めエッチングあるいはCMP(Chemical Mechanical Polishing)などの方法により、平坦化膜57を平坦化し、平坦化層57の表面の凹凸を除去する。
次に、図7(l)に示すように、フォトリソグラフィー技術を用いることにより、2次コイルパターン60aの外端の配線取出し部分に対応して開口部58aが設けられたレジストパターン58を平坦化膜57上に形成する。
Next, as shown in FIG. 7J, a planarizing film 57 is formed on the insulating layer 53 on which the primary coil pattern 55a is formed by a method such as plasma CVD. As a material of the planarizing film 57, for example, a silicon oxide film or a silicon nitride film can be used.
Next, as shown in FIG. 7 (k), the planarization film 57 is planarized by a method such as oblique etching or CMP (Chemical Mechanical Polishing), and unevenness on the surface of the planarization layer 57 is removed.
Next, as shown in FIG. 7L, the resist pattern 58 provided with the opening 58a corresponding to the wiring extraction portion at the outer end of the secondary coil pattern 60a is flattened by using a photolithography technique. Formed on the film 57.

次に、図8(a)に示すように、開口部58aが設けられたレジストパターン58をマスクとして平坦化膜57をエッチングすることにより、2次コイルパターン60aの外端の配線取出し部分に対応した開口部57aを平坦化膜57に形成する。
次に、図8(b)に示すように、レジストパターン58を薬品により平坦化膜57から剥離する。
Next, as shown in FIG. 8A, the planarizing film 57 is etched using the resist pattern 58 provided with the opening 58a as a mask, thereby corresponding to the wiring extraction portion at the outer end of the secondary coil pattern 60a. The opening 57a thus formed is formed in the planarizing film 57.
Next, as shown in FIG. 8B, the resist pattern 58 is peeled off from the planarizing film 57 by chemicals.

次に、図8(c)に示すように、1次コイルパターン55aと2次コイルパターン60aとの分離層59を平坦化膜57上に形成する。なお、分離層59の形成方法としては、ポリイミド層を平坦化膜57上に塗布する方法などを用いることができる。
次に、図8(d)に示すように、スパッタや蒸着などの方法により、導電膜60を分離層59上に形成する。なお、導電膜60の材質としては、AlやCuなどの金属を用いることができる。
Next, as illustrated in FIG. 8C, a separation layer 59 of the primary coil pattern 55 a and the secondary coil pattern 60 a is formed on the planarizing film 57. As a method for forming the separation layer 59, a method of applying a polyimide layer on the planarizing film 57 can be used.
Next, as shown in FIG. 8D, a conductive film 60 is formed on the separation layer 59 by a method such as sputtering or vapor deposition. In addition, as a material of the electrically conductive film 60, metals, such as Al and Cu, can be used.

次に、図8(e)に示すように、フォトリソグラフィー技術を用いることにより、2次コイルパターン60aに対応したレジストパターン61を形成する。
次に、図8(f)に示すように、レジストパターン61をマスクとして導電膜60をエッチングすることにより、2次コイルパターン60aを分離層59上に形成する。
次に、図8(g)に示すように、レジストパターン61を薬品により2次コイルパターン60aから剥離する。
Next, as shown in FIG. 8E, a resist pattern 61 corresponding to the secondary coil pattern 60a is formed by using a photolithography technique.
Next, as shown in FIG. 8 (f), the secondary coil pattern 60 a is formed on the separation layer 59 by etching the conductive film 60 using the resist pattern 61 as a mask.
Next, as shown in FIG. 8G, the resist pattern 61 is peeled off from the secondary coil pattern 60a with a chemical.

次に、図8(h)に示すように、2次コイルパターン60aが形成された分離層59上にプラズマCVDなどの方法にて保護膜62を形成する。なお、保護膜62の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いて保護膜62をパターニングすることにより、2次コイルパターン60aの端部および中央部を露出させる。
これにより、微細加工技術によって1次コイルパターン55a上に2次コイルパターン60aを積層することができ、1次コイルパターン55aおよび2次コイルパターン60aの巻径を小さくすることが可能となるとともに、1次コイルパターン55aと2次コイルパターン60aとの間隔を小さくすることができる。
Next, as shown in FIG. 8H, a protective film 62 is formed on the separation layer 59 on which the secondary coil pattern 60a is formed by a method such as plasma CVD. As the material of the protective film 62, for example, a silicon oxide film or a silicon nitride film can be used. Then, by patterning the protective film 62 using a photolithography technique and an etching technique, the end portion and the center portion of the secondary coil pattern 60a are exposed.
Thereby, the secondary coil pattern 60a can be laminated on the primary coil pattern 55a by the fine processing technique, and the winding diameters of the primary coil pattern 55a and the secondary coil pattern 60a can be reduced. The interval between the primary coil pattern 55a and the secondary coil pattern 60a can be reduced.

図9は、本発明の第4実施形態に係る空芯型絶縁トランスの概略構成を示す断面図である。
図9において、セット用絶縁トランスおよびリセット用絶縁トランスには、基板131、151が設けられている。そして、基板131には引き出し配線層132が埋め込まれるとともに、基板131上にはリセット用2次コイル第2巻線パターン134が形成されている。そして、リセット用2次コイル第2巻線パターン134は引き出し部133を介して引き出し配線層132に接続されている。そして、リセット用2次コイル第2巻線パターン134上には平坦化膜135が形成され、平坦化膜135上には、絶縁層136を介してセット用2次コイル第1巻線パターン139が形成されている。
FIG. 9 is a cross-sectional view showing a schematic configuration of an air-core type insulated transformer according to the fourth embodiment of the present invention.
In FIG. 9, substrates 131 and 151 are provided in the insulating transformer for setting and the insulating transformer for resetting. A lead wiring layer 132 is embedded in the substrate 131, and a reset secondary coil second winding pattern 134 is formed on the substrate 131. The reset secondary coil second winding pattern 134 is connected to the lead-out wiring layer 132 via the lead-out portion 133. A flattening film 135 is formed on the reset secondary coil second winding pattern 134, and a set secondary coil first winding pattern 139 is formed on the flattening film 135 via an insulating layer 136. Is formed.

そして、セット用2次コイルパターン第1巻線139は引き出し部138を介して引き出し配線層137に接続されている。そして、セット用2次コイルパターン第1巻線139上には平坦化膜140が形成され、平坦化膜140上には、絶縁層141を介してセット用1次コイルパターン142が形成され、セット用1次コイルパターン142は保護膜143にて覆われている。   The set secondary coil pattern first winding 139 is connected to the lead-out wiring layer 137 via the lead-out portion 138. A flattening film 140 is formed on the set secondary coil pattern first winding 139, and a set primary coil pattern 142 is formed on the flattening film 140 via the insulating layer 141. The primary coil pattern 142 for use is covered with a protective film 143.

一方、基板151には引き出し配線層152が埋め込まれるとともに、基板151上にはセット用2次コイル第2巻線パターン154が形成されている。そして、セット用2次コイル第2巻線パターン154は引き出し部153を介して引き出し配線層152に接続されている。そして、セット用2次コイル第2巻線パターン154上には平坦化膜155が形成され、平坦化膜155上には、絶縁層156を介してリセット用2次コイル第1巻線パターン159が形成されている。   On the other hand, a lead-out wiring layer 152 is embedded in the substrate 151, and a set secondary coil second winding pattern 154 is formed on the substrate 151. The set secondary coil second winding pattern 154 is connected to the lead-out wiring layer 152 via the lead-out portion 153. A flattening film 155 is formed on the set secondary coil second winding pattern 154, and a reset secondary coil first winding pattern 159 is formed on the flattening film 155 via an insulating layer 156. Is formed.

そして、リセット用2次コイル第1巻線パターン159は引き出し部158を介して引き出し配線層157に接続されている。そして、リセット用2次コイル第1巻線パターン159上には平坦化膜160が形成され、平坦化膜160上には、絶縁層161を介してリセット用1次コイルパターン162が形成され、リセット用1次コイルパターン162は保護膜163にて覆われている。   The reset secondary coil first winding pattern 159 is connected to the lead wiring layer 157 via the lead portion 158. A flattening film 160 is formed on the reset secondary coil first winding pattern 159, and a reset primary coil pattern 162 is formed on the flattening film 160 via an insulating layer 161. The primary coil pattern 162 for use is covered with a protective film 163.

なお、基板131、151としては、例えば、半導体基板131、151、引き出し配線層132、152としては、例えば、高濃度不純物拡散層、引き出し配線層137、157としては、例えば、Al配線層、平坦化膜135、140、155、160および絶縁層136、156としては、例えば、シリコン酸化膜、保護膜143、163としては、例えば、シリコン窒化膜、絶縁層141、161としては、例えば、ポリイミド膜を用いることができる。   As the substrates 131 and 151, for example, the semiconductor substrates 131 and 151, the lead-out wiring layers 132 and 152, for example, a high-concentration impurity diffusion layer, and as the lead-out wiring layers 137 and 157, for example, an Al wiring layer, flat For example, a silicon oxide film, a protective film 143, 163, for example, a silicon nitride film, and an insulating layer 141, 161, for example, a polyimide film can be used as the insulating films 135, 140, 155, 160 and the insulating layers 136, 156. Can be used.

ここで、セット用絶縁トランスにおいて、セット用2次コイル第1巻線パターン139、セット用2次コイル第2巻線パターン154を鎖交する外部磁束による起電圧を打ち消し合うとともに、セット用2次コイルパターン第1巻線パターン139、セット用2次コイル第2巻線パターン154を鎖交する信号磁束による起電圧を強め合うよう構成することができる。また、リセット用絶縁トランスにおいて、リセット用2次コイル第2巻線パターン134、リセット用2次コイル第1巻線パターン159を鎖交する外部磁束による起電圧を打ち消し合うとともに、リセット用2次コイル第2巻線パターン134、リセット用2次コイル第1巻線パターン159を鎖交する信号磁束による起電圧を強め合うよう構成することができる。   Here, in the set insulating transformer, the set secondary coil first winding pattern 139 and the set secondary coil second winding pattern 154 cancel each other the electromotive voltage caused by the external magnetic flux, and the set secondary coil. The coil pattern first winding pattern 139 and the set secondary coil second winding pattern 154 can be configured to reinforce the electromotive voltage caused by the signal magnetic flux interlinking. Further, in the reset insulating transformer, the reset secondary coil second winding pattern 134 and the reset secondary coil first winding pattern 159 cancel each other the electromotive voltage caused by the external magnetic flux, and the reset secondary coil. The second winding pattern 134 and the resetting secondary coil first winding pattern 159 can be configured to reinforce the electromotive voltage caused by the signal magnetic flux interlinking.

また、セット用絶縁トランスおよびリセット用絶縁トランスにおいて、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134の巻き方向が互いに相違し、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159の巻き方向が互いに相違するよう構成することができる。   Further, in the setting insulating transformer and the reset insulating transformer, the winding directions of the setting secondary coil first winding pattern 139 and the resetting secondary coil second winding pattern 134 are different from each other. The winding directions of the two-winding pattern 154 and the resetting secondary coil first winding pattern 159 may be different from each other.

例えば、セット用1次コイルパターン142およびセット用2次コイル第1巻線パターン139は巻き方向を時計回りに設定するとともに、セット用2次コイル第2巻線パターン154は巻き方向を反時計回りに設定し、セット用2次コイル第1巻線パターン139、セット用2次コイル第2巻線パターン154は互いに近接して配置することができる。さらに、セット用2次コイル第1巻線パターン139の終端をセット用2次コイル第2巻線パターン154の始端に接続するか、またはセット用2次コイル第1巻線パターン139の始端をセット用2次コイ第2巻線ルパターン154の終端に接続することができる。   For example, the setting primary coil pattern 142 and the setting secondary coil first winding pattern 139 set the winding direction clockwise, and the setting secondary coil second winding pattern 154 counterclockwise the winding direction. And the set secondary coil first winding pattern 139 and the set secondary coil second winding pattern 154 can be arranged close to each other. Further, the end of the setting secondary coil first winding pattern 139 is connected to the starting end of the setting secondary coil second winding pattern 154, or the starting end of the setting secondary coil first winding pattern 139 is set. The secondary coil can be connected to the end of the second winding pattern 154.

また、リセット用1次コイルパターン162およびリセット用2次コイル第1巻線パターン159は巻き方向を時計回りに設定するとともに、リセット用2次コイル第2巻線パターン134は巻き方向を反時計回りに設定し、リセット用2次コイル第2巻線パターン134、リセット用2次コイル第1巻線パターン159は互いに近接して配置することができる。さらに、リセット用2次コイル第1巻線パターン159の終端をリセット用2次コイル第2巻線パターン134の始端に接続するか、またはリセット用2次コイル第2巻線パターン134の始端をリセット用2次コイル第2巻線パターン154の終端に接続することができる。   The reset primary coil pattern 162 and the reset secondary coil first winding pattern 159 set the winding direction clockwise, and the reset secondary coil second winding pattern 134 counterclockwise. The reset secondary coil second winding pattern 134 and the reset secondary coil first winding pattern 159 can be arranged close to each other. Further, the end of the reset secondary coil first winding pattern 159 is connected to the start of the reset secondary coil second winding pattern 134 or the start of the reset secondary coil second winding pattern 134 is reset. The secondary coil can be connected to the end of the second winding pattern 154.

図10(a)は、図9の空芯型絶縁トランスのセット用送信コイル動作時の磁束の鎖交状態を示す図、図10(B)は、図9の空芯型絶縁トランスのリセット用送信コイル動作時の磁束の鎖交状態を示す図である。
図10(a)において、外部磁束Φoは、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159のいずれにも同一方向から概ね均等に鎖交する。一方、セット用1次コイルパターン142に流れた信号電流によって形成される信号磁束Φs1は、セット用1次コイルパターン142の軸を中心として周回するように形成され、セット用1次コイルパターン142の同軸上に配置されたセット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134に大部分が鎖交し、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159には一部分が鎖交する。このため、信号磁束Φs1による起電圧レベルを高くし、主回路電流の外部磁束Φoによる起電圧レベルを抑制することができ、信号のS/N比を高めることが可能となる。
FIG. 10A is a diagram showing the state of linkage of magnetic flux when the transmission coil for setting the air-core insulated transformer of FIG. 9 is operated, and FIG. 10B is for resetting the air-core insulated transformer of FIG. It is a figure which shows the linkage state of the magnetic flux at the time of transmission coil operation | movement.
In FIG. 10A, the external magnetic flux Φo is generated by the setting secondary coil first winding pattern 139, the second winding pattern 154, the resetting secondary coil second winding pattern 134, and the second winding pattern 159. In both cases, they are linked evenly from the same direction. On the other hand, the signal magnetic flux Φs1 formed by the signal current flowing in the setting primary coil pattern 142 is formed so as to circulate around the axis of the setting primary coil pattern 142. The set secondary coil first winding pattern 139 and the reset secondary coil second winding pattern 134, which are arranged on the same axis, are mostly interlinked, and the set secondary coil second winding pattern 154 and reset. A part of the secondary coil first winding pattern 159 is interlinked. Therefore, the electromotive voltage level due to the signal magnetic flux Φs1 can be increased, the electromotive voltage level due to the external magnetic flux Φo of the main circuit current can be suppressed, and the S / N ratio of the signal can be increased.

また、セット用1次コイルパターン142およびセット用2次コイル第1巻線パターン139、第2巻線パターン154の巻径を小さくすることが可能となるとともに、セット用1次コイルパターン142およびセット用2次コイル第1巻線パターン139との間隔を小さくすることができる。このため、セット用1次コイルパターン142およびセット用2次コイル第1巻線パターン139との結合係数を高めつつ、外部磁束Φoによるノイズとしての影響を低減することができ、S/N比を向上させることができる。   In addition, it is possible to reduce the winding diameters of the primary coil pattern 142 for setting and the primary winding pattern 139 and the secondary winding pattern 154 for the secondary coil for setting, and the primary coil pattern 142 for setting and the set The distance from the secondary coil first winding pattern 139 can be reduced. For this reason, while increasing the coupling coefficient between the primary coil pattern 142 for setting and the first winding pattern 139 for secondary coil for setting, the influence of noise due to the external magnetic flux Φo can be reduced, and the S / N ratio can be reduced. Can be improved.

図10(b)において、外部磁束Φoは、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159のいずれにも同一方向から概ね均等に鎖交する。一方、リセット用1次コイルパタ第2巻線パターンーン162に流れた信号電流によって形成される信号磁束Φs2は、リセット用1次コイルパターン162の軸を中心として周回するように形成され、リセット用1次コイルパターン162の同軸上に配置されたセット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159に大部分が鎖交し、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134には一部分が鎖交する。このため、信号磁束Φs2による起電圧レベルを高くし、主回路電流の外部磁束Φoによる起電圧レベルを抑制することができ、信号のS/N比を高めることが可能となる。   In FIG. 10B, the external magnetic flux Φo is applied to the setting secondary coil first winding pattern 139, the second winding pattern 154, the resetting secondary coil second winding pattern 134, and the second winding pattern 159. In both cases, they are linked evenly from the same direction. On the other hand, the signal magnetic flux Φs2 formed by the signal current flowing in the reset primary coil pattern second winding pattern 162 is formed so as to circulate around the axis of the reset primary coil pattern 162. The setting secondary coil second winding pattern 154 and the resetting secondary coil first winding pattern 159, which are arranged on the same axis as the coil pattern 162, are mostly linked to each other, and the setting secondary coil first winding. A part of the pattern 139 and the reset secondary coil second winding pattern 134 are linked. Therefore, the electromotive voltage level due to the signal magnetic flux Φs2 can be increased, the electromotive voltage level due to the external magnetic flux Φo of the main circuit current can be suppressed, and the S / N ratio of the signal can be increased.

また、リセット用1次コイルパターン162およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159の巻径を小さくすることが可能となるとともに、リセット用1次コイルパターン162およびリセット用2次コイル第1巻線パターン159との間隔を小さくすることができる。このため、リセット用1次コイルパターン162およびリセット用2次コイル第1巻線パターン159との結合係数を高めつつ、外部磁束Φoによるノイズとしての影響を低減することができ、S/N比を向上させることができる。   Further, it is possible to reduce the winding diameters of the primary coil pattern for reset 162, the secondary coil pattern for reset secondary coil 134, and the second coil pattern 159, and the primary coil pattern for reset 162 and reset. The space | interval with the secondary coil 1st winding pattern 159 for use can be made small. For this reason, while increasing the coupling coefficient between the reset primary coil pattern 162 and the reset secondary coil first winding pattern 159, the influence of noise due to the external magnetic flux Φo can be reduced, and the S / N ratio can be reduced. Can be improved.

また、パルス信号を絶縁伝送するためにセット用絶縁トランスおよびリセット用絶縁トランスを用いた場合においても、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159に鎖交する外部磁束による起電圧を打ち消し合わせることを可能としつつ、リセット用2次コイル第2巻線パターン134上にセット用2次コイル第1巻線パターン139およびセット用1次コイルパターン142を順次積層するとともに、セット用2次コイル第2巻線パターン154上にリセット用2次コイル第1巻線パターン159およびリセット用1次コイルパターン162を順次積層することが可能となる。   Even when a set insulating transformer and a reset insulating transformer are used for insulating transmission of the pulse signal, the setting secondary coil first winding pattern 139, the second winding pattern 154, and the resetting secondary coil are used. While making it possible to cancel the electromotive voltage caused by the external magnetic flux interlinking with the second winding pattern 134 and the second winding pattern 159, the secondary coil for setting is placed on the secondary winding pattern 134 for reset. The first winding pattern 139 and the primary coil pattern for setting 142 are sequentially laminated, and the secondary coil for resetting first coil pattern 159 and the primary coil pattern for resetting are set on the secondary coil for winding second coil pattern 154 for setting. 162 can be sequentially stacked.

このため、セット用絶縁トランスおよびリセット用絶縁トランスが占有する実装面積の増大を抑制しつつ、外部磁束Φoがノイズとしてセット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159に重畳することを低減し、誤動作を招く危険性を回避することが可能となるとともに、セット用1次コイルパターン142、リセット用1次コイルパターン162に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因するセット用1次コイルパターン142、リセット用1次コイルパターン162の溶断を防止することができる。   Therefore, the secondary coil first winding pattern 139, the second winding pattern 154 and the resetting secondary coil 139 are set as noise while the increase in the mounting area occupied by the setting insulating transformer and the reset insulating transformer is suppressed. The secondary coil second winding pattern 134 and the second winding pattern 159 for use can be reduced and the risk of causing a malfunction can be avoided, and the primary coil pattern 142 for setting and resetting can be avoided. The average current flowing through the primary coil pattern 162 can be made equal to or less than the allowable DC current, and the fusing of the setting primary coil pattern 142 and the resetting primary coil pattern 162 due to Joule heat can be prevented.

また、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134の巻き方向が互いに相違し、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159の巻き方向が互いに相違するよう構成することで、セット用2次コイル第1巻線パターン139に発生する起電圧およびリセット用2次コイル第2巻線パターン134に発生する起電圧を互いに逆相にすることが可能となるとともに、セット用2次コイル第2巻線パターン154に発生する起電圧およびリセット用2次コイル第1巻線パターン159に発生する起電圧を互いに逆相にすることが可能となる。   Further, the winding directions of the setting secondary coil first winding pattern 139 and the resetting secondary coil second winding pattern 134 are different from each other, and the setting secondary coil second winding pattern 154 and the resetting secondary coil By configuring the winding directions of the first winding pattern 159 to be different from each other, an electromotive voltage generated in the setting secondary coil first winding pattern 139 and a reset secondary coil second winding pattern 134 are generated. The electromotive voltages can be reversed from each other, and the electromotive voltage generated in the setting secondary coil second winding pattern 154 and the electromotive voltage generated in the reset secondary coil first winding pattern 159 can be mutually reduced. It becomes possible to make it into a reverse phase.

このため、リセット用2次コイル第2巻線パターン134上にセット用2次コイル第1巻線パターン139およびセット用1次コイルパターン142を順次積層するとともに、セット用2次コイル第2巻線パターン154上にリセット用2次コイル第1巻線パターン159およびリセット用1次コイルパターン162を順次積層したために、セット側での信号伝送にてリセット用2次コイル第2巻線パターン134にも逆位相で信号伝送され、リセット側での信号伝送にてセット用2次コイル第2巻線パターン154にも逆位相で信号伝送される場合においても、これらの信号伝送のタイミングをずらすことができる。この結果、これらの信号伝送のタイミングを検出することで、セット側での信号伝送にてリセット用2次コイル第2巻線パターン134にも逆位相で信号伝送されたり、リセット側での信号伝送にてセット用2次コイル第2巻線パターン154にも逆位相で信号伝送されたりするのを防止することができる。   Therefore, the setting secondary coil first winding pattern 139 and the setting primary coil pattern 142 are sequentially laminated on the resetting secondary coil second winding pattern 134 and the setting secondary coil second winding. Since the reset secondary coil first winding pattern 159 and the reset primary coil pattern 162 are sequentially laminated on the pattern 154, the reset secondary coil second winding pattern 134 is also transmitted by signal transmission on the set side. Even when the signal is transmitted in the opposite phase and the signal is transmitted in the opposite phase to the set secondary coil second winding pattern 154 by the signal transmission on the reset side, the timing of the signal transmission can be shifted. . As a result, by detecting the timing of these signal transmissions, the signal is transmitted in the opposite phase to the reset secondary coil second winding pattern 134 by the signal transmission on the set side, or the signal transmission on the reset side. Thus, it is possible to prevent the signal transmission to the secondary coil second winding pattern 154 for setting in reverse phase.

図11は、図9の空芯型絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
図11において、排他的論理和回路302の一方の入力端子には制御信号S21が遅延素子301を介して入力されるとともに、排他的論理和回路302の他方の入力端子には制御信号S21が直接入力される。また、論理積回路304の一方の入力端子には、排他的論理和回路302からの出力が入力されるとともに、論理積回路304の他方の入力端子には、制御信号S21が直接入力される。さらに、論理積回路305の一方の入力端子には、排他的論理和回路302からの出力が入力されるとともに、論理積回路304の他方の入力端子には、制御信号S21がインバータ303を介して入力される。
FIG. 11 is a block diagram showing a schematic configuration of a signal transmission circuit using the air-core type insulating transformer of FIG.
In FIG. 11, the control signal S 21 is input to one input terminal of the exclusive OR circuit 302 via the delay element 301, and the control signal S 21 is directly input to the other input terminal of the exclusive OR circuit 302. Entered. The output from the exclusive OR circuit 302 is input to one input terminal of the AND circuit 304, and the control signal S 21 is directly input to the other input terminal of the AND circuit 304. Further, the output from the exclusive OR circuit 302 is input to one input terminal of the AND circuit 305, and the control signal S 21 is input to the other input terminal of the AND circuit 304 via the inverter 303. Entered.

また、セット用絶縁トランス310には、図9のセット用1次コイルパターン142およびセット用2次コイル第1巻線パターン139、第2巻線パターン154が設けられるとともに、リセット用絶縁トランス318には、図9のリセット用1次コイルパターン162およびリセット用2次コイルパターン第1巻線134、第2巻線159が設けられている。   The set insulating transformer 310 is provided with the set primary coil pattern 142, the set secondary coil first winding pattern 139, and the second winding pattern 154 shown in FIG. Are provided with a reset primary coil pattern 162, a reset secondary coil pattern first winding 134, and a second winding 159 shown in FIG.

そして、Nチャンネル電界効果型トランジスタ307のドレインは抵抗306を介してセット用絶縁トランス310のセット用1次コイルパターン142の終端に接続されるとともに、セット用1次コイルパターン142の始端は電源電圧Vcc1に接続されている。
また、Nチャンネル電界効果型トランジスタ309のドレインは抵抗308を介してリセット用1次コイルパターン162の終端に接続されるとともに、リセット用1次コイルパターン162の始端は電源電圧Vcc1に接続されている。
The drain of the N-channel field effect transistor 307 is connected to the terminal end of the primary coil pattern 142 for setting of the insulating transformer for setting 310 via the resistor 306, and the starting end of the primary coil pattern for setting 142 is the power supply voltage. Connected to Vcc1.
The drain of the N-channel field effect transistor 309 is connected to the end of the reset primary coil pattern 162 via the resistor 308, and the start of the reset primary coil pattern 162 is connected to the power supply voltage Vcc1. .

そして、論理積回路304の出力はNチャンネル電界効果型トランジスタ308のゲートに接続されるとともに、論理積回路305の出力はNチャンネル電界効果型トランジスタ309のゲートに接続されている。また、セット用2次コイル第1巻線パターン139、第2巻線パターン154の終端は抵抗311を介して互いに接続されるとともに、セット用2次コイル第1巻線パターン139、第2巻線パターン154の始端は互いに直接接続され、リセット用2次コイル第2巻線パターン134、第2巻線パターン159の終端は抵抗319を介して互いに接続されるとともに、セット用2次コイル第1巻線パターン134、第2巻線パターン159の始端は互いに直接接続されている。また、抵抗312の一端は電源電圧Vcc2に接続されるとともに、抵抗312、313の接続点の電位がVthとなるように抵抗312、313が直列接続されている。   The output of the AND circuit 304 is connected to the gate of the N-channel field effect transistor 308, and the output of the AND circuit 305 is connected to the gate of the N-channel field effect transistor 309. The terminal ends of the set secondary coil first winding pattern 139 and the second winding pattern 154 are connected to each other via a resistor 311, and the set secondary coil first winding pattern 139 and the second winding The start ends of the pattern 154 are directly connected to each other, the reset secondary coil second winding pattern 134 and the end of the second winding pattern 159 are connected to each other via a resistor 319, and the setting secondary coil first winding The starting ends of the line pattern 134 and the second winding pattern 159 are directly connected to each other. One end of the resistor 312 is connected to the power supply voltage Vcc2, and the resistors 312 and 313 are connected in series so that the potential at the connection point of the resistors 312 and 313 is Vth.

そして、コンパレータ315、316の非反転入力端子はVthの電位に固定されるとともに、コンパレータ315の反転入力端子はセット用2次コイル第1巻線パターン139の始端に接続され、コンパレータ316の反転入力端子はリセット用2次コイル第1巻線パターン159の始端に接続されている。
また、コンパレータ315の出力はモノマルチバイブレータ317を介してフリップフロップ319のD端子に接続されるとともに、フリップフロップ320のクロック端子に接続され、コンパレータ316の出力はモノマルチバイブレータ318を介してフリップフロップ320のD端子に接続されるとともに、フリップフロップ319のクロック端子に接続されている。そして、フリップフロップ319の出力端子Qはフリップフロップ322のクロック端子に接続され、フリップフロップ320の出力端子Qはモノマルチバイブレータ321の入力端子に接続され、モノマルチバイブレータ321の出力端子はフリップフロップ319、320、322のクリア端子CLRに接続され、フリップフロップ322のD端子は電源電圧Vcc2に接続されている。
The non-inverting input terminals of the comparators 315 and 316 are fixed to the potential of Vth, and the inverting input terminal of the comparator 315 is connected to the starting end of the setting secondary coil first winding pattern 139 and the inverting input of the comparator 316 is input. The terminal is connected to the starting end of the reset secondary coil first winding pattern 159.
The output of the comparator 315 is connected to the D terminal of the flip-flop 319 via the mono multivibrator 317 and also connected to the clock terminal of the flip-flop 320, and the output of the comparator 316 is flip-flops via the mono multivibrator 318. It is connected to the D terminal of 320 and to the clock terminal of the flip-flop 319. The output terminal Q of the flip-flop 319 is connected to the clock terminal of the flip-flop 322, the output terminal Q of the flip-flop 320 is connected to the input terminal of the mono multivibrator 321, and the output terminal of the mono multivibrator 321 is the flip-flop 319. , 320, and 322, and the D terminal of the flip-flop 322 is connected to the power supply voltage Vcc2.

図12は、図11の信号伝送回路の各部の信号波形を示す図である。
図12において、図1のスイッチング素子SWD、SWUの導通および非導通をそれぞれ指示する制御信号S21と、この制御信号S21を遅延素子301で遅らせた信号とが排他的論理和回路302に入力され、排他的論理和回路302にて排他論理和がとられることにより、制御信号S21の“0”から“1”へのエッジに同期したエッジ信号S22−1および“1”から“0”へのエッジに同期したエッジ信号S22−2が抽出される。そして、これらのエッジ信号S22−1、S22−2は、論理積回路304、305に入力され、論理積回路304にて制御信号S21との論理積がとられることにより、立ち上がりエッジパルスS23が生成されるとともに、論理積回路305にて制御信号S21の反転信号との論理積がとられることにより、論理積回路305にて立ち下がりエッジパルスS24が生成される。
FIG. 12 is a diagram showing signal waveforms at various parts of the signal transmission circuit of FIG.
In FIG. 12, a control signal S21 that instructs conduction and non-conduction of the switching elements SWD and SWU in FIG. 1 and a signal obtained by delaying the control signal S21 by the delay element 301 are input to the exclusive OR circuit 302. The exclusive OR circuit 302 obtains the exclusive OR, whereby the edge signal S22-1 synchronized with the edge from “0” to “1” of the control signal S21 and the edge from “1” to “0” The edge signal S22-2 synchronized with is extracted. These edge signals S22-1 and S22-2 are input to the AND circuits 304 and 305, and the AND circuit 304 ANDs the control signal S21 to generate a rising edge pulse S23. At the same time, the logical product circuit 305 performs a logical product with the inverted signal of the control signal S21, so that the logical product circuit 305 generates the falling edge pulse S24.

そして、論理積回路304にて生成された立ち上がりエッジパルスS23はNチャンネル電界効果型トランジスタ307のゲートに入力されるとともに(図12(b))、論理積回路305にて生成された立ち下がりエッジパルスS24はNチャンネル電界効果型トランジスタ309のゲートに入力され(図12(c))、制御信号S21の立ち上がりと立ち下がりとでは、セット用絶縁トランス310のセット用1次コイルパターン142およびリセット用絶縁トランス318のリセット用1次コイルパターン162に流れるパルス電流のタイミングが互いに異なるような動作を行うことができる。   The rising edge pulse S23 generated by the AND circuit 304 is input to the gate of the N-channel field effect transistor 307 (FIG. 12B), and the falling edge generated by the AND circuit 305 is used. The pulse S24 is input to the gate of the N-channel field effect transistor 309 (FIG. 12 (c)), and the primary coil pattern 142 for setting and resetting of the insulating transformer 310 for setting are performed when the control signal S21 rises and falls. An operation in which the timings of the pulse currents flowing through the reset primary coil pattern 162 of the insulating transformer 318 are different from each other can be performed.

そして、時刻t1において、立ち上がりエッジパルスS23がNチャンネル電界効果型トランジスタ307のゲートに入力されると、Nチャンネル電界効果型トランジスタ307を介してセット用1次コイルパターン142に電流が流れ、セット用1次コイルパターン142が励磁される。
そして、セット用1次コイルパターン142が励磁されると、図10(a)に示すように、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159のいずれにも同一方向から概ね均等に外部磁束Φoが鎖交しながら、信号磁束Φs1は、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134に大部分が鎖交し、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159には一部分が鎖交する。
At time t1, when the rising edge pulse S23 is input to the gate of the N-channel field effect transistor 307, a current flows through the set primary coil pattern 142 via the N-channel field effect transistor 307, The primary coil pattern 142 is excited.
When the set primary coil pattern 142 is excited, as shown in FIG. 10A, the set secondary coil first winding pattern 139, the second winding pattern 154, and the resetting secondary coil first The external magnetic flux Φo is linked from both the two winding pattern 134 and the second winding pattern 159 almost equally from the same direction, and the signal magnetic flux Φs1 is set to the set secondary coil first winding pattern 139 and the resetting coil. Most of the secondary coil second winding pattern 134 is linked, and part of the setting secondary coil second winding pattern 154 and the resetting secondary coil first winding pattern 159 is linked.

この結果、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159に鎖交する外部磁束Φoによる起電圧が打ち消し合わされながら、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134に互いに逆相のレベルの大きな起電圧が発生するとともに(図12(d)、図12(g))、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159に互いに逆相のレベルの小さな起電圧が発生する(図12(e)、図12(f))。   As a result, an electromotive voltage generated by the external magnetic flux Φo interlinked with the setting secondary coil first winding pattern 139, the second winding pattern 154, the resetting secondary coil second winding pattern 134, and the second winding pattern 159. While canceling each other, a large electromotive voltage having a level opposite to each other is generated in the setting secondary coil first winding pattern 139 and the resetting secondary coil second winding pattern 134 (FIG. 12D). 12 (g)), an electromotive voltage having a small phase opposite to each other is generated in the setting secondary coil second winding pattern 154 and the resetting secondary coil first winding pattern 159 (FIG. 12E). 12 (f)).

そして、時刻t1において、セット用2次コイル第1巻線パターン139、第2巻線パターン154に発生した起電圧は互いに強め合いながらコンパレータ315の非反転入力端子に印加され、コンパレータ315からパルスS25が出力されるとともに(図12(h))、時刻t2において、リセット用2次コイル第2巻線パターン134、第2巻線パターン159に発生した起電圧は互いに強め合いながらコンパレータ316の非反転入力端子に印加され、コンパレータ316からパルスS26が出力される(図12(i))。   At time t1, the electromotive voltages generated in the set secondary coil first winding pattern 139 and second winding pattern 154 are applied to the non-inverting input terminal of the comparator 315 while strengthening each other, and the comparator 315 outputs a pulse S25. Is output (FIG. 12 (h)), and at time t2, the electromotive voltages generated in the reset secondary coil second winding pattern 134 and the second winding pattern 159 strengthen each other while the comparator 316 is not inverted. Applied to the input terminal, a pulse S26 is output from the comparator 316 (FIG. 12 (i)).

そして、時刻t1において、コンパレータ315からパルスS25が出力されると、そのパルスS25はモノマルチバイブレータ317に入力されるとともに、フリップフロップ320のクロック端子に入力され、モノマルチバイブレータ317からパルスS27が出力される(図12(j))。そして、モノマルチバイブレータ317から出力されたパルスS27は、フリップフロップ319のD端子に入力される。   At time t1, when the pulse S25 is output from the comparator 315, the pulse S25 is input to the mono multivibrator 317 and input to the clock terminal of the flip-flop 320, and the pulse S27 is output from the mono multivibrator 317. (FIG. 12 (j)). The pulse S27 output from the mono multivibrator 317 is input to the D terminal of the flip-flop 319.

また、時刻t2において、コンパレータ316からパルスS26が出力されると、そのパルスS26はモノマルチバイブレータ318に入力されるとともに、フリップフロップ319のクロック端子に入力され、モノマルチバイブレータ318からパルスS28が出力される(図12(k))。そして、モノマルチバイブレータ318から出力されたパルスS28は、フリップフロップ320のD端子に入力される。   Further, when the pulse S26 is output from the comparator 316 at time t2, the pulse S26 is input to the mono multivibrator 318 and also to the clock terminal of the flip-flop 319, and the pulse S28 is output from the mono multivibrator 318. (FIG. 12 (k)). The pulse S28 output from the mono multivibrator 318 is input to the D terminal of the flip-flop 320.

ここで、時刻t1において、モノマルチバイブレータ317から出力されたパルスS27がフリップフロップ319のD端子に入力された時には、フリップフロップ319のクロック端子にはコンパレータ316からのパルスS26が入力されないので、モノマルチバイブレータ317から出力されたパルスS27がフリップフロップ319に取り込まれることはなく、コンパレータ315からのパルスS25を無効化することができる。   Here, when the pulse S27 output from the mono multivibrator 317 is input to the D terminal of the flip-flop 319 at time t1, the pulse S26 from the comparator 316 is not input to the clock terminal of the flip-flop 319. The pulse S27 output from the multivibrator 317 is not taken into the flip-flop 319, and the pulse S25 from the comparator 315 can be invalidated.

そして、時刻t2において、フリップフロップ319のクロック端子にはコンパレータ316からのパルスS26が入力され、モノマルチバイブレータ317から出力されたパルスS27がフリップフロップ319に取り込まれることで、フリップフロップ319の出力がロウレベルからハイレべルに変化する(図12(l))。そして、フリップフロップ319の出力がロウレベルからハイレべルに変化すると、その変化に伴ってフリップフロップ322の出力がロウレベルからハイレべルに変化し、送信側の制御信号S21の立ち上がりエッジが復元された制御信号S29を受信側で生成することができる(図12(o))。   At time t2, the pulse S26 from the comparator 316 is input to the clock terminal of the flip-flop 319, and the pulse S27 output from the mono multivibrator 317 is taken into the flip-flop 319, whereby the output of the flip-flop 319 is output. It changes from the low level to the high level (FIG. 12 (l)). When the output of the flip-flop 319 changes from the low level to the high level, the output of the flip-flop 322 changes from the low level to the high level with the change, and the rising edge of the control signal S21 on the transmission side is restored. The control signal S29 can be generated on the receiving side (FIG. 12 (o)).

そして、時刻t3において、図1の昇降圧コンバータ用インテリジェントパワーモジュールの主端子やボンディングワイヤを流れる主回路電流によって、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159には外部磁束Φoが鎖交する(図12(a))。   At time t3, the secondary coil first winding pattern 139 for setting, the second winding pattern 154, and the resetting coil are reset by the main circuit current flowing through the main terminals and bonding wires of the intelligent power module for the buck-boost converter in FIG. The external magnetic flux Φo is linked to the secondary coil second winding pattern 134 and the second winding pattern 159 (FIG. 12A).

そして、外部磁束Φoが、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159に鎖交すると、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159には外部磁束Φoによる起電圧が発生するが(図12(d)、図12(e)、図12(f)、図12(g))、これらの起電圧は打ち消し合わされるため、コンパレータ315、316からパルスS25、S26が出力されることはない(図12(h)、図12(i))。   When the external magnetic flux Φo is linked to the setting secondary coil first winding pattern 139, the second winding pattern 154, the resetting secondary coil second winding pattern 134, and the second winding pattern 159, the set The secondary coil first winding pattern 139, the second winding pattern 154, the resetting secondary coil second winding pattern 134, and the second winding pattern 159 generate an electromotive voltage due to the external magnetic flux Φo (see FIG. 12 (d), FIG. 12 (e), FIG. 12 (f), and FIG. 12 (g)), since these electromotive voltages are canceled out, the pulses S25 and S26 are not output from the comparators 315 and 316. (FIG. 12 (h), FIG. 12 (i)).

そして、時刻t4において、立ち下がりエッジパルスS24がNチャンネル電界効果型トランジスタ309のゲートに入力されると、Nチャンネル電界効果型トランジスタ309を介してリセット用1次コイルパターン162に電流が流れ、リセット用1次コイルパターン162が励磁される。
そして、リセット用1次コイルパターン162が励磁されると、図10(b)に示すように、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159のいずれにも同一方向から概ね均等に外部磁束Φoが鎖交しながら、信号磁束Φs2は、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159に大部分が鎖交し、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134には一部分が鎖交する。
When the falling edge pulse S24 is input to the gate of the N-channel field effect transistor 309 at time t4, a current flows through the reset primary coil pattern 162 via the N-channel field effect transistor 309, and the reset is performed. The primary coil pattern 162 is excited.
When the reset primary coil pattern 162 is excited, as shown in FIG. 10B, the set secondary coil first winding pattern 139, the second winding pattern 154, and the reset secondary coil Both the two-winding pattern 134 and the second winding pattern 159 are linked with the external magnetic flux Φo almost equally from the same direction, while the signal magnetic flux Φs2 is set to the secondary coil second winding pattern 154 for setting and the resetting. Most of the secondary coil first winding pattern 159 is interlinked, and part of the setting secondary coil first winding pattern 139 and the resetting secondary coil second winding pattern 134 is interlinked.

この結果、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159に鎖交する外部磁束Φoによる起電圧が打ち消し合わされながら、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159に互いに逆相のレベルの大きな起電圧が発生するとともに(図12(e)、図12(f))、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134に互いに逆相のレベルの小さな起電圧が発生する(図12(d)、図12(g))。   As a result, an electromotive voltage generated by the external magnetic flux Φo interlinked with the setting secondary coil first winding pattern 139, the second winding pattern 154, the resetting secondary coil second winding pattern 134, and the second winding pattern 159. While canceling each other, a large electromotive voltage with a phase opposite to each other is generated in the setting secondary coil second winding pattern 154 and the resetting secondary coil first winding pattern 159 (FIG. 12E). 12 (f)), an electromotive voltage having a small phase opposite to each other is generated in the setting secondary coil first winding pattern 139 and the resetting secondary coil second winding pattern 134 (FIG. 12D). 12 (g)).

そして、時刻t4において、リセット用2次コイル第2巻線パターン134、第2巻線パターン159に発生した起電圧は互いに強め合いながらコンパレータ316の非反転入力端子に印加され、コンパレータ316からパルスS26が出力されるとともに(図12(h))、時刻t5において、セット用2次コイル第1巻線パターン139、第2巻線パターン154に発生した起電圧は互いに強め合いながらコンパレータ315の非反転入力端子に印加され、コンパレータ315からパルスS25が出力される(図12(i))。   At time t4, the electromotive voltages generated in the reset secondary coil second winding pattern 134 and the second winding pattern 159 are applied to the non-inverting input terminal of the comparator 316 while strengthening each other, and the comparator 316 outputs a pulse S26. Is output (FIG. 12 (h)), and at time t5, the electromotive voltages generated in the setting secondary coil first winding pattern 139 and the second winding pattern 154 strengthen each other and the comparator 315 is non-inverted. Applied to the input terminal, the comparator 315 outputs a pulse S25 (FIG. 12 (i)).

そして、時刻t4において、コンパレータ316からパルスS26が出力されると、そのパルスS26はモノマルチバイブレータ318に入力されるとともに、フリップフロップ319のクロック端子に入力され、モノマルチバイブレータ318からパルスS28が出力される(図12(k))。そして、モノマルチバイブレータ318から出力されたパルスS28は、フリップフロップ320のD端子に入力される。   At time t4, when the pulse S26 is output from the comparator 316, the pulse S26 is input to the mono multivibrator 318 and also to the clock terminal of the flip-flop 319, and the pulse S28 is output from the mono multivibrator 318. (FIG. 12 (k)). The pulse S28 output from the mono multivibrator 318 is input to the D terminal of the flip-flop 320.

また、時刻t5において、コンパレータ315からパルスS25が出力されると、そのパルスS25はモノマルチバイブレータ317に入力されるとともに、フリップフロップ320のクロック端子に入力され、モノマルチバイブレータ317からパルスS27が出力される(図12(j))。そして、モノマルチバイブレータ317から出力されたパルスS27は、フリップフロップ319のD端子に入力される。   At time t5, when the pulse S25 is output from the comparator 315, the pulse S25 is input to the mono multivibrator 317 and also input to the clock terminal of the flip-flop 320, and the pulse S27 is output from the mono multivibrator 317. (FIG. 12 (j)). The pulse S27 output from the mono multivibrator 317 is input to the D terminal of the flip-flop 319.

ここで、時刻t4において、モノマルチバイブレータ318から出力されたパルスS28がフリップフロップ320のD端子に入力された時には、フリップフロップ320のクロック端子にはコンパレータ315からのパルスS25が入力されないので、モノマルチバイブレータ318から出力されたパルスS28がフリップフロップ320に取り込まれることはなく、コンパレータ316からのパルスS26を無効化することができる。   Here, when the pulse S28 output from the mono multivibrator 318 is input to the D terminal of the flip-flop 320 at time t4, the pulse S25 from the comparator 315 is not input to the clock terminal of the flip-flop 320. The pulse S28 output from the multivibrator 318 is not taken into the flip-flop 320, and the pulse S26 from the comparator 316 can be invalidated.

そして、時刻t5において、フリップフロップ320のクロック端子にはコンパレータ315からのパルスS25が入力され、モノマルチバイブレータ318から出力されたパルスS28がフリップフロップ320に取り込まれることで、フリップフロップ320の出力がロウレベルからハイレべルに変化する(図12(l))。そして、フリップフロップ320の出力がロウレベルからハイレべルに変化すると、モノマルチバイブレータ321からクリア信号がフリップフロップ319、320、322に出力される(図12(n))。そして、モノマルチバイブレータ321からクリア信号がフリップフロップ319、320、322に出力されると、フリップフロップ319、320、322の出力がロウレベルからハイレべルに変化し(図12(l)、図12(m)、図12(o))、送信側の制御信号S21の立ち下がりエッジが復元された制御信号S29を受信側で生成することができる(図12(o))。   At time t5, the pulse S25 from the comparator 315 is input to the clock terminal of the flip-flop 320, and the pulse S28 output from the mono multivibrator 318 is taken into the flip-flop 320, whereby the output of the flip-flop 320 is output. It changes from the low level to the high level (FIG. 12 (l)). When the output of the flip-flop 320 changes from low level to high level, a clear signal is output from the mono multivibrator 321 to the flip-flops 319, 320, and 322 (FIG. 12 (n)). When the clear signal is output from the mono multivibrator 321 to the flip-flops 319, 320, and 322, the outputs of the flip-flops 319, 320, and 322 change from the low level to the high level (FIG. 12 (l), FIG. 12). (M), FIG. 12 (o)), the control signal S29 in which the falling edge of the control signal S21 on the transmission side is restored can be generated on the reception side (FIG. 12 (o)).

そして、時刻t6において、図1の昇降圧コンバータ用インテリジェントパワーモジュールの主端子やボンディングワイヤを流れる主回路電流によって、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159には外部磁束Φoが鎖交する(図12(a))。   At time t6, the set secondary coil first winding pattern 139, the second winding pattern 154, and the resetting coil are driven by the main circuit current flowing through the main terminals and bonding wires of the intelligent power module for the buck-boost converter in FIG. The external magnetic flux Φo is linked to the secondary coil second winding pattern 134 and the second winding pattern 159 (FIG. 12A).

そして、外部磁束Φoが、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159に鎖交すると、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159には外部磁束Φoによる起電圧が発生するが(図12(d)、図12(e)、図12(f)、図12(g))、これらの起電圧は打ち消し合わされるため、コンパレータ315、316からパルスS25、S26が出力されることはない(図12(h)、図12(i))。   When the external magnetic flux Φo is linked to the setting secondary coil first winding pattern 139, the second winding pattern 154, the resetting secondary coil second winding pattern 134, and the second winding pattern 159, the set The secondary coil first winding pattern 139, the second winding pattern 154, the resetting secondary coil second winding pattern 134, and the second winding pattern 159 generate an electromotive voltage due to the external magnetic flux Φo (see FIG. 12 (d), FIG. 12 (e), FIG. 12 (f), and FIG. 12 (g)), since these electromotive voltages are canceled out, the pulses S25 and S26 are not output from the comparators 315 and 316. (FIG. 12 (h), FIG. 12 (i)).

図13は、本発明の第3実施形態に係る昇降圧コンバータ用インテリジェントパワーモジュールの実装状態を示す断面図である。
図13において、放熱の役割を行う銅ベース71上には、絶縁用セラミックス基板72を介して、IGBTチップ73aおよびFWDチップ73bが実装されている。そして、IGBTチップ73aおよびFWDチップ73bは、ボンディングワイヤ74a〜74cを介して互いに接続されるとともに、主回路電流の取り出しを行う主端子77に接続されている。また、IGBTチップ73aおよびFWDチップ73b上には、IGBTのゲート駆動および監視を行う回路基板75が配置され、IGBTチップ73a、FWDチップ73bおよび回路基板75はモールド樹脂76にて封止されている。ここで、IGBTチップ73aおよびFWDチップ73bは、負荷へ流入する電流を通電および遮断するスイッチング素子を構成することができ、上アーム用および下アーム用として動作するようにスイッチング素子を直列に接続することができる。また、回路基板75には、スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路を設けることができる。
FIG. 13: is sectional drawing which shows the mounting state of the intelligent power module for buck-boost converters concerning 3rd Embodiment of this invention.
In FIG. 13, an IGBT chip 73 a and an FWD chip 73 b are mounted on a copper base 71 that plays a role of heat dissipation via an insulating ceramic substrate 72. The IGBT chip 73a and the FWD chip 73b are connected to each other via bonding wires 74a to 74c, and are connected to a main terminal 77 that extracts a main circuit current. Further, a circuit board 75 for performing gate drive and monitoring of the IGBT is disposed on the IGBT chip 73a and the FWD chip 73b, and the IGBT chip 73a, the FWD chip 73b and the circuit board 75 are sealed with a mold resin 76. . Here, the IGBT chip 73a and the FWD chip 73b can constitute a switching element for energizing and interrupting the current flowing into the load, and the switching elements are connected in series so as to operate for the upper arm and the lower arm. be able to. Further, the circuit board 75 can be provided with a control circuit that generates a control signal that instructs conduction and non-conduction of the switching element.

そして、主回路電流は、主端子77のみならず、主端子77とIGBTチップ73aおよびFWDチップ73bを接続するボンディングワイヤ74a〜74cにも流れるが、ボンディングワイヤ74a〜74cは回路基板75の直近に配置されるので、ボンディングワイヤ74a〜74cを流れる主回路電流で生成される磁界による影響の方が大きい。この主回路電流は、通常の運転時には、最高でも250A程度であるが、例えば発進時あるいは、空転後の負荷等では、900A以上流れる場合が有る。   The main circuit current flows not only to the main terminal 77 but also to the bonding wires 74a to 74c that connect the main terminal 77 to the IGBT chip 73a and the FWD chip 73b, but the bonding wires 74a to 74c are in the immediate vicinity of the circuit board 75. Therefore, the influence of the magnetic field generated by the main circuit current flowing through the bonding wires 74a to 74c is greater. The main circuit current is about 250 A at the maximum during normal operation, but may flow at 900 A or more, for example, at the time of starting or a load after idling.

ここで、車体筐体に接地される制御回路側と、高圧となる上アーム側および下アーム側との間には、空芯型絶縁トランスがそれぞれ介挿され、制御回路では、空芯型絶縁トランスを用いて上アーム側および下アーム側と電気的に絶縁しながら信号の授受が行われる。そして、空芯型絶縁トランスの2次巻線には、2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線を設けることができる。   Here, an air core type insulation transformer is inserted between the control circuit side grounded to the vehicle body casing and the upper arm side and the lower arm side which become high pressure, respectively. Signals are exchanged using a transformer while being electrically insulated from the upper arm side and the lower arm side. The secondary winding of the air-core type insulated transformer cancels the electromotive voltage caused by the external magnetic flux interlinking the secondary winding, and strengthens the electromotive voltage caused by the signal magnetic flux interlinking the secondary winding. A plurality of configured windings can be provided.

これにより、IGBTチップ73a、FWDチップ73bおよび主端子77を電気的に接続するボンディングワイヤ74a〜74cに主回路の大電流が流れた場合でも、空芯型絶縁トランスの受信側である2次巻線の出力電圧における信号レベルを主回路電流によるノイズレベルに対して十分大きくすることが可能となり、空芯型絶縁トランスを用いた場合においても、誤動作の無い信号伝達が可能となる。   As a result, even when a large current of the main circuit flows through the bonding wires 74a to 74c that electrically connect the IGBT chip 73a, the FWD chip 73b, and the main terminal 77, the secondary winding on the receiving side of the air-core insulating transformer. The signal level at the output voltage of the line can be made sufficiently higher than the noise level due to the main circuit current, and even when an air-core type insulating transformer is used, signal transmission without malfunction is possible.

また、空芯型絶縁トランスとして、パルス信号の立ち上がり側を伝送するセット用絶縁トランスと、パルス信号の立ち下がり側を伝送するリセット用絶縁トランスとを設け、パルス信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を1次側で生成し、セット用絶縁トランスおよびリセット用絶縁トランスをそれぞれ介してパルス信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を伝送した後に、2次側で元のパルス信号を復元することができる。   In addition, as an air-core type insulation transformer, a set insulation transformer that transmits the rising side of the pulse signal and a reset insulation transformer that transmits the falling side of the pulse signal are provided, and the rising edge and falling edge of the pulse signal are provided. The corresponding pulse current is generated on the primary side, and the pulse current corresponding to the rising edge and the falling edge of the pulse signal is transmitted through the set insulating transformer and the reset insulating transformer, respectively. The pulse signal can be restored.

これにより、パルス信号のパルス幅が長い場合においても、1次巻線および2次巻線に電流を流す期間を短くすることが可能となる。このため、1次巻線および2次巻線の導体断面積が小さくなった場合においても、1次巻線および2次巻線に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線および2次巻線の溶断を防止することができる。   As a result, even when the pulse width of the pulse signal is long, it is possible to shorten the period during which current flows through the primary winding and the secondary winding. For this reason, even when the conductor cross-sectional areas of the primary winding and the secondary winding are reduced, the average current flowing through the primary winding and the secondary winding can be reduced to an allowable DC current or less, and Joule heat It is possible to prevent the primary winding and the secondary winding from being melted due to the above.

本発明の一実施形態に係る空芯型絶縁トランスが適用される昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。1 is a block diagram showing a schematic configuration of an intelligent power module for a buck-boost converter to which an air core type insulating transformer according to an embodiment of the present invention is applied. 本発明の第1実施形態に係る空芯型絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。1 is a block diagram showing a schematic configuration of a signal transmission circuit using an air-core type insulated transformer according to a first embodiment of the present invention. 図2の信号伝送回路に適用される空芯型絶縁トランスの概略構成を示す外観図である。It is an external view which shows schematic structure of the air core type | mold insulation transformer applied to the signal transmission circuit of FIG. 図3の空芯型絶縁トランスにおける外部磁束の鎖交状態を示す図である。It is a figure which shows the linkage state of the external magnetic flux in the air core type | mold insulation transformer of FIG. 図3の空芯型絶縁トランスにおける信号磁束の鎖交状態を示す図である。It is a figure which shows the linkage state of the signal magnetic flux in the air core type | mold insulation transformer of FIG. 図6(a1)は、本発明の第2実施形態に係るセット用絶縁トランスの概略構成を示す断面図、図6(a2)は、図6(a1)のセット用絶縁トランスの概略構成を示す平面図、図6(b1)は、本発明の第2実施形態に係るリセット用絶縁トランスの概略構成を示す断面図、図6(b2)は、図6(b1)のリセット用絶縁トランスの概略構成を示す平面図である。6A1 is a cross-sectional view illustrating a schematic configuration of the insulating transformer for setting according to the second embodiment of the present invention, and FIG. 6A2 illustrates a schematic configuration of the insulating transformer for setting of FIG. 6A1. FIG. 6B1 is a cross-sectional view showing a schematic configuration of the reset insulating transformer according to the second embodiment of the present invention, and FIG. 6B2 is a schematic diagram of the reset insulating transformer in FIG. 6B1. It is a top view which shows a structure. 本発明の第3実施形態に係る空芯型絶縁トランスの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the air core type | mold insulation transformer which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係る空芯型絶縁トランスの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the air core type | mold insulation transformer which concerns on 3rd Embodiment of this invention. 本発明の第4実施形態に係る空芯型絶縁トランスの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the air-core type insulation transformer which concerns on 4th Embodiment of this invention. 図10(a)は、図9の空芯型絶縁トランスのセット用送信コイル動作時の磁束の鎖交状態を示す図、図10(B)は、図9の空芯型絶縁トランスのリセット用送信コイル動作時の磁束の鎖交状態を示す図である。FIG. 10A is a diagram showing the state of linkage of magnetic flux when the transmission coil for setting the air-core insulated transformer of FIG. 9 is operated, and FIG. 10B is for resetting the air-core insulated transformer of FIG. It is a figure which shows the linkage state of the magnetic flux at the time of transmission coil operation | movement. 図9の空芯型絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。FIG. 10 is a block diagram illustrating a schematic configuration of a signal transmission circuit using the air-core type insulating transformer of FIG. 9. 図11の信号伝送回路の各部の信号波形を示す図である。It is a figure which shows the signal waveform of each part of the signal transmission circuit of FIG. 本発明の第3実施形態に係る昇降圧コンバータ用インテリジェントパワーモジュールの実装状態を示す断面図である。It is sectional drawing which shows the mounting state of the intelligent power module for buck-boost converters concerning 3rd Embodiment of this invention. 従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the vehicle drive system using the conventional buck-boost converter. 図14の昇降圧コンバータの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the buck-boost converter of FIG. 昇圧動作時に図15のリアクトルに流れる電流の波形を示す図である。It is a figure which shows the waveform of the electric current which flows into the reactor of FIG. 15 at the time of pressure | voltage rise operation. 従来の信号伝送用絶縁トランスの概略構成を示す平面図である。It is a top view which shows schematic structure of the conventional isolation transformer for signal transmission.

符号の説明Explanation of symbols

1 制御回路
2 上アーム
3 下アーム
4 CPU
5、6 IGBT
7、8 ゲートドライバIC
TU1〜TU3、TD1〜TD3 空芯型絶縁トランス
DU1、DU2、DD1、DD2 ダイオード
RU1、RU2、RD1、RD2 抵抗
CU、CD PWM変換器
KU1、KD1 変換回路
PU1、PD1 復元回路
M11 1次巻線
M21 2次巻線の第1巻線
M22 2次巻線の第2巻線
11a、21a、11b、21b、131、151 基板
12a、22a、12b、22b、132、152、137、157 引き出し配線層
13a、23a、13b、23b、133、153、138、158 引き出し部
14a、14b、55a、134、154 1次コイルパターン
15a、15b、57、135、155、140、160 平坦化膜
16a、16b、53、136、156、141、161 絶縁層
17a、24a、17b、24b、60a 2次コイルパターン
18a、25a、18b、25b、62、143、163 保護膜
134 リセット用2次コイル第2巻線パターン
159 リセット用2次コイル第1巻線パターン
139 セット用2次コイル第1巻線パターン
154 セット用2次コイル第2巻線パターン
142 セット用1次コイルパターン
162 リセット用1次コイルパターン
51 半導体基板
52 引き出し拡散層
54、56、58、61 レジストパターン
54a、57a、58a 開口部
55、60 導電膜
59 分離層
71 銅ベース
72 絶縁用セラミックス基板
73a IGBTチップ
73b FWDチップ
74a〜74c ボンディングワイヤ
75 回路基板
76 モールド樹脂
77 主端子
201、301 遅延素子
202、302 排他的論理和回路
203、303 インバータ
204、205、304、305 論理積回路
206、208、211、212、213、219、306、308、311、312、313、319 抵抗
207、209、307、309 Nチャンネル電界効果型トランジスタ
210、310 セット用絶縁トランス
211、311 リセット用絶縁トランス
215、216、315、316 コンパレータ
217、319、320、322 フリップフロップ
317、318、321 モノマルチバイブレータ
1 Control Circuit 2 Upper Arm 3 Lower Arm 4 CPU
5, 6 IGBT
7, 8 Gate driver IC
TU1 to TU3, TD1 to TD3 Air-core insulating transformer DU1, DU2, DD1, DD2 Diode RU1, RU2, RD1, RD2 Resistor CU, CD PWM converter KU1, KD1 conversion circuit PU1, PD1 Restoration circuit M11 Primary winding M21 Secondary winding first winding M22 Secondary winding second winding 11a, 21a, 11b, 21b, 131, 151 Substrate 12a, 22a, 12b, 22b, 132, 152, 137, 157 Lead-out wiring layer 13a , 23a, 13b, 23b, 133, 153, 138, 158 Lead-out part 14a, 14b, 55a, 134, 154 Primary coil pattern 15a, 15b, 57, 135, 155, 140, 160 Planarization film 16a, 16b, 53 136, 156, 141, 161 Insulating layer 17a, 24a, 17b, 4b, 60a Secondary coil pattern 18a, 25a, 18b, 25b, 62, 143, 163 Protective film 134 Secondary coil for winding second winding pattern 159 Secondary coil for resetting First winding pattern 139 Secondary coil for setting First winding pattern 154 Secondary coil for setting Second winding pattern 142 Primary coil pattern for setting 162 Primary coil pattern for reset 51 Semiconductor substrate 52 Diffusion layer 54, 56, 58, 61 Resist pattern 54a, 57a, 58a Opening 55, 60 Conductive film 59 Separation layer 71 Copper base 72 Insulating ceramic substrate 73a IGBT chip 73b FWD chip 74a-74c Bonding wire 75 Circuit board 76 Mold resin 77 Main terminal 201, 301 Delay element 202, 302 Exclusive logic Sum circuit 203, 303 Inverter 204, 205, 304, 305 AND circuit 206, 208, 211, 212, 213, 219, 306, 308, 311, 312, 313, 319 Resistor 207, 209, 307, 309 N-channel electric field Effect transistor 210, 310 Set isolation transformer 211, 311 Reset isolation transformer 215, 216, 315, 316 Comparator 217, 319, 320, 322 Flip-flop 317, 318, 321 Mono multivibrator

Claims (5)

パルス信号の立ち上がり側を伝送するセット用絶縁トランスと、
パルス信号の立ち下がり側を伝送するリセット用絶縁トランスとを備え、
前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられており、
前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、
前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、
前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする空芯型絶縁トランス。
A set isolation transformer that transmits the rising edge of the pulse signal;
With a reset isolation transformer that transmits the falling edge of the pulse signal,
The secondary winding of the set insulating transformer and the secondary winding of the reset insulating transformer cancel out the electromotive voltage caused by the external magnetic flux interlinking the secondary winding, and the secondary winding is interlinked. A plurality of windings configured to reinforce the electromotive voltage due to the signal magnetic flux is provided ,
The insulating transformer for setting is provided with a primary winding for setting, a first winding of a secondary winding for setting, and a second winding of a secondary winding for setting,
The insulating transformer for reset is provided with a primary winding for resetting, a first winding of a secondary winding for resetting, and a second winding of a secondary winding for resetting,
The primary winding for setting, the first winding of the secondary winding for setting, and the second winding of the secondary winding for resetting are coaxially arranged, and the primary winding for resetting An air-core type insulated transformer , wherein the first winding of the resetting secondary winding and the second winding of the setting secondary winding are coaxially arranged .
前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線の巻き方向が互いに相違し、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線の巻き方向が互いに相違することを特徴とする請求項記載の空芯型絶縁トランス。 The winding directions of the first winding of the resetting secondary winding and the second winding of the resetting secondary winding are different from each other, and the first winding of the resetting secondary winding and the setting 2 air-core type insulated transformer according to claim 1, characterized in that the winding direction of the second winding of the next winding different from each other. パルス信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を生成する変換回路と、
前記パルス信号の立ち上がりエッジに応じたパルス電流を伝送するセット用絶縁トランスと、
前記パルス信号の立ち下がりエッジに応じたパルス電流を伝送するリセット用絶縁トランスと、
前記セット用絶縁トランスの2次巻線および前記リセット用絶縁トランスの2次巻線に発生する電圧パルスのレベルに基づいて前記パルス信号を復元する復元回路とを備え、
前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられており、
前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、
前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、
前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする空芯型絶縁トランスを用いた信号伝送回路。
A conversion circuit that generates a pulse current according to the rising edge and falling edge of the pulse signal;
An insulating transformer for setting that transmits a pulse current corresponding to a rising edge of the pulse signal;
An insulating transformer for reset that transmits a pulse current according to a falling edge of the pulse signal;
A restoration circuit that restores the pulse signal based on the level of the voltage pulse generated in the secondary winding of the insulating transformer for set and the secondary winding of the insulating transformer for reset,
The secondary winding of the set insulating transformer and the secondary winding of the reset insulating transformer cancel out the electromotive voltage caused by the external magnetic flux interlinking the secondary winding, and the secondary winding is interlinked. A plurality of windings configured to reinforce the electromotive voltage due to the signal magnetic flux is provided ,
The insulating transformer for setting is provided with a primary winding for setting, a first winding of a secondary winding for setting, and a second winding of a secondary winding for setting,
The insulating transformer for reset is provided with a primary winding for resetting, a first winding of a secondary winding for resetting, and a second winding of a secondary winding for resetting,
The primary winding for setting, the first winding of the secondary winding for setting, and the second winding of the secondary winding for resetting are coaxially arranged, and the primary winding for resetting A signal transmission using an air-core type insulated transformer, wherein the first winding of the resetting secondary winding and the second winding of the setting secondary winding are coaxially arranged. circuit.
記セット用2次巻線にて検出されるセット側受信電圧がセット用判定閾値に到達する時刻と、前記リセット用2次巻線にて検出されるリセット側受信電圧がリセット用判定閾値に到達する時刻とを比較する比較回路と、
前記セット用判定閾値または前記リセット用判定閾値にそれぞれ到達する時刻が早い方のセット側受信電圧またはリセット側受信電圧を有効とする判定回路をさらに備えることを特徴とする請求項記載の空芯型絶縁トランスを用いた信号伝送回路。
And time the set side receives the voltage detected by the pre-Symbol Set for secondary winding reaches the set for judgment threshold level, the reset side receives the voltage detected by the secondary winding the reset is the reset determination threshold A comparison circuit for comparing the time of arrival;
The air core according to claim 3 , further comprising a determination circuit that validates the set-side reception voltage or the reset-side reception voltage that arrives at the set determination threshold or the reset determination threshold earlier. A signal transmission circuit using an insulated transformer.
負荷へ流入する電流を通電および遮断するスイッチング素子と、
前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、
前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
前記制御信号の立ち上がりエッジに応じたパルス電流を前記駆動回路側に伝送するセット用絶縁トランスと、
前記制御信号の立ち下がりエッジに応じたパルス電流を前記駆動回路側に伝送するリセット用絶縁トランスとを備え、
前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられており、
前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、
前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、
前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする電力変換装置。
A switching element for energizing and interrupting the current flowing into the load;
A control circuit for generating a control signal instructing conduction and non-conduction of the switching element;
A drive circuit for driving a control terminal of the switching element based on the control signal;
An insulating transformer for setting that transmits a pulse current corresponding to the rising edge of the control signal to the drive circuit;
An insulation transformer for reset that transmits a pulse current corresponding to a falling edge of the control signal to the drive circuit side;
The secondary winding of the set insulating transformer and the secondary winding of the reset insulating transformer cancel out the electromotive voltage caused by the external magnetic flux interlinking the secondary winding, and the secondary winding is interlinked. A plurality of windings configured to reinforce the electromotive voltage due to the signal magnetic flux is provided ,
The insulating transformer for setting is provided with a primary winding for setting, a first winding of a secondary winding for setting, and a second winding of a secondary winding for setting,
The insulating transformer for reset is provided with a primary winding for resetting, a first winding of a secondary winding for resetting, and a second winding of a secondary winding for resetting,
The primary winding for setting, the first winding of the secondary winding for setting, and the second winding of the secondary winding for resetting are coaxially arranged, and the primary winding for resetting The power converter is characterized in that the first winding of the resetting secondary winding and the second winding of the setting secondary winding are arranged coaxially .
JP2007118187A 2007-04-27 2007-04-27 Air-core type insulation transformer, signal transmission circuit and power conversion device using air-core type insulation transformer Expired - Fee Related JP4894604B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007118187A JP4894604B2 (en) 2007-04-27 2007-04-27 Air-core type insulation transformer, signal transmission circuit and power conversion device using air-core type insulation transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007118187A JP4894604B2 (en) 2007-04-27 2007-04-27 Air-core type insulation transformer, signal transmission circuit and power conversion device using air-core type insulation transformer

Publications (2)

Publication Number Publication Date
JP2008277484A JP2008277484A (en) 2008-11-13
JP4894604B2 true JP4894604B2 (en) 2012-03-14

Family

ID=40055110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007118187A Expired - Fee Related JP4894604B2 (en) 2007-04-27 2007-04-27 Air-core type insulation transformer, signal transmission circuit and power conversion device using air-core type insulation transformer

Country Status (1)

Country Link
JP (1) JP4894604B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9828971B2 (en) 2014-11-20 2017-11-28 General Electric Company System and method for optimizing wind turbine operation
US9842480B2 (en) 2014-08-29 2017-12-12 Fuji Electric Co., Ltd. Alarm processing circuit

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640495B2 (en) * 2008-11-27 2011-03-02 トヨタ自動車株式会社 Electrically isolated switching element drive device
JP5353395B2 (en) * 2009-04-10 2013-11-27 富士電機株式会社 Signal transmission circuit and power conversion device
JP2013097963A (en) * 2011-10-31 2013-05-20 Panasonic Corp Plasma generator
JP5861055B2 (en) 2013-07-30 2016-02-16 パナソニックIpマネジメント株式会社 Gate drive circuit
CN105264757B (en) 2013-11-22 2017-12-15 富士电机株式会社 The drive control mode of power semiconductor modular and the control circuit of power semiconductor modular
JP6582401B2 (en) * 2014-12-01 2019-10-02 富士電機株式会社 Signal transmission device
JP2016127162A (en) * 2015-01-05 2016-07-11 ルネサスエレクトロニクス株式会社 Semiconductor device manufacturing method
KR101864627B1 (en) * 2017-03-13 2018-06-07 엘에스산전 주식회사 Detecting signal processing circuit for circuit breaker

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6257436U (en) * 1985-09-28 1987-04-09
JPH02146965A (en) * 1988-11-24 1990-06-06 Nippon Electric Ind Co Ltd Gate-driver circuit
JPH07307653A (en) * 1994-05-13 1995-11-21 Nippon Steel Corp Switching element drive circuit
JPH07335444A (en) * 1994-06-13 1995-12-22 Hitachi Media Electron:Kk High voltage transformer
JPH10107708A (en) * 1996-10-01 1998-04-24 Tokimec Inc Data access device
JP2004348636A (en) * 2003-05-26 2004-12-09 Mitsubishi Electric Corp Collating processor, terminal, and reader-writer device
JP2005051021A (en) * 2003-07-28 2005-02-24 Sharp Corp Magnetic coupling element and electronic instrument using it
JP2005184891A (en) * 2003-12-16 2005-07-07 Toyota Motor Corp Power conversion device and automobile equipped with the same
JP4449640B2 (en) * 2004-08-10 2010-04-14 株式会社日立製作所 Inverter device
JP2006286884A (en) * 2005-03-31 2006-10-19 Tdk Corp Common mode choke coil
JP2007234896A (en) * 2006-03-01 2007-09-13 Toyota Motor Corp Signal transmission device
JP2007250891A (en) * 2006-03-16 2007-09-27 Fuji Electric Device Technology Co Ltd Power electronics equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842480B2 (en) 2014-08-29 2017-12-12 Fuji Electric Co., Ltd. Alarm processing circuit
US9828971B2 (en) 2014-11-20 2017-11-28 General Electric Company System and method for optimizing wind turbine operation

Also Published As

Publication number Publication date
JP2008277484A (en) 2008-11-13

Similar Documents

Publication Publication Date Title
JP4894604B2 (en) Air-core type insulation transformer, signal transmission circuit and power conversion device using air-core type insulation transformer
JP4918795B2 (en) Power electronics equipment
US20080266042A1 (en) Transformer unit, and power converting device
US8288894B2 (en) Power electronics equipment for transmitting signals to switching devices through air-cored insulating transformer
JP4900019B2 (en) Insulation transformer and power converter
JP5076725B2 (en) Insulation transformer and power converter
US20230387808A1 (en) Magnetically coupled galvanically isolated communication using lead frame
CN103081332B (en) Power semiconductor modular, power inverter and rolling stock
US20090230938A1 (en) Electric Power Conversion Apparatus
JP2014099610A (en) Integrated circuit package and switch mode power converter
JP2010263671A (en) Power converter
JP5061716B2 (en) Noise removal circuit
JP5151235B2 (en) Insulation transformer drive device and power conversion device
JP2009183059A (en) Noise removal circuit, signal transmission circuit using insulation transformer, and power conversion device
Biskoping et al. Galvanically isolated driver using an integrated power-and signal-transformer
JP4857967B2 (en) Power electronics equipment
JP2017225293A (en) Power conversion system
WO2021192359A1 (en) Bidirectional dc-dc converter
CN115461977A (en) Energy converter
JPH11299252A (en) Output current composite circuit and parallel-connected type inverter
JP2000116136A (en) Rectifier circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111212

R150 Certificate of patent or registration of utility model

Ref document number: 4894604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees