JP4889421B2 - スイッチング電源装置、半導体装置、および制御方法 - Google Patents

Description

本発明は、スイッチング電源とその周辺回路構成の技術に関し、さらに詳しくはスイッチング電源装置、半導体装置、および制御方法の技術に関する。

スイッチング電源では、従来から、負荷短絡など負荷の異常により出力電圧が低下した場合に大電流が出力されることを防ぐため、あるいは負荷である電子機器に対して誤って一定値以上の電流が流れることを防ぐために、過負荷保護機能が必要とされることが多い。それを実現する構成は、多数提案されている。

この過負荷保護機能の実現は、（１）どのような構成で過負荷状態を検出するか、（２）どのような構成で保護を行うか、の２点にポイントがあり、従来、この２つのポイントに対して、いくつかの構成が考えられている。

まず、（１）の検出構成に関しては、次の３つがある。これらの構成について、図１２を参照しながら説明する。図１２に示すスイッチング電源は、スイッチング素子２０１と、ＣＣ、ＦＢ、ＧＮＤ端子を含み、スイッチング素子２０１を制御する制御回路２０２と、トランス２３１とを有し、抵抗２４６、２４７と、シャントレギュレータ２４５と、フォトカプラ２３２とによって出力電圧ＶＯを検出する。このスイッチング電源は、出力電圧ＶＯに基づいて制御回路２０２のＦＢ端子から流出する電流を変化させ、スイッチング素子２０１とトランス２３１の１次巻線２３１ａにより出力に供給するエネルギーを調整する。図１２に示すスイッチング電源は、このような一般的な定電圧電源である。トランス２３１の２次巻線２３１ｂと補助巻線２３１ｃは同極性であり、ダイオード２０４とコンデンサ２０５で平滑化されるＣＣ端子の補助電源電圧ＶＣＣは、理想的には出力電圧ＶＯに比例する。また、このＣＣ端子は、定常動作時に制御回路２０２に電力を供給する役割も果たすことが多い。

（１）の検出構成の１つ目は、スイッチング素子２０１とトランス２３１により出力に供給されるエネルギーが一定値になったところで、過負荷を検出する構成である。具体的には、スイッチング素子２０１を流れる電流のピーク値が一定値になったところで、過負荷を検出する構成などが使用される。ＰＷＭ（パルス幅変調）制御方式やリンギングチョークコンバータでは、スイッチング素子２０１に電流が流れる時間を制御して出力電力を決定する。この出力電力は、スイッチング素子２０１を流れる電流のピーク値に対して単調増加するため、これを利用して出力電力と出力電流ＩＯが一定値以上になる過負荷状態を検出することができる。

２つ目は、２次巻線２３１ｂと同極性の補助巻線２３１ｃが、出力電圧ＶＯと比例し平滑化した補助電源電圧ＶＣＣを発生することを利用する構成である。補助電源電圧ＶＣＣが一定値以下に低下するところで、過負荷を検出することができる。例えば、ＰＷＭ制御であればスイッチング素子２０１を流れる電流のピーク値の最大値を、ＰＦＭ制御であれば発振周波数の最大値を設定するなどして、出力に供給するエネルギーの最大値を決定する。それ以上負荷を重くした時に、出力電圧ＶＯが低下するにつれて補助電源電圧ＶＣＣが下がるため、このＣＣ端子電圧ＶＣＣの低下を利用し、出力電流ＩＯが一定値以上になる過負荷状態を検出することができる。

３つ目は、同じく２次巻線２３１ｂと同極性である補助巻線２３１ｃを利用し、補助電源電圧ＶＣＣが一定値以上になるところで、過負荷を検出する構成である。前述したように、補助電源電圧ＶＣＣは、理想的には出力電圧ＶＯに比例する。一方、負荷が重くなるにつれて２次巻線２３１ｂから負荷に供給されるエネルギーは増大し、出力電力は大きくなる。しかし、制御回路２０２がＣＣ端子で消費する電力はほぼ一定であるため、補助巻線２３１ｃから制御回路２０２に供給されるエネルギーも一定となる。このため、負荷が重くなるにつれて補助電源電圧ＶＣＣが上昇する傾向がある。この補助電源電圧ＶＣＣの上昇を利用し、出力電力と出力電流ＩＯが一定値以上になる過負荷状態を検出することができる。

次に（２）の保護の構成に関しては、大きく分けて、ラッチ停止型と自己復帰型の２種類がある。ラッチ停止型とは、過負荷を検出しスイッチング素子のスイッチング動作（以下、発振とする）を停止した後、入力電圧を落とさない限り再度スイッチング素子が発振しない形の保護の構成を示し、逆に自己復帰型は、過負荷を検出し保護を行った後、過負荷状態でなくなれば、再び正常に電源が動作を行う形の保護の構成を示す。

自己復帰型の例として一つ目には、過負荷の検出時に、出力電圧ＶＯの低下に応じて、出力へ供給するエネルギーを小さくして、図１３Ａに示すような、出力電圧が低下するとともに出力電流ＩＯが小さくなる出力電圧対出力電流（Ｖ−Ｉ）の特性を実現する、フの字型（Ｆｏｌｄｂａｃｋ Ｃｕｒｒｅｎｔ Ｌｉｍｉｔｉｎｇ）がある。二つ目には、図１３Ｂに示すように、出力電流ＩＯ一定で出力電圧が低下する出力電圧対出力電流（Ｖ−Ｉ）の特性を実現する、電流垂下型がある。三つ目には、過負荷時にスイッチング素子が発振する期間を一定の割合に減らし、発振を停止させる期間を増やすことにより出力へのエネルギー供給を減らす、タイマー間欠発振型などがある。

例えば、特許文献１に示された実施例は、補助巻線の平滑電圧の低下により過負荷を検出し、電流垂下特性による自己復帰型の過負荷保護を実施しており、特許文献２に示された実施例は、スイッチング素子に流れる電流が一定値以上になったところで過負荷を検出し、ラッチ停止型の過負荷保護を実施している。

スイッチング電源においては、スイッチング素子を制御する制御回路が同一半導体基板上に構成されること、あるいはスイッチング素子とその制御回路が同一半導体基板上に構成されることが、しばしばある。この半導体装置は、スイッチング電源用制御ＩＣとして販売され、スイッチング電源の設計を容易にするために活用されている。

また、前述したように、過負荷保護の構成にはラッチ停止型と自己復帰型があるが、過負荷時の安全な停止のため、ラッチ停止型の保護が求められる電源があれば、過負荷時には保護が作動しても、その過負荷状態が解決されれば再び動作する自己復帰型の保護が求められる電源もあり、電源の出力に接続される機器やその使用環境により、そのどちらの構成にも利点と欠点がある。
特開平５−６８３３０号公報 特開平６−１５３３８２号公報

しかしながら、このようなスイッチング電源用制御ＩＣに搭載されている過負荷保護機能は１種類であり、スイッチング電源を設計する際に制御ＩＣ（半導体装置）を使用する場合には、過負荷保護の構成を選択することができなかった。また、それが制御ＩＣとしての汎用性を失わせていた。

本発明は、上述した従来技術の問題を解決することに指向するものであり、スイッチング素子がスイッチング動作をすることにより、トランスを介して出力に供給するエネルギーが所定値以上となる点を検出する構成と、トランスの２次巻線と同極性である補助巻線の平滑電圧が低下する点を検出する構成という、過負荷を検出する複数の構成を備える。その一方の検出構成で過負荷が検出された場合はラッチ停止型の保護が作動し、他方の検出構成で過負荷が検出された場合は自己復帰型の保護が作動する。このような機能を備えた制御ＩＣ（半導体装置）を提供することと、その制御ＩＣを使用して、ラッチ停止型の過負荷保護、あるいは自己復帰型の過負荷保護を実現する制御ＩＣの周辺回路を有するスイッチング電源装置を提供することとを目的とする。

上述した目的を達成するために、本発明の半導体装置は、１次巻線と２次巻線と補助巻線とを有するトランスと、前記１次巻線に入力される第１の直流電圧をスイッチング動作によって制御するスイッチング素子と、前記スイッチング素子のスイッチング動作により前記２次巻線に発生する交流電圧を整流かつ平滑化し、出力電圧として第２の直流電圧を生成する出力電圧生成部とを有するスイッチング電源装置に用いる半導体装置であって、前記スイッチング素子のスイッチング動作を制御する制御回路に、前記２次巻線と比例する前記補助巻線の交流電圧を整流かつ平滑化した電圧値が入力される第１の外部接続端子と、前記出力電圧生成部に供給するエネルギーが一定値以上になることを過負荷として検出する第１の検出手段と、前記出力電圧生成部に供給するエネルギーに設定した最大値を持ち、前記第１の外部接続端子の電圧値が一定値以下になることを過負荷として検出する第２の検出手段とを備え、前記第１、第２の検出手段により過負荷が検出された場合、それぞれ異なる過負荷保護を前記制御回路が行うことを特徴としている。

また、本発明のスイッチング電源装置は、入力直流電圧を出力直流電圧に変換するスイッチング電源装置であって、前記入力直流電圧をスイッチングするスイッチング手段と、前記スイッチングされた入力直流電圧に基づいて、出力交流電圧と補助交流電圧を生成するトランス手段と、前記出力交流電圧を整流し、前記出力直流電圧を生成する出力直流電圧生成手段と、前記補助交流電圧を整流し、前記出力直流電圧に大略比例する補助直流電圧を生成する補助直流電圧生成手段と、前記スイッチング手段のスイッチング動作を制御する制御手段と、を有し、前記制御手段は、前記出力直流電圧または前記補助直流電圧に基づいて、周期的に動作状態レベルと非動作状態レベルを繰り返す発振信号を生成し、前記発振信号に基づいて前記スイッチング手段をスイッチングする発振信号生成手段と、前記発振信号を継続させる発振状態レベルと前記発振信号を停止させる停止状態レベルのいずれかのレベルを採る発振制御信号を生成し、前記補助直流電圧が所定の第１補助電圧値以下になると、前記発振制御信号を停止状態レベルにし、前記スイッチング手段のスイッチング動作を停止させる発振制御信号生成手段と、を含むことを特徴としている。

また、本発明の半導体装置は、入力直流電圧を出力直流電圧に変換するスイッチング電源装置において、前記入力直流電圧をスイッチングするスイッチング手段と、前記スイッチングされた入力直流電圧に基づいて、出力交流電圧と補助交流電圧を生成するトランス手段と、前記出力交流電圧を整流し、前記出力直流電圧を生成する出力直流電圧生成手段と、前記補助交流電圧を整流し、前記出力直流電圧に大略比例する補助直流電圧を生成する補助直流電圧生成手段と、前記スイッチング手段のスイッチング動作を制御する制御手段と、を有するスイッチング電源装置に利用する半導体装置であって、前記制御手段を半導体チップで構成したことを特徴としている。

さらに、本発明のスイッチング電源装置の制御方法は、入力直流電圧を出力直流電圧に変換するスイッチング電源装置の制御方法であって、前記入力直流電圧をスイッチングするステップと、前記スイッチングされた入力直流電圧に基づいて、出力交流電圧と補助交流電圧を生成するステップと、前記出力交流電圧を整流し、前記出力直流電圧を生成するステップと、前記補助交流電圧を整流し、前記出力直流電圧に大略比例する補助直流電圧を生成するステップと、前記スイッチングするステップのスイッチング動作を制御するステップと、を有し、前記スイッチング動作を制御するステップは、前記出力直流電圧または前記補助直流電圧に基づいて、周期的に動作状態レベルと非動作状態レベルを繰り返す発振信号を生成し、前記発振信号に基づいて前記スイッチング動作を制御するステップと、前記発振信号を継続させる発振状態レベルと前記発振信号を停止させる停止状態レベルのいずれかのレベルを採る発振制御信号を生成し、前記補助直流電圧が所定の第１補助電圧値以下になると、前記発振制御信号を停止状態レベルにし、前記スイッチング動作を停止させるステップとを含むことを特徴としている。

本発明によれば、１種類のスイッチング電源制御ＩＣ（半導体装置）により、その周辺回路のわずかな違いで、自己復帰型、ラッチ停止型の過負荷保護構成を選ぶことができる。また、別の部分に簡単な回路を１つ追加することにより、過負荷保護が作動する出力電力を、制御ＩＣで設定された値ではなく、周辺回路で設定する値で過負荷保護を作動させる構成を実現することもできる。これにより、スイッチング電源の制御ＩＣとしての汎用性が高まり、より多くの電源設計者の要望に答えることができる。それらの過負荷保護構成の選択は、少ない部品の追加で可能であり、コストアップの負担を与えない。また、汎用性が高まるため、過負荷保護構成だけの制御ＩＣのラインアップを増やす必要がなく、開発費用を削減することもできる。

さらに、ＣＣ端子電圧ＶＣＣが所定値以下になると、上限電流値が低下する機能を持たせることができる。これにより、定電圧制御を可能とする最大出力電流と、補助巻線の平滑電圧（ＣＣ端子電圧ＶＣＣ）が低下することにより過負荷保護が作動する時点の出力電流との差を、小さくすることができる。その結果、電源部品の電流定格を小さくでき、コストダウンを図れる。

また、定電圧端子のＤＤ端子に所定値以上の電流が流れると過負荷保護が作動することにより、補助巻線の平滑電圧の上昇を利用して過負荷保護をかけることもできる。これにより、過負荷保護が作動する出力電力を、ＣＣ端子とＤＤ端子間の電位差検出回路で設定可能となる。その結果、トランスの設計だけで設定する場合に比べて、過負荷保護が作動する出力電力を設定しやすくできるという効果を奏する。

以下、図面を参照して本発明における実施の形態を詳細に説明する。なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示したものであり、本発明は例示された数字に制限されない。
（実施の形態１）

図１は、本発明の実施の形態１におけるスイッチング電源制御ＩＣである半導体装置およびこれを用いたスイッチング電源装置の一構成の回路を示すブロック図である。また、図２は実施の形態１におけるスイッチング電源制御ＩＣである半導体装置の一構成を示すブロック図である。

実施の形態１について、図面を参照しながら具体的に説明する。

図１、図２に示すように、スイッチング電源制御ＩＣである半導体装置３は、スイッチング素子１とスイッチング素子１のスイッチング動作を制御する制御部２から構成されている。スイッチング素子１と制御部２を実装する構成には、二つとも一つの半導体チップに含まれる構成と、それぞれが個別の半導体チップに含まれる構成がある。また、半導体装置３は、外部入力端子として、スイッチング素子１の入力端子（ドレイン端子）、補助電源電圧ＶＣＣを入力する補助電源端子（ＣＣ端子）、内部回路用の電源電圧ＶＤＤが現れる内部電源端子（ＤＤ端子）、帰還電圧ＶＦＤが現れるフィードバック端子（ＦＢ端子）、スイッチング素子１の出力端子でもある制御部２の接地端子（ソース端子）の５つの端子を備えている。補助電源電圧ＶＣＣは補助直流電圧とも呼ばれ、補助電源端子ＣＣは補助直流電圧端子とも呼ばれる。フィードバック端子は、帰還電圧端子とも呼ばれる。

スイッチング素子１には、ＭＯＳトランジスタ、バイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等が使用できる。実施の形態１では、スイッチング素子１には、ｎチャンネル型ＭＯＳトランジスタが使用される。またスイッチング素子１は、２個以上の上述のようなトランジスタにより構成してもよい。このような複数構成も含める意味で、スイッチング素子１は、スイッチング部とも呼ばれる。

トランス３１は、１次巻線３１ａと２次巻線３１ｂと補助巻線３１ｃとを有している。１次巻線３１ａと２次巻線３１ｂの極性は逆になっており、当該スイッチング電源装置はフライバック型となっている。トランス３１は、交流電圧を変換する構成を総称してトランス部とも呼ばれる。スイッチング素子１は、入力直流電圧ＶＩＮをスイッチングし、トランス３１は、スイッチングされた入力直流電圧ＶＩＮを１次巻線３１ａに入力し、２次巻線３１ｂに出力交流電圧、および補助巻線３１ｃに補助交流電圧を生成する。

補助巻線３１ｃには、ダイオード２１とコンデンサ２２とで構成される補助電源部２０が接続される。つまり、補助巻線３１ｃは２次巻線３１ｂと同じ極性になっており、補助電源部２０は、スイッチング素子１のスイッチング動作によって、補助巻線３１ｃに発生する交流電圧（補助交流電圧）を整流かつ平滑化して、出力電圧ＶＯに大略比例する補助電源電圧ＶＣＣ（以下、ＣＣ端子電圧ＶＣＣという）を生成し、ＣＣ端子へ印加する。補助電源部２０は補助直流電圧生成部とも呼ばれ、補助電源電圧ＶＣＣは補助直流電圧とも呼ばれる。

フォトカプラ３２は、制御信号を２次側から１次側へ伝達するための制御信号伝達回路であり、フォトトランジスタ３２ａ、フォトダイオード３２ｂから構成される。

ＦＢ端子とソース端子の間には、抵抗２４とフォトカプラ３２のフォトトランジスタ３２ａが直列に接続され、半導体装置３は、このフォトトランジスタ３２ａに流れる電流、つまりＦＢ端子から流れる電流の変化により、出力電力の供給を調節し、出力電圧ＶＯを所定の値に制御する。ＦＢ端子から流れる電流が多くなれば、制御部２は出力電力が減少するようにスイッチング素子１を制御し、出力電圧ＶＯが大きくならないようにする。ＦＢ端子から流れる電流が少なくなれば、制御部２は出力電力が増加するようにスイッチング素子１を制御し、出力電圧ＶＯが小さくならないようにする。

２次巻線３１ｂには、ダイオード４１とコンデンサ４２とで構成される出力電圧生成部４０が接続される。つまり、出力電圧生成部４０は、スイッチング素子１のスイッチング動作によって２次巻線３１ｂに発生する交流電圧（２次交流電圧）を整流かつ平滑化して、出力電圧ＶＯ（第２の直流電圧）を生成し負荷４８へ印加する。出力電圧生成部４０は出力直流電圧生成部とも呼ばれ、２次交流電圧は出力交流電圧とも呼ばれ、出力電圧ＶＯは出力直流電圧とも呼ばれる。

シャントレギュレータ４５と抵抗４６、４７は出力電圧ＶＯの検出を行い、シャントレギュレータ４５は、その出力電圧ＶＯに応じてシャントレギュレータ４５に流れる電流を変化させ、フォトカプラ３２のフォトダイオード３２ｂに流す電流を変化させる。出力電圧ＶＯが高くなれば、シャントレギュレータ４５に流れる電流およびフォトダイオード３２ｂに流れる電流は多くなり、出力電圧ＶＯが低くなれば、シャントレギュレータ４５に流れる電流およびフォトダイオード３２ｂに流れる電流は少なくなる。

また、図２において、レギュレータ５は、ＣＣ端子から内部電源端子ＤＤおよびコンデンサ２３へ電流を供給し、半導体装置３の内部回路用の電源電圧を表すＤＤ端子電圧ＶＤＤ（内部電源電圧ＶＤＤ）を所定値に安定化する。それとともに、レギュレータ５は、ＣＣ端子電圧ＶＣＣ（補助電源電圧ＶＣＣ）の値が所定値より低い時には、ドレイン端子からＣＣ端子へ電流を供給する役割を果たす。

すなわち、レギュレータ５は、スイッチング素子１のスイッチング動作（以下、発振とする）開始前には、ドレイン端子から定電流源４を通じ、ＣＣ端子を介して補助電源部２０のコンデンサ２２へも電流を供給して、ＣＣ端子電圧ＶＣＣを上昇させる。そして、ＣＣ端子電圧ＶＣＣが発振可能電圧ＶＣＣＯＮに達した時に、発振制御回路６からＮＡＮＤ回路１８への出力を表す発振制御信号Ｓ６を、信号レベルがローレベルの信号（以下、ローレベル信号という）から信号レベルがハイレベルの信号（以下、ハイレベル信号という）へ切り替え、スイッチング素子１の発振を開始させる。

そして、スイッチング素子１のスイッチング動作開始後は、ドレイン端子からＣＣ端子への電流供給が停止し、ＣＣ端子には補助巻線３１ｃから補助電源部２０を介して電流が供給されるようになる。しかしＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下すると、発振制御信号Ｓ６をハイレベル信号からローレベル信号へ切り替え、スイッチング素子１のスイッチング動作を停止させる。発振制御信号がハイレベルの場合、発振状態レベルとも呼び、ローレベルの場合、停止状態レベルとも呼ぶ。発振禁止電圧ＶＣＣＯＦＦおよび発振可能電圧ＶＣＣＯＮを、それぞれ補助直流電圧ＶＣＣにおける所定値という意味で、単に補助電圧値とも呼ぶ。

発振制御回路６は、前述したように起動時に、レギュレータ５においてＣＣ端子電圧ＶＣＣが発振可能電圧ＶＣＣＯＮ以上になった時に、発振制御信号Ｓ６の信号レベルをローレベル信号からハイレベル信号に切り替えることにより、スイッチング素子１の発振開始を可能にする。それとともに、スイッチング素子１が発振している間に、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下する時に、発振制御信号Ｓ６の信号レベルをハイレベル信号からローレベル信号に切り替えることにより、スイッチング素子１の発振を禁止させる働きも備える。

発振制御信号Ｓ６がハイレベル信号の場合、スイッチング素子１が実際に発振する状態（発振状態）になるかどうかは、発振制御信号Ｓ６以外のＮＡＮＤ回路１８に入力する信号の論理状態に依存する。発振制御信号Ｓ６がローレベル信号の場合、スイッチング素子１は無条件に発振を停止する状態（停止状態）になる。この意味で制御部２は、発振制御信号Ｓ６がハイレベル信号の場合、スイッチング素子１を発振可能状態に設定し、発振制御信号Ｓ６がローレベル信号の場合、スイッチング素子１を発振禁止状態に設定する。スイッチング素子１が発振可能状態の場合、スイッチング素子１はＮＡＮＤ回路１８に入力する信号の論理状態に依存して、発振状態または停止状態になり、スイッチング素子１が発振禁止状態の場合、スイッチング素子１は停止状態になる。

タイマー間欠発振制御回路７は、発振制御回路６を介してＣＣ端子電圧ＶＣＣを検出し、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下する回数を４回までカウントする機能を備える。タイマー間欠発振制御回路７は、発振開始後、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下する前までは、ＮＡＮＤ回路１８への出力を表す発振制御信号Ｓ７をハイレベル信号とし、スイッチング素子１を発振可能状態に設定する。ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下した後には、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下した回数が１ないし３回目の時には、発振制御信号Ｓ７をローレベル信号として、スイッチング素子１を発振禁止状態に設定する。ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下した回数が０回、あるいは４回目の時には、発振制御信号Ｓ７をハイレベル信号として、スイッチング素子１を発振可能状態に設定する。また、スイッチング素子１が発振状態の間は、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下した回数を０回に戻す。

このようにタイマー間欠発振制御回路７は、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦに低下すると、所定期間、発振制御信号Ｓ７をローレベルにし、スイッチング素子１を発振禁止状態にする。その後、ＣＣ端子電圧ＶＣＣが発振可能電圧ＶＣＣＯＮに上昇すると、発振制御回路６は発振制御信号Ｓ６をハイレベルにし、スイッチング素子１は再び発振状態になる。

ＶＤＤラッチ停止回路８は、ＤＤ端子にレギュレータ２から所定値以上の電流が流入した場合に、ラッチ停止回路１０に停止信号を出力する。ＶＦＢラッチ停止回路９は、ＦＢ端子電圧ＶＦＢが所定値ＶＦＢＯＬまで上昇するとラッチ停止回路１０に停止信号を出力する。ＶＤＤラッチ停止回路８およびラッチ停止回路１０は、まとめて単に停止回路とも呼ばれる。ＶＦＢラッチ停止回路９およびラッチ停止回路１０は、まとめて単に停止回路とも呼ばれる。所定値ＶＦＢＯＬは、帰還電圧値とも呼ばれる。

ラッチ停止回路１０は、通常動作状態では、ＮＡＮＤ回路１８への出力を表す発振制御信号Ｓ１０をハイレベル信号とし、発振可能状態に設定している。しかし、ＶＤＤラッチ停止回路８、あるいはＶＦＢラッチ停止回路９から停止信号が入力されると、発振制御信号Ｓ１０をローレベル信号とし、スイッチング素子１を発振禁止状態に設定し続ける。この機能により、スイッチング素子１は停止状態となりラッチ停止する。このラッチ停止は、ＣＣ端子電圧ＶＣＣが低下し、ＤＤ端子への電流供給がなくなり、ＤＤ端子電圧が所定値以下になるまで解除しない。具体的には、入力直流電圧ＶＩＮが低下し、ドレイン端子の電圧が低下するまで、スイッチング素子１が再度、発振可能状態になることはない。

ここで、レギュレータ５、発振制御回路６、タイマー間欠発振制御回路７、ＶＤＤラッチ停止回路８、ＶＦＢラッチ停止回路９、およびラッチ停止回路１０は、発振制御信号生成部を構成する。発振制御信号生成部は、補助直流電圧ＶＣＣに基づいて発振制御信号を生成し、補助直流電圧ＶＣＣが補助電圧値ＶＣＣＯＦＦ以下になると、発振制御信号を停止状態レベルにし、スイッチング素子１のスイッチング動作を停止する。ＶＦＢラッチ停止回路９およびラッチ停止回路１０は、ＦＢ端子電圧ＶＦＢが帰還電圧値ＶＦＢＯＬ以上になると、発振制御信号Ｓ１０を停止状態レベルにする。発振制御信号生成部は、発振制御信号Ｓ１０が停止状態レベルの場合、ＦＢ端子電圧ＶＦＢが帰還電圧値ＶＦＢＯＬ未満になっても、停止状態レベルを維持する。

フィードバック信号制御回路１１は、ＦＢ端子を介して流出する電流が大きくなると低くなり、小さくなると高くなる電圧信号を、クランプ回路１２に出力する。また、このフィードバック信号制御回路１１は、外部から電流を要求されない、つまり図１に示すフォトトランジスタ３２ａが電流を流さない場合にも、所定の電流を流出させる機能を備えている。ＦＢ端子を介して流出する電流は、帰還電流とも呼ばれる。

クランプ回路１２は、フィードバック信号制御回路１１から出力される電圧信号の最大値をクランプ電圧ＶＣＬ以下に制限し、この制限された信号を表す目標信号Ｓ１２を比較器１５に出力する。これにより、目標信号Ｓ１２はクランプ電圧ＶＣＬ以下となる。フィードバック信号制御回路１１から出力される電圧信号は、クランプ電圧ＶＣＬより低い電圧の信号であれば、変化することなく目標信号Ｓ１２となる。クランプ回路１２は、クランプ電圧ＶＣＬにより、スイッチング素子１に流れるドレイン電流ＩＤを上限電流値ＩＬＩＭＩＴ以下に制限する。クランプ回路１２は、スイッチング素子１に過電流が流れるのを保護するため、過電流保護回路とも呼ばれる。

ＩＬＩＭＩＴ低下回路１３は、ＣＣ端子電圧ＶＣＣを検出し、ＣＣ端子電圧ＶＣＣが発振可能電圧ＶＣＣＯＮより低い時に発振禁止電圧ＶＣＣＯＦＦに近づくほど、クランプ回路１２のクランプ電圧ＶＣＬを低下させ、結果的に上限電流値ＩＬＩＭＩＴを低下させる機能を果たす。

ここで、フィードバック信号制御回路１１、クランプ回路１２、およびＩＬＩＭＩＴ低下回路１３は、目標信号生成部を構成する。

ドレイン電流検出回路１４は、ドレイン電流ＩＤを検出し、ドレイン電流ＩＤに比例した電圧を表すドレイン電流信号Ｓ１４を比較器１５に出力する。比較器１５は、ドレイン電流信号Ｓ１４が、目標信号Ｓ１２以上になった時に、ＲＳフリップフロップ回路１７のリセット端子へ、ハイレベルを表す比較結果信号Ｓ１５を出力する。

パルス発生回路１６は、所定周期のパルス電圧信号（以下、ＣＬＯＣＫ信号Ｓ１６という）をＲＳフリップフロップ回路１７のセット端子に出力する。ＲＳフリップフロップ回路１７には、リセット端子に比較結果信号Ｓ１５が入力され、セット端子にＣＬＯＣＫ信号Ｓ１６が入力される。ＲＳフリップフロップ回路１７は、ＣＬＯＣＫ信号Ｓ１６の立ち上がりから、比較結果信号Ｓ１５がハイレベルになるまでの間、ＣＬＯＣＫ信号Ｓ１６の周期ごとにハイレベル信号となる発振信号Ｓ１７をＮＡＮＤ回路１８に出力する。発振信号Ｓ１７がハイレベルの場合、動作状態レベルとも呼び、ローレベルの場合、非動作状態レベルとも呼ぶ。

ＮＡＮＤ回路１８およびゲートドライバ１９は、各発振制御信号Ｓ６、Ｓ７、Ｓ１０と発振信号Ｓ１７に基づいて、駆動信号Ｓ１９を生成する。各発振制御信号が全てハイレベルである時（発振可能状態）、駆動信号Ｓ１９はＣＬＯＣＫ信号Ｓ１６の周期ごとにスイッチング素子１をオンにし、発振させる。すなわち、発振制御信号生成部は、発振信号Ｓ１７を継続させる発振状態レベルと発振信号Ｓ１７を停止させる停止状態レベルのいずれかのレベルを採る発振制御信号Ｓ６、Ｓ７、Ｓ１０を生成し、補助直流電圧ＶＣＣが補助電圧値ＶＣＣＯＦＦ以下になると、発振制御信号Ｓ６、Ｓ７、Ｓ１０を停止状態レベルにし、スイッチング素子１のスイッチング動作を停止させる。

ここで、パルス発生回路１６、ＲＳフリップフロップ回路１７、ＮＡＮＤ回路１８、およびゲートドライバ１９は、駆動信号生成部を構成する。また、目標信号生成部、ドレイン電流検出回路１４、比較器１５、パルス発生回路１６、およびＲＳフリップフロップ回路１７は、発振信号生成部を構成する。すなわち、発振信号生成部は、出力直流電圧ＶＯに基づいて、周期的に動作状態レベルと非動作状態レベルを繰り返す発振信号Ｓ１７を生成し、発振信号Ｓ１７に基づいてスイッチング素子１をスイッチングする。

これらの構成により、ＦＢ端子を介する流出電流によりドレイン電流ＩＤのピーク値（以下、ＩＤＰという）を制御する、いわゆる電流モードのパルス幅変調方式（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）による制御が実現される。ここでドレイン電流ＩＤは、ＣＬＯＣＫ信号Ｓ１６の各周期において変化するが、ピーク値ＩＤＰはドレイン電流ＩＤが最大となる値のことである。すなわち、ＦＢ端子を介する流出電流が多くなると、目標信号Ｓ１２は低下するため、発振信号Ｓ１７はピーク値ＩＤＰが低下するように生成される。逆にＦＢ端子を介する流出電流が少なくなると、目標信号Ｓ１２は上昇するため、発振信号Ｓ１７はピーク値ＩＤＰが上昇するように生成される。また、クランプ回路１２は、ピーク値ＩＤＰの上限電流値ＩＬＩＭＩＴを設定する働きをする。

ドレイン電流検出回路１４は、ドレイン電流ＩＤのピーク値を表すピーク値信号Ｓ１４を検出するという意味で、ピーク値信号検出回路とも呼ばれる。上限電流値ＩＬＩＭＩＴは、目標信号Ｓ１２の上限値を表すという意味で、上限目標値ＩＬＩＭＩＴとも呼ばれる。すなわち、発振信号生成部は、動作状態レベルにおいて、スイッチング素子１に流れるスイッチング電流のピーク値を表すピーク値信号Ｓ１４を検出するピーク値信号検出回路１４と、出力直流電圧ＶＯに基づいて、ピーク値信号Ｓ１４の目標値を表す目標信号Ｓ１２を生成する目標信号生成部と、を含み、ピーク値信号Ｓ１４と目標信号Ｓ１２に基づいて、発振信号Ｓ１７を生成する。目標信号生成部は、補助直流電圧ＶＣＣに基づいて、上限目標値ＩＬＩＭＩＴを設定し、目標信号Ｓ１２を上限目標値ＩＬＩＭＩＴ以下に制限する。

図１に示すスイッチング電源装置は、図２に示す半導体装置３を使用し、スイッチング素子１を流れるドレイン電流ＩＤのピーク値ＩＤＰが所定値になったところを過負荷と検出し、ラッチ停止させる過負荷保護を実現する回路構成の例である。

このスイッチング電源装置は、出力電圧ＶＯのわずかな変化をシャントレギュレータ４５が検出し、フォトダイオード３２ｂおよびフォトトランジスタ３２ａに流れる電流とＦＢ端子を介して流出する電流が変化し、スイッチング素子１を流れるドレイン電流ＩＤのピーク値ＩＤＰを変化させることにより、出力電力が変化しても出力電圧ＶＯをほぼ所定値になるように制御している。

すなわち、通常負荷状態においては、負荷が軽くなり出力電圧ＶＯが高くなると、フォトダイオード３２ｂおよびフォトトランジスタ３２ａに流れる電流とＦＢ端子を介して流出する電流が増加し、目標信号Ｓ１２が低下するため、発振信号Ｓ１７はピーク値ＩＤＰが低下するように生成される。逆に、負荷が重くなり出力電圧ＶＯが低くなると、フォトダイオード３２ｂおよびフォトトランジスタ３２ａに流れる電流とＦＢ端子を介して流出する電流が減少し、目標信号Ｓ１２が上昇するため、発振信号Ｓ１７はピーク値ＩＤＰが上昇するように生成される。このように、ピーク値ＩＤＰの変動が出力電圧ＶＯの変動を打ち消すように動作するため、通常負荷状態において、出力電圧ＶＯは負荷の変動によらず安定化される。

さらに負荷が重くなると、出力電力が大きくなり、ドレイン電流のピーク値ＩＤＰが大きくなる。このピーク値ＩＤＰが上限電流値ＩＬＩＭＩＴに達すると、これ以上負荷を重くしても、制御部２とスイッチング素子１は出力電力を大きくすることができない。このために出力電圧ＶＯが低下するが、これによりフォトカプラ３２のフォトダイオード３２ｂとフォトトランジスタ３２ａに電流が流れなくなる。

前述したように、フォトトランジスタ３２ａが電流を流さない場合にもＦＢ端子を介して所定の電流が流出するため、この電流がコンデンサ２６にチャージされる。このため、ＦＢ端子電圧ＶＦＢが上昇し、最終的にはこのＦＢ端子電圧ＶＦＢが所定値ＶＦＢＯＬまで上昇し、スイッチング素子１のスイッチング動作はラッチ停止する。つまり、ドレイン電流のピーク値ＩＤＰが所定値になり、出力電力が所定値に達した状態よりも負荷を重くした状態である過負荷状態時には、ＦＢ端子電圧ＶＦＢが上昇し、ラッチ停止をする。一方、通常負荷状態では、出力電圧ＶＯは低下せず、フォトトランジスタ３２ａには電流が十分流れるため、ＦＢ端子電圧ＶＦＢは所定値ＶＦＢＯＬ以下となる。

ここで、ＦＢ端子を介して流出する電流に対して、コンデンサ２６の容量をある程度大きくすることで、過負荷状態が所定時間続いた時にのみラッチ停止させるタイマーラッチを実現させることも可能である。また、シャントレギュレータ４５とフォトカプラ３２で構成される帰還部３０は出力電圧ＶＯに対して敏感であり、ドレイン電流のピーク値ＩＤＰが上限電流値ＩＬＩＭＩＴに達して出力電圧ＶＯがわずかに低下するだけで、フォトトランジスタ３２ａは電流を流さなくなる。このため、ドレイン電流のピーク値ＩＤＰが上限電流値ＩＬＩＭＩＴに達することで、過負荷保護が作動すると考えることができる。

ここで、帰還部３０は、各抵抗４６、４７と、シャントレギュレータ４５と、各抵抗４３、４４と、フォトカプラ３２と、各抵抗２４、２５と、コンデンサ２６を含む。また、帰還部３０およびフィードバック信号制御回路１１は、帰還信号生成部を構成する。すなわち、帰還信号生成部は、出力直流電圧ＶＯの低下に応じて上昇する帰還電圧ＶＦＢを生成する
（実施の形態１の変形例１）

実施の形態１の変形例１では、実施の形態１と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１と同等であるので、省略する。
図３に示す実施の形態１におけるスイッチング電源装置の変形例１は、図２に示す半導体装置３を使用し、補助巻線３１ｃの平滑電圧、つまりＣＣ端子電圧ＶＣＣが所定値と以下となったところを過負荷と検出し、自己復帰型の過負荷保護を実現する回路構成の例である。

図３に示した回路構成は、電圧クランプ回路９０を、図１に示した回路構成のＦＢ端子とソース端子間に追加した構成となっている。図１の帰還部３０は、電圧クランプ回路９０を含むことにより帰還部３０Ａとなる。また、図４は自己復帰型の過負荷保護の動作を表すタイミングチャートであり、ＣＣ端子電圧ＶＣＣの時間経過を示している。

この電圧クランプ回路９０は、ＩＮとＯＵＴの２つの端子を有し、その端子間の電位差を所定値未満にする働きをする。具体的には、ＦＢ端子電圧ＶＦＢを所定値ＶＦＢＯＬ未満にする働きをする。前述したように、負荷が重くなりドレイン電流ピーク値ＩＤＰが上限電流値ＩＬＩＭＩＴに達する時には、ＦＢ端子電圧ＶＦＢが上昇する。しかし、図３の回路構成では電圧クランプ回路９０の働きにより、ＦＢ端子電圧ＶＦＢが所定値ＶＦＢＯＬよりも低い電圧に抑えられるため、スイッチング電源制御ＩＣである半導体装置３が備えるラッチ停止型の過負荷保護は作動しない。すなわちこの場合、発振制御信号生成部は、発振制御信号Ｓ１０を停止状態レベルにしない。

ここで、図４に示すように、発振可能状態においてスイッチング素子１は発振状態にあるが、通常負荷状態から過負荷状態になると、ピーク値ＩＤＰは上限電流値ＩＬＩＭＩＴに達する。さらに負荷が重くなると、ＣＣ端子電圧ＶＣＣは、出力電圧ＶＯの低下とともに低下する。そして、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦ（発振停止点）まで低下すると、スイッチング素子１は発振禁止状態に設定され、スイッチング動作は停止状態になる。さらに、レギュレータ５がドレイン端子からＣＣ端子への電流供給を始めるため、ＣＣ端子電圧ＶＣＣは発振可能電圧ＶＣＣＯＮまで上昇する。

前述したように、半導体装置３は、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦに低下した回数を、４回まで数えることができるタイマー間欠発振制御回路７を備えている。そのカウント回数が０回、あるいは４回の場合は、スイッチング素子１は発振を可能とする発振可能状態に設定され、そのカウント回数が１ないし３回の場合は、スイッチング素子１の発振を禁止する発振禁止状態に設定される。また、スイッチング素子１が発振状態の場合はそのカウント回数を０回とする。このため、発振状態中にＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下し、停止状態になった後、再びＣＣ端子電圧ＶＣＣが上昇して発振可能電圧ＶＣＣＯＮまで上昇しても、前述のカウント回数が１回となっているために発振は開始しない。

ＣＣ端子電圧ＶＣＣが発振可能電圧ＶＣＣＯＮに達した時点で、レギュレータ５は、ドレイン端子からＣＣ端子への電流供給を停止し、ＣＣ端子には補助巻線３１ｃから電流が供給されるようになる。しかし発振は停止したままなので、ＣＣ端子電圧ＶＣＣは発振禁止電圧ＶＣＣＯＦＦまで低下する。図４に示すように、その後ＣＣ端子電圧ＶＣＣは下降、上昇を繰り返すが、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下する回数が４回になるまでは、発振しない。そして、その回数が４回になった時点で発振可能状態となり、ＣＣ端子電圧ＶＣＣが発振可能電圧ＶＣＣＯＮまで上昇すると発振が再開し（発振開始点）、発振状態になる。しかし過負荷状態のためＣＣ端子電圧ＶＣＣは発振禁止電圧ＶＣＣＯＦＦ（発振停止点）まで低下し、スイッチング素子１は再び発振禁止状態に設定されるとともに停止状態に入る。

つまり、過負荷時には補助巻線３１ｃの平滑電圧が低下することにより、ＣＣ端子電圧ＶＣＣの上昇、下降を繰り返す図４に示すような動作になり、スイッチング素子１が発振状態となる期間を所定の割合に減らすことができる。そして、このようにしてトランス３１の２次側へ供給されるエネルギーを減らすことができ、タイマー間欠動作という方式の過負荷の保護を実現する。

また、この保護が作動している間に過負荷状態が解決し、再び出力電圧ＶＯが上昇すると、補助巻線３１ｃの平滑電圧も上昇し、ＣＣ端子電圧ＶＣＣは低下しなくなることにより、再び正常な電源動作を行うことができる。このため、この過負荷保護は自己復帰型の過負荷保護である。

電源が正常に動作している時のＣＣ端子電圧ＶＣＣは、発振禁止電圧ＶＣＣＯＦＦよりも高い必要がある。言葉を換えれば、ＣＣ端子電圧ＶＣＣは発振禁止電圧ＶＣＣＯＦＦまで低下しないと、過負荷保護が作動しない。このため、負荷が重くなっていく時に、ピーク値ＩＤＰが上限電流値ＩＬＩＭＩＴと等しくなってから出力電圧ＶＯが低下し、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下するまでの間、出力電流ＩＯが増大する傾向がある。つまり、定電圧制御をすることができる最大の出力電流ＩＯＭＡＸと、過負荷保護が作動する出力電流ＩＯＰＲＴとの間に差が大きく、これを解決するため、半導体装置３は以下の機能を備えている。

ＩＬＩＭＩＴ低下回路１３において、ＣＣ端子電圧ＶＣＣが発振可能電圧ＶＣＣＯＮより低くなった時には、図５に示すように、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦに近づくほど上限電流値ＩＬＩＭＩＴが単調減少的に低下する機能が設けられている。この機能により、過負荷時にＣＣ端子電圧ＶＣＣが発振可能電圧ＶＣＣＯＮを下回った時に、スイッチング素子１を流れる電流のピーク値ＩＤＰを低くすることにより出力電力が小さくなるために、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下しやすくなる。これにより、前述した定電圧制御をすることができる最大の出力電流ＩＯＭＡＸと、過負荷保護が作動する出力電流ＩＯＰＲＴとの差を小さくすることができる。なお、この機能のため、電源が通常動作時には、ＣＣ端子電圧ＶＣＣは発振可能電圧ＶＣＣＯＮよりも高くしておく必要がある。

このようにして、図１の回路図に電圧クランプ回路９０を追加することだけで、ラッチ停止型の過負荷保護の電源から、自己復帰型であるタイマー間欠動作方式の過負荷保護の電源に変更することができる。また、電圧クランプ回路９０は、例えば、ツェナー電圧が所定値ＶＦＢＯＬ以下のツェナーダイオードを使用することでも実現が可能である。
（実施の形態１の変形例２）

実施の形態１の変形例２では、実施の形態１および実施の形態１の変形例１と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１と同等であるので、省略する。
また、図６に示す実施の形態１におけるスイッチング電源装置の変形例２は、図２に示す半導体装置３を使用し、ＣＣ端子とＤＤ端子間に電位差検出回路９１を追加することで、過負荷時における補助巻線３１ｃの平滑電圧の上昇を利用した過負荷保護を実現する回路構成の例である。図１の補助電源部２０は、電位差検出回路９１を含むことにより補助電源部２０Ａとなる。

電位差検出回路９１は、ＩＮとＯＵＴの２つの端子を有し、その端子間の電位差が所定値以上になるとＩＮからＯＵＴの端子に電流を流す働きをする。ここで、ＤＤ端子はスイッチング動作中にはレギュレータ５により所定の電圧に保たれているため、ＣＣ端子電圧ＶＣＣが上昇しＣＣ端子とＤＤ端子間の電位差が所定値以上になると、ＤＤ端子に電流が流れ込む。ＤＤ端子に所定値以上の電流が流れ込むと半導体装置３のＶＤＤラッチ停止回路８の働きにより、スイッチング素子１のスイッチング動作はラッチ停止する。両端子間の電位差を表す信号は、電位差信号とも呼ばれ、電位差信号を検出する電位差検出回路９１は、電位差信号検出回路とも呼ばれる。また、上述した所定値は、所定電圧値ＶＰＤとも呼ばれる。

補助巻線３１ｃの平滑電圧であるＣＣ端子電圧ＶＣＣは、出力電力が増加するにつれて上昇する傾向があるので、図６に示すスイッチング電源装置では、前述した電位差検出回路９１の機能とＤＤ端子に電流が流れ込むとラッチ停止する機能により、過負荷保護を実現することができる。つまり、ＣＣ端子電圧ＶＣＣが過負荷保護を作動させる出力電力の時の電圧まで上昇すると、前述した過電圧保護が作動し、ラッチ停止するようにする。これにより、ラッチ停止型の過負荷保護が実現できる。すなわち、電圧差検出回路９１は、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦよりも大きい所定の補助電圧値ＶＣＣＰＤ以上になると、電位差信号を検出する。ＶＤＤラッチ停止回路８は、電位差信号に基づいて、発振制御信号を停止状態レベルにし、ＣＣ端子電圧ＶＣＣが補助電圧値ＶＣＣＰＤ以下になっても、停止状態レベルを維持する。また、電圧差検出回路９１は、ＣＣ端子とＤＤ端子間の電位差が、所定電圧値ＶＰＤ以上になると、電位差信号を検出する

また、ラッチ停止するＣＣ端子電圧ＶＣＣＯＶＰを制御ＩＣ（この例であれば、半導体装置３）の内部で設定し、そのＣＣ端子電圧ＶＣＣがラッチ停止電圧ＶＣＣＯＶＰになった時に過負荷保護のラッチ停止をさせる構成もある。この場合には、トランス３１の設定のみにより、過負荷保護を作動させたい出力電力時のＣＣ端子電圧ＶＣＣがラッチ停止電圧ＶＣＣＯＶＰになるように調整しなければならない。しかし、ＤＤ端子とＣＣ端子の間に電位差検出回路９１を挿入し、ＤＤ端子に電流が流れ込むことでラッチ停止させる構成の場合は、過負荷保護を作動させたい出力電力時のＣＣ端子電圧ＶＣＣに対して、電位差検出回路９１が電流を流す２端子間（ＩＮ、ＯＵＴ）の電位差を調整すれば良い。このため、半導体装置３内部にラッチ停止電圧ＶＣＣＯＶＰを設定して、過負荷保護を実現する構成よりも、設計の自由度が大きく広がる。

また、図１、図２、図３に示す実施の形態１の構成では、半導体装置３の内部回路にて設定された上限電流値ＩＬＩＭＩＴにより、過負荷保護が作動する出力電力が設定される。これに比べて、実施の形態１の変形例２の構成は、トランス３１の設計や電位差検出回路９１の設定により、ドレイン電流ピーク値ＩＤＰが上限電流値ＩＬＩＭＩＴより小さい出力電力の範囲内であれば、過負荷保護が作動する出力電力を自由に設定することができるという利点がある。なお、電位差検出回路９１は、例えば、ツェナーダイオードを使用することでも実現が可能である。また、この場合には、過負荷保護が作動するＣＣ端子とＤＤ端子の電位差と同じツェナー電圧のツェナーダイオードを使用する必要がある。

前述したように、半導体装置３を使用すれば、ラッチ停止型の過負荷保護を実現する図１に示したスイッチング電源装置を構成することができる。それとともに、図１のスイッチング電源装置に電圧クランプ回路９０を追加するだけで、自己復帰型の過負荷保護を実現する図３に示した電源とすることができる。また、図１に示したスイッチング電源装置に電位差検出回路９１を追加することで、トランス３１の設計と電位差検出回路９１の内容により、過負荷保護が作動する出力電力を設定できる電源とすることができる。

以上のように、実施の形態１およびその変形例によれば、１種類のスイッチング電源制御ＩＣ（半導体装置３）を使用することにより、その半導体装置３の周辺回路のわずかな違いにより、自己復帰型、ラッチ停止型の過負荷保護を選ぶことができる。また、別の部分に簡単な回路を１つ追加することで、過負荷保護が作動する出力電力を半導体装置３により設定された値ではなく、半導体装置３の周辺回路で設定することができる過負荷保護を実現することもできる。つまり、スイッチング電源装置の半導体装置３（制御ＩＣ）としての汎用性が高まり、より多くの電源設計者の要望に答えることができる半導体装置３を提供することができる。

また、それらの過負荷保護構成の選択は、とても少ない部品の追加で実現が可能であり、電源設計者にコストアップの負担を与えない。さらに、このように半導体装置３の汎用性が高まるため、この過負荷保護の構成だけのために半導体装置３のラインアップを増やす必要がなくなり、半導体装置３の開発費用を削減することができる。

また、ＣＣ端子電圧ＶＣＣが所定値以下になると上限電流値ＩＬＩＭＩＴが低下する機能を持たせることで、定電圧制御を可能とする最大出力電流ＩＯＭＡＸと、補助巻線３１ｃの平滑電圧（補助電源電圧ＶＣＣ）が低下することにより過負荷保護が作動する時点の出力電流ＩＯＰＲＴとの差を小さくすることができる。これにより、電源部品の電流定格を小さくできるために、コストダウンを図ることができる。

また、定電圧端子であるＤＤ端子に所定値以上の電流が流れることにより過負荷保護が作動する構成において、ＣＣ端子とＤＤ端子間の電位差検出回路９１により、補助巻線３１ｃの平滑電圧の上昇を利用して過負荷保護が作動する出力電力を設定することができる。このため、トランス３１の設計だけにより設定する場合に比べて、過負荷保護が作動する出力電力を設定しやすい。

なお、実施の形態１では、半導体装置３は、ピーク値ＩＤＰが上限電流値ＩＬＩＭＩＴまで大きくなることによってＦＢ端子電圧ＶＦＢが上昇してラッチ停止する過負荷保護と、補助巻線３１ｃの平滑電圧（補助電源電圧ＶＣＣ）が発振禁止電圧ＶＣＣＯＦＦまで低下することにより、自己復帰型のタイマー間欠発振動作をする過負荷保護とを実現する構成となっていた。しかし、この２種類の過負荷を検出する構成を使用して、自己復帰、ラッチ停止の過負荷保護を実現できる半導体装置３であれば、他の構成であってもよい。例えば、図７に示すように、ピーク値ＩＤＰが上限電流値ＩＬＩＭＩＴまで大きくなることによってＦＢ端子電圧ＶＦＢが所定値ＶＦＢＯＬまで上昇し、発振停止する。その後、ＦＢ端子電圧ＶＦＢが下降、上昇を繰り返し、４回に１回だけＦＢ端子電圧ＶＦＢが下降してきた時に発振開始するようなタイマー間欠動作の過負荷保護を実現することができる。これにより、ＣＣ端子電圧ＶＣＣの低下を検出しラッチ停止する半導体装置３の過負荷保護に関する代替構成を実現することができる。

また、実施の形態１では、カウント回数が４回に１回だけ発振開始するタイマー間欠動作を行っているが、発振期間を限定して出力電力を抑えられるのであれば、カウント回数がＮ回（Ｎは２以上の整数）に１回のタイマー間欠動作を行っても構わない。

さらに、実施の形態１では、ピーク値ＩＤＰが上限電流値ＩＬＩＭＩＴまで大きくなることによってＦＢ端子電圧ＶＦＢが上昇し、過負荷保護が作動する動作を実現しているが、半導体装置３に過負荷保護用の端子を追加し、スイッチング素子１に流れる電流のピーク値が所定値以上になると、その過負荷保護用端子の電圧が上昇して所定値以上になると過負荷保護が作動するような構成としても構わない。

なお、ＣＣ端子電圧ＶＣＣが低下することによる自己復帰型の過負荷保護の実現に関しては、タイマー間欠発振動作構成の他に、過負荷保護時に出力電圧ＶＯが低下するとともに出力電流ＩＯが小さくなる特性を示すフの字型の保護（Ｆｏｌｄｂａｃｋ Ｃｕｒｒｅｎｔ Ｌｉｍｉｔｉｎｇ）で実現する構成があり、それを採用しても構わない。このフの字型の保護は、例えば、半導体装置３において、レギュレータ５の構成を変更して、ＣＣ端子電圧ＶＣＣが所定値以下に低下すると、ＣＣ端子からではなく、ドレイン端子からＤＤ端子に電流を供給することにより、ＣＣ端子電圧ＶＣＣが低下してもＤＤ端子電圧ＶＤＤが所定値に保たれるように構成する。その上で、図８Ａに示すように、ＣＣ端子電圧ＶＣＣが所定値以下になると、ＣＣ端子電圧ＶＣＣの低下とともに上限電流値ＩＬＩＭＩＴが低下するようにＩＬＩＭＩＴ低下回路１３を変更することで、図８Ｂに示すようなフの字特性の実現が可能である。

このような構成により、過負荷時、出力電圧ＶＯとともにＣＣ端子電圧ＶＣＣが低下すると、出力に供給される電力は小さくなるが、過負荷状態における過電流問題は解決される。再び出力電圧ＶＯとＣＣ端子電圧ＶＣＣが上昇すれば、通常動作に復帰する。このように自己復帰型の過電流保護が実現される。また、ＣＣ端子電圧ＶＣＣがさらに低い値まで低下することによりパルス発生回路１６の発振周波数を低下させる機能を追加することで、過負荷時の出力へのエネルギーの供給をさらに減らし、より安全なフの字型の過負荷保護を実現することができる。
また、このフの字特性の実現においては、ＣＣ端子電圧ＶＣＣの低下に応じて上限電流値ＩＬＩＭＩＴを低下させる構成がなくても、発振周波数ｆｏｓｃを低下させる等のように、出力への供給エネルギーを低下させることが出来れば、他の構成でもかまわない。

なお、実施の形態１では、半導体装置３が定電圧端子であるＤＤ端子に所定値以上の電流が流れることによりラッチ停止する機能を有し、ＣＣ端子とＤＤ端子間に電位差検出回路９１を挿入することにより、ラッチ停止型の過負荷保護を実現しているが、タイマー間欠動作方式など自己復帰型の過負荷保護でも構わない。

なお、実施の形態１では、半導体装置３にＣＣ端子電圧ＶＣＣが所定値以下になると上限電流値ＩＬＩＭＩＴが低下する機能（ＩＬＩＭＩＴ低下回路１３）を持たせることで、定電圧制御を可能とする最大出力電流ＩＯＭＡＸと、補助巻線３１ｃの平滑電圧（ＣＣ端子電圧ＶＣＣ）が低下することにより過負荷保護が作動する時点の出力電流ＩＯＰＲＴとの差を小さくすることを実現している。この時のＣＣ端子電圧ＶＣＣと上限電流値ＩＬＩＭＩＴの変化の関係は、ＣＣ端子電圧ＶＣＣの低下に対して上限電流値ＩＬＩＭＩＴが単調減少であれば、図５に示すような比例関係である必要はない。また、上限電流値ＩＬＩＭＩＴが低下するＣＣ端子電圧ＶＣＣを発振可能電圧ＶＣＣＯＮとしたが、過負荷保護を作動させるＣＣ端子の発振禁止電圧ＶＣＣＯＦＦよりも上の電圧であれば、上限電流値ＩＬＩＭＩＴが低下するＣＣ端子電圧ＶＣＣは発振可能電圧ＶＣＣＯＮでなくても構わない。
さらに、ＣＣ端子電圧ＶＣＣが所定値以下に低下すると、ＣＣ端子電圧ＶＣＣの低下とともに上限電流値ＩＬＩＭＩＴを低下させる機能が無い場合でも、発振周波数ｆｏｓｃを低下させる等のように、出力への供給エネルギーを低下させることが出来れば、他の構成でもかまわない。

なお、実施の形態１では、シャントレギュレータ４５とフォトカプラ３２によりＦＢ端子の電流を調整して、ドレイン電流ピーク値ＩＤＰを調整する帰還部３０を備えているが、例えば、シャントレギュレータの代わりにツェナーダイオードを使用する帰還部３０など、帰還部３０は上述した構成に限定されない。

なお、図２に示した半導体装置３を使用する実施の形態１では、パルス発生回路１６を備え、所定の周波数で発振するＰＷＭ制御の電源にて過負荷保護を実現しているが、自励式のリンギングチョークコンバータ（Ｒｉｎｇｉｎｇ Ｃｈｏｋｅ Ｃｏｎｖｅｒｔｅｒ）など、周波数が一定でなくてもドレイン電流のピーク値ＩＤＰに対して出力電力が単調増加する電源であれば、他の制御方式でも構わない。

さらに、ＰＷＭ制御において、ドレイン電流のピーク値ＩＤＰが所定値以上になると、スイッチング素子１と１次巻線３１ａがスイッチング動作により出力に供給するエネルギーが所定値以上になる。このように図２に示した実施の形態１は、この供給エネルギーが所定値以上になったところで過負荷保護を作動させる機能と、この供給エネルギーに最大値を持たせることにより、負荷が重くなった時に補助巻線３１ｃの平滑電圧が所定値以下に低下したところで過負荷保護を作動させる機能とを備えている。

また、スイッチング素子１と１次巻線３１ａがスイッチング動作により出力に供給するエネルギーが所定値以上になるところで過負荷を検出する機能を備えていれば、その供給エネルギーをモニタするパラメータは、ドレイン電流ピーク値ＩＤＰでなくてもよい。例えば、スイッチング素子１が１周期のスイッチング動作で電流を流す時間ＴＯＮなどであっても構わない。この場合、発振信号生成部は、出力直流電圧ＶＯに基づいて、スイッチング動作のオン期間の目標値を表す目標信号Ｓ１２を生成する目標信号生成部を含み、目標信号Ｓ１２に基づいて、発振信号Ｓ１７を生成する。目標信号生成部は、補助直流電圧ＶＣＣに基づいて、上限目標値ＩＬＩＭＩＴを設定し、目標信号Ｓ１２を上限目標値ＩＬＩＭＩＴ以下に制限する。

さらに、例えば、ドレイン電流のピーク値ＩＤＰが一定で、発振周波数を変化させるパルス周波数変調方式（ＰＦＭ：Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）による制御に関しても、ドレイン電流ピーク値ＩＤＰを発振周波数ｆｏｓｃに置き換えれば、出力に供給するエネルギーは、発振周波数ｆｏｓｃをパラメータとすることによりモニタすることが可能である。この場合、発振信号生成部は、出力直流電圧ＶＯに基づいて、スイッチング動作の周波数の目標値を表す目標信号Ｓ１２を生成する目標信号生成部を含み、目標信号Ｓ１２に基づいて、発振信号Ｓ１７を生成する。目標信号生成部は、補助直流電圧ＶＣＣに基づいて、上限目標値ｆＬＩＭＩＴを設定し、目標信号Ｓ１２を上限目標値ｆＬＩＭＩＴ以下に制限する。

なお、実施の形態１では、スイッチング素子１とその制御部２が同一基板上に形成された半導体装置３による構成としたが、スイッチング素子１と制御部２は別の半導体基板上に形成されても構わない。
（実施の形態２）

実施の形態２では、実施の形態１およびその変形例と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１およびその変形例と同等であるので、省略する。
本発明の実施の形態２のスイッチング電源装置は、実施の形態１の変形例２（図６）において、半導体装置３を、自己復帰型の過負荷保護を実現する半導体装置３Ａで置き換えた構成をしている。図９は、実施の形態２の半導体装置３Ａの一構成を示すブロック図である。半導体装置３Ａは、スイッチング素子１とスイッチング素子１のスイッチング動作を制御する制御部２Ａから構成される。

この半導体装置３Ａは、図２に示した半導体装置３のＶＤＤラッチ停止回路８をＶＤＤ停止回路５８に代えて構成している。ＤＤ端子に所定値以上の電流が流入する時にのみ、ＮＡＮＤ回路１８に出力する発振制御信号Ｓ５８をローレベル信号にする機能を持たせることにより、ＤＤ端子に電流が流れ込み過負荷を検出した時にスイッチング素子１を発振禁止状態に設定し、スイッチング素子１を停止状態にする。発振が停止した後は、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下することにより、ＣＣ端子電圧ＶＣＣの上昇、下降によるタイマー間欠動作が実現する。ＶＤＤ停止回路５８は、発振制御信号生成部に含まれる。

また、ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下した時に、ＶＤＤ停止回路５８の出力信号はローレベルからハイレベルにリセットされる。図１０には、このタイマー間欠発振動作のタイミングチャートを示す。発振が停止した後、ＣＣ端子電圧ＶＣＣは上昇、下降を繰り返す。ＣＣ端子電圧ＶＣＣが発振禁止電圧ＶＣＣＯＦＦまで低下する回数が４回になるまでは、発振の停止が続く。その回数が４回目になりＣＣ端子電圧ＶＣＣが発振可能電圧ＶＣＣＯＮまで上昇すると、発振が再開する。

発振が再開した時に過負荷状態が継続していれば、ＣＣ端子電圧ＶＣＣは引き続き上昇して再びＤＤ端子に電流が流れ込む。このため、スイッチング素子１の発振は停止して、再び発振の停止状態に入る。このような動作を繰り返すことにより、タイマー間欠発振動作を示す自己復帰型の過負荷保護を実現することができる。

なお、実施の形態２では、実施の形態１の変形例２におけるスイッチング電源装置（図６）に半導体装置３Ａ（図９）を用いて、ＣＣ端子とＤＤ端子間に電位差検出回路９１を挿入し、過負荷の検出を行っているが、ＣＣ端子電圧ＶＣＣとの比較に使われる端子は、定電圧の端子であればＤＤ端子でなくても構わない。例えば、他に定電圧の端子がある場合には、その定電圧端子に電流が流れ込むか、その端子の電圧が上昇すると過負荷保護を実現する機能を付けて、実現することが可能である。

なお、実施の形態２では、半導体装置３ＡにＣＣ端子電圧ＶＣＣが所定値以下になると上限電流値ＩＬＩＭＩＴが低下する機能（ＩＬＩＭＩＴ低下回路１３）を持たせることで、定電圧制御を可能とする最大出力電流ＩＯＭＡＸと、補助巻線３１ｃの平滑電圧（ＣＣ端子電圧ＶＣＣ）が低下することにより過負荷保護が作動する時点の出力電流ＩＯＰＲＴとの差を小さくすることを実現している。この時のＣＣ端子電圧ＶＣＣと上限電流値ＩＬＩＭＩＴの変化の関係は、ＣＣ端子電圧ＶＣＣの低下に対して上限電流値ＩＬＩＭＩＴが単調減少であれば、図５に示すような比例関係である必要はない。

また、実施の形態２では、ＣＣ端子電圧ＶＣＣが発振可能電圧ＶＣＣＯＮ以下になると上限電流値ＩＬＩＭＩＴが低下するとした。しかし、上限電流値ＩＬＩＭＩＴが低下するＣＣ端子電圧ＶＣＣは、発振可能電圧ＶＣＣＯＮでなくても、過負荷保護を作動させるＣＣ端子の発振禁止電圧ＶＣＣＯＦＦよりも上の電圧であればよい。
さらに、ＣＣ端子電圧ＶＣＣが所定値以下に低下すると、ＣＣ端子電圧ＶＣＣの低下とともに上限電流値ＩＬＩＭＩＴを低下させる機能がなくても、発振周波数ｆｏｓｃを低下させる等のように、出力への供給エネルギーを低下させることが出来れば、他の構成でもかまわない。

さらに、このＣＣ端子電圧ＶＣＣが所定値以下に低下するとＣＣ端子電圧ＶＣＣの低下とともに上限電流値ＩＬＩＭＩＴが低下する機能がない場合でも、ＣＣ端子電圧ＶＣＣが所定値以下になると、ＣＣ端子の消費電流が大きくなる機能を追加する構成もある。換言すれば、ＣＣ端子電圧ＶＣＣが所定値以下になると、補助電源部２０の内部抵抗が小さくなり、ＣＣ端子とＤＤ端子間の消費電流が多くなる。これにより、ＣＣ端子電圧ＶＣＣの低下を早くして、定電圧制御を可能とする最大出力電流ＩＯＭＡＸと、補助巻線３１ｃの平滑電圧（ＣＣ端子電圧ＶＣＣ）が低下することにより過負荷保護が作動する時点の出力電流ＩＯＰＲＴとの差を小さくすることも実現できる。また、この両方の機能を備えることで、さらに効果を高めることもできる。
（実施の形態３）

実施の形態３では、実施の形態１、２と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１、２と同等であるので、省略する。
図１１は、本発明の実施の形態３におけるスイッチング電源装置の一構成を示すブロック図である。補助巻線フィードバックは、補助巻線３１ｃの平滑電圧（ＣＣ端子電圧ＶＣＣ）を所定値にするように、出力へ供給するエネルギーの量を調整して、定電圧特性を実現するものである。この補助巻線フィードバックの場合、ＣＣ端子電圧ＶＣＣを所定値にするフィードバックであるために、ＣＣ端子電圧ＶＣＣの上昇による過負荷検出は不可能である。しかし、スイッチング素子１を流れる電流ピーク値が所定値以上になることによる過負荷の検出と、補助巻線３１ｃの平滑電圧が所定値以下に低下することによる過負荷の検出により、少ない回路の変更で２種類の過負荷保護を実現することが可能となる。実施の形態３では、実施の形態１の半導体装置３に代えて、半導体装置３Ｂが用いられる。半導体装置３Ｂは、スイッチング素子１とスイッチング素子１のスイッチング動作を制御する制御部２Ｂから構成される。

図１１の実施の形態３が図１に示した実施の形態１のスイッチング電源装置と比べて異なる点は、二点ある。一点目は、ＣＣ端子電圧ＶＣＣがフィードバック信号制御回路１１１に入力され、ドレイン電流ピーク値ＩＤＰを設定している点である。二点目は、ＶＦＤラッチ停止回路９の代わりにＶＳＤラッチ停止回路１０９が設けられ、フィードバック信号制御回路１１１からＶＳＤラッチ停止回路１０９に信号が出力される点である。ＶＳＤラッチ停止回路１０９は、ドレイン電流ピーク値ＩＤＰが所定値以上になった時に、コンデンサ１２６に電流を流し込み、ＳＤ端子電圧ＶＳＤが所定値ＶＳＤＯＬＰに達した時にスイッチング素子１の発振をラッチ停止にする。所定値ＶＳＤＯＬＰは、帰還電圧値とも呼ばれる。

ＳＤ端子電圧ＶＳＤは、帰還電圧とも呼ぶ。フィードバック信号制御回路１１１は、目標信号生成部に含まれる。ＶＳＤラッチ停止回路１０９は、発振制御信号生成部に含まれる。また、帰還信号生成部は、トランス３１、補助電源部２０、フィードバック信号制御回路１１１、ＶＳＤラッチ停止回路１０９、およびコンデンサ１２６を含む。ＶＳＤラッチ停止回路１０９およびラッチ停止回路１０は、ＳＤ端子電圧ＶＳＤが帰還電圧値ＶＳＯＬＰ以上になると、発振制御信号Ｓ１０を停止状態レベルにする。発振制御信号生成部は、発振制御信号Ｓ１０が停止状態レベルの場合、ＳＤ端子電圧ＶＳＤが帰還電圧値ＶＳＯＬＰ未満になっても、停止状態レベルを維持する。発振信号生成部は、ＣＣ端子電圧ＶＣＣに基づいて、周期的に動作状態レベルと非動作状態レベルを繰り返す発振信号Ｓ１７を生成し、発振信号Ｓ１７に基づいてスイッチング素子１をスイッチングする。

図１１に示す電圧クランプ回路９０が接続されていない状態では、過負荷時にドレイン電流のピーク値ＩＤＰが所定値以上になり、ＳＤ端子電圧ＶＳＤが所定値ＶＳＤＯＬＰまで上昇すると、ラッチ停止型の過負荷保護が作動する。電圧クランプ回路９０をＳＤ端子とソース端子間に接続する時には、過負荷時には、ＳＤ端子電圧ＶＳＤが所定値ＶＳＤＯＬＰまで上昇する前にクランプされてラッチ停止しない。このため、ドレイン電流のピーク値ＩＤＰがその上限電流値ＩＬＩＭＩＴで制限されることによって、出力電圧ＶＯが低下してＣＣ端子電圧ＶＣＣが低下する。これにより、実施の形態１の変形例１におけるスイッチング電源装置（図３）と同様に、タイマー間欠発振動作を示す自己復帰型の過負荷保護を実現させることができる。つまり、図１１に示した実施の形態３の構成であれば、電圧クランプ回路９０を追加するかどうかだけで、ラッチ停止の過負荷保護か自己復帰型の過負荷保護かを選択することができる。

実施の形態３において、電圧クランプ回路９０は、帰還信号生成部に含まれる場合と含まれない場合がある。電圧クランプ回路９０が帰還信号生成部に含まれない場合、帰還信号生成部は、出力直流電圧ＶＯの低下に応じて、出力直流電圧ＶＯに大略比例する補助直流電圧ＶＣＣも低下し、その低下とともに上昇する帰還電圧ＶＳＤを生成する。電圧クランプ回路９０が帰還信号生成部に含まれる場合、発振制御信号生成部は、発振制御信号Ｓ１０を停止状態レベルにしない。

通常負荷状態においては、負荷が軽くなり出力電圧ＶＯが高くなると、出力直流電圧ＶＯに大略比例する補助直流電圧ＶＣＣも高くなり、ＳＤ端子を介して流出する電流が増加し、目標信号Ｓ１２が低下するため、発振信号Ｓ１７はピーク値ＩＤＰが低下するように生成される。逆に、負荷が重くなり出力電圧ＶＯが低くなると、補助直流電圧ＶＣＣも低くなり、ＳＤ端子を介して流出する電流が減少し、目標信号Ｓ１２が上昇するため、発振信号Ｓ１７はピーク値ＩＤＰが上昇するように生成される。このように、ピーク値ＩＤＰの変動が出力電圧ＶＯの変動を打ち消すように動作するため、通常負荷状態において、出力電圧ＶＯは負荷の変動によらず安定化される。ＳＤ端子を介して流出する電流は、帰還電流とも呼ばれる。

以上のように本発明の実施の形態によれば、１種類のスイッチング電源制御ＩＣ（半導体装置）により、その周辺回路のわずかな違いで、自己復帰型、ラッチ停止型の過負荷保護構成を選ぶことができる。また、別の部分に簡単な回路を１つ追加することにより、過負荷保護が作動する出力電力を、制御ＩＣで設定された値ではなく、周辺回路で設定する値で過負荷保護を作動させる構成を実現することもできる。これにより、スイッチング電源の制御ＩＣとしての汎用性が高まり、より多くの電源設計者の要望に答えることができる。それらの過負荷保護構成の選択は、少ない部品の追加で可能であり、コストアップの負担を与えない。また、汎用性が高まるため、過負荷保護構成だけの制御ＩＣのラインアップを増やす必要がなく、開発費用を削減することもできる。

さらに、ＣＣ端子電圧ＶＣＣが所定値以下になると、上限電流値ＩＬＩＭＩＴが低下する機能を持たせることができる。これにより、定電圧制御を可能とする最大出力電流ＩＯＭＡＸと、補助巻線の平滑電圧（ＣＣ端子電圧ＶＣＣ）が低下することにより過負荷保護が作動する時点の出力電流ＩＯＰＲＴとの差を、小さくすることができる。その結果、電源部品の電流定格を小さくでき、コストダウンを図れる。

また、定電圧端子のＤＤ端子に所定値以上の電流が流れると過負荷保護が作動することにより、補助巻線の平滑電圧の上昇を利用して過負荷保護をかけることもできる。これにより、過負荷保護が作動する出力電力を、ＣＣ端子とＤＤ端子間の電位差検出回路９１で設定可能となる。その結果、トランスの設計だけで設定する場合に比べて、過負荷保護が作動する出力電力を設定しやすくできるという効果を奏する。

本発明に係る半導体装置およびスイッチング電源装置は、自己復帰型、ラッチ停止型のどちらの過負荷保護を必要とする機器の電源に使用することが可能であり、幅広い電子機器に使用することが可能である。

以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。

本発明は、スイッチング電源装置、半導体装置、および制御方法に利用できる。

本発明の実施の形態１におけるスイッチング電源装置の構成を示すブロック図 実施の形態１における半導体装置の構成を示すブロック図 実施の形態１の変形例１におけるスイッチング電源装置の構成を示すブロック図 自己復帰型の過負荷保護のタイマー間欠発振動作を表すタイミングチャート ドレイン電流ピーク値の上限電流値ＩＬＩＭＩＴとＣＣ端子電圧との関係を示す関係図 実施の形態１の変形例２におけるスイッチング電源装置の構成を示すブロック図 ＦＢ端子によりタイマー間欠動作を実現するタイマー間欠発振動作を表すタイミングチャート ドレイン電流ピーク値の上限電流値ＩＬＩＭＩＴとＣＣ端子電圧との関係を示す関係図 フの字型の過負荷保護における出力電圧と出力電流との関係を示す関係図 本発明の実施の形態２における自己復帰型の過負荷保護を実現する半導体装置の一構成を示すブロック図 実施の形態２のスイッチング電源装置におけるタイマー間欠発振動作を表すタイミングチャート 本発明の実施の形態３におけるスイッチング電源装置の構成を示すブロック図 従来のスイッチング電源装置の構成を示すブロック図 従来のスイッチング電源装置によるフの字型の過負荷保護を示す関係図 従来のスイッチング電源装置による電流垂下型の過負荷保護を示す関係図

符号の説明

１ スイッチング素子
２、２Ａ、２Ｂ 制御部
３、３Ａ、３Ｂ 半導体装置
４ 定電流源
５ レギュレータ
６ 発振制御回路
７ タイマー間欠発振制御回路
８ ＶＤＤラッチ停止回路
９ ＶＦＢラッチ停止回路
１０ ラッチ停止回路
１１、１１１ フィードバック信号制御回路
１２ クランプ回路
１３ ＩＬＩＭＩＴ低下回路
１４ ドレイン電流検出回路
１５ 比較器
１６ パルス発生回路
１７ ＲＳフリップフロップ回路
１８ ＮＡＮＤ回路
１９ ゲートドライバ
２１、４１ ダイオード
２２、４２、２６、１２６ コンデンサ
２４、２５、４３、４４、４６、４７ 抵抗
３１ トランス
３１ａ １次巻線
３１ｂ ２次巻線
３１ｃ 補助巻線
３２ フォトカプラ
３２ａ フォトトランジスタ
３２ｂ フォトダイオード
４５ シャントレギュレータ
４８ 負荷
５８ ＶＤＤ停止回路
１０９ ＶＳＤラッチ停止回路
９０ 電圧クランプ回路
９１ 電位差検出回路

Claims (1)

1. １次巻線と２次巻線と補助巻線とを有するトランスと、
   前記１次巻線に入力される第１の直流電圧をスイッチング動作によって制御するスイッチング素子と、
   前記スイッチング素子のスイッチング動作により前記２次巻線に発生する交流電圧を整流かつ平滑化し、出力電圧として第２の直流電圧を生成する出力電圧生成部と、
   前記スイッチング素子のスイッチング動作を制御する制御回路に、前記２次巻線と比例する前記補助巻線の交流電圧を整流かつ平滑化した電圧値が入力される第１の外部接続端子と、
   前記出力電圧生成部に供給するエネルギーが第１所定値以上になることを過負荷として検出する第１の検出手段と、
   前記出力電圧生成部に供給するエネルギーに設定した最大値を持ち、前記第１の外部接続端子の電圧値が第２所定値以下になることを過負荷として検出する第２の検出手段と、
   前記出力電圧生成部に供給されるエネルギーが増加すると電圧が増加する第２の外部接続端子と、
   前記第１の検出手段が過負荷を検出すると適用される第１の過負荷保護回路と、
   前記第２の検出手段が過負荷を検出すると適用される第２の過負荷保護回路と、を備え、
   前記第２の外部接続端子における電圧が、通常動作時の電圧より高い第３所定値まで増加すると前記第１の検出手段が過負荷を検出し、
   前記第２の外部接続端子における電圧が前記第３所定値まで増加する事を防止するクランプ回路を更に備え、
   前記出力電圧生成部に供給されるエネルギーが増加して過負荷状態になると、前記第２の過負荷保護回路は動作状態にされるが、前記第1の過負荷保護回路は前記クランプ回路により非動作状態にされることを特徴とする半導体装置。

Images