[go: up one dir, main page]

JP4874599B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP4874599B2
JP4874599B2 JP2005233800A JP2005233800A JP4874599B2 JP 4874599 B2 JP4874599 B2 JP 4874599B2 JP 2005233800 A JP2005233800 A JP 2005233800A JP 2005233800 A JP2005233800 A JP 2005233800A JP 4874599 B2 JP4874599 B2 JP 4874599B2
Authority
JP
Japan
Prior art keywords
auxiliary capacitance
liquid crystal
semiconductor layer
line
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005233800A
Other languages
Japanese (ja)
Other versions
JP2007047615A (en
Inventor
玲彦 齋藤
裕之 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2005233800A priority Critical patent/JP4874599B2/en
Publication of JP2007047615A publication Critical patent/JP2007047615A/en
Application granted granted Critical
Publication of JP4874599B2 publication Critical patent/JP4874599B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、液晶表示装置に関するものである。   The present invention relates to a liquid crystal display device.

従来より、IPS(in−plane switching)モードにおいて、液晶表示装置を容量結合駆動方に基づいて駆動させる技術が提案されている。この場合に、液晶表示装置に設けられたR、B、Gの色毎の輝度の損失を補うために、各画素毎に設けられた電荷蓄積容量について、Cg、Cr、Cbの順番で小さくなるように設定する技術が開示されている(例えば、特許文献1参照)。
特開2003−241213公報
Conventionally, a technique for driving a liquid crystal display device based on a capacitive coupling driving method in an IPS (in-plane switching) mode has been proposed. In this case, in order to compensate for the luminance loss for each of the R, B, and G colors provided in the liquid crystal display device, the charge storage capacity provided for each pixel decreases in the order of Cg, Cr, and Cb. A technique for making the setting is disclosed (see, for example, Patent Document 1).
JP 2003-241213 A

しかしながら、上記構成の液晶表示装置において、色毎に電荷蓄積容量を変化させるための具体的な構成が開示されていない。また、R、G、Bによるカラー表示を行う場合に、各色により波長が異なるため、同じ電圧を印可しても透過率が異なり、上記のようにG色、R色、B色の順番で電荷蓄積容量を変化させると、最大輝度にムラが見られるという問題点がある。   However, in the liquid crystal display device having the above configuration, a specific configuration for changing the charge storage capacity for each color is not disclosed. In addition, when performing color display by R, G, and B, the wavelength differs depending on each color. Therefore, even if the same voltage is applied, the transmittance is different. As described above, the charges are in the order of G, R, and B colors. When the storage capacity is changed, there is a problem that unevenness is observed in the maximum luminance.

そこで、本発明は上記問題点に鑑み、信号線に供給する画像信号について、同じ階調電圧で供給しても、カラーフィルターの色毎に透過率の差を無くし、また、この場合に駆動回路でその調整を行うことなく、アレイ基板上で色毎の階調差をなくす補正ができる液晶表示装置を提供する。   In view of the above problems, the present invention eliminates the difference in transmittance for each color of the color filter even if the image signal supplied to the signal line is supplied with the same gradation voltage, and in this case, the drive circuit Thus, there is provided a liquid crystal display device capable of correcting the gradation difference for each color on the array substrate without performing the adjustment.

本発明は、アレイ基板と、前記アレイ基板に対向配置された対向基板と、前記両基板間に配置された液晶層と、前記アレイ基板上に格子状に配線された複数のゲート線及び複数の信号線と、前記アレイ基板上に前記ゲート線と平行に配線された補助容量線と、前記ゲート線と前記信号線に接続されたスイッチング半導体層と、前記スイッチング半導体層が前記補助容量線と重なる位置まで延びて形成された補助容量用半導体層と、前記スイッチング半導体層に接続された画素電極と、前記対向基板側に配置された対向電極と、前記アレイ基板に設けられた画素毎に色が異なるカラーフィルター層と、を具備し、前記カラーフィルター層がR(赤色)、G(緑色)、B(青色)から形成され、B(青色)、G(緑色)、R(赤色)の順番で、前記補助容量線と前記補助容量用半導体層との重なる部分の面積Sを小さくすることを特徴とする液晶表示装置である。 The present invention includes an array substrate, a counter substrate disposed opposite to the array substrate, a liquid crystal layer disposed between the substrates, a plurality of gate lines and a plurality of gate lines wired in a grid pattern on the array substrate. A signal line, an auxiliary capacitance line wired in parallel to the gate line on the array substrate, a switching semiconductor layer connected to the gate line and the signal line, and the switching semiconductor layer overlapping the auxiliary capacitance line The auxiliary capacitance semiconductor layer formed extending to the position, the pixel electrode connected to the switching semiconductor layer, the counter electrode disposed on the counter substrate side, and a color for each pixel provided on the array substrate Different color filter layers, and the color filter layers are formed of R (red), G (green), and B (blue), and in the order of B (blue), G (green), and R (red) , before A liquid crystal display device, characterized in that to reduce the area S of the overlap portion between the auxiliary capacitor line auxiliary capacity semiconductor layer.

本発明について説明する。カラーフィルター層が、例えば、R(赤)、G(緑)、B(青)色より構成されている場合に、各色により波長が異なるため、本発明者の実験によると、図6に示すようにその透過率がB色、G色、R色の順番で低くなる。なお、この順番は特許文献1の順番とは異なっている。そのため、この透過率の低いほど、補助容量線と補助容量用半導体層との重なる部分の面積を小さくし、階調電圧を調整する。これによって、色が異なっても、同じ階調電圧を掛ければ、同じ透過率を得るため良好な表示を実現できる。   The present invention will be described. When the color filter layer is composed of, for example, R (red), G (green), and B (blue) colors, the wavelength differs depending on each color. The transmittance decreases in the order of B color, G color, and R color. This order is different from the order of Patent Document 1. Therefore, the lower the transmittance, the smaller the area of the overlapping portion between the auxiliary capacitance line and the auxiliary capacitance semiconductor layer, and the gradation voltage is adjusted. As a result, even if the colors are different, if the same gradation voltage is applied, the same transmittance can be obtained to achieve a good display.

以下、本発明の一実施の形態について、図1乃至図7に基づいて説明する。   Hereinafter, an embodiment of the present invention will be described with reference to FIGS.

(1)アレイ基板12の構造について
図1に基づいてアレイ基板12上の画素部分について説明する。必要に応じて図1のA−A'部分の断面図である図2、および、図1のB−B'部分の断面図である図3を参照する。
(1) Structure of Array Substrate 12 The pixel portion on the array substrate 12 will be described with reference to FIG. As necessary, reference is made to FIG. 2 which is a cross-sectional view of the AA ′ portion of FIG. 1 and FIG. 3 which is a cross-sectional view of the BB ′ portion of FIG.

アレイ基板12上には、画素毎にポリシリコンよりなる半導体層36、38が積層される(図1では、ハッチングで示した部分である)。この半導体層36は、平面形状がL字型をなしスイッチング素子としての役割を持つ。また、半導体層38は、平面形状が長方形を形成するための半導体層であり、その面積は画素毎によって異なる。半導体層38の領域は、補助容量部Csを構成する。すなわち補助容量部Csは、図2および図3から、半導体層38、ゲート絶縁膜40、補助容量線42によって構成される。 On the array substrate 12, semiconductor layers 36 and 38 made of polysilicon are stacked for each pixel (in FIG. 1, hatched portions). The semiconductor layer 36 is L-shaped in plan and has a role as a switching element. Further, the semiconductor layer 38 is a semiconductor layer for forming a rectangular plane shape, and the area thereof varies depending on each pixel. The region of the semiconductor layer 38 constitutes the auxiliary capacitance unit Cs. That is, the auxiliary capacitance portion Cs is configured by the semiconductor layer 38, the gate insulating film 40, and the auxiliary capacitance line 42 from FIGS.

なお、半導体層36と半導体層38とは、同じ半導体層で形成された第1接続線46で接続されている。 The semiconductor layer 36 and the semiconductor layer 38 are connected by a first connection line 46 formed of the same semiconductor layer.

半導体層36,38には、図2、図3にあるゲート絶縁膜40が積層され、このゲート絶縁膜40の上に図1にある補助容量線(Cs線)42とゲート線20を形成する層(以下、まとめてゲート線層という)が積層される。このゲート線層の上には、図2にある層間絶縁膜44を介して信号線18が積層される。図1のこの信号線18を積層するときに、図3の半導体層38と第1接続線46との上方にこの信号線18と共に第2接続線19を形成する。そして、第2接続線19と第1接続線46とはコンタクトホール48によって接続する。さらに、図1の信号線18とL字型の半導体層36とを接続するためにコンタクトホール52を設ける。   The gate insulating film 40 shown in FIGS. 2 and 3 is stacked on the semiconductor layers 36 and 38, and the auxiliary capacitance line (Cs line) 42 and the gate line 20 shown in FIG. 1 are formed on the gate insulating film 40. Layers (hereinafter collectively referred to as gate line layers) are stacked. On the gate line layer, the signal line 18 is laminated via the interlayer insulating film 44 shown in FIG. When the signal line 18 of FIG. 1 is laminated, the second connection line 19 is formed together with the signal line 18 above the semiconductor layer 38 and the first connection line 46 of FIG. The second connection line 19 and the first connection line 46 are connected by a contact hole 48. Further, a contact hole 52 is provided to connect the signal line 18 of FIG. 1 and the L-shaped semiconductor layer 36.

信号線18の上には、図3にある保護膜54を介して有機絶縁膜56が積層される。そして、半導体層38に対応する接続線46の位置にある有機絶縁膜56にコンタクトホール50を設け、このコンタクトホール50を設けた後にITOで透明な画素電極60を設ける。最後に、この画素電極60の上に図2、図3にある配向膜62を積層する。   An organic insulating film 56 is laminated on the signal line 18 via the protective film 54 shown in FIG. Then, a contact hole 50 is provided in the organic insulating film 56 at the position of the connection line 46 corresponding to the semiconductor layer 38, and after this contact hole 50 is provided, a transparent pixel electrode 60 is formed of ITO. Finally, the alignment film 62 shown in FIGS. 2 and 3 is laminated on the pixel electrode 60.

図2にある対向基板14においては、画素毎を仕切るようにブラックマトリックス64をガラス基板70の下面に設け、このブラックマトリックス64の間にカラーフィルター層66を設ける。このカラーフィルター層66は、画素毎に対応してR色(赤色)とG色(緑色)とB色(青色)を形成したものである。そして、最後にこのカラーフィルター層66の下面に配向膜68を形成する。   In the counter substrate 14 shown in FIG. 2, a black matrix 64 is provided on the lower surface of the glass substrate 70 so as to partition each pixel, and a color filter layer 66 is provided between the black matrices 64. The color filter layer 66 is formed with R color (red), G color (green), and B color (blue) corresponding to each pixel. Finally, an alignment film 68 is formed on the lower surface of the color filter layer 66.

(2)補助容量部Csの構成について
次に、図1に基づいて補助容量部Csの構成について説明する。
(2) Regarding Configuration of Auxiliary Capacitor Cs Next, the configuration of the auxiliary capacitor Cs will be described with reference to FIG.

画素毎に補助容量部Csが設けられている。この補助容量部Csは、図1にある補助容量線42と半導体層38とが重なった面積によってその補助容量が決定される。そのため、この面積Sを色毎に変化させている。具体的には、図1におけるハッチングの場所がその部分であり、B色にあたる面積Sb、G色にあたる面積Sg、R色にあたる面積Srとして、その面積がSb>Sg>Srとなるようにする。   A storage capacitor Cs is provided for each pixel. The auxiliary capacity Cs is determined by the area where the auxiliary capacity line 42 and the semiconductor layer 38 shown in FIG. 1 overlap. Therefore, this area S is changed for each color. Specifically, the hatched location in FIG. 1 is that portion, and the area Sb corresponding to the B color, the area Sg corresponding to the G color, and the area Sr corresponding to the R color are set such that Sb> Sg> Sr.

この面積Sが順番に小さくなるように形成するために、上記したように半導体層38の面積をB、G、Rの順番で小さくしている。   In order to form the area S so as to decrease in order, the area of the semiconductor layer 38 is decreased in the order of B, G, and R as described above.

例えば、B色における半導体層36の横方向が42μm、縦方向が22μmであり、補助容量部26の補助容量CsBは0.6pFとなる。   For example, the lateral direction of the semiconductor layer 36 in B color is 42 μm and the longitudinal direction is 22 μm, and the auxiliary capacitance CsB of the auxiliary capacitance unit 26 is 0.6 pF.

G色においては、半導体層36の横方向が40μm、縦方向が20μmであり、補助容量部26の補助容量CsGは0.5pFとなる。   In G color, the horizontal direction of the semiconductor layer 36 is 40 μm and the vertical direction is 20 μm, and the auxiliary capacitance CsG of the auxiliary capacitance unit 26 is 0.5 pF.

R色においては、半導体層36の横方向が38μm、縦方向が18μmであり、補助容量部26の補助容量CsRは0.4pFとなる。   In the R color, the horizontal direction of the semiconductor layer 36 is 38 μm and the vertical direction is 18 μm, and the auxiliary capacitance CsR of the auxiliary capacitance unit 26 is 0.4 pF.

このように、B、G、Rの順番で補助容量部Csの補助容量を小さくしているのは、図6に示すように、透過率がB、G、Rの順番で低くなるためである。そして、透過率が低くなると、輝度が落ちるため、同じ階調電圧を掛けても同じような輝度になるために、色毎に同じ階調電圧を掛けても輝度が同じになるように液晶印可電圧を透過率が低い色ほど高くなるようにするためである。即ち、同じ階調電圧を掛けても、透過率が低い色ほど液晶印可電圧を高くするようにするため、補助容量を透過率が低いほど小さくしている。   Thus, the reason why the auxiliary capacitance of the auxiliary capacitance unit Cs is reduced in the order of B, G, and R is that the transmittance decreases in the order of B, G, and R as shown in FIG. . When the transmittance is low, the luminance decreases, so that the same luminance is obtained even when the same gradation voltage is applied. Therefore, the liquid crystal can be applied so that the luminance is the same even when the same gradation voltage is applied for each color. This is because the voltage is increased as the color has lower transmittance. That is, even when the same gradation voltage is applied, in order to increase the liquid crystal applied voltage as the color has lower transmittance, the auxiliary capacity is reduced as the transmittance is lower.

ここで、補助容量Csが、半導体層38の面積によって決まる理由について図3に基づいて説明する。   Here, the reason why the auxiliary capacitance Cs is determined by the area of the semiconductor layer 38 will be described with reference to FIG.

図3に示すように、半導体層38と補助容量線22とはゲート絶縁膜40を介して設けられており、この間に補助容量Csが生じる。この半導体層38は、コンタクトホール48によって、第1接続線46、第2接続線19で画素電極60に接続されている。即ち、この半導体層38が電位的に画素電極60と同じであるため、前記補助容量Csが画素電極60における補助容量Csとなる。   As shown in FIG. 3, the semiconductor layer 38 and the auxiliary capacitance line 22 are provided via a gate insulating film 40, and an auxiliary capacitance Cs is generated between them. The semiconductor layer 38 is connected to the pixel electrode 60 by the first connection line 46 and the second connection line 19 through the contact hole 48. That is, since the semiconductor layer 38 is the same as the pixel electrode 60 in terms of potential, the auxiliary capacitor Cs becomes the auxiliary capacitor Cs in the pixel electrode 60.

(3)液晶表示装置の回路構成について
図4は、本実施の形態における液晶表示装置の回路構成図である。
(3) Circuit Configuration of Liquid Crystal Display Device FIG. 4 is a circuit configuration diagram of the liquid crystal display device in the present embodiment.

液晶表示装置10は、ツイステッド・ネマチック(TN)モード等の液晶容量部16と補助容量部26がスイッチング素子である薄膜トランジスタ24(以下、TFTという)のドレイン電極に接続されることによって、画素部の等価回路を構成している。このTFT24のゲート電極はゲート線20に接続されており、TFT24のソース電極は、信号線18と接続されている。   The liquid crystal display device 10 includes a liquid crystal capacitor portion 16 such as a twisted nematic (TN) mode and an auxiliary capacitor portion 26 connected to a drain electrode of a thin film transistor 24 (hereinafter referred to as a TFT) serving as a switching element. An equivalent circuit is configured. The gate electrode of the TFT 24 is connected to the gate line 20, and the source electrode of the TFT 24 is connected to the signal line 18.

また、このゲート線20と平行に補助容量部22と接続された補助容量線22が配線されている。 In addition, an auxiliary capacitance line 22 connected to the auxiliary capacitance portion 22 is wired in parallel with the gate line 20.

信号線18は、信号線ドライバー回路30に接続され、この信号線ドライバー回路30は、外部から入力した映像信号に基づいて、各信号線18に画像信号を出力する。   The signal line 18 is connected to a signal line driver circuit 30, and the signal line driver circuit 30 outputs an image signal to each signal line 18 based on a video signal input from the outside.

ゲート線20は、ゲートドライバー回路32に接続され、このゲートドライバー回路32は、制御回路(図示せず)から出力されるクロック信号に基づいてトリガー状のゲート信号を出力する。また、このゲートドライバー回路32には、補助容量線22が接続され、電位が反転する補助容量信号が供給される。   The gate line 20 is connected to a gate driver circuit 32. The gate driver circuit 32 outputs a trigger-like gate signal based on a clock signal output from a control circuit (not shown). Further, the auxiliary capacitance line 22 is connected to the gate driver circuit 32, and an auxiliary capacitance signal whose potential is inverted is supplied.

なお、液晶容量部16は信号線18を介して信号線ドライバー回路30にも接続され、一定の電位を有した対向電圧が供給される。   The liquid crystal capacitor 16 is also connected to the signal line driver circuit 30 via the signal line 18 and supplied with a counter voltage having a constant potential.

(4)液晶表示装置10の駆動方法について
図4における液晶表示装置10は、いわゆる容量結合駆動法によって駆動している。即ち、画素電極と補助容量線間に形成された補助容量部26を持ち、この補助容量部26に接続された補助容量線22の電位を変動させたときの電荷再配分により、液晶容量部16に印可される電圧を決定するものである。従来の液晶表示装置においては画素電極に書き込まれた電位と対向電極間電位との電位差が液晶印可電圧となる。これに対し、容量結合駆動法では、補助容量部26の補助容量Csにつながる補助容量線22の電位を振ることにより図1にある画素電極60の電位を変化させ、液晶印可電圧を決定する。そのため、各画素の補助容量Csを異なる大きさにすることにより、階調電圧を調整することができる。ゲートドライバー回路32のデジタルアナログコンバーター(DAC)の出力振幅と容量サイズ/電位振幅を調整することで同じ階調抵抗を用いて異なるγカーブを実現することができる(図7参照)。
(4) Driving Method of Liquid Crystal Display Device 10 The liquid crystal display device 10 in FIG. 4 is driven by a so-called capacitive coupling driving method. That is, the liquid crystal capacitor unit 16 has an auxiliary capacitor unit 26 formed between the pixel electrode and the auxiliary capacitor line, and redistributes charges when the potential of the auxiliary capacitor line 22 connected to the auxiliary capacitor unit 26 is changed. The voltage applied to is determined. In the conventional liquid crystal display device, the potential difference between the potential written in the pixel electrode and the potential between the counter electrodes is the liquid crystal applied voltage. On the other hand, in the capacitive coupling driving method, the potential of the pixel electrode 60 shown in FIG. 1 is changed by changing the potential of the auxiliary capacitance line 22 connected to the auxiliary capacitance Cs of the auxiliary capacitance section 26, thereby determining the liquid crystal applied voltage. Therefore, the gradation voltage can be adjusted by making the auxiliary capacitance Cs of each pixel different. By adjusting the output amplitude and capacitance size / potential amplitude of the digital / analog converter (DAC) of the gate driver circuit 32, different γ curves can be realized using the same gradation resistance (see FIG. 7).

具体的に、図5に基づいて説明する。   Specifically, a description will be given based on FIG.

図5は、ゲート電圧Vgと、画素電極Vpixと、対向電極電位Vcomと、画像信号Vsと、反転駆動される補助容量電位Vcsの関係を示している。   FIG. 5 shows the relationship between the gate voltage Vg, the pixel electrode Vpix, the counter electrode potential Vcom, the image signal Vs, and the auxiliary capacitance potential Vcs that is driven to be inverted.

図5に示すように、補助容量線22の補助容量電位Vcsを振ることで画素電極Vpixを決定する。このとき、対向電極電位Vcomは一定であるため、画素電位Vpixの変動量ΔVpixは、(1)式のようになる。   As shown in FIG. 5, the pixel electrode Vpix is determined by swinging the auxiliary capacitance potential Vcs of the auxiliary capacitance line 22. At this time, since the counter electrode potential Vcom is constant, the fluctuation amount ΔVpix of the pixel potential Vpix is expressed by the equation (1).


ΔVpix=ΔVcs・Cs/(Cs+Clc) ・・・(1)式

このため、補助容量Csを大きくすると電圧/透過率特性は急峻になり、補助容量Csは小さいと穏やかになる。

ΔVpix = ΔVcs · Cs / (Cs + C lc ) (1)

For this reason, when the auxiliary capacitance Cs is increased, the voltage / transmittance characteristics become steep, and when the auxiliary capacitance Cs is small, it becomes gentle.

そのため、RGB各画素の階調−透過率特性は従来の場合には、同じ電圧を印可したときRが一番暗く、Bが一番明るい。このため、中間調ラスターを表示した際はやや青み掛かって見える。これを防ぐために、上記で説明したようにB、G、Rの順番で補助容量部26の補助容量を順番に小さくし、液晶印可電圧を小さくすると、図7に示すようにほぼ同じような電圧−透過率特性となる。   Therefore, in the conventional case, the gradation-transmittance characteristics of each pixel of RGB are the darkest in R and the brightest in B when the same voltage is applied. For this reason, when a halftone raster is displayed, it appears slightly bluish. In order to prevent this, when the auxiliary capacitance of the auxiliary capacitance unit 26 is sequentially reduced in the order of B, G, and R as described above, and the liquid crystal applied voltage is reduced, substantially the same voltage as shown in FIG. -It becomes a transmission characteristic.

なお、TFT24をポリシリコンで形成しているので、TFT24のサイズを小さくすることができ、より高い回効率を得ることができるからである。   In addition, since the TFT 24 is formed of polysilicon, the size of the TFT 24 can be reduced, and higher cycle efficiency can be obtained.

(5)変更例1
本発明は上記各実施形態に限らず、その主旨を逸脱しない限り種々に変更することができる。
(5) Modification 1
The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist thereof.

上記実施形態では、カラーフィルター層66を対向基板14側に設けたが、これに代えてアレイ基板12側に設けてもよい。即ち、有機絶縁膜56を、RGBでそれぞれ形成してもよい。   In the above embodiment, the color filter layer 66 is provided on the counter substrate 14 side, but may be provided on the array substrate 12 side instead. That is, the organic insulating film 56 may be formed in RGB.

また、上記実施形態では、補助容量の変化を0.4pF、0.5pF、0.6pFとしたが、0.1pFから1.0pFの範囲で順番に変化させてもよい。   Moreover, in the said embodiment, although the change of the auxiliary capacitance was 0.4 pF, 0.5 pF, and 0.6 pF, you may change in order in the range of 0.1 pF to 1.0 pF.

また、上記実施形態では、RGBの3色について説明したが、これに加えて4色以上のカラーフィルター層を有する場合でも本発明を適用することができ、この場合であっても最も透過率の低い補助容量部26の補助容量を小さくすればよい。   In the above embodiment, the three colors of RGB have been described. In addition, the present invention can be applied even when the color filter layer has four or more colors. The auxiliary capacity of the low auxiliary capacity unit 26 may be reduced.

また、上記実施形態では、TNモードの液晶層16について説明したが、これに限らずVA(vertical alignment)モードの液晶を用いてもよい。   In the above-described embodiment, the TN mode liquid crystal layer 16 has been described. However, the present invention is not limited to this, and a VA (vertical alignment) mode liquid crystal may be used.

また、上記実施形態において、補助容量部26の補助容量Csを変えるのに画素毎に半導体層36の面積を変化させたが、これに代えて、補助容量線22の面積を画素毎に変化させてもよい。   In the above embodiment, the area of the semiconductor layer 36 is changed for each pixel to change the auxiliary capacity Cs of the auxiliary capacity unit 26. Instead, the area of the auxiliary capacity line 22 is changed for each pixel. May be.

また、補助容量線22と半導体層36とが重なる部分を画素毎にずらし、その重なる部分によって形成される面積を色毎に変化させてもよい。   Further, the portion where the storage capacitor line 22 and the semiconductor layer 36 overlap may be shifted for each pixel, and the area formed by the overlapping portion may be changed for each color.

また、上記実施形態では、ポリシリコンTFT24を用いたが、これに代えて単結晶シリコン薄膜トランジスタあるいはアモルファスシリコン薄膜トランジスタを用いてもよい。   In the above embodiment, the polysilicon TFT 24 is used, but a single crystal silicon thin film transistor or an amorphous silicon thin film transistor may be used instead.

本発明の一実施形態を示す液晶表示装置のアレイ基板の平面図である。It is a top view of the array substrate of the liquid crystal display device which shows one Embodiment of this invention. 図1におけるA−A’線の縦断面図である。It is a longitudinal cross-sectional view of the A-A 'line | wire in FIG. 図1におけるB−B’線の縦断面図である。It is a longitudinal cross-sectional view of the B-B 'line in FIG. 液晶表示装置の回路構成を示す図である。It is a figure which shows the circuit structure of a liquid crystal display device. 電圧の印可状態を示す図である。It is a figure which shows the application state of a voltage. 従来の電圧−透過率特性を示すグラフである。It is a graph which shows the conventional voltage-transmittance characteristic. 本実施形態の電圧−透過率の特性を示すグラフである。It is a graph which shows the characteristic of the voltage-transmittance of this embodiment.

符号の説明Explanation of symbols

10 液晶表示装置
12 アレイ基板
14 対向基板
16 液晶層
18 信号線
20 ゲート線
22 補助容量線
24 TFT
26 補助容量部
38 対向電極
30 信号線ドライバー回路
32 ゲート線ドライバー回路
36 半導体層
38 半導体層
66 カラーフィルター層
DESCRIPTION OF SYMBOLS 10 Liquid crystal display device 12 Array substrate 14 Counter substrate 16 Liquid crystal layer 18 Signal line 20 Gate line 22 Auxiliary capacity line 24 TFT
26 Auxiliary Capacitor 38 Counter Electrode 30 Signal Line Driver Circuit 32 Gate Line Driver Circuit 36 Semiconductor Layer 38 Semiconductor Layer 66 Color Filter Layer

Claims (6)

アレイ基板と、
前記アレイ基板に対向配置された対向基板と、
前記両基板間に配置された液晶層と、
前記アレイ基板上に格子状に配線された複数のゲート線及び複数の信号線と、
前記アレイ基板上に前記ゲート線と平行に配線された補助容量線と、
前記ゲート線と前記信号線に接続されたスイッチング半導体層と、
前記スイッチング半導体層が前記補助容量線と重なる位置まで延びて形成された補助容量用半導体層と、
前記スイッチング半導体層に接続された画素電極と、
前記対向基板側に配置された対向電極と、
前記アレイ基板に設けられた画素毎に色が異なるカラーフィルター層と、
を具備し、
前記カラーフィルター層がR(赤色)、G(緑色)、B(青色)から形成され、
B(青色)、G(緑色)、R(赤色)の順番で、前記補助容量線と前記補助容量用半導体層との重なる部分の面積Sを小さくする
ことを特徴とする液晶表示装置。
An array substrate;
A counter substrate disposed opposite to the array substrate;
A liquid crystal layer disposed between the substrates;
A plurality of gate lines and a plurality of signal lines wired in a grid pattern on the array substrate;
An auxiliary capacitance line wired in parallel with the gate line on the array substrate;
A switching semiconductor layer connected to the gate line and the signal line;
A storage capacitor semiconductor layer formed by extending the switching semiconductor layer to a position overlapping the storage capacitor line;
A pixel electrode connected to the switching semiconductor layer;
A counter electrode disposed on the counter substrate side;
A color filter layer having a different color for each pixel provided on the array substrate;
Comprising
The color filter layer is formed of R (red), G (green), and B (blue);
An area S of a portion where the auxiliary capacitance line and the auxiliary capacitance semiconductor layer overlap is reduced in the order of B (blue), G (green), and R (red) .
前記補助容量用半導体層の面積をB(青色)、G(緑色)、R(赤色)の順番で、小さくする
ことを特徴とする請求項1記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein the area of the auxiliary capacitor semiconductor layer is reduced in the order of B (blue), G (green), and R (red) .
前記補助容量線の画素毎の面積をB(青色)、G(緑色)、R(赤色)の順番で、小さくする
ことを特徴とする請求項1記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein the area of each storage capacitor line for each pixel is reduced in the order of B (blue), G (green), and R (red) .
前記カラーフィルター層を前記対向基板側に設ける
ことを特徴とする請求項1記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein the color filter layer is provided on the counter substrate side.
前記対向電極に供給する対向電圧を一定とし、前記補助容量線に供給する補助容量信号を反転させることにより容量結合駆動法を行う
ことを特徴とする請求項1記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein a capacitive coupling driving method is performed by setting a counter voltage supplied to the counter electrode constant and inverting an auxiliary capacitance signal supplied to the auxiliary capacitance line.
前記面積Sを小さくすることにより、前記補助容量線と前記補助容量用半導体層とによって形成される補助容量部の補助容量Csを0.1pFから1.0pFの範囲内の値とする
ことを特徴とする請求項1記載の液晶表示装置。
By reducing the area S, the auxiliary capacitance Cs of the auxiliary capacitance portion formed by the auxiliary capacitance line and the auxiliary capacitance semiconductor layer is set to a value in the range of 0.1 pF to 1.0 pF. The liquid crystal display device according to claim 1.
JP2005233800A 2005-08-11 2005-08-11 Liquid crystal display Active JP4874599B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005233800A JP4874599B2 (en) 2005-08-11 2005-08-11 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005233800A JP4874599B2 (en) 2005-08-11 2005-08-11 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2007047615A JP2007047615A (en) 2007-02-22
JP4874599B2 true JP4874599B2 (en) 2012-02-15

Family

ID=37850470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005233800A Active JP4874599B2 (en) 2005-08-11 2005-08-11 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP4874599B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5299872B2 (en) 2010-11-30 2013-09-25 株式会社ジャパンディスプレイ Liquid crystal display
JP6111688B2 (en) * 2013-01-25 2017-04-12 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
CN107065368B (en) * 2017-06-20 2022-02-25 京东方科技集团股份有限公司 Method for testing alignment precision of array substrate and array substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01170918A (en) * 1987-12-25 1989-07-06 Matsushita Electric Ind Co Ltd Liquid crystal display device
JPH0926564A (en) * 1995-07-10 1997-01-28 Matsushita Electric Ind Co Ltd Liquid crystal display
JP2001228491A (en) * 2000-02-16 2001-08-24 Toshiba Corp Liquid crystal display device
JP2002287712A (en) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd Liquid crystal panel and manufacturing method thereof
JP2003140187A (en) * 2001-11-05 2003-05-14 Matsushita Electric Ind Co Ltd Liquid crystal display
JP4157307B2 (en) * 2002-02-18 2008-10-01 松下電器産業株式会社 Liquid crystal display element and image display application apparatus having the same
JP2004342923A (en) * 2003-05-16 2004-12-02 Seiko Epson Corp Liquid crystal device, active matrix substrate, display device, and electronic device

Also Published As

Publication number Publication date
JP2007047615A (en) 2007-02-22

Similar Documents

Publication Publication Date Title
US8207924B2 (en) Display device
JP5368125B2 (en) Display device
JP5148494B2 (en) Liquid crystal display
US8614773B2 (en) Liquid crystal display device having a pixel region with two TFT elements and two pixel electrodes each having slits extending in two directions wherein each of the two TFT elements is connected to a different video signal line
JP5214466B2 (en) Liquid crystal display panel, liquid crystal display element, and liquid crystal display device
JP5138679B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver
CN103278985B (en) Pixel unit and pixel array
JP5939790B2 (en) Liquid crystal display
JP5173038B2 (en) Liquid crystal display
JP4978786B2 (en) Liquid crystal display
JP6548015B2 (en) Liquid crystal display
JP4407732B2 (en) Liquid crystal display
CN106814505A (en) Liquid crystal display device
JP4874599B2 (en) Liquid crystal display
US20120013814A1 (en) Liquid Crystal Display Having Pairs of Power Source Supply Lines and a Method for Forming the Same
KR100579190B1 (en) LCD Display
JP2008309884A (en) Liquid crystal display device
JP4501979B2 (en) Liquid crystal display
JP2007511787A (en) Liquid crystal display using double selection diode
JP7092914B2 (en) Display device
WO2012026367A1 (en) Liquid crystal devices
KR20070082244A (en) Display panel and display device having same
CN120112844A (en) Array substrate, manufacturing method thereof and display device
JP2010054553A (en) Liquid crystal display device
KR20190078152A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4874599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250