JP4870956B2 - 組み込み用プログラム生成方法、組み込み用プログラム開発システム、及び情報テーブル部 - Google Patents

Description

本発明は、プログラム開発システム、特に画像処理用組み込み用プログラム開発システムに関する。

パーソナルコンピュータ等のコンピュータ機器上において、直接プログラムコードを記述してプログラミングするのではなく、マウス等を用いるＧＵＩ（Ｇｒａｐｈｉｃａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）操作によってプログラミングする、というような組み込み用プログラム開発システムが従来利用されている。

上記の組み込み用プログラム開発システムでは、利用者（ユーザ）が、表示画面上で処理単位のブロックをいくつか繋ぎ合わせたり、ブロックの振る舞いそのものを定義したりすることによって、ソースプログラムが自動生成される。

自動生成されるソースプログラムはスケルトン部分のみであり、実処理の内容はユーザ自身がプログラミングする必要がある、というものもある。しかしながら、ユーザ自身が実処理の内容をプログラミングする必要があるシステムでは元より、そうでないシステムでも、ＧＵＩ操作によりプログラミングした時点では全体のプログラムサイズ、実行時間、必要メモリ量、若しくはＩ／Ｏなどのハードウエア資源に関するデータが不明である。従って、自動生成されるソースプログラムが、一つのプロセッサの性能を超えたプログラムになるのか否かは明らかではない。つまり、処理を複数プロセッサに分割するとしても、結局ユーザ自身の判断に依存するしかない。

なお、下記の特許文献１は、プログラム部分毎に最適化方法が異なる場合にもプログラム実行を最適化するプログラムチューニングシステムを開示する。特許文献２は、複数のプロセッサを用いた並列コンパイル処理に要する時間を短縮し、並列コンパイルの処理効率を向上させることが可能な並列コンパイル方法（及び装置）を開示する。特許文献３は、ソフトウエアプログラムを部品モジュールの上位概念である処理モジュールの組合せとして表示するとともに、その表示形式として一覧表表示とフローチャート表示を選択し得るソフトウエアプログラム生成装置を開示する。特許文献４は、分離バイアス値制御を行うソフトウエアを個部の部品で構成してソフトウエアを再利用しやすくする技術を開示する。特許文献５は、スケジューラを使用することなく、各ＣＰＵのロードバランスを改善し、効率の良い並列処理を可能とするコンパイラプログラムを開示する。特許文献６は、コンパイラを用いた開発のＴＡＴ短縮のために要求されるコンパイル時間が短縮できる並列コンパイル処理システムを開示する。特許文献７は、並列プロセッサで動作するプログラムを単一プロセッサでも実行できるような仕組みを再コンパイルなどを行うことなく最小の工数で実現する並列画像処理システムを開示する。

要するに、従来技術では、（１）プログラム部品の組み合わせによりプログラムの自動生成を行う技術があるが、ハードウエア資源に関する情報を基に複数プロセッサに分けてプログラム生成を行うものではない。また、（２）生成されたソースプログラムの解析により複数のプロセッサに分けてプログラミングする技術もあるが、ハードウエア資源に関する情報を基に分割しているのではない。
特開２００３−１７３２６２公報 特開２００３−２８８２１７公報 特開平１１−３５３１６９号公報 特開２００４−２０５８１５公報 特開２００４−９４５８１公報 特開平１１−６５８５３号公報 特開２０００−２０４８１公報

本発明は、直接プログラムコードを記述することなく図や記号を用いたＧＵＩ操作でプログラミングを行う組み込み用プログラムの開発において、生成されるプログラムが必要とするハードウエア資源情報、プログラムステップ数、及びサイクル数を適切に予測し、並列又は直列に接続される複数のプロセッサに分けてソースプログラムを自動生成することを目的とする。

本発明は、上記の目的を達成するために為されたものである。本発明に係る請求項１に記載の組み込み用プログラム生成方法は、
コンピュータにおける演算部からなるプログラム生成部によって、ＧＵＩ操作で組み合わされた処理ブロックに基づいてプログラミングを行う組み込み用プログラム生成方法であって、
前記プログラム生成部は、処理ブロックに関するライブラリ情報を基にして、ＧＵＩ操作での組み合わせにより生成されるプログラムが必要とするハードウエア資源の数、プログラム容量、及びサイクル数を算出し、
算出されたハードウエア資源の数、プログラム容量、又はサイクル数が、一つのプロセッサの性能を示す数値を超えると判断した場合に、複数の処理ブロックを複数のグループに分割し、このように分割することにより、前記グループの各々に含まれる処理ブロックから生成されるプログラムが必要とするハードウエア資源の数、プログラム容量、及びサイクル数が、複数のプロセッサのうちの一つのものの性能を示す数値の範囲内に収まるようにする。

本発明に係る請求項２に記載の組み込み用プログラム開発システムは、
ＧＵＩ操作で組み合わせられる処理ブロックから、組み込み用プログラムを生成する生成部と、
処理ブロック及びＧＵＩ操作を表示する表示部と、
ＧＵＩ操作に係るデータが入力される入力手段と、
処理ブロックに係るデータを格納するブロックデータ部と、
生成されたプログラムを格納する生成プログラム格納部と
を含む組み込み用プログラム開発システムにおいて、
前記ブロックデータ部が、個々の処理ブロックに関する情報テーブル部であって処理ブロックが使用するハードウエア資源の数、プログラム容量、及びサイクル数に関するデータを記憶する情報テーブル部を有し、
前記生成部は、処理ブロックに関する情報テーブル部を基にして、ＧＵＩ操作での組み合わせにより生成されるプログラムで必要とされるハードウエア資源の数、プログラム容量、及びサイクル数を算出し、
算出されたハードウエア資源の数、プログラム容量、又はサイクル数が、一つのプロセッサの性能を示す数値を超えると判断した場合に、複数の処理ブロックを複数のグループに分割し、このように分割することにより、前記グループの各々に含まれる処理ブロックから生成されるプログラムが必要とするハードウエア資源の数、プログラム容量、及びサイクル数が、複数のプロセッサのうちの一つのものの性能を示す数値の範囲内に収まるようにする。

本発明に係る請求項３に記載の情報テーブル部は、
請求項２に記載の組み込み用プログラム開発システムにおいて、個々の処理ブロックに関するハードウエア資源の数、プログラム容量、及びサイクル数に関するデータから成る情報テーブルを記憶する記憶装置であって、
前記組み込み用プログラム開発システムにおける、情報の読み出し及び制御に用いられる記憶装置である。

本発明に係る請求項４に記載の組み込み用プログラム生成方法は、
コンピュータにおける演算部からなるプログラム生成部によって、ＧＵＩ操作で組み合わされた処理ブロックに基づいてプログラミングを行う組み込み用プログラム生成方法であって、
組み合わせられる処理ブロックが条件分岐を含む場合、前記プログラム生成部は、シミュレーションによるトレースを用いて、当該処理ブロックが使用するハードウエア資源の数、及びサイクル数を導出し、
前記プログラム生成部は、シミュレーションにより導出されたハードウエア資源の数及びサイクル数の情報と、他の処理ブロックに関するライブラリ情報とを基にして、ＧＵＩ操作での組み合わせにより生成されるプログラムが必要とするハードウエア資源の数、プログラム容量、及びサイクル数を算出し、
算出されたハードウエア資源の数、プログラム容量、又はサイクル数が、一つのプロセッサの性能を示す数値を超えると判断した場合に、複数の処理ブロックを複数のグループに分割し、このように分割することにより、前記グループの各々に含まれる処理ブロックから生成されるプログラムが必要とするハードウエア資源の数、プログラム容量、及びサイクル数が、複数のプロセッサのうちの一つのものの性能を示す数値の範囲内に収まるようにする。

本発明に係る請求項５に記載の組み込み用プログラム開発システムは、
ＧＵＩ操作で組み合わせられる処理ブロックから、組み込み用プログラムを生成する生成部と、
処理ブロック及びＧＵＩ操作を表示する表示部と、
ＧＵＩ操作に係るデータが入力される入力手段と、
処理ブロックに係るデータを格納するブロックデータ部と、
シミュレーションによるトレースを用いて処理ブロックが使用するハードウエア資源の数及びサイクル数を導出するシミュレーション部と、
生成されたプログラムを格納する生成プログラム格納部と
を含む組み込み用プログラム開発システムにおいて、
前記ブロックデータ部が、個々の処理ブロックに関する情報テーブル部であって処理ブロックが使用するハードウエア資源の数、プログラム容量、及びサイクル数に関するデータを記憶する情報テーブル部を有し、
前記生成部は、まず、組み合わせられる処理ブロックが条件分岐を含む場合、前記シミュレーション部を用いて当該処理ブロックが使用するハードウエア資源の数及びサイクル数を導出し、
更に、前記生成部は、シミュレーションにより導出されたハードウエア資源の数及びサイクル数の情報と、他の処理ブロックに関する情報テーブルとを基にして、ＧＵＩ操作での組み合わせにより生成されるプログラムで必要とされるハードウエア資源の数、プログラム容量、及びサイクル数を算出し、
算出されたハードウエア資源の数、プログラム容量、又はサイクル数が、一つのプロセッサの性能を示す数値を超えると判断した場合に、複数の処理ブロックを複数のグループに分割し、このように分割することにより、前記グループの各々に含まれる処理ブロックから生成されるプログラムが必要とするハードウエア資源の数、プログラム容量、及びサイクル数が、複数のプロセッサのうちの一つのものの性能を示す数値の範囲内に収まるようにする。

本発明を利用することにより、直接プログラムコードを記述することなく図や記号を用いたＧＵＩ操作でプログラミングを行う組み込み用プログラム開発システムにおいて、処理ブロックのライブラリ情報、及びプログラム全体のシミュレーションを基にして、並列又は直列に接続される複数のプロセッサに分けてソースプログラムを自動生成することができる。

以下、図面を参照して、本発明に係る好適な実施形態を説明する。

《第１の実施形態》
図１は、本発明の第１の実施形態に係る組み込み用プログラム開発システム２の全体のブロック図である。ここでの組み込み用プログラム開発システム２は、主として、画像処理用組み込みシステム向けソフトウエアの開発のために用いられる。上述したように、組み込み用プログラム開発システム２は、直接プログラムコードを記述してプログラミングするのではなく、マウス等を用いるＧＵＩ操作によってプログラミングを行う。

ブロックデータ部６は、多数の処理ブロックデータを有する。システムの利用者は、マウスなどの入力手段１０を介して必要な処理ブロックデータをブロックデータ部６から生成部４の表示部１６に呼び出す。更にシステムの利用者は、それら処理ブロックデータを表示部１６上で組み合わせて組み込み用プログラムを作成する。生成された組み込み用プログラムは、生成プログラム格納部１２に格納される。これらの生成部４、表示部１６、ブロックデータ部６、入力手段１０、及び生成プログラム格納部１２の機能・動作は、従来技術に係るものと同様である。

更に、本発明の第１の実施形態では、ブロックデータ部６の各処理ブロックデータに情報テーブル（情報テーブル部８）が備わる。

即ち、マウス等の入力手段１０を用いてＧＵＩ操作で各ライブラリブロック（処理ブロック）を繋ぎ合わせてプログラミングを行うとき、生成部４は、処理ブロックに付属する情報テーブル内のデータを利用して、選択されるライブラリブロック（処理ブロック）が使用するハードウエア資源、プログラムステップ数、及びサイクル数等を算出し管理する。そして、全てのプログラミングが終わった時点で、必要とされるハードウエア資源の合計が一つのプロセッサ性能を超えてしまわないか、必要とするステップ数がプログラムメモリ容量を超えてしまわないか、若しくは目的とする時間内に処理が終わらないのではないか、などが生成部４で確認される。そこで、プロセッサのそのような性能限界を超えているような場合、生成部４は複数のプロセッサに自動分割してソースコードを生成する。

上記のような本発明の第１の実施形態に係る組み込み用プログラム開発システム２は、一般的なパーソナルコンピュータなどに搭載されて実現される。

次に、図２に、本発明の第１の実施形態で用いるライブラリブロック（処理ブロック）内の情報テーブルのデータ項目の例を示す。予め用意するライブラリブロック（処理ブロック）には、その作成時に夫々情報テーブルの情報を付属させておく。また、システム利用者が処理ブロックを作成する場合にも、処理ブロックに関する情報テーブルの情報を付属しておくようにする。

（第１の実施形態における例１）
例えば、対象プロセッサとして図３に示すような性能の、ライン単位で処理を行う画像プロセッサを想定する。図３に示すように、内蔵ラインメモリ数が８ライン、プログラム最大容量が３２Ｋバイトである。

この画像プロセッサ用のプログラミングを行う場合、ライブラリブロック（処理ブロック）Ａ、Ｂ、Ｃ、及びＤが必要であるとし、それらライブラリブロックのハードウエア資源の条件が図４に示されるものであるとする。即ち、ライブラリブロックＡが、ラインメモリを２本、プログラム容量を４Ｋバイト使用し、ライブラリブロックＢが、ラインメモリを３本、プログラム容量を１０Ｋバイト使用し、ライブラリブロックＣが、ラインメモリを４本、プログラム容量を１２Ｋバイト使用し、ライブラリブロックＤが、ラインメモリ１本、プログラム容量を３Ｋバイト使用するとする。

プログラム容量として、更に、初期化処理、後処理、及び、ブロックの接続に関する接続用プログラミングのために、２Ｋバイトを要するとする。そうすると、全体として必要とされるラインメモリの数は１０本、プログラム容量は３１Ｋバイトとなり、プログラム容量は１つのプロセッサ内に収まるとしても、ラインメモリが不足することになる。

このとき、ライブラリブロックＡとライブラリブロックＢの部分を、一つのプロセッサに宛がい、ライブラリブロックＣとライブラリブロックＤの部分を、更に一つのプロセッサに宛がうように、プログラムを分割生成する。つまり、二つのプロセッサを使用するように全体プログラムが生成されることになる。従って、図６に示すフローチャートの処理が、図７に示すフローチャートのように２分割されることになる。あるいは、図８に示すように、ライブラリブロックＡと、ライブラリブロックＢ、Ｃ、及びＤとに、２分割することも可能である。

（第１の実施形態における例２）
また、上記と同じプロセッサにおいて、サイクル数を１０００サイクル以内に収める必要がある場合を想定する。プログラミングにおいては、ライブラリブロックＥ、Ｆ、Ｇ、及びＨが必要であるとし、それらライブラリブロックのハードウエア資源の条件が図５に示されるものであるとする。

即ち、ライブラリブロックＥが、ラインメモリを１本、プログラム容量を３Ｋバイト、サイクル数を２００サイクルとし、ライブラリブロックＦが、ラインメモリを２本、プログラム容量を１０Ｋバイト、サイクル数を３００サイクルとし、ライブラリブロックＧが、ラインメモリを３本、プログラム容量を８Ｋバイト、サイクル数を４００サイクルとし、ライブラリブロックＨが、ラインメモリを１本、プログラム容量を４Ｋバイト、サイクル数を１００サイクルとするとする。

プログラム容量として、更に、初期化処理、後処理、及び、ブロックの接続に関する接続用のプログラミングのために、２Ｋバイトを要するとし、サイクル数には、１００サイクルを要するとする。そうすると、全体として必要とされるラインメモリの数は７本、プログラム容量は２７Ｋバイト、サイクル数は１１００サイクルとなり、ハードウエア資源、及びプログラム容量は一つのプロセッサに収まるとしても、サイクル数が不足することになる。

この場合も、全体を二つに分割し夫々別のプロセッサに宛がうことになる。分割は、ライブラリブロックＥ、Ｆ及びＧと、ライブラリブロックＨとの２分割でもよい。あるいは、ライブラリブロックＥ及びＦと、ライブラリブロックＧ及びＨとの２分割でもよい。更に他の分割の組み合わせでもよい。

《第２の実施形態》
本発明の第２の実施形態に係る組み込み用プログラム開発システム２は、図１に示す組み込み用プログラム開発システム２におけるシミュレーション部１４を利用する。

図４及び図５に示すような、ライブラリブロック（処理ブロック）のデータは、通常、静的な情報である。但し、ライブラリブロック（処理ブロック）が条件分岐を含む場合、条件の内容によりハードウエア資源数やサイクル数が変動することがある。そこで第２の実施形態に係る組み込み用プログラム開発システム２では、ＧＵＩ操作で各ライブラリブロック（処理ブロック）を繋ぎ合わせてプログラミングを行うとき、生成部４のシミュレーション部１４がライブラリブロックのシミュレーションによるトレースを行う。このことにより、ハードウエア資源数及びサイクル数を算出する。

（第２の実施形態における例）
図３に示すプロセッサにおいて、サイクル数を１０００サイクル以内に収める必要がある場合を想定する。プログラミングにおいては、図５に示すライブラリブロックＧの代わりにライブラリブロックＩが要求され、全体でライブラリブロックＥ、Ｆ、Ｈ、及びＩが必要であるとする（図５参照）。ライブラリブロックＩは、使用ラインメモリ数及びプログラム容量がライブラリブロックＧに等しいが、内部の条件分岐によりサイクル数が１００〜４００に変動する。

生成部４は、プログラミング時に、実サイクル数を求めるために、シミュレーション部１４によってライブラリブロックのシミュレーションによるトレースを行う。シミュレーション実行に当たっては、各ライブラリブロック実行時の実サイクル数も計測しておくことが望ましい。

そのシミュレータ実行結果、ライブラリブロックＩが、２００サイクルで収まるとする。そうすると、サイクル数の合計が９００サイクルとなり、この場合は複数のプロセッサにプログラムを分割する必要がなく、一つのプロセッサのみでプログラムを実行することが可能となる。

以上のようにして、静的なライブラリブロック内情報と、シミュレーション部の実行による動的なサイクル数計算とにより、必要なプロセッサ数を算出しつつソースプログラムを自動生成する。

本発明の第１の実施形態に係る組み込み用プログラム開発システムの全体のブロック図である。 本発明の第１の実施形態で用いるライブラリブロック内の情報テーブルのデータ項目の例である。 対象プロセッサ性能の例である。 ライブラリブロック（処理ブロック）のハードウエア資源の条件の例である。 ライブラリブロック（処理ブロック）のハードウエア資源の条件の例である。 １つのプロセッサで行うときのフローチャートの例である。 ２つのプロセッサに分割されたフローチャートの例である。 ２つのプロセッサに分割されたフローチャートの例である。

符号の説明

２・・・組み込み用プログラム開発システム、４・・・生成部、６・・・ブロックデータ部、８・・・情報テーブル部、１０・・・入力手段、１２・・・生成プログラム格納部、１４・・・シミュレーション部、１６・・・表示部。

Claims (5)

1. コンピュータにおける演算部からなるプログラム生成部によって、ＧＵＩ操作で組み合わされた処理ブロックに基づいてプログラミングを行う組み込み用プログラム生成方法であって、
   前記プログラム生成部は、処理ブロックに関するライブラリ情報を基にして、ＧＵＩ操作での組み合わせにより生成されるプログラムが必要とするハードウエア資源の数、プログラム容量、及びサイクル数を算出し、
   算出されたハードウエア資源の数、プログラム容量、又はサイクル数が、一つのプロセッサの性能を示す数値を超えると判断した場合に、複数の処理ブロックを複数のグループに分割し、このように分割することにより、前記グループの各々に含まれる処理ブロックから生成されるプログラムが必要とするハードウエア資源の数、プログラム容量、及びサイクル数が、複数のプロセッサのうちの一つのものの性能を示す数値の範囲内に収まるようにすることを特徴とする組み込み用プログラム生成方法。
2. ＧＵＩ操作で組み合わせられる処理ブロックから、組み込み用プログラムを生成する生成部と、
   処理ブロック及びＧＵＩ操作を表示する表示部と、
   ＧＵＩ操作に係るデータが入力される入力手段と、
   処理ブロックに係るデータを格納するブロックデータ部と、
   生成されたプログラムを格納する生成プログラム格納部と
   を含む組み込み用プログラム開発システムにおいて、
   前記ブロックデータ部が、個々の処理ブロックに関する情報テーブル部であって処理ブロックが使用するハードウエア資源の数、プログラム容量、及びサイクル数に関するデータを記憶する情報テーブル部を有し、
   前記生成部は、処理ブロックに関する情報テーブル部を基にして、ＧＵＩ操作での組み合わせにより生成されるプログラムで必要とされるハードウエア資源の数、プログラム容量、及びサイクル数を算出し、
   算出されたハードウエア資源の数、プログラム容量、又はサイクル数が、一つのプロセッサの性能を示す数値を超えると判断した場合に、複数の処理ブロックを複数のグループに分割し、このように分割することにより、前記グループの各々に含まれる処理ブロックから生成されるプログラムが必要とするハードウエア資源の数、プログラム容量、及びサイクル数が、複数のプロセッサのうちの一つのものの性能を示す数値の範囲内に収まるようにすることを特徴とする組み込み用プログラム開発システム。
3. 請求項２に記載の組み込み用プログラム開発システムにおいて、個々の処理ブロックに関するハードウエア資源の数、プログラム容量、及びサイクル数に関するデータから成る情報テーブルを記憶する記憶装置であって、
   前記組み込み用プログラム開発システムにおける、情報の読み出し及び制御に用いられる記憶装置。
4. コンピュータにおける演算部からなるプログラム生成部によって、ＧＵＩ操作で組み合わされた処理ブロックに基づいてプログラミングを行う組み込み用プログラム生成方法であって、
   組み合わせられる処理ブロックが条件分岐を含む場合、前記プログラム生成部は、シミュレーションによるトレースを用いて、当該処理ブロックが使用するハードウエア資源の数、及びサイクル数を導出し、
   前記プログラム生成部は、シミュレーションにより導出されたハードウエア資源の数及びサイクル数の情報と、他の処理ブロックに関するライブラリ情報とを基にして、ＧＵＩ操作での組み合わせにより生成されるプログラムが必要とするハードウエア資源の数、プログラム容量、及びサイクル数を算出し、
   算出されたハードウエア資源の数、プログラム容量、又はサイクル数が、一つのプロセッサの性能を示す数値を超えると判断した場合に、複数の処理ブロックを複数のグループに分割し、このように分割することにより、前記グループの各々に含まれる処理ブロックから生成されるプログラムが必要とするハードウエア資源の数、プログラム容量、及びサイクル数が、複数のプロセッサのうちの一つのものの性能を示す数値の範囲内に収まるようにすることを特徴とする組み込み用プログラム生成方法。
5. ＧＵＩ操作で組み合わせられる処理ブロックから、組み込み用プログラムを生成する生成部と、
   処理ブロック及びＧＵＩ操作を表示する表示部と、
   ＧＵＩ操作に係るデータが入力される入力手段と、
   処理ブロックに係るデータを格納するブロックデータ部と、
   シミュレーションによるトレースを用いて処理ブロックが使用するハードウエア資源の数及びサイクル数を導出するシミュレーション部と、
   生成されたプログラムを格納する生成プログラム格納部と
   を含む組み込み用プログラム開発システムにおいて、
   前記ブロックデータ部が、個々の処理ブロックに関する情報テーブル部であって処理ブロックが使用するハードウエア資源の数、プログラム容量、及びサイクル数に関するデータを記憶する情報テーブル部を有し、
   前記生成部は、まず、組み合わせられる処理ブロックが条件分岐を含む場合、前記シミュレーション部を用いて当該処理ブロックが使用するハードウエア資源の数及びサイクル数を導出し、
   更に、前記生成部は、シミュレーションにより導出されたハードウエア資源の数及びサイクル数の情報と、他の処理ブロックに関する情報テーブルとを基にして、ＧＵＩ操作での組み合わせにより生成されるプログラムで必要とされるハードウエア資源の数、プログラム容量、及びサイクル数を算出し、
   算出されたハードウエア資源の数、プログラム容量、又はサイクル数が、一つのプロセッサの性能を示す数値を超えると判断した場合に、複数の処理ブロックを複数のグループに分割し、このように分割することにより、前記グループの各々に含まれる処理ブロックから生成されるプログラムが必要とするハードウエア資源の数、プログラム容量、及びサイクル数が、複数のプロセッサのうちの一つのものの性能を示す数値の範囲内に収まるようにすることを特徴とする組み込み用プログラム開発システム。

Images