[go: up one dir, main page]

JP4858685B2 - Ferroelectric memory and manufacturing method thereof - Google Patents

Ferroelectric memory and manufacturing method thereof Download PDF

Info

Publication number
JP4858685B2
JP4858685B2 JP2006071293A JP2006071293A JP4858685B2 JP 4858685 B2 JP4858685 B2 JP 4858685B2 JP 2006071293 A JP2006071293 A JP 2006071293A JP 2006071293 A JP2006071293 A JP 2006071293A JP 4858685 B2 JP4858685 B2 JP 4858685B2
Authority
JP
Japan
Prior art keywords
layer
orientation
control layer
ferroelectric
orientation control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006071293A
Other languages
Japanese (ja)
Other versions
JP2007250776A (en
Inventor
博明 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006071293A priority Critical patent/JP4858685B2/en
Publication of JP2007250776A publication Critical patent/JP2007250776A/en
Application granted granted Critical
Publication of JP4858685B2 publication Critical patent/JP4858685B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、強誘電体メモリおよびその製造方法に関する。   The present invention relates to a ferroelectric memory and a method for manufacturing the same.

強誘電体メモリ装置(FeRAM)は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できるため、DRAMなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。   A ferroelectric memory device (FeRAM) is a non-volatile memory capable of low voltage and high speed operation, and a memory cell can be composed of one transistor / one capacitor (1T / 1C), so that it can be integrated like a DRAM. Therefore, it is expected as a large-capacity nonvolatile memory.

強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
特開2000−277701号公報
In order to maximize the ferroelectric characteristics of the ferroelectric capacitor constituting the ferroelectric memory device, the crystal orientation of each layer constituting the ferroelectric capacitor is extremely important.
JP 2000-277701 A

本発明の目的は、強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供することである。   An object of the present invention is to provide a ferroelectric memory in which the crystal orientation of the ferroelectric layer is well controlled and a method for manufacturing the same.

本発明にかかる強誘電体メモリの製造方法は、
(a)基体の上方にチタンを構成元素として含む第1の金属層を形成する工程と、
(b)前記第1の金属層を窒化して窒素化合物からなる第1の配向制御層を形成する工程と、
(c)前記第1の配向制御層の上方にチタンを構成元素として含む第2の金属層を形成する工程と、
(d)前記第2の金属層を窒化して窒素化合物からなる第2の配向制御層を形成する工程と、
(e)前記第2の配向制御層の上方に第1電極を形成する工程と、
(f)前記第1電極の上方に強誘電体層を形成する工程と、
(g)前記強誘電体層の上方に第2電極を形成する工程と、
を含む。
A method for manufacturing a ferroelectric memory according to the present invention includes:
(A) forming a first metal layer containing titanium as a constituent element above the substrate;
(B) nitriding the first metal layer to form a first orientation control layer made of a nitrogen compound;
(C) forming a second metal layer containing titanium as a constituent element above the first orientation control layer;
(D) nitriding the second metal layer to form a second orientation control layer made of a nitrogen compound;
(E) forming a first electrode above the second alignment control layer;
(F) forming a ferroelectric layer above the first electrode;
(G) forming a second electrode above the ferroelectric layer;
including.

このように、第1の配向制御層および第2の配向制御層を形成することによって、優れた結晶配向の第1電極および強誘電体層を形成することができる。すなわち、本発明によれば、所望の結晶配向を有する強誘電体層を形成することができる。これにより、ヒステリシス特性に優れた強誘電体メモリを得ることができる。   Thus, by forming the first orientation control layer and the second orientation control layer, it is possible to form the first electrode and the ferroelectric layer having excellent crystal orientation. That is, according to the present invention, a ferroelectric layer having a desired crystal orientation can be formed. Thereby, a ferroelectric memory having excellent hysteresis characteristics can be obtained.

本発明にかかる強誘電体メモリの製造方法において、
前記工程(a)では、第1の金属層としてチタン層を形成し、
前記工程(b)では、第1の配向制御層としてチタンの窒化物からなる層を形成することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
In the step (a), a titanium layer is formed as the first metal layer,
In the step (b), a titanium nitride layer can be formed as the first orientation control layer.

本発明にかかる強誘電体メモリの製造方法において、
前記工程(a)では、第1の金属層としてチタンアルミニウム層を形成し、
前記工程(b)では、第1の配向制御層としてチタンおよびアルミニウムの窒化物からなる層を形成することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
In the step (a), a titanium aluminum layer is formed as the first metal layer,
In the step (b), a layer made of nitride of titanium and aluminum can be formed as the first orientation control layer.

本発明にかかる強誘電体メモリの製造方法において、
前記工程(b)では、窒素を含有する雰囲気で前記第1の金属層を加熱することにより窒化することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
In the step (b), nitriding can be performed by heating the first metal layer in an atmosphere containing nitrogen.

本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)では、第2の金属層としてチタン層を形成し、
前記工程(d)では、第2の配向制御層としてチタンの窒化物からなる層を形成することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
In the step (c), a titanium layer is formed as the second metal layer,
In the step (d), a layer made of nitride of titanium can be formed as the second orientation control layer.

本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)では、第2の金属層としてチタンアルミニウム層を形成し、
前記工程(d)では、第2の配向制御層としてチタンおよびアルミニウムの窒化物からなる層を形成することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
In the step (c), a titanium aluminum layer is formed as the second metal layer,
In the step (d), a layer made of nitride of titanium and aluminum can be formed as the second orientation control layer.

本発明にかかる強誘電体メモリの製造方法において、
前記工程(d)では、窒素を含有する雰囲気で前記第2の金属層を加熱することにより窒化することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
In the step (d), nitriding can be performed by heating the second metal layer in an atmosphere containing nitrogen.

本発明にかかる強誘電体メモリの製造方法において、
前記工程(a)の前に、アンモニアガスのプラズマを励起して、前記第1の金属層の形成領域の表面に、当該プラズマを照射することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
Before the step (a), ammonia gas plasma can be excited to irradiate the surface of the formation region of the first metal layer with the plasma.

本発明にかかる強誘電体メモリの製造方法において、
前記工程(d)と(e)の間に、前記第2の配向制御層の上方にバリア層を形成する工程をさらに含むことができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
A step of forming a barrier layer above the second orientation control layer may be further included between the steps (d) and (e).

本発明にかかる強誘電体メモリの製造方法において、
前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
The barrier layer may be a nitride of titanium or a nitride of titanium and aluminum.

本発明にかかる強誘電体メモリは、
基体の上方に形成されたチタンを構成元素として含む窒素化合物からなる第1の配向制御層と、
前記第1の配向制御層の上面に形成されたチタンを構成元素として含む窒素化合物からなる第2の配向制御層と、
前記第2の配向制御層の上方に形成された第1電極と、
前記第1電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第2電極と、
を含む。
A ferroelectric memory according to the present invention includes:
A first orientation control layer made of a nitrogen compound containing titanium as a constituent element formed above the substrate;
A second alignment control layer made of a nitrogen compound containing titanium as a constituent element formed on the upper surface of the first alignment control layer;
A first electrode formed above the second orientation control layer;
A ferroelectric layer formed above the first electrode;
A second electrode formed above the ferroelectric layer;
including.

本発明にかかる強誘電体メモリにおいて、
絶縁層と、
前記絶縁層を貫通するコンタクトホールと、
前記コンタクトホールに形成された導電層と、をさらに含み、
前記第1の配向制御層は、前記導電層の上方に形成されていることができる。
In the ferroelectric memory according to the present invention,
An insulating layer;
A contact hole penetrating the insulating layer;
A conductive layer formed in the contact hole, and
The first orientation control layer may be formed above the conductive layer.

本発明にかかる強誘電体メモリにおいて、
前記第2の配向制御層と前記第1電極との間に形成されたバリア層をさらに含むことができる。
In the ferroelectric memory according to the present invention,
A barrier layer formed between the second orientation control layer and the first electrode may be further included.

本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記第1の配向制御層および前記第2の配向制御層に含まれる結晶は、前記第1電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有することができる。
In the ferroelectric memory according to the present invention,
The first orientation control layer, the second orientation control layer, the first electrode, and the ferroelectric layer are crystalline;
The crystals contained in the first orientation control layer and the second orientation control layer may have an orientation equal to the orientation of the crystals contained in the first electrode and the ferroelectric layer.

本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層に含まれる結晶は、(111)配向を有することができる。
In the ferroelectric memory according to the present invention,
The crystals contained in the first orientation control layer, the second orientation control layer, the first electrode, and the ferroelectric layer may have a (111) orientation.

本発明にかかる強誘電体メモリにおいて、
前記第2の配向制御層に含まれる結晶の(111)配向成分は、前記第1の配向制御層に含まれる結晶の(111)配向成分より多いことができる。
In the ferroelectric memory according to the present invention,
The (111) orientation component of the crystal contained in the second orientation control layer can be greater than the (111) orientation component of the crystal contained in the first orientation control layer.

本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層および前記第2の配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
In the ferroelectric memory according to the present invention,
The first orientation control layer and the second orientation control layer may be a nitride of titanium or a nitride of titanium and aluminum.

本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層、前記第2の配向制御層、前記バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記第1の配向制御層、前記第2の配向制御層、および前記バリア層に含まれる結晶は、前記第1電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有することができる。
In the ferroelectric memory according to the present invention,
The first orientation control layer, the second orientation control layer, the barrier layer, the first electrode, and the ferroelectric layer are crystalline;
The crystals contained in the first orientation control layer, the second orientation control layer, and the barrier layer may have an orientation equal to the orientation of the crystals contained in the first electrode and the ferroelectric layer. .

本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層、前記第2の配向制御層、前記バリア層、前記第1電極、および前記強誘電体層に含まれる結晶は、(111)配向を有することができる。
In the ferroelectric memory according to the present invention,
The crystals contained in the first orientation control layer, the second orientation control layer, the barrier layer, the first electrode, and the ferroelectric layer may have a (111) orientation.

本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層は、チタンの窒化物であり、
前記バリア層は、チタンおよびアルミニウムの窒化物であることができる。
In the ferroelectric memory according to the present invention,
The first orientation control layer is a nitride of titanium,
The barrier layer may be a nitride of titanium and aluminum.

本発明にかかる強誘電体メモリにおいて、
前記導電層と電気的に接続されたスイッチングトランジスタをさらに含むことができる。
In the ferroelectric memory according to the present invention,
The semiconductor device may further include a switching transistor electrically connected to the conductive layer.

以下、本発明に好適な実施の形態について、図面を参照しながら説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.

1.強誘電体メモリ
図1は、本実施の形態の強誘電体メモリ100を模式的に示す断面図である。図1に示すように、強誘電体メモリ100は、強誘電体キャパシタ30と、第1の配向制御層12と、第2の配向制御層112と、絶縁層26と、プラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含む。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
1. Ferroelectric Memory FIG. 1 is a cross-sectional view schematically showing a ferroelectric memory 100 of the present embodiment. As shown in FIG. 1, the ferroelectric memory 100 includes a ferroelectric capacitor 30, a first orientation control layer 12, a second orientation control layer 112, an insulating layer 26, a plug 20, and a ferroelectric. And the switching transistor 18 of the body capacitor 30. Note that in this embodiment, a 1T / 1C type memory cell is described, but the present invention is not limited to a 1T / 1C type memory cell.

トランジスタ18は、ゲート絶縁層11と、ゲート絶縁層11上に設けられたゲート導電層13と、ソース/ドレイン領域である第1不純物領域17および第2不純物領域19とを含む。また、プラグ(導電層)20はスイッチングトランジスタ18と電気的に接続されている。強誘電体キャパシタ30とトランジスタ18との間には絶縁層26が形成されている。絶縁層26の材質は、特に限定されないが、たとえば酸化シリコンからなることができる。   The transistor 18 includes a gate insulating layer 11, a gate conductive layer 13 provided on the gate insulating layer 11, and a first impurity region 17 and a second impurity region 19 which are source / drain regions. The plug (conductive layer) 20 is electrically connected to the switching transistor 18. An insulating layer 26 is formed between the ferroelectric capacitor 30 and the transistor 18. The material of the insulating layer 26 is not particularly limited, but can be made of, for example, silicon oxide.

強誘電体キャパシタ30は、絶縁層26に設けられたプラグ20の上方に設けられている。このプラグ20は、第2不純物領域19の上方に形成されている。プラグ20は、絶縁層26を貫通するコンタクトホール22内を埋めるように形成されている。プラグ20は例えば、タングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属からなり、素子の信頼性の観点からタングステンからなることが好ましい。   The ferroelectric capacitor 30 is provided above the plug 20 provided in the insulating layer 26. The plug 20 is formed above the second impurity region 19. The plug 20 is formed so as to fill the contact hole 22 that penetrates the insulating layer 26. The plug 20 is made of, for example, a refractory metal such as tungsten, molybdenum, tantalum, titanium, or nickel, and is preferably made of tungsten from the viewpoint of device reliability.

また強誘電体メモリ100は、コンタクトホール22の側面および底面に形成された第1バリア層29と、プラグ20上に形成された第2バリア層23とを、コンタクトホール22内にさらに含む。プラグ20は、第1バリア層29と第2バリア層23とによって囲まれている。   The ferroelectric memory 100 further includes a first barrier layer 29 formed on the side and bottom surfaces of the contact hole 22 and a second barrier layer 23 formed on the plug 20 in the contact hole 22. The plug 20 is surrounded by the first barrier layer 29 and the second barrier layer 23.

第1バリア層29は、コンタクトホール22の底面および側面に形成される。第1バリア層29は、導電性材料からなることができ、たとえば、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)のうち少なくとも一層からなることができる。この第1バリア層29によって、プラグ20の密着性を向上させ、また、プラグ20の拡散および酸化を防止することができ、ひいてはプラグ20の低抵抗化を図ることができる。   The first barrier layer 29 is formed on the bottom and side surfaces of the contact hole 22. The first barrier layer 29 can be made of a conductive material, and can be made of, for example, at least one of titanium nitride (TiN) or titanium and aluminum nitride (TiAlN). The first barrier layer 29 can improve the adhesion of the plug 20, can prevent the plug 20 from diffusing and oxidizing, and thus can reduce the resistance of the plug 20.

第2バリア層23は、プラグ20の上面に形成される。第2バリア層23は、導電性材料からなることができ、たとえば、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)のうち少なくとも一層からなることができる。   The second barrier layer 23 is formed on the upper surface of the plug 20. The second barrier layer 23 can be made of a conductive material, and can be made of, for example, at least one of titanium nitride (TiN) or titanium and aluminum nitride (TiAlN).

第1の配向制御層12は、絶縁層26上および第2バリア層23上に形成されている。この第1の配向制御層12は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも配向制御性の高いTiNからなることが好ましい。なお第1の配向制御層12は、少なくとも一部が結晶質であることができる。   The first orientation control layer 12 is formed on the insulating layer 26 and the second barrier layer 23. The first orientation control layer 12 is made of titanium nitride (TiN) or titanium and aluminum nitride (TiAlN), and is preferably made of TiN having high orientation controllability. Note that at least a part of the first orientation control layer 12 may be crystalline.

第2の配向制御層112は、第1の配向制御層12上に形成されている。この第2の配向制御層112は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなる。なお第2の配向制御層112は、少なくとも一部が結晶質であることができる。   The second alignment control layer 112 is formed on the first alignment control layer 12. The second orientation control layer 112 is made of titanium nitride (TiN) or titanium and aluminum nitride (TiAlN). Note that at least part of the second orientation control layer 112 may be crystalline.

強誘電体キャパシタ30は、第2の配向制御層112の上に設けられた第1電極32と、第1電極32の上に設けられた強誘電体層34と、強誘電体層34の上に設けられた第2電極36とを含む。第1電極32、および強誘電体層34は、少なくとも一部が結晶質であることができる。第1電極32はイリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくは素子の信頼性の高いイリジウムからなる。また、第1電極32は、単層膜でもよいし、または積層した多層膜でもよい。   The ferroelectric capacitor 30 includes a first electrode 32 provided on the second orientation control layer 112, a ferroelectric layer 34 provided on the first electrode 32, and the ferroelectric layer 34. And a second electrode 36 provided on the substrate. The first electrode 32 and the ferroelectric layer 34 may be at least partially crystalline. The first electrode 32 can be made of at least one metal selected from iridium, platinum, ruthenium, rhodium, palladium, osmium, and iridium, preferably made of platinum or iridium, more preferably high reliability of the device. Made of iridium. The first electrode 32 may be a single layer film or a laminated multilayer film.

強誘電体層34は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、A1−b1−aの一般式で示されることができる。Aは、Pbを含む。Bは、ZrおよびTiのうちの少なくとも1つからなる。Xは、V、Nb、Ta、Cr、Mo、およびWのうちの少なくとも1つからなる。強誘電体層34に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)等のペロブスカイト型酸化物やビスマス層状化合物が挙げられる。中でも、強誘電体層34の材料としてはPZTが好ましい。 The ferroelectric layer 34 includes a ferroelectric material. This ferroelectric material has a perovskite crystal structure and can be represented by the general formula A 1-b B 1-a X a O 3 . A includes Pb. B consists of at least one of Zr and Ti. X consists of at least one of V, Nb, Ta, Cr, Mo, and W. As the ferroelectric substance contained in the ferroelectric layer 34, a known material that can be used as the ferroelectric layer can be used. For example, (Pb (Zr, Ti) O 3 ) (PZT), SrBi can be used. Examples thereof include perovskite oxides such as 2 Ta 2 O 9 (SBT) and (Bi, La) 4 Ti 3 O 12 (BLT) and bismuth layered compounds. Among these, PZT is preferable as the material of the ferroelectric layer 34.

また、強誘電体層34としてPZTを用いる場合、より大きな自発分極量を獲得するため、PZTにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のPZTは正方晶に属し、その自発分極軸はc軸となるが、c軸と直交するa軸配向成分が同時に存在してしまうことがある。このa軸配向成分は分極反転に寄与しないため、a軸配向成分の存在によって素子の強誘電特性が損なわれるおそれがある。この場合、強誘電体層34に用いられるPZTの結晶配向を(111)配向にすることにより、a軸配向成分を分極反転に寄与させることができる。よって、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。   Further, when PZT is used as the ferroelectric layer 34, it is more preferable that the content of titanium in the PZT is larger than the content of zirconium in order to obtain a larger amount of spontaneous polarization. PZT having such a composition belongs to a tetragonal crystal, and its spontaneous polarization axis is the c-axis, but an a-axis orientation component orthogonal to the c-axis may exist at the same time. Since the a-axis alignment component does not contribute to polarization reversal, the presence of the a-axis alignment component may impair the ferroelectric characteristics of the device. In this case, by making the crystal orientation of PZT used for the ferroelectric layer 34 the (111) orientation, the a-axis orientation component can contribute to the polarization inversion. Therefore, when the ferroelectric layer 34 is made of PZT and the titanium content in the PZT is larger than the zirconium content, the crystal orientation of the PZT is preferably the (111) orientation in terms of good hysteresis characteristics. .

第2電極36は、第1電極32に使用可能な材料として例示した上記材料からなることができ、あるいは、アルミニウム,銀,ニッケルなどからなることができる。また、第2電極36は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第2電極36は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。   The second electrode 36 can be made of the above-described materials exemplified as materials usable for the first electrode 32, or can be made of aluminum, silver, nickel, or the like. The second electrode 36 may be a single layer film or a laminated multilayer film. Preferably, the second electrode 36 is made of platinum or a laminated film of iridium oxide and iridium.

ここで第1の配向制御層12および第2の配向制御層112が有する結晶の配向性について説明する。第1の配向制御層12および第2の配向制御層112は、結晶質であり、等しい配向を有することができる。   Here, the crystal orientation of the first orientation control layer 12 and the second orientation control layer 112 will be described. The first orientation control layer 12 and the second orientation control layer 112 are crystalline and can have the same orientation.

本実施の形態によれば、第1の配向制御層12および第2の配向制御層112は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、(111)配向を有することができる。第1の配向制御層12および第2の配向制御層112は、後述するように、チタンを構成元素として含む金属層を窒化して得られるが、この金属層は(001)配向の自己配向性を有する。よって、第1の配向制御層12および第2の配向制御層112は、(001)配向の金属層を窒化して得られる(111)配向の結晶を有することができる。   According to the present embodiment, since both the first orientation control layer 12 and the second orientation control layer 112 are made of titanium nitride or titanium and aluminum nitride, they can have (111) orientation. . As will be described later, the first orientation control layer 12 and the second orientation control layer 112 are obtained by nitriding a metal layer containing titanium as a constituent element. This metal layer has a (001) -oriented self-orientation property. Have Therefore, the first orientation control layer 12 and the second orientation control layer 112 can have (111) -oriented crystals obtained by nitriding a (001) -oriented metal layer.

第1の配向制御層12および第2の配向制御層112は、(111)配向の結晶の他に、(111)配向以外の配向の結晶を有する。特に第1の配向制御層12は、プラグ20上においてはこのプラグ20の結晶配向に自己配向性を阻害される場合があり、(111)配向の結晶の割合を大きくすることは困難である。一方、第2の配向制御層112は、第1の配向制御層12上に形成されているため、少なくとも(111)配向の結晶の上では、この配向の影響を受けて(001)配向の金属層が形成される。また(111)配向以外の結晶の上では、金属層は格子マッチングしないため、界面エネルギーが最低となる最密充填の面方位、すなわち自己配向面である(001)に配向することができる。したがって、第2の配向制御層112は、第1の配向制御層12より多くの(111)配向率を示すことができる。   The first orientation control layer 12 and the second orientation control layer 112 have crystals with orientations other than (111) orientation in addition to (111) orientation crystals. In particular, in the first orientation control layer 12, the self-orientation may be hindered by the crystal orientation of the plug 20 on the plug 20, and it is difficult to increase the proportion of (111) -oriented crystals. On the other hand, since the second orientation control layer 112 is formed on the first orientation control layer 12, at least on the (111) oriented crystal, the (001) oriented metal is affected by this orientation. A layer is formed. Further, since the metal layer is not lattice-matched on crystals other than the (111) orientation, it can be oriented in the closest packed plane orientation with the lowest interface energy, that is, (001), which is a self-oriented plane. Therefore, the second orientation control layer 112 can exhibit a higher (111) orientation ratio than the first orientation control layer 12.

なお、第2の配向制御層112は、複数層形成されてもよい。第2の配向制御層112が複数層形成されることによって、最上面の第2の配向制御層112における(111)配向の結晶を増加させることができる。   Note that a plurality of the second alignment control layers 112 may be formed. By forming a plurality of the second orientation control layers 112, the (111) -oriented crystals in the second orientation control layer 112 on the uppermost surface can be increased.

このように、強誘電体メモリ100が第1電極32の下に、優れた結晶質の第2の配向制御層112を有することにより、良好な結晶質の第1電極32を得ることができる。即ち、第1電極32は、第2の配向制御層112上に形成されているため、その材質が結晶質である場合に第2の配向制御層112の結晶配向の影響を受けて、第2の配向制御層112と等しい配向を有することができる。本実施の形態よれば、第2の配向制御層112は、チタンの窒化物またはチタンおよびアルミニウムの窒化物であり、(111)配向を有する。よって、第1電極32の結晶配向を容易に(111)配向にすることができる。即ち、第2の配向制御層112が良好な結晶質の(111)配向を有することにより、第1電極32についても良好な結晶質の(111)配向にすることができる。   As described above, since the ferroelectric memory 100 has the excellent crystalline second orientation control layer 112 under the first electrode 32, the excellent crystalline first electrode 32 can be obtained. That is, since the first electrode 32 is formed on the second orientation control layer 112, the second electrode 32 is affected by the crystal orientation of the second orientation control layer 112 when the material thereof is crystalline. The orientation control layer 112 can have the same orientation. According to the present embodiment, the second orientation control layer 112 is a nitride of titanium or a nitride of titanium and aluminum and has a (111) orientation. Therefore, the crystal orientation of the first electrode 32 can be easily set to the (111) orientation. That is, since the second orientation control layer 112 has a good crystalline (111) orientation, the first electrode 32 can also have a good crystalline (111) orientation.

強誘電体層34は、第1電極32上に形成されているため、その材質が結晶質である場合に第1電極32の結晶配向の影響を受けて、第1電極32と等しい配向を有することができる。即ち、強誘電体層34は、第2の配向制御層112の上方に形成されているため、第2の配向制御層112の結晶配向の影響を受けて、第2の配向制御層112と等しい配向を有することができる。第1電極32は、たとえば白金やイリジウム等の上述した材質からなる場合に(111)配向を有することができる。よって、強誘電体層34の結晶配向を容易に(111)配向にすることができる。即ち、第2の配向制御層112、および第1電極32が良好な結晶質の(111)配向を有することにより、強誘電体層34についても良好な結晶質の(111)配向にすることができる。   Since the ferroelectric layer 34 is formed on the first electrode 32, the ferroelectric layer 34 has the same orientation as the first electrode 32 under the influence of the crystal orientation of the first electrode 32 when the material is crystalline. be able to. That is, since the ferroelectric layer 34 is formed above the second orientation control layer 112, it is equal to the second orientation control layer 112 under the influence of the crystal orientation of the second orientation control layer 112. Can have an orientation. The first electrode 32 can have a (111) orientation when made of the above-described materials such as platinum and iridium. Therefore, the crystal orientation of the ferroelectric layer 34 can be easily set to the (111) orientation. That is, when the second orientation control layer 112 and the first electrode 32 have a good crystalline (111) orientation, the ferroelectric layer 34 can also have a good crystalline (111) orientation. it can.

強誘電体層34は、上述したように、ペロブスカイト型酸化物やビスマス層状化合物からなることができ、その結晶配向が(111)配向であることが望ましい。本実施の形態において強誘電体層34は、第2の配向制御層112および第1電極32の上方に形成されることによって、容易に(111)配向を有することができる。よって、強誘電体メモリ100は、優れたヒステリシス特性を得ることができる。   As described above, the ferroelectric layer 34 can be made of a perovskite oxide or a bismuth layered compound, and its crystal orientation is preferably (111) orientation. In the present embodiment, the ferroelectric layer 34 can easily have the (111) orientation by being formed above the second orientation control layer 112 and the first electrode 32. Therefore, the ferroelectric memory 100 can obtain excellent hysteresis characteristics.

2.強誘電体メモリの製造方法
次に、図1に示す強誘電体メモリ100の製造方法について、図面を参照して説明する。図2〜図13はそれぞれ、図1に示される強誘電体メモリ100の一製造工程を模式的に示す断面図である。
2. Manufacturing Method of Ferroelectric Memory Next, a manufacturing method of the ferroelectric memory 100 shown in FIG. 1 will be described with reference to the drawings. 2 to 13 are cross-sectional views schematically showing one manufacturing process of the ferroelectric memory 100 shown in FIG.

まず、図2に示すように、トランジスタ18および素子分離領域16を形成する。より具体的には、半導体基板10にトランジスタ18、素子分離領域16を形成し、その上に絶縁層26を積層する。トランジスタ18、素子分離領域16、および絶縁層26は、公知の方法を用いて形成することができる。   First, as shown in FIG. 2, the transistor 18 and the element isolation region 16 are formed. More specifically, the transistor 18 and the element isolation region 16 are formed on the semiconductor substrate 10, and the insulating layer 26 is stacked thereon. The transistor 18, the element isolation region 16, and the insulating layer 26 can be formed using a known method.

次に、図3に示すように、絶縁層26を貫通するようにコンタクトホール22を設ける。コンタクトホール22は、たとえば第2不純物領域19上に設けることができる。フォトリソグラフィ技術を適用してコンタクトホール22を形成してもよい。具体的には、絶縁層26の一部を開口するようにレジスト層(図示せず)を形成し、レジスト層の開口領域をエッチングすることによってコンタクトホール22を形成することができる。   Next, as shown in FIG. 3, a contact hole 22 is provided so as to penetrate the insulating layer 26. The contact hole 22 can be provided, for example, on the second impurity region 19. The contact hole 22 may be formed by applying a photolithography technique. Specifically, a contact layer 22 can be formed by forming a resist layer (not shown) so as to open a part of the insulating layer 26 and etching the opening region of the resist layer.

次に、図4に示すように、コンタクトホール22の側面および底面と、絶縁層26上とに連続的に第1バリア層29aを形成する。第1バリア層29aは、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。   Next, as shown in FIG. 4, a first barrier layer 29 a is formed continuously on the side and bottom surfaces of the contact hole 22 and on the insulating layer 26. The first barrier layer 29a may be made of titanium nitride (eg, TiN) or titanium and aluminum nitride (eg, TiAlN), and may be formed by a known method such as reactive sputtering.

次いで、図5に示すように、コンタクトホール22に導電性材料を埋め込むことにより、導電層20aを形成する。導電層20aの埋め込みは例えば、CVD法またはスパッタリング法を用いて行なうことができる。   Next, as shown in FIG. 5, the conductive layer 20 a is formed by embedding a conductive material in the contact hole 22. The embedding of the conductive layer 20a can be performed using, for example, a CVD method or a sputtering method.

次に、図6に示すように、導電層20aおよび第1バリア層29aの一部を研磨し、除去することによってプラグ20および第1バリア層29を形成する。研磨工程では、化学的機械的研磨(CMP:Chemical Mechanical Polishment)法による工程を適用することができる。この研磨工程により、絶縁層26を露出させることができる。絶縁層26が第1バリア層29aより研磨されにくい材質からなる場合には、図6に示すようにコンタクトホール22の内部にリセス(凹部)が発生することがある。このようにリセスが発生した場合には、図7に示すように、第2バリア層23をプラグ20上に形成してもよい。これにより絶縁層26からプラグ20の形成領域まで連続的に平坦化することができる。第2バリア層23は、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。このようにして、基体の一例としての、トランジスタ18、プラグ20、絶縁層26等を形成することができる。   Next, as shown in FIG. 6, the plug 20 and the first barrier layer 29 are formed by polishing and removing a part of the conductive layer 20a and the first barrier layer 29a. In the polishing process, a process by a chemical mechanical polishing (CMP) method can be applied. By this polishing process, the insulating layer 26 can be exposed. When the insulating layer 26 is made of a material that is harder to polish than the first barrier layer 29a, a recess (concave portion) may occur inside the contact hole 22 as shown in FIG. When the recess occurs in this way, the second barrier layer 23 may be formed on the plug 20 as shown in FIG. As a result, planarization can be continuously performed from the insulating layer 26 to the plug 20 formation region. The second barrier layer 23 can be made of a nitride of titanium (for example, TiN) or a nitride of titanium and aluminum (for example, TiAlN), and can be formed by a known method such as reactive sputtering. In this manner, the transistor 18, the plug 20, the insulating layer 26, and the like, which are examples of the substrate, can be formed.

次に、第1の配向制御層12a(図10参照)を形成する。まず、図8に示すように、アンモニアガスのプラズマを励起して、第1の配向制御層12aが形成される領域の表面14sに、当該プラズマを照射する(以下、「アンモニアプラズマ処理」とする)。このアンモニアプラズマ処理により、表面14sが−NHで終端され、後述する工程で第1の金属層14aを成膜する際に、第1の金属層14aを構成する原子が表面14s上でマイグレーションし易くなる。その結果、第1の金属層14aの構成原子がその自己配向性に起因して、規則的な配列(ここでは最密充填)になるように促進され、結晶配向性に優れた第1の金属層14aを成膜することができると推測される。   Next, the first orientation control layer 12a (see FIG. 10) is formed. First, as shown in FIG. 8, the plasma of ammonia gas is excited to irradiate the surface 14s of the region where the first alignment control layer 12a is formed (hereinafter referred to as “ammonia plasma treatment”). ). By this ammonia plasma treatment, the surface 14 s is terminated with —NH, and when the first metal layer 14 a is formed in a process described later, atoms constituting the first metal layer 14 a easily migrate on the surface 14 s. Become. As a result, the first metal layer 14a is promoted to have a regular arrangement (here, closest packing) due to its self-orientation, and the first metal having excellent crystal orientation. It is assumed that the layer 14a can be formed.

次いで、図9に示すように、チタン層またはチタンアルミニウム層からなる第1の金属層14aを成膜する。この第1の金属層14aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。また、第1の金属層14aを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気(例えば、アルゴン)中で、スパッタリング法により第1の金属層14aを形成することができる。この場合、第1の金属層14aを成膜する際の基板温度は、第1の配向制御層12が(111)配向を有する点で、室温から400℃の間であることが好ましく、100〜400℃の間がより好ましく、100〜300℃の間がさらに好ましい。   Next, as shown in FIG. 9, a first metal layer 14a made of a titanium layer or a titanium aluminum layer is formed. The film formation method for the first metal layer 14a can be appropriately selected depending on the material, and examples thereof include a sputtering method and a CVD method. Further, the substrate temperature at the time of forming the first metal layer 14a can be appropriately selected according to the material thereof. For example, the first metal is formed by sputtering in an inert atmosphere (for example, argon). Layer 14a can be formed. In this case, the substrate temperature when forming the first metal layer 14a is preferably between room temperature and 400 ° C. in that the first orientation control layer 12 has (111) orientation, It is more preferably between 400 ° C. and even more preferably between 100 and 300 ° C.

ここで、(111)配向性を有する第1の配向制御層12aが得られる理由としては、以下のとおりである。まず第1の金属層14aを構成するTiまたはTiAlにおいてはその自己配向性が強く発現する。第1の金属層14aは、この自己配向性により(001)配向の結晶を有する。このため、後述する窒化工程により、第1の金属層14aのTiまたはTiAlが(001)配向を有する状態のまま、その隙間に窒素原子が入り込み、(111)配向を有する第1の配向制御層12aを得ることができると推測される。なお、チタン層およびチタンアルミニウム層においては、チタンの割合が大きい程、自己配向性が高いため、チタン層を適用することによって最も配向性の優れた第1の配向制御層12を得ることができ、ひいては強誘電体層34の配向性を良好にすることができる。また、上述したように、アンモニアプラズマ処理を施した後にチタン層またはチタンアルミニウム層からなる第1の金属層14aを成膜することにより、配向性に優れた第1の金属層14aを得ることができる。   Here, the reason why the first orientation control layer 12a having (111) orientation is obtained is as follows. First, in Ti or TiAl constituting the first metal layer 14a, the self-orientation is strongly developed. The first metal layer 14a has (001) -oriented crystals due to this self-orientation. For this reason, the first orientation control layer having a (111) orientation in which nitrogen atoms enter the gap while Ti or TiAl of the first metal layer 14a has a (001) orientation by a nitriding step described later. It is estimated that 12a can be obtained. In addition, in the titanium layer and the titanium aluminum layer, the higher the proportion of titanium, the higher the self-orientation property. Therefore, by applying the titanium layer, the first orientation control layer 12 having the best orientation can be obtained. As a result, the orientation of the ferroelectric layer 34 can be improved. Further, as described above, the first metal layer 14a having excellent orientation can be obtained by forming the first metal layer 14a made of a titanium layer or a titanium aluminum layer after the ammonia plasma treatment. it can.

次いで、図10に示すように、第1の金属層14aを窒化して、窒化物からなる結晶質の第1の配向制御層12aを形成する。第1の金属層14aの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で第1の金属層14aをアニールすることにより、第1の金属層14aを窒化する方法が挙げられる。窒素を含む雰囲気としては、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは第1の金属層14aの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、第1の金属層14aの結晶配向を保持した状態で、第1の金属層14aを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。アニールは、350〜650℃で行なうのがより好ましく、500〜650℃で行なうのがさらに好ましい。これにより、第1の配向制御層12aを得ることができる。   Next, as shown in FIG. 10, the first metal layer 14a is nitrided to form a crystalline first orientation control layer 12a made of nitride. The nitridation method of the first metal layer 14a can be appropriately selected according to the material of the first metal layer 14a. For example, the first metal layer 14a is annealed in an atmosphere containing nitrogen, whereby the first metal layer 14a is annealed. The method of nitriding 14a is mentioned. The atmosphere containing nitrogen may be an atmosphere containing ammonia or plasma thereof. Here, the annealing is preferably performed below the melting point of the first metal layer 14a. By annealing in this temperature range, nitrogen atoms can be introduced into the gaps between the crystalline crystal lattices constituting the first metal layer 14a while maintaining the crystal orientation of the first metal layer 14a. . The annealing is more preferably performed at 350 to 650 ° C, and further preferably performed at 500 to 650 ° C. Thereby, the first orientation control layer 12a can be obtained.

ここで第1の金属層14aがチタンおよびアルミニウムを含む場合、第1の配向制御層12aは、チタンおよびアルミニウムの窒化物(例えばTiAlN)であることができ、第1の金属層14aがチタンを含む場合(例えばTi)、第1の配向制御層12aは、チタンの窒化物(例えばTiN)であることができる。TiおよびTiAlは六方晶に属し、(001)配向である。また、この第1の金属層14aを窒化して得られた第1の配向制御層12aは面心立方晶のTiNまたはTiAlNからなり、TiNおよびTiAlNは、原料であるTiまたはTiAl(第1の金属層14a)の配向性に影響されて、(111)配向となる。   Here, when the first metal layer 14a includes titanium and aluminum, the first orientation control layer 12a can be a nitride of titanium and aluminum (for example, TiAlN), and the first metal layer 14a includes titanium. When included (for example, Ti), the first alignment control layer 12a can be a nitride of titanium (for example, TiN). Ti and TiAl belong to hexagonal crystals and have (001) orientation. Further, the first orientation control layer 12a obtained by nitriding the first metal layer 14a is made of face-centered cubic TiN or TiAlN, and TiN and TiAlN are Ti or TiAl (the first material) The (111) orientation is affected by the orientation of the metal layer 14a).

次に、第2の配向制御層112a(図12参照)を形成する。まず、図11に示すように、チタン層またはチタンアルミニウム層からなる第2の金属層114aを成膜する。この第2の金属層114aの成膜方法としては、上述した第1の金属層14aと同様の成膜方法を適用することができる。第1の金属層14aと同様にここで成膜された第2の金属層114aは、その構成元素であるTiまたはTiAlが自己配向性を強く発現し、かつ(111)配向を有する配向制御層12aの結晶配向の影響を受けるため、(001)配向の結晶を有する。   Next, the second orientation control layer 112a (see FIG. 12) is formed. First, as shown in FIG. 11, a second metal layer 114a made of a titanium layer or a titanium aluminum layer is formed. As a film formation method for the second metal layer 114a, a film formation method similar to that for the first metal layer 14a described above can be applied. Similar to the first metal layer 14a, the second metal layer 114a formed here is an orientation control layer in which the constituent element Ti or TiAl strongly expresses self-orientation and has (111) orientation. Since it is affected by the crystal orientation of 12a, it has (001) -oriented crystals.

次いで、図12に示すように、第2の金属層114aを窒化して、窒化物からなる結晶質の第2の配向制御層112aを形成する。第2の金属層114aの窒化方法としては、上述した第1の金属層14aと同様の窒化方法を適用することができる。   Next, as shown in FIG. 12, the second metal layer 114a is nitrided to form a crystalline second orientation control layer 112a made of nitride. As the nitriding method of the second metal layer 114a, the same nitriding method as that of the first metal layer 14a described above can be applied.

ここで第2の金属層114aがチタンおよびアルミニウムを含む場合、第2の配向制御層112aは、チタンおよびアルミニウムの窒化物(例えばTiAlN)であることができ、第2の金属層114aがチタンを含む場合(例えばTi)、第2の配向制御層112aは、チタンの窒化物(例えばTiN)であることができる。ここで第2の配向制御層112aにおけるTiNおよびTiAlNは、原料であるTiまたはTiAl(第1の金属層14a)の配向性に影響されて、(111)配向となる。   Here, when the second metal layer 114a includes titanium and aluminum, the second orientation control layer 112a can be a nitride of titanium and aluminum (for example, TiAlN), and the second metal layer 114a includes titanium. When included (for example, Ti), the second orientation control layer 112a can be a nitride of titanium (for example, TiN). Here, TiN and TiAlN in the second orientation control layer 112a are affected by the orientation of the raw material Ti or TiAl (first metal layer 14a) and become (111) orientation.

以上の第2の配向制御層112aの形成工程は、複数回繰り返し行ってもよい。繰り返し行うことにより、複数層の第2の配向制御層112aが形成される。複数層の第2の配向制御層112aにおいては、上方にいくにつれて結晶配向性に優れた第2の配向制御層112aを得ることができる。   The above formation process of the second alignment control layer 112a may be repeated a plurality of times. By repeating the process, a plurality of second alignment control layers 112a are formed. In the plurality of second orientation control layers 112a, the second orientation control layer 112a having excellent crystal orientation can be obtained in the upward direction.

次に、図13に示すように、第2の配向制御層112a上に第1電極32aを形成する。ここで、第1電極32aを結晶性の第2の配向制御層112a上に形成することにより、第2の配向制御層112aの結晶配向性を第1電極32aに反映させ、第1電極32aの結晶性を著しく向上させることができる。本実施の形態では、第2の配向制御層112aの結晶配向が(111)配向であるため、第1電極32aの少なくとも一部を、(111)配向を有する結晶質に形成することができる。   Next, as shown in FIG. 13, the first electrode 32a is formed on the second alignment control layer 112a. Here, by forming the first electrode 32a on the crystalline second orientation control layer 112a, the crystal orientation of the second orientation control layer 112a is reflected in the first electrode 32a, and the first electrode 32a Crystallinity can be significantly improved. In the present embodiment, since the crystal orientation of the second orientation control layer 112a is the (111) orientation, at least part of the first electrode 32a can be formed in a crystalline material having the (111) orientation.

第1電極32aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法、真空蒸着法、CVD法を適用することができる。   A method for forming the first electrode 32a can be selected as appropriate according to the material of the first electrode 32a. For example, a sputtering method, a vacuum evaporation method, or a CVD method can be applied.

次いで、図13に示すように、第1電極32a上に強誘電体層34aを形成する。ここで、強誘電体層34aを第1電極32a上に形成することにより、第1電極32aの結晶配向性を強誘電体層34aに反映させることができる。本実施の形態では、第1電極32aの少なくとも一部が(111)配向を有する結晶質であるため、強誘電体層34aを(111)配向に形成することができる。   Next, as shown in FIG. 13, a ferroelectric layer 34a is formed on the first electrode 32a. Here, by forming the ferroelectric layer 34a on the first electrode 32a, the crystal orientation of the first electrode 32a can be reflected in the ferroelectric layer 34a. In the present embodiment, since at least a part of the first electrode 32a is crystalline having (111) orientation, the ferroelectric layer 34a can be formed in (111) orientation.

強誘電体層34aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法(ゾル・ゲル法、MOD(Metal Organic Decomposition)法などを含む)、スパッタ法、CVD法、MOCVD(Metal Organic Chemical Vapor Deposition)法などを適用することができる。   The method for forming the ferroelectric layer 34a can be selected as appropriate depending on the material, and includes, for example, a solution coating method (including a sol-gel method and a MOD (Metal Organic Decomposition) method), a sputtering method, and the like. The CVD method, MOCVD (Metal Organic Chemical Vapor Deposition) method, etc. can be applied.

次いで、図13に示すように、強誘電体層34a上に第2電極36aを形成する。第2電極36aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。その後、所定のパターンのレジスト層R1を第2電極36a上に形成し、このレジスト層R1をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、第2の配向制御層112上に設けられた第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36とを有する、スタック型の強誘電体キャパシタ30が得られる(図1参照)。以上の工程により強誘電体メモリ100を製造することができる。   Next, as shown in FIG. 13, the second electrode 36a is formed on the ferroelectric layer 34a. A method for forming the second electrode 36a can be appropriately selected according to the material of the second electrode 36a, and examples thereof include a sputtering method and a CVD method. Thereafter, a resist layer R1 having a predetermined pattern is formed on the second electrode 36a, and patterning is performed by photolithography using the resist layer R1 as a mask. Accordingly, the first electrode 32 provided on the second orientation control layer 112, the ferroelectric layer 34 provided on the first electrode 32, and the second electrode provided on the ferroelectric layer 34 36 is obtained (see FIG. 1). The ferroelectric memory 100 can be manufactured through the above steps.

本実施の形態の強誘電体メモリ100の製造方法によれば、結晶配向性に優れた第1の配向制御層12を形成することができる。また、この第1の配向制御層12の上面に第2の配向制御層112を形成することによって、結晶配向性にさらに優れた第2の配向制御層112を形成することができる。   According to the method for manufacturing the ferroelectric memory 100 of the present embodiment, the first orientation control layer 12 having excellent crystal orientation can be formed. Further, by forming the second orientation control layer 112 on the upper surface of the first orientation control layer 12, the second orientation control layer 112 having further excellent crystal orientation can be formed.

このような第2の配向制御層112を形成することにより、その上面に形成された第1電極32aおよび強誘電体層34aの結晶配向を良好にして、強誘電体メモリ100のヒステリシス特性を向上させることができる。   By forming the second orientation control layer 112 as described above, the crystal orientation of the first electrode 32a and the ferroelectric layer 34a formed on the upper surface thereof is improved, and the hysteresis characteristics of the ferroelectric memory 100 are improved. Can be made.

3.変形例
以下に、本実施の形態の変形例にかかる強誘電体メモリ200について図面を参照しながら説明する。変形例にかかる強誘電体メモリ200は、第3バリア層25をさらに含む点、および第2バリア層23を含まない点で、本実施の形態にかかる強誘電体メモリ100と異なる。
3. Modified Example Hereinafter, a ferroelectric memory 200 according to a modified example of the present embodiment will be described with reference to the drawings. The ferroelectric memory 200 according to the modification is different from the ferroelectric memory 100 according to the present embodiment in that it further includes a third barrier layer 25 and does not include the second barrier layer 23.

3.1.強誘電体メモリ
図14は、変形例にかかる強誘電体メモリ200を模式的に示す断面図である。
3.1. Ferroelectric Memory FIG. 14 is a cross-sectional view schematically showing a ferroelectric memory 200 according to a modification.

第3バリア層25は、第2の配向制御層112上に形成されている。第3バリア層25は、酸素バリア機能を有する。第3バリア層25は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも酸素バリア性の高いTiAlNからなることが好ましい。このように酸素バリア性の高い第3バリア層25を形成することによって、製造工程におけるプラグ20の酸化を防止することもできる。また第3バリア層25は、第1電極32の密着性を向上させることもできる。なお第3バリア層25は、少なくとも一部が結晶質であることができる。   The third barrier layer 25 is formed on the second orientation control layer 112. The third barrier layer 25 has an oxygen barrier function. The third barrier layer 25 is made of titanium nitride (TiN) or titanium and aluminum nitride (TiAlN), and is preferably made of TiAlN having a high oxygen barrier property. By forming the third barrier layer 25 having a high oxygen barrier property in this manner, the oxidation of the plug 20 in the manufacturing process can be prevented. The third barrier layer 25 can also improve the adhesion of the first electrode 32. The third barrier layer 25 may be at least partially crystalline.

強誘電体メモリ200の他の構成については、上述した強誘電体メモリ100と同様であるので説明を省略する。   Since the other configuration of the ferroelectric memory 200 is the same as that of the ferroelectric memory 100 described above, the description thereof is omitted.

変形例にかかる強誘電体メモリ200によれば、第3バリア層25は、第2の配向制御層112上に形成されているため、その材質が結晶質である場合に第2の配向制御層112の結晶配向の影響を受けて、第2の配向制御層112と等しい配向を有することができる。変形例にかかる強誘電体メモリ200によれば、第2の配向制御層112および第3バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、(111)配向を有することができる。即ち、第2の配向制御層112が良好な結晶質の(111)配向を有することにより、第3バリア層25についても良好な結晶質の(111)配向にすることができる。   According to the ferroelectric memory 200 according to the modified example, since the third barrier layer 25 is formed on the second orientation control layer 112, the second orientation control layer is formed when the material thereof is crystalline. Under the influence of the crystal orientation of 112, the second orientation control layer 112 can have the same orientation. According to the ferroelectric memory 200 according to the modified example, the second orientation control layer 112 and the third barrier layer 25 are both a nitride of titanium or a nitride of titanium and aluminum, and thus have a (111) orientation. be able to. That is, since the second orientation control layer 112 has a good crystalline (111) orientation, the third barrier layer 25 can also have a good crystalline (111) orientation.

また第1電極32は、第3バリア層25上に形成されているため、その材質が結晶質である場合に第3バリア層25の結晶配向の影響を受けて、第3バリア層25と等しい配向を有することができる。即ち、第1電極32は、第2の配向制御層112の上方に形成されているため、第2の配向制御層112の結晶配向の影響を受けて、第2の配向制御層112と等しい配向を有することができる。よって、第1電極32の結晶配向を容易に(111)配向にすることができる。   Further, since the first electrode 32 is formed on the third barrier layer 25, the first electrode 32 is equal to the third barrier layer 25 under the influence of the crystal orientation of the third barrier layer 25 when the material is crystalline. Can have an orientation. That is, since the first electrode 32 is formed above the second orientation control layer 112, the first electrode 32 is affected by the crystal orientation of the second orientation control layer 112 and has the same orientation as the second orientation control layer 112. Can have. Therefore, the crystal orientation of the first electrode 32 can be easily set to the (111) orientation.

3.2.強誘電体メモリの製造方法
次に、図14に示す強誘電体メモリ200の製造方法について、図面を参照して説明する。図15〜図19はそれぞれ、図14に示される強誘電体メモリ200の一製造工程を模式的に示す断面図である。
3.2. Method for Manufacturing Ferroelectric Memory Next, a method for manufacturing the ferroelectric memory 200 shown in FIG. 14 will be described with reference to the drawings. 15 to 19 are cross-sectional views schematically showing one manufacturing process of the ferroelectric memory 200 shown in FIG.

まず、上述した製造方法によりトランジスタ18、絶縁層26および導電層20aを成膜し、導電層20aおよび第1バリア層29の一部を研磨する。絶縁層26と導電層20aの研磨されやすさが同じ場合には、図15に示すように、リセスが発生せず、平坦が表面を形成することができる。   First, the transistor 18, the insulating layer 26, and the conductive layer 20a are formed by the manufacturing method described above, and a part of the conductive layer 20a and the first barrier layer 29 is polished. In the case where the insulating layer 26 and the conductive layer 20a are easily polished, as shown in FIG. 15, a recess does not occur and a flat surface can be formed.

次に、図16に示すように、第1の金属層14aを成膜し、その後窒化して第1の配向制御層12aを形成する。次いで図17に示すように、第2の金属層114aを成膜し、その後窒化して第2の配向制御層112aを形成する。   Next, as shown in FIG. 16, a first metal layer 14a is formed and then nitrided to form a first orientation control layer 12a. Next, as shown in FIG. 17, a second metal layer 114a is formed and then nitrided to form a second orientation control layer 112a.

次に、図18に示すように、第2の配向制御層112a上に第3バリア層25aを形成する。第3バリア層25aは、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第3バリア層25aを第2の配向制御層112a上に形成することにより、第2の配向制御層112aの結晶配向性を第3バリア層25aに反映させることができ、第3バリア層25の結晶性を著しく向上させることができる。   Next, as shown in FIG. 18, the third barrier layer 25a is formed on the second orientation control layer 112a. The third barrier layer 25a can be made of a nitride of titanium (for example, TiN) or a nitride of titanium and aluminum (for example, TiAlN), and can be formed by a known method such as reactive sputtering. Here, by forming the third barrier layer 25a on the second orientation control layer 112a, the crystal orientation of the second orientation control layer 112a can be reflected in the third barrier layer 25a. The crystallinity of 25 can be remarkably improved.

上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。   As described above, the embodiments of the present invention have been described in detail. However, those skilled in the art can easily understand that many modifications can be made without departing from the novel matters and effects of the present invention. . Accordingly, all such modifications are intended to be included in the scope of the present invention.

また、本実施の形態にかかる強誘電体メモリに含まれる強誘電体キャパシタ、配向制御層等の各構成およびその製造方法は、例えば、圧電素子等に含まれるキャパシタに応用することができる。   In addition, each configuration of the ferroelectric capacitor, the orientation control layer, and the like included in the ferroelectric memory according to the present embodiment and the manufacturing method thereof can be applied to, for example, a capacitor included in a piezoelectric element.

本発明の一実施の形態の強誘電体メモリを模式的に示す断面図。1 is a cross-sectional view schematically showing a ferroelectric memory according to an embodiment of the present invention. 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 1. 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 1. 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 1. 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 1. 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 1. 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 1. 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 1. 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 1. 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 1. 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 1. 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 1. 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 1. 変形例にかかる強誘電体メモリを模式的に示す断面図。Sectional drawing which shows typically the ferroelectric memory concerning a modification. 図14に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 15 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 14. 図14に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 15 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 14. 図14に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 15 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 14. 図14に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 15 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 14. 図14に示す強誘電体メモリの一製造工程を模式的に示す断面図。FIG. 15 is a cross-sectional view schematically showing one manufacturing process of the ferroelectric memory shown in FIG. 14.

符号の説明Explanation of symbols

10 半導体基板、 11 ゲート絶縁層、 12,12a 第1の配向制御層、 13 ゲート導電層、 14a 第1の金属層、 15 サイドウォール絶縁層、 16 素子分離領域、 17 第1不純物領域、 18 トランジスタ、 19 第2不純物領域、 20 プラグ、20a 導電層、 22 コンタクトホール、23、23a 第2バリア層、 25、25a 第3バリア層、 26 絶縁層、 29、29a 第1バリア層、 30 強誘電体キャパシタ、 32、32a 第1電極、 34、34a 強誘電体膜、 36、36a 第2電極、 100 強誘電体メモリ、 112,112a 第2の配向制御層、 114a 第2の金属層、 200 強誘電体メモリ、 R1 レジスト層 DESCRIPTION OF SYMBOLS 10 Semiconductor substrate, 11 Gate insulating layer, 12, 12a 1st orientation control layer, 13 Gate conductive layer, 14a 1st metal layer, 15 Side wall insulating layer, 16 Element isolation region, 17 1st impurity region, 18 transistor , 19 Second impurity region, 20 Plug, 20a Conductive layer, 22 Contact hole, 23, 23a Second barrier layer, 25, 25a Third barrier layer, 26 Insulating layer, 29, 29a First barrier layer, 30 Ferroelectric material Capacitor, 32, 32a first electrode, 34, 34a ferroelectric film, 36, 36a second electrode, 100 ferroelectric memory, 112, 112a second orientation control layer, 114a second metal layer, 200 ferroelectric Body memory, R1 resist layer

Claims (18)

(a)基体の上方に第1の金属層としてチタンアルミニウム層を形成する工程と、
(b)前記第1の金属層を窒化して第1の配向制御層としてチタンおよびアルミニウムの窒化物からなる層を形成する工程と、
(c)前記第1の配向制御層の上方にチタンを構成元素として含む第2の金属層を形成する工程と、
(d)前記第2の金属層を窒化して窒素化合物からなる第2の配向制御層を形成する工程と、
(e)前記第2の配向制御層の上方に第1電極を形成する工程と、
(f)前記第1電極の上方に強誘電体層を形成する工程と、
(g)前記強誘電体層の上方に第2電極を形成する工程と、
を含む、強誘電体メモリの製造方法。
(A) forming a titanium aluminum layer as a first metal layer above the substrate;
(B) nitriding the first metal layer to form a layer made of nitride of titanium and aluminum as the first orientation control layer;
(C) forming a second metal layer containing titanium as a constituent element above the first orientation control layer;
(D) nitriding the second metal layer to form a second orientation control layer made of a nitrogen compound;
(E) forming a first electrode above the second alignment control layer;
(F) forming a ferroelectric layer above the first electrode;
(G) forming a second electrode above the ferroelectric layer;
A method for manufacturing a ferroelectric memory, comprising:
請求項1において、
前記工程(b)では、窒素を含有する雰囲気で前記第1の金属層を加熱することにより窒化する、強誘電体メモリの製造方法。
In claim 1,
In the step (b), the ferroelectric memory is manufactured by nitriding by heating the first metal layer in an atmosphere containing nitrogen.
請求項1または2において、
前記工程(c)では、第2の金属層としてチタン層を形成し、
前記工程(d)では、第2の配向制御層としてチタンの窒化物からなる層を形成する、強誘電体メモリの製造方法。
In claim 1 or 2,
In the step (c), a titanium layer is formed as the second metal layer,
In the step (d), a ferroelectric memory manufacturing method, wherein a layer made of titanium nitride is formed as the second orientation control layer.
請求項1または2において、
前記工程(c)では、第2の金属層としてチタンアルミニウム層を形成し、
前記工程(d)では、第2の配向制御層としてチタンおよびアルミニウムの窒化物からなる層を形成する、強誘電体メモリの製造方法。
In claim 1 or 2,
In the step (c), a titanium aluminum layer is formed as the second metal layer,
In the step (d), a ferroelectric memory manufacturing method, wherein a layer made of nitride of titanium and aluminum is formed as the second orientation control layer.
請求項1ないし4のいずれかにおいて、
前記工程(d)では、窒素を含有する雰囲気で前記第2の金属層を加熱することにより窒化する、強誘電体メモリの製造方法。
In any of claims 1 to 4,
In the step (d), the ferroelectric memory is nitrided by heating the second metal layer in an atmosphere containing nitrogen.
請求項1ないし5のいずれかにおいて、
前記工程(a)の前に、アンモニアガスのプラズマを励起して、前記第1の金属層の形成領域の表面に、当該プラズマを照射する、強誘電体メモリの製造方法。
In any of claims 1 to 5,
Prior to the step (a), a plasma of an ammonia gas is excited to irradiate the surface of the formation region of the first metal layer with the plasma.
請求項1ないし6のいずれかにおいて、
前記工程(d)と(e)の間に、前記第2の配向制御層の上方にバリア層を形成する工程をさらに含む、強誘電体メモリの製造方法。
In any one of Claims 1 thru | or 6.
A method for manufacturing a ferroelectric memory, further comprising a step of forming a barrier layer above the second alignment control layer between the steps (d) and (e).
請求項7において、
前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリの製造方法。
In claim 7,
The method for manufacturing a ferroelectric memory, wherein the barrier layer is a nitride of titanium or a nitride of titanium and aluminum.
基体の上方に形成されたチタンおよびアルミニウムの窒化物からなる第1の配向制御層と、
前記第1の配向制御層の上面に形成されたチタンおよびアルミニウムの窒化物からなる第2の配向制御層と、
前記第2の配向制御層の上方に形成された第1電極と、
前記第1電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第2電極と、
を含む、強誘電体メモリ。
A first orientation control layer made of titanium and aluminum nitride formed above the substrate;
A second alignment control layer made of a nitride of titanium and aluminum formed on the upper surface of the first alignment control layer;
A first electrode formed above the second orientation control layer;
A ferroelectric layer formed above the first electrode;
A second electrode formed above the ferroelectric layer;
Including a ferroelectric memory.
請求項9において、
絶縁層と、
前記絶縁層を貫通するコンタクトホールと、
前記コンタクトホールに形成された導電層と、をさらに含み、
前記第1の配向制御層は、前記導電層の上方に形成されている、強誘電体メモリ。
In claim 9,
An insulating layer;
A contact hole penetrating the insulating layer;
A conductive layer formed in the contact hole, and
The ferroelectric memory, wherein the first orientation control layer is formed above the conductive layer.
請求項9または10において、
前記第2の配向制御層と前記第1電極との間に形成されたバリア層をさらに含む、強誘電体メモリ。
In claim 9 or 10,
A ferroelectric memory further comprising a barrier layer formed between the second alignment control layer and the first electrode.
請求項9ないし11のいずれかにおいて、
前記第1の配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記第1の配向制御層および前記第2の配向制御層に含まれる結晶の一部は、前記第1電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有する、強誘電体メモリ。
In any of claims 9 to 11,
The first orientation control layer, the second orientation control layer, the first electrode, and the ferroelectric layer are crystalline;
A ferroelectric memory in which a part of crystals contained in the first orientation control layer and the second orientation control layer has an orientation equal to an orientation of crystals contained in the first electrode and the ferroelectric layer .
請求項12において、
前記第1の配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層に含まれる結晶は、(111)配向を有する、強誘電体メモリ。
In claim 12,
A ferroelectric memory in which crystals contained in the first orientation control layer, the second orientation control layer, the first electrode, and the ferroelectric layer have a (111) orientation.
請求項13において、
前記第2の配向制御層に含まれる結晶の(111)配向成分は、前記第1の配向制御層に含まれる結晶の(111)配向成分より多い、強誘電体メモリ。
In claim 13,
A ferroelectric memory in which a (111) orientation component of a crystal contained in the second orientation control layer is greater than a (111) orientation component of a crystal contained in the first orientation control layer.
請求項11において、
前記第1の配向制御層、前記第2の配向制御層、前記バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記第1の配向制御層、前記第2の配向制御層、および前記バリア層に含まれる結晶の一部は、前記第1電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有する、強誘電体メモリ。
In claim 11,
The first orientation control layer, the second orientation control layer, the barrier layer, the first electrode, and the ferroelectric layer are crystalline;
Part of the crystals included in the first alignment control layer, the second alignment control layer, and the barrier layer has an orientation equal to the alignment of the crystals included in the first electrode and the ferroelectric layer. , Ferroelectric memory.
請求項15において、
前記第1の配向制御層、前記第2の配向制御層、前記バリア層、前記第1電極、および
前記強誘電体層に含まれる結晶は、(111)配向を有する、強誘電体メモリ。
In claim 15 ,
A ferroelectric memory in which crystals contained in the first orientation control layer, the second orientation control layer, the barrier layer, the first electrode, and the ferroelectric layer have a (111) orientation.
請求項16において、
前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリ。
In claim 16 ,
The ferroelectric memory, wherein the barrier layer is a nitride of titanium or a nitride of titanium and aluminum.
請求項9ないし17のいずれかにおいて、
前記導電層と電気的に接続されたスイッチングトランジスタをさらに含む、強誘電体メモリ。
In any of claims 9 to 17 ,
A ferroelectric memory further comprising a switching transistor electrically connected to the conductive layer.
JP2006071293A 2006-03-15 2006-03-15 Ferroelectric memory and manufacturing method thereof Expired - Fee Related JP4858685B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006071293A JP4858685B2 (en) 2006-03-15 2006-03-15 Ferroelectric memory and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006071293A JP4858685B2 (en) 2006-03-15 2006-03-15 Ferroelectric memory and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007250776A JP2007250776A (en) 2007-09-27
JP4858685B2 true JP4858685B2 (en) 2012-01-18

Family

ID=38594753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006071293A Expired - Fee Related JP4858685B2 (en) 2006-03-15 2006-03-15 Ferroelectric memory and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4858685B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275853B1 (en) * 1996-03-08 2001-02-01 가나이 쓰도무 Semiconductor device and manufacturing method
JP3961399B2 (en) * 2002-10-30 2007-08-22 富士通株式会社 Manufacturing method of semiconductor device
JP2004186517A (en) * 2002-12-05 2004-07-02 Sony Corp Ferroelectric nonvolatile semiconductor memory and its manufacturing method
JP4260525B2 (en) * 2003-04-10 2009-04-30 富士通株式会社 Semiconductor device and manufacturing method thereof
JP4002916B2 (en) * 2003-10-22 2007-11-07 松下電器産業株式会社 Semiconductor device and manufacturing method thereof
JP4637733B2 (en) * 2005-11-30 2011-02-23 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2007250776A (en) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4164700B2 (en) Ferroelectric memory and manufacturing method thereof
JP4320679B2 (en) Method for manufacturing ferroelectric memory device
JP2007043166A (en) Ferroelectric structure including multilayer lower electrode and multilayer upper electrode, and method of manufacturing the same
JP4600322B2 (en) Method for manufacturing ferroelectric memory device
JP4124237B2 (en) Method for manufacturing ferroelectric memory device
US20070042543A1 (en) Method for manufacturing semiconductor device
JP4797717B2 (en) Ferroelectric memory device and method for manufacturing ferroelectric memory device
JP4605056B2 (en) Method for manufacturing ferroelectric memory device
JP2009071144A (en) Manufacturing method of ferroelectric memory
JP4730541B2 (en) Ferroelectric memory and manufacturing method thereof
JP4671039B2 (en) Manufacturing method of semiconductor device
JP4928098B2 (en) Method for manufacturing ferroelectric capacitor
JP4858685B2 (en) Ferroelectric memory and manufacturing method thereof
JP4697437B2 (en) Ferroelectric memory and manufacturing method thereof
JP4761031B2 (en) Ferroelectric capacitor, method of manufacturing the same, and ferroelectric memory device
JP4683224B2 (en) Manufacturing method of ferroelectric memory
JP4816916B2 (en) Ferroelectric memory and manufacturing method thereof
JP6217260B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4613857B2 (en) Ferroelectric memory device and method for manufacturing ferroelectric memory device
JP4802781B2 (en) Method for manufacturing ferroelectric memory device
JP2008135620A (en) Method for manufacturing ferroelectric memory device
JP4802780B2 (en) Ferroelectric memory device and method for manufacturing ferroelectric memory device
JP4702550B2 (en) Manufacturing method of semiconductor device
JP2008227215A (en) Ferroelectric memory device manufacturing method and ferroelectric memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080619

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees