[go: up one dir, main page]

JP4857353B2 - 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置 - Google Patents

半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置 Download PDF

Info

Publication number
JP4857353B2
JP4857353B2 JP2009047490A JP2009047490A JP4857353B2 JP 4857353 B2 JP4857353 B2 JP 4857353B2 JP 2009047490 A JP2009047490 A JP 2009047490A JP 2009047490 A JP2009047490 A JP 2009047490A JP 4857353 B2 JP4857353 B2 JP 4857353B2
Authority
JP
Japan
Prior art keywords
semiconductor device
igbt
esd
circuit
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009047490A
Other languages
English (en)
Other versions
JP2010205808A (ja
Inventor
賢志 原
順一 坂野
真司 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009047490A priority Critical patent/JP4857353B2/ja
Priority to US12/707,884 priority patent/US8384124B2/en
Publication of JP2010205808A publication Critical patent/JP2010205808A/ja
Application granted granted Critical
Publication of JP4857353B2 publication Critical patent/JP4857353B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/421—Insulated-gate bipolar transistors [IGBT] on insulating layers or insulating substrates, e.g. thin-film IGBTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、絶縁ゲートバイポーラトランジスタ（以下ＩＧＢＴと記す）を用いた半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置に関するものである。
半導体集積回路の静電破壊はＥＳＤ（Electrostatic Discharge：静電気放電）によりデバイス内に放電電流が流れ、局所的な発熱，電界集中により起こる。半導体デバイス加工技術の発展に伴う、デバイスの微細化，高密度化により、近年ＥＳＤに対する耐性が劣化する傾向にあり、半導体デバイスのＥＳＤ対策が重要な課題となっている。特に、ＳＯＩ基板を用いた高耐圧パワーＩＣにおいては、デバイスの周囲を熱伝導性の低い酸化膜（絶縁膜）が取り囲む構造のため、発熱による温度上昇はＳｉ基板上にデバイスを形成した場合より大きく、ＥＳＤ耐量劣化に特別な配慮が必要となる可能性がある。
従来、半導体集積回路のＥＳＤ対策技術の一つとして、高圧電源配線とグランド配線との間にＥＳＤに対する保護回路を保護対象の回路に並列に設け、外部端子に印加されたＥＳＤサージを保護回路により放電する手法が使用されており、標準的な保護回路素子として一般的にはダイオードまたはＭＯＳトランジスタが用いられている。
特開平５−５５５８３号公報
しかし、従来のＥＳＤ保護回路では、出力段回路等の保護対象回路に使用する標準的な構造の素子をＥＳＤ保護回路に用いた場合、高いＥＳＤ耐量が得られない、またＥＳＤ耐量を向上するために、ＥＳＤ向けの特別な素子設計が必要となるといった課題がある。
上記課題を解決するために、本発明は第一の電源配線とグランド配線との電位間に静電気放電に対する保護回路を備えた半導体装置において、前記第一電源配線と出力端子間及び出力端子と前記グランド配線間に、トーテムポール接続された第一の絶縁ゲートバイポーラトランジスタを半導体基板上に有する出力回路と、前記保護回路は、前記第一の電源配線と前記グランド配線との間に接続された第二の絶縁ゲートバイポーラトランジスタと、前記第二の絶縁ゲートバイポーラトランジスタのゲート端子と前記グランド配線間に接続されたゲート抵抗を半導体基板上に備え、前記出力回路と並列接続され、前記第二の絶縁ゲートバイポーラトランジスタは、前記第一の絶縁ゲートバイポーラトランジスタと比較して、不純物濃度が低いラッチアップ動作防止用第一導電型領域を有し、前記第二の絶縁ゲートバイポーラトランジスタのラッチアップ動作開始電圧が前記第一の絶縁ゲートバイポーラトランジスタより低いことを特徴とするものである。
本発明のＥＳＤ保護回路ではＩＧＢＴのラッチアップ動作を用いることによりＥＳＤ耐量が向上する。更に、ＥＳＤ保護回路のサイズの低減が実現できる。また、ＥＳＤ向けデバイスの設計を省略することが可能となる。さらに、低圧系（論理系）のＩＧＢＴを設ければ、低圧部のＥＳＤ回路にも適用可能である。
本発明による半導体装置の第１の実施形態を示す断面構造図である。 本発明による半導体装置の第２の実施形態を示す断面構造図である。 本発明によるＥＳＤ保護回路の第１の実施形態を示す回路図である。 本発明によるＥＳＤ保護回路の第２の実施形態を示す回路図である。 本発明による半導体装置の特性図である。 本発明による半導体装置を適用したプラズマディスプレイ駆動用半導体集積回路装置の構成例である。
以下、本発明の実施の形態を図面を用いて説明する。
図１は本発明の横型ＩＧＢＴの実施の形態の一つを示す断面構造図である。図１において、ｎ型基板１０１の表面層に選択的にｐベース領域１０２が形成され、そのｐベース領域１０２の表面層の一部に二つのｎエミッタ領域１０４が形成され、その二つのｎエミッタ領域１０４の間に一部ｎエミッタ領域１０４と重複するようにｐコンタクト領域１０３が形成されている。ｐベース領域１０２の形成されていないｎ型基板１０１の表面露出部に選択的にｎバッファ領域１０９が形成され、そのｎバッファ領域１０９の表面層にｐコレクタ領域１１０が形成されている。そして、ｐベース領域１０２の表面層のチャネル領域１１３の表面上にゲート酸化膜１０５を介してＧ端子に接続されるゲート電極１０６が設けられている。また、ｎエミッタ領域１０４とｐコンタクト領域１０３の表面に共通に接触するエミッタ電極１０７が、ｐコレクタ領域１１０の表面上にはコレクタ電極１１１が設けられ、それぞれＥ端子，Ｃ端子に接続される。ｐコンタクト領域１０３とｎエミッタ領域１０４の下部には寄生バイボーラのラッチアップ動作を防止するためのラッチアップ防止層１１４が形成されており、本発明のＩＧＢＴ構造は、ラッチアップ防止層１１４の不純物濃度を低濃度化し、出力回路に用いられる素子よりラッチアップ動作しやすい構造とすることを特徴とする。出力回路にＩＧＢＴを用いる場合などは、ラッチアップ防止層１１４の不純物濃度以外の素子構造はこの図１と同一の構造が適用できる。本発明ではＩＧＢＴをＥＳＤ保護回路に用いることにより、外部端子にＥＳＤサージが印加された際に他の素子の降伏電圧より低い電圧でＩＧＢＴがラッチアップ状態となり、ＥＳＤサージを放電することで静電保護を行う。
図２は本発明の第二の実施の形態を示す断面構造図である。この構造は、図１に示した横型ＩＧＢＴよりラッチアップ防止層１１４を取り除いた構造である。図１と比較し、さらに低い電圧でラッチアップ動作を発生し、ＥＳＤ耐量を向上可能である。さらに、本発明の半導体装置を作成するためには、ＥＳＤ保護回路用のＩＧＢＴのみラッチアップ防止層１１４を形成しないだけでよいため、ＥＳＤ素子向けの工程を追加することなく半導体装置を作成可能である。
図３は本発明のＩＧＢＴを用いたＥＳＤ保護回路の構成例を示したものである。高圧電源に接続される高圧電源配線とグランド端子に接続されるグランド配線の間に本発明のＩＧＢＴ１１９が接続され、ＩＧＢＴ１１９のゲート端子とグランド配線の間にゲート抵抗１２１が接続されている。出力回路１１８は高圧電源配線とグランドの間にＩＧＢＴ１２０をトーテムポール接続した構成で、ＩＧＢＴ１２０の接続点を出力端子ＨＶＯとしている。ＩＧＢＴ１２０をオン，オフ制御することで、出力端子ＨＶＯを高圧電源，グランドの電圧レベル、またはハイインピーダンス状態とする。ＩＧＢＴ１１９はＩＧＢＴ１２０に対しラッチアップを発生しやすい形成としている。出力端子ＨＶＯ等の外部端子にＥＳＤサージが印加された場合、保護回路のゲート電圧がＩＧＢＴ１１９のコレクタ−ゲート間の寄生容量を介した電流により上昇すると共に、ＩＧＢＴ１１９がオン状態となり、ラッチアップ開始レベル以上に達するとラッチアップ状態で大電流を低電圧で流す状態となる。このため、ＥＳＤサージの放電期間において、半導体装置には大電流高電圧が印加される期間が短くなり、ＥＳＤ耐量が向上する。ＥＳＤサージの印加されていない状態では、ＩＧＢＴ１１９のゲート端子はゲート抵抗１２１によりグランド電位にプルダウンされ、ＩＧＢＴ１１９はオフ状態を保持する。
図４は本発明のＩＧＢＴを用いたＥＳＤ保護回路の別の構成例を示したものである。高圧電源に接続される高圧電源配線とグランド端子に接続されるグランド配線の間に本発明のＩＧＢＴ１１９が接続され、ＩＧＢＴ１１９のゲート端子とグランド配線の間にゲート抵抗１２１およびＭＯＳトランジスタ１２２が接続されている。ＭＯＳトランジスタのゲート端子は半導体集積回路の論理回路用低圧電源に接続される。出力回路１１８は図３と同一の構成である。ＥＳＤサージが外部端子に印加された場合、図３と同様にＩＧＢＴ１１９が他の素子より早くオン状態，ラッチアップ状態となりＥＳＤ保護回路として動作する。通常使用時には論理回路用電源が印加されることでＭＯＳトランジスタ１２２がオン状態となり、ＩＧＢＴ１１９のゲート端子を低インピーダンスでグランド電位に固定されるため、高圧電源電圧の変動に伴いＩＧＢＴ１１９が誤オンすることによるＥＳＤ保護回路の誤動作を抑制可能となる。
図５（ａ）は出力段回路と同一構造のＩＧＢＴを用いたＥＳＤ保護回路を設けた半導体集積回路と、図５（ｂ）は本発明の実施例に示したＩＧＢＴを用いたＥＳＤ保護回路を設けた半導体集積回路に同一のＥＳＤサージを加えた場合の電圧電流波形を示す。ＥＳＤはＨＢＭ（Human Body Model）条件（充電容量１００ｐＦ，接続抵抗１.５ｋΩ）で加えた。
図５（ｂ）の電流，電圧のグラフが示しているように本発明のＩＧＢＴを用いたＥＳＤ保護回路を設けた場合、保護回路が動作することにより半導体集積回路にかかる電圧が低下し、大電流高電圧の期間が狭くなっていることがわかる。このことから、本発明の実施例に示したＩＧＢＴを用いたＥＳＤ保護回路では高いＥＳＤ耐量を得られていることが分かる。
図６は、本発明のＩＧＢＴを用いたＥＳＤ保護回路を設けたプラズマディスプレイ駆動用半導体装置の構成例を示したものである。
プラズマディスプレイ駆動用半導体装置１２３は、ＥＳＤ保護回路１２４，シフトレジスタ回路１２５，ラッチ回路１２６，セレクタ１２７，出力段回路１２８を備えている。シフトレジスタ回路１２５では、端子ＤＡＴＡより入力された制御信号を端子ＣＬＫに入力されたクロック信号に同期させてシフトする。また、セレクタ１２７に接続される端子ＯＣ１，ＯＣ２の組み合わせにより、全出力端子を高電位ＶＨレベル，ＧＮＤ電圧レベル，ハイインピーダンス状態，ラッチからのデータ出力状態とする。出力段回路１２８は高圧電源とグランドの電圧間にＩＧＢＴをトーテムポール接続した構成で、ＩＧＢＴの接続点を出力端子ＨＶＯとしており、前記ＯＣ１，ＯＣ２等の状態によりＩＧＢＴがオン，オフ制御され、出力端子ＨＶＯを高電位ＶＨ，ＧＮＤの電圧レベル、またはハイインピーダンス状態とする。
ＥＳＤ保護回路１２４は例えば図３の構成となっており、ＥＳＤサージが高圧電源端子，グランド端子，出力端子に印加された場合、ＥＳＤ回路内のＩＧＢＴが他の素子より低い電圧レベルでラッチアップ状態となることで、ＥＳＤ保護動作を行う。尚、前述した実施例において、保護回路の絶縁ゲートバイポーラトランジスタと、出力回路の絶縁ゲートバイポーラトランジスタとを同一の半導体基板上に構成することが可能であり、この場合、同一の半導体基板上にそれぞれの絶縁ゲートバイポーラトランジスタ毎にＳｉＯ2の絶縁分離帯の領域を設けることで実現できるようになる。
本発明は、ＳＯＩ基板上に形成された横型の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を用いたＥＳＤ保護回路、およびそれを用いたプラズマディスプレイ駆動用半導体集積回路に適用することが可能である。
１０１ ｎ型基板
１０２ ｐベース領域
１０３ ｐコンタクト領域
１０４ ｎエミッタ領域
１０５ ゲート酸化膜
１０６ ゲート電極
１０７ エミッタ電極
１０９ ｎバッファ領域
１１０ ｐコレクタ領域
１１１ コレクタ電極
１１３ チャネル領域
１１４ ラッチアップ防止層
１１５ ＳＯＩ基板の酸化膜
１１６ ＳＯＩ基板の支持基板
１１７，１２４ ＥＳＤ保護回路
１１８ 出力回路
１１９ ＩＧＢＴ
１２０ 出力回路用ＩＧＢＴ
１２１ ゲート抵抗
１２２ ＭＯＳトランジスタ
１２３ プラズマディスプレイ駆動用半導体装置
１２５ シフトレジスタ回路
１２６ ラッチ回路
１２７ セレクタ回路
１２８ 出力段回路

Claims (3)

  1. 第一の電源配線とグランド配線との電位間に静電気放電に対する保護回路を備えた半導体装置において、
    前記第一電源配線と出力端子間及び出力端子と前記グランド配線間に、トーテムポール接続された第一の絶縁ゲートバイポーラトランジスタを半導体基板上に有する出力回路と、
    前記保護回路は、前記第一の電源配線と前記グランド配線との間に接続された第二の絶縁ゲートバイポーラトランジスタと、前記第二の絶縁ゲートバイポーラトランジスタのゲート端子と前記グランド配線間に接続されたゲート抵抗を半導体基板上に備え、前記出力回路と並列接続され、
    前記第二の絶縁ゲートバイポーラトランジスタは、前記第一の絶縁ゲートバイポーラトランジスタと比較して、不純物濃度が低いラッチアップ動作防止用第一導電型領域を有し、前記第二の絶縁ゲートバイポーラトランジスタのラッチアップ動作開始電圧が前記第一の絶縁ゲートバイポーラトランジスタより低いことを特徴とする半導体装置。
  2. 請求項１の半導体装置において、
    前記保護回路は、前記ゲート抵抗に並列接続されたＭＯＳトランジスタを有することを特徴とする半導体装置。
  3. 請求項１または請求項２の半導体装置を用いたプラズマディプレイ駆動用半導体装置。
JP2009047490A 2009-03-02 2009-03-02 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置 Expired - Fee Related JP4857353B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009047490A JP4857353B2 (ja) 2009-03-02 2009-03-02 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置
US12/707,884 US8384124B2 (en) 2009-03-02 2010-02-18 Semiconductor device and semiconductor integrated circuit device for driving plasma display using the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009047490A JP4857353B2 (ja) 2009-03-02 2009-03-02 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置

Publications (2)

Publication Number Publication Date
JP2010205808A JP2010205808A (ja) 2010-09-16
JP4857353B2 true JP4857353B2 (ja) 2012-01-18

Family

ID=42666649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009047490A Expired - Fee Related JP4857353B2 (ja) 2009-03-02 2009-03-02 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置

Country Status (2)

Country Link
US (1) US8384124B2 (ja)
JP (1) JP4857353B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5779025B2 (ja) * 2010-11-08 2015-09-16 株式会社東芝 半導体装置
WO2012120802A1 (ja) * 2011-03-09 2012-09-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5801609B2 (ja) 2011-06-03 2015-10-28 ルネサスエレクトロニクス株式会社 保護回路素子
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555583A (ja) * 1991-08-27 1993-03-05 Sanyo Electric Co Ltd 絶縁ゲート型バイポーラトランジスタの製造方法
JPH07222459A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd モータ駆動用ｉｇｂｔモジュール
US5536958A (en) * 1995-05-02 1996-07-16 Motorola, Inc. Semiconductor device having high voltage protection capability
JP3209091B2 (ja) * 1996-05-30 2001-09-17 富士電機株式会社 絶縁ゲートバイポーラトランジスタを備えた半導体装置
JPH11338415A (ja) * 1997-03-27 1999-12-10 Hitachi Ltd 駆動回路及びこれを用いた装置
JP3293603B2 (ja) * 1999-09-17 2002-06-17 トヨタ自動車株式会社 電力用半導体装置
DE10117483A1 (de) * 2001-04-07 2002-10-17 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
DE10117801B4 (de) * 2001-04-10 2005-12-22 Robert Bosch Gmbh Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
JP4133081B2 (ja) * 2002-07-31 2008-08-13 東芝三菱電機産業システム株式会社 モジュール型ｉｇｂｔ
JP4250412B2 (ja) * 2002-12-13 2009-04-08 三菱電機株式会社 半導体装置
US6888710B2 (en) * 2003-01-03 2005-05-03 Micrel, Incorporated Insulated gate bipolar transistor and electrostatic discharge cell protection utilizing insulated gate bipolar transistors
KR100894320B1 (ko) * 2003-03-24 2009-04-24 페어차일드코리아반도체 주식회사 고전압 집적 회로에 의해 게이트가 구동되는 스위칭소자를 포함하는 인버터 회로
WO2005109521A1 (ja) * 2004-05-12 2005-11-17 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体装置
KR100629436B1 (ko) * 2004-09-08 2006-09-27 매그나칩 반도체 유한회사 고전압 소자의 정전기 보호장치
JP4992359B2 (ja) * 2006-09-15 2012-08-08 富士電機株式会社 表示駆動装置
JP5261927B2 (ja) * 2006-12-11 2013-08-14 パナソニック株式会社 半導体装置
JP4424368B2 (ja) * 2007-04-18 2010-03-03 株式会社日立製作所 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置
KR100880231B1 (ko) * 2007-06-20 2009-01-28 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
KR100934797B1 (ko) * 2007-12-27 2009-12-31 주식회사 동부하이텍 절연게이트 양극성 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
JP2010205808A (ja) 2010-09-16
US20100219448A1 (en) 2010-09-02
US8384124B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
US6465848B2 (en) Low-voltage-triggered electrostatic discharge protection device and relevant circuitry
CN102903715B (zh) 半导体集成电路
JP4402109B2 (ja) 低電圧ｎｍｏｓ型静電気放電クランプ
US8760828B2 (en) Electro-static discharge clamp (ESD) for NxVDD power rail
US7705404B2 (en) Electrostatic discharge protection device and layout thereof
US8711535B2 (en) ESD protection circuit and ESD protection device thereof
CN103579224B (zh) Esd保护
TWI765956B (zh) 半導體裝置
CN103378091A (zh) 提供多个保护级别的esd保护电路
CN102034812B (zh) 半导体装置
JP4857353B2 (ja) 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置
CN104867922B (zh) 半导体集成电路装置以及使用该装置的电子设备
US6847512B2 (en) Electrostatic breakdown prevention circuit for semiconductor device
JP6398696B2 (ja) 静電気保護回路及び半導体集積回路装置
TWI485833B (zh) 靜電放電保護電路及半導體裝置
US7843009B2 (en) Electrostatic discharge protection device for an integrated circuit
JP2000349165A (ja) 半導体集積回路装置と半導体集積回路装置の製造方法
CN101236965A (zh) 半导体集成电路装置
JP2007227697A (ja) 半導体装置および半導体集積装置
JP2016119389A (ja) 静電気保護回路及び半導体集積回路装置
CN100477215C (zh) 半导体装置
JP2008210995A (ja) 半導体装置
JP2006210926A (ja) Ｅｓｄ保護回路を備える半導体素子
US20070052032A1 (en) Electrostatic discharge device with latch-up immunity
CN1324705C (zh) 可避免闩锁效应的集成电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees