JP4848739B2 - 物理量検出装置および撮像装置 - Google Patents

Description

本発明は、外部から与えられる物理量を検出する物理量検出装置および外部から与えられる光を物理量として検出する固体撮像装置を用いた撮像装置に関する。

外部から与えられる物理量を検出する物理量検出装置として、例えば、被写体を経た入射光の光強度を物理量として検出する固体撮像装置、あるいは、検出電極と指の表面との間に指紋の凹凸に応じて形成される静電容量を物理量として検出する指紋検出装置（静電容量検出装置）などが知られている。

図７に、固体撮像装置における画素の回路を示す。図７に示すように、画素１００は、光電変換素子であるフォトダイオード１０１に加えて、転送トランジスタ１０２、リセットトランジスタ１０３、増幅トランジスタ１０４および選択トランジスタ１０５の４つのトランジスタを有し、１本の垂直信号線１１０に対して多数接続される。ここでは、４つのトランジスタ１０２〜１０５として、ＮチャネルＭＯＳトランジスタを用いている。

ここで、選択トランジスタ１０５について考察する。選択トランジスタ１０５は、画素１００の選択／非選択を行うスイッチ素子として機能する。したがって、選択トランジスタ１０５としては、オンのときはソース・ドレイン電圧によらず抵抗が０であり、オフのときはソース・ドレイン電圧によらず抵抗が無限大であることが理想である。

しかし、実際には、選択トランジスタ１０５をオンできるソース・ドレイン電圧に制限があり、オン抵抗も有限である。この点に加えて、選択トランジスタ１０５は増幅トランジスタ１０４に対して直列に接続されていることから、上記構成の画素１００には次の２つの問題がある。

（１）選択トランジスタ１０５のしきい値落ちによって電圧をロスするために、電源電圧Ｖｄｄの低電圧化が難しい。
（２）選択トランジスタ１０５に起因するノイズ（熱雑音、１／ｆノイズ、バーストノイズなど）が垂直信号線１１０に乗ってしまう。

ここで、特に微細な画素では、１／ｆノイズとバーストノイズが問題になる。バーストノイズは、図８に示すように、たくさん並んでいる画素のごく一部でノイズ量が大きかったり、画素ごとに特定の２値や３値の間でランダムに遷移したりするノイズであり、１／ｆノイズとともに、トランジスタのゲート酸化膜とチャネルとの間の相互作用に由来する可能性が高いと考えられている。

１／ｆノイズは画面全体に亘ってかなりの割合の画素で見られるラインダムノイズである。バーストノイズは、ごく少数の画素が点滅して見えるようなノイズである。先述したように、選択トランジスタ１０５は現実には理想的なスイッチではなく、オン抵抗が有限であるために、増幅トランジスタ１０４のノイズに加えて、選択トランジスタ１０５に起因するノイズも出力に現れる。

従来、上記問題（１）の対策として、画素１００と同一チップ内に電源電圧Ｖｄｄを昇圧する昇圧回路を設け、この昇圧回路で昇圧した電圧、即ち電源電圧Ｖｄｄよりも高い電圧を選択トランジスタ１０５にそのゲート電圧として与えるようにしていた（例えば、特許文献１参照）。

特許第３３６９９１１号公報

しかしながら、上述した従来技術は、上記問題（１）の解決策としては有効であるものの、上記問題（２）、即ち選択トランジスタ１０５に起因するノイズに対しては効果があまり無い。その理由は、選択トランジスタ１０５のゲート電圧を上げることで、バルク側でなく、酸化膜界面を流れる電流成分の割合が高くなるために、画素電流一定の条件の下ではむしろノイズが多くなる。すなわち、選択トランジスタ１０５に起因するノイズが増える方向に作用する。

また、画素１００と同一チップ上に昇圧回路を搭載することは、コストアップや不良の発生、あるいは外付け容量が新たに必要になることによるモジュールの大型化などの不利益につながる。

しかも、画素１００の４つのトランジスタ１０２〜１０５のうち、選択トランジスタ１０５については、単なるスイッチでしかないと考えられていたことから、従来は、選択トランジスタ１０５の有限なオン抵抗に起因する１／ｆノイズやバーストノイズに対する考慮はなされておらず、設計上のケアもなされていなかった。

ここでは、物理量検出装置として固体撮像装置を例に採ってその問題点について説明したが、画素を選択する選択トランジスタを有する他の物理量検出装置においても同様のことが言える。

そこで、本発明は、画素内の選択トランジスタの有限なオン抵抗に起因する１／ｆノイズやバーストノイズなどを低減可能な物理量検出装置および撮像装置を提供することを目的とする。

上記目的を達成するために、本発明では、外部から与えられる物理量を検出する検出部および当該検出部の信号を選択的に信号線に出力する選択トランジスタを含む画素が行列状に２次元配置されてなる物理量検出装置において、前記選択トランジスタをディプレッション型トランジスタとし、前記選択トランジスタをオフするときのゲート電圧を、当該選択トランジスタが形成されているウェルの電圧よりもオフ側の電圧に設定する構成を採っている。

上記構成の物理量検出装置において、選択トランジスタがディプレッション型トランジスタであることで、当該選択トランジスタのゲート電圧をよりオン側の電圧に設定しなくても、オン抵抗が下がる。また、選択トランジスタにおいて、酸化膜界面でなく、バルク側を流れる電流成分の割合が高くなる。

本発明によれば、選択トランジスタをディプレッション型トランジスタとしたことで、選択トランジスタのオン抵抗が下がり、しかも当該選択トランジスタにおいてバルク側を流れる電流成分の割合が高くなるために、選択トランジスタの有限なオン抵抗に起因する１／ｆノイズやバーストノイズなどを低減できる。また、これを電源電圧の低電圧化と両立できる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

ここでは、外部から与えられる物理量を検出する物理量検出装置として、例えば、被写体を経た入射光の光強度を検出する固体撮像装置を例に挙げて説明するものとする。

図１は、本発明の一実施形態に係る固体撮像装置の構成の概略を示すシステム構成図である。本実施形態では、固体撮像装置として、例えばＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサを例に挙げて説明するものとする。

図１に示すように、本実施形態に係る固体撮像装置１０は、半導体基板（チップ）１１上に、画素アレイ部１２、垂直駆動回路１３、カラム回路群１４、水平駆動回路１５、水平信号線１６、出力回路１７、制御回路１８および負電圧生成回路１９などが搭載されたシステム構成となっている。

画素アレイ部１２は、入射光をその光強度に応じた電荷量に光電変換する光電変換素子を含む画素２０が行列状（マトリックス状）に多数２次元配置された構成となっている。画素２０の具体的な回路構成については後述する。画素アレイ部１２には、行列状の画素配置に対して画素行ごとに画素駆動配線１２１が配線され、画素列ごとに垂直信号線１２２が配線されている。

垂直駆動回路１３は、画素アレイ部１２の各画素２０を行単位で順次選択走査し、その選択行の各画素に対して画素駆動配線１２１を通して必要な駆動パルス（制御パルス）を供給する。ここでは、図示を省略するが、垂直駆動回路１３は、画素２０を行単位で順に選択して当該選択行の各画素２０の信号を読み出す読み出し動作を行うための読み出し走査系と、当該読み出し走査系による読み出し走査よりもシャッタ速度に対応した時間分だけ前に同じ行の画素２０の光電変換素子にそれまでに蓄積された電荷を捨てる（リセットする）シャッタ動作を行うためのシャッタ走査系とを有する構成となっている。

そして、シャッタ走査系によるシャッタ走査によって光電変換素子の不要な電荷がリセットされたタイミングから、読み出し走査系による読み出し走査によって画素２０の信号が読み出されるタイミングまでの期間が、画素２０における信号電荷の蓄積時間（露光時間）となる。すなわち、電子シャッタ動作とは、光電変換素子に蓄積された信号電荷をリセットし、新たに信号電荷の蓄積を開始する動作である。

選択行の各画素２０から出力される信号は、垂直信号線１２２の各々を通してカラム回路群１４に供給される。カラム回路群１４は、画素アレイ部１２の例えば画素列ごとに、即ち画素列に対して１対１の対応関係をもって各カラム回路が配置され、１行分の各画素２０から出力される信号を画素列ごとに受けて、その信号に対して画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling;相関二重サンプリング)や信号増幅などの信号処理を行う。カラム回路群１４の各カラム回路に、Ａ／Ｄ（アナログ／デジタル）変換機能を持たせた構成を採ることも可能である。

水平駆動回路１５は、水平走査回路１５１および水平選択スイッチ群１５２によって構成されている。水平走査回路１５１は、シフトレジスタなどによって構成され、水平選択スイッチ群１５２の各スイッチを順に選択走査することにより、カラム回路群１４の各カラム回路で信号処理後の１行分の信号を水平信号線１６に順番に出力させる。

出力回路１７は、カラム回路群１４の各カラム回路から水平選択スイッチ群１５２および水平信号線１６を通して順に供給される信号に対して種々の信号処理を施して出力信号ＯＵＴとして出力する。出力回路１７では、例えば、バッファリング処理だけを行う場合もあるし、あるいはバッファリング処理の前に黒レベル調整、列ごとのばらつきの補正、信号増幅、色関係処理などを行う場合もある。

制御回路１８は、図示せぬインターフェースを介して本固体撮像装置１０の動作モードなどを指令するデータを基板外部から受け取り、また本固体撮像装置１０の情報を含むデータを外部に出力するとともに、垂直同期信号Ｖｓｙｎｃ、水平同期信号ＨｓｙｎｃおよびマスタークロックＭＣＫに基づいて、垂直駆動回路１３、カラム回路群１４および水平駆動回路１５などの動作の基準となるクロック信号や制御信号などを生成し、これら各回路に対して与える。

負電圧生成回路１９は、チャージポンプ回路などによって構成され、電源電圧Ｖｄｄを基に負電圧を生成し、この生成した負電圧を垂直駆動回路１３に供給する。ＣＭＯＳイメージセンサでは、例えば、暗電流の低減を目的として、画素２０内の転送トランジスタがオフするときのゲート電圧を当該転送トランジスタが形成されているウェルの電圧よりもオフ側の電圧、本例では負電圧にするために負電圧生成回路が設けられている（例えば、特開２００２−２１７３９７号公報参照）。この負電圧生成回路を負電圧生成回路１９として用いることができる。

（画素回路）
図２は、回路例１に係る画素２０Ａの回路構成を示す回路図である。図２に示すように、本回路例１に係る画素２０Ａは、光電変換素子であるフォトダイオード２１に加えて、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の４つのトランジスタを有する回路構成となっている。ここでは、４つのトランジスタ２２〜２５として、例えばＮチャネルＭＯＳトランジスタを用いている。

この画素２０Ａに対して、画素駆動配線１２１として、転送配線１２１Ａ、リセット配線１２１Ｂおよび選択配線１２１Ｃが同一行の画素に対して共通に配線されている。

図２において、フォトダイオード２１は、受光した光をその光強度に応じた電荷量の光電荷（ここでは、電子）に光電変換する。フォトダイオード２１のカソードは、転送トランジスタ２２を介して増幅トランジスタ２４のゲートと電気的に接続されている。この増幅トランジスタ２４のゲートと電気的に繋がったノードをＦＤ（フローティングディフュージョン）部２６と呼ぶ。このＦＤ部２６は、フォトダイオード２１から転送された信号電荷を保持するとともに、当該信号電荷を電圧に変換する機能を持つ。

転送トランジスタ２２は、フォトダイオード２１のカソードとＦＤ部２６との間に接続され、ゲートに転送配線１２１Ａを介して転送パルスＴＲＦが与えられることによってオン状態となり、フォトダイオード２１で光電変換され、ここに蓄積された光電荷をＦＤ部２６に転送する。

リセットトランジスタ２３は、ドレインが電源電圧Ｖｄｄの電源配線に、ソースがＦＤ部２６にそれぞれ接続され、ゲートにリセット配線１２１Ｂを介してリセットパルスＲＳＴが与えられることによってオン状態となり、フォトダイオード２１からＦＤ部２６への信号電荷の転送に先立って、ＦＤ部２６の電荷を電源（Ｖｄｄ）配線に捨てることによって当該ＦＤ部２６をリセットする。

増幅トランジスタ２４は、ゲートがＦＤ部２６に、ドレインが電源電圧Ｖｄｄの電源配線にそれぞれ接続され、リセットトランジスタ２３によってリセットされた後のＦＤ部２６の電位をリセットレベルとして出力し、さらに転送トランジスタ２２によってフォトダイオード２１から信号電荷が転送された後のＦＤ部２６の電位を信号レベルとして出力する。

選択トランジスタ２５は、例えば、ドレインが増幅トランジスタ２４のソースに、ソースが垂直信号線１２２にそれぞれ接続されている。すなわち、選択トランジスタ２５は、増幅トランジスタ２４と垂直信号線１２２との間に、当該増幅トランジスタ２４に対して直列に接続されている。この選択トランジスタ２５は、ゲートに選択配線１２１Ｃを介して選択パルスＳＥＬが与えられることによってオン状態となり、画素２０Ａを選択状態として増幅トランジスタ２４で増幅された信号を垂直信号線１２２に出力する。

図３は、回路例２に係る画素２０Ｂの回路構成を示す回路図であり、図２と同等部分には同一符号を付して示している。

図３に示すように、本回路例２に係る画素２０Ｂは、回路例１に係る画素２０Ａと同様に、光電変換素子であるフォトダイオード２１に加えて、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の４つのトランジスタを有する回路構成となっている。

本回路例２に係る画素２０Ｂにおいて、回路例１に係る画素２０Ａと異なるのは、選択トランジスタ２５が電源（Ｖｄｄ）配線と増幅トランジスタ２４との間に、当該増幅トランジスタ２４に対して直列に接続されている点である。すなわち、選択トランジスタ２５は、ドレインが電源（Ｖｄｄ）配線に、ソースが増幅トランジスタ２４のドレインにそれぞれ接続され、ゲートに選択配線１２１Ｃを介して選択パルスＳＥＬが与えられることによってオン状態となり、増幅トランジスタ２４のドレインに電源電圧Ｖｄｄを供給することによって画素２０Ｂを選択状態とする。

（垂直駆動回路）
図４は、垂直駆動回路１３の構成の一例を示すブロック図である。図４に示すように、垂直駆動回路１３は、行選択回路１３１、マルチプレクサ１３２、レベルシフタ１３３およびバッファ１３４を有する構成となっている。ここでは、グランドや電源の入力系については省略して示している。

行選択回路１３１は、シフトレジスタあるいはデコーダなどによって構成され、制御回路１８から供給される走査信号あるいはアドレス信号に従って画素アレイ部１２の画素行を選択走査する。マルチプレクサ１３２は、制御回路１８から供給される画素駆動パルスを、行選択回路１３１によって選択走査された画素行に対して転送パルスＴＲＦ、リセットパルスＲＳＴおよび選択パルスＳＥＬとして出力する。

レベルシフタ１３３は、マルチプレクサ１３２から与えられる画素駆動パルスの高レベルおよび低レベルをそれぞれ所定のレベルにシフト（レベル変換）する。レベルシフタ１３３には、負電圧生成回路１９で生成された負電圧が供給されている。レベルシフタ１３３でレベルシフトされた画素駆動パルス、即ち転送パルスＴＲＦ、リセットパルスＲＳＴおよび選択パルスＳＥＬは、低インピーダンスのバッファ１３４を通して、画素駆動配線１２１（即ち、転送配線１２１Ａ、リセット配線１２１Ｂおよび選択配線１２１Ｃ）に与えられる。

上記構成の固体撮像装置１０において、本発明では、画素２０内の選択トランジスタ２５としてディプレッション型トランジスタを用いたことを特徴としている。選択トランジスタ２５がディプレッション型トランジスタであることにより、従来のように選択トランジスタ２５のゲート電圧を昇圧しなくても、しきい値落ちを減少させることにより低電圧動作を可能にし、かつ当該選択トランジスタ２５のオン抵抗を下げることができる。

さらに、ゲート電圧を昇圧する従来技術の場合と違い、１／ｆノイズやバーストノイズが減少する。これは、ディプレッション化することで、選択トランジスタ２５において、酸化膜界面でなく、バルク側を流れる電流成分の割合が高くなるからと考えられる。

ところで、ディプレッション型トランジスタは、接地（グランド）電圧、即ちトランジスタが形成されているウェルと同じ電圧に対して電流が切れない、即ちオフできない特性を持つために、通常、スイッチ素子としては使用されない。選択トランジスタ２５は、スイッチの役割を持ち、かつ、そのソース側は、図２に示すように、垂直信号線１２２に接続された定電流源３０の負荷トランジスタ３１を通じて接地電圧になろうとするために、この例にもれない。

しかし、本発明ではあえて、選択トランジスタ２５としてディプレッション型トランジスタを使う構成を採っている。ディプレッション型トランジスタでも、選択トランジスタ２５をオンしている状態とオフしている状態のポテンシャル差により行を選択する機能は果たすことができる。ここで、選択トランジスタ２５に流れる電流値は、定電流源の電流値が例えば垂直信号線１本あたり数μＡであるために大電流でないが、選択トランジスタ２５で電流を切れることが望ましい。これは、消費電力の増加や、電流が特定の画素に流れてその画素の特性が変化したり、熱電子白点が発生したりすることがあるからである。

そこで、本発明においては、選択トランジスタ２５としてディプレッション型トランジスタを使う上で、選択トランジスタ２５で電流を切れるようにするために、次の２つの手法の少なくとも一方を採用することが有効である。
・１本の垂直信号線１２２に接続された画素２０の全選択トランジスタ２５をオフするときに定電流源３０もオフする。
・選択トランジスタ２５をオフするときにゲートに負電圧を与える。

これら２つの手法の一方、または両方を採用することにより、選択トランジスタ２５をディプレッション型トランジスタとしても、当該選択トランジスタ２５で電流を切れるようにすることができるために、消費電力の増加や一部画素の特性変化や熱電子白点を防止した上で、ディプレッション型トランジスタによる作用効果、即ち選択トランジスタ２５の有限なオン抵抗に起因する１／ｆノイズやバーストノイズの低減効果を得ることができる。

続いて、後者の手法、即ち選択トランジスタ２５をオフするときにゲートに負電圧を与える具体的な実施例について以下に説明する。

［第１実施例］
第１実施例では、画素２０内の選択トランジスタ２５をオフときに、そのゲート電圧を当該選択トランジスタ２５が形成されているウェルの電圧よりもオフ側、本例では負電圧に設定することを特徴としている。

具体的には、既存の負電圧生成回路１９（図１参照）で生成される負電圧を利用し、図４に示すレベルシフタ１３３におけるレベルシフト（レベル変換）により、画素駆動パルスのうち、特に選択パルスＳＥＬについては、その低レベルを負電圧生成回路１９の負電圧に設定することで、選択トランジスタ２５をオフするときにゲートに負電圧を与えるようにする。

なお、定電流源３０において、負荷トランジスタ３１は、ゲートにしきい値よりもわずかに高い電圧が印加されることで、数μＡなどの小さな定電流を垂直信号線１２２を通して選択トランジスタ２５に流すことになる。

選択トランジスタ２５の基準電圧はそのバックバイアスであるＰウェルの電圧である。そして、Ｐウェルの電圧は接地電圧になっている。接地電圧である基準電圧に対してゲートに負電圧をかけることで、選択トランジスタ２５がディプレッション型トランジスタでも電流をカットすることができる。

上述したように、選択トランジスタ２５としてディプレッション型トランジスタを使う上で、画素２０内の選択トランジスタ２５をオフするときに、そのゲート電圧を当該選択トランジスタ２５が形成されているウェルの電圧よりもオフ側、本例では負電圧に設定することにより、選択トランジスタ２５がオフの時には確実に電流を遮断するようにした上で、ディプレッション型トランジスタによる作用効果、即ち選択トランジスタ２５の有限なオン抵抗に起因する１／ｆノイズやバーストノイズの低減効果を得ることができる。

また、既存の負電圧生成回路１９を利用し、当該負電圧生成回路１９で生成され、転送トランジスタ２２がオフするときにそのゲート電圧に与えられる負電圧を選択トランジスタ２５のゲート電圧の低レベルとして共用するようにしているために、本実施例を採用するためだけに負電圧生成回路１９を配置する必要がない。したがって、本実施例を採用することによるコストアップや不良の発生、外付け容量が新たに必要になることによるモジュールの大型化などの不利益につながることもない。

選択トランジスタ２５をオフするときにゲートに負電圧を与える本実施例の構成を採る場合は、画素２０として回路例１に係る画素２０Ａ、即ち選択トランジスタ２５を増幅トランジスタ２４に対して垂直信号線１２２側に直列に配置した画素構成を採ることが望ましい。

その理由は、回路例２に係る画素２０Ｂの場合は、選択トランジスタ２５においてゲートが負電圧、ドレインが電源電圧Ｖｄｄになり、ゲート−ドレイン間の電位差が大きくなるために、選択トランジスタ２５の信頼性の点で難があるのに対して、回路例１に係る画素２０Ａの場合は、選択トランジスタ２５のゲートに負電圧を与えても、ゲート−ドレイン間の電位差を小さく抑えることができるからである。

なお、図４において、レベルシフタ１３３は、レベルシフト機能を持つ単位回路が、転送パルスＴＲＦ、リセットパルスＲＳＴおよび選択パルスＳＥＬの各々に対応して行ごとに設けられた構成となっている。

そして、負電圧生成回路１９で生成された負電圧は、先述した暗電流の低減を目的として、転送パルスＴＲＦ用の単位回路に負側電源電圧として、本実施例の１／ｆノイズやバーストノイズの低減を目的として、選択パルスＳＥＬ用の単位回路に負側電源電圧（従来は、接地電圧）としてそれぞれ供給されることになるが、リセットパルスＲＳＴ用の単位回路にも負側電源電圧として負電圧を供給することにしても構わない。これにより、転送パルスＴＲＦ用、選択パルスＳＥＬ用およびリセットパルスＲＳＴ用の各単位回路に負側電源電圧として負電圧を共通に供給する構成とすることができるために、レベルシフタ１３３の構成の簡素化を図ることができる。

［第２実施例］
第１実施例では、負荷トランジスタ３１を数μＡ程度の電流を流す定電流源３０として用いていたのに対して、第２実施例では、負荷トランジスタ３１を定電流源ではなく、スイッチ素子として動作させる構成を採っている。具体的には、図２において、負荷トランジスタ３１のゲートに図５に示すスイッチングパルスＬＯＡＤを印加することで、負荷トランジスタ３１にスイッチ素子としての役割を持たせる。

ここでは、負荷トランジスタ３１が単にスイッチとして動作するため、負荷トランジスタ３１がオンのときに数十μＡ以上の大電流が流せるようにする。具体的には、例えば、オン時のゲート電圧の高レベル、即ちスイッチングパルスＬＯＡＤの高レベルを電源電圧Ｖｄｄにする。選択トランジスタ２５については、第１実施例と同様に、ディプレッション型トランジスタとし、またそのオフ時のゲート電圧を負電圧としている。

次に、第２実施例に係る手法を適用した場合の画素２０および負荷トランジスタ３１の動作について、図５のタイミングチャートを用いて説明する。

垂直信号線１２２に接続された全ての画素の選択トランジスタ２５をオフした状態（選択パルスＳＥＬが低レベルの状態）で、負荷トランジスタ３１をスイッチング駆動するスイッチングパルスＬＯＡＤをアクティブ（例えば、電源電圧Ｖｄｄ）とする。すると、負荷トランジスタ３１がオン状態となって、垂直信号線１２２の電位を所定の電圧、本例では接地電圧とする。垂直信号線１２２の電位が低レベルの間に、リセットパルスＲＳＴをアクティブ（高レベル）とすることで、リセットトランジスタ２３がオン状態となって選択行の画素２０のＦＤ部２６をリセットする。

その後、選択行の選択パルスＳＥＬをアクティブ（高レベル）とすることで、選択トランジスタ２５がオンする。これにより、垂直信号線１２２の電位は、ＦＤ部２６の電位に対応した電圧に向けて収束する。これは、ＦＤ部２６がリセットトランジスタ２３によってリセットされた状態を反映している。

垂直信号線１２２の電位がＦＤ部２６の電位に対応した電圧に向けてある程度収束した段階で、カラム回路群１４（図１参照）の対応するカラム回路が垂直信号線１２２の電位をリセットレベルとしてサンプリングする。しかる後、選択パルスＳＥＬを非アクティブ（負電圧、例えば−１Ｖ）にし、選択トランジスタ２５をオフさせる。

次に、再び、スイッチングパルスＬＯＡＤによって負荷トランジスタ３１をオンさせることで、垂直信号線１２２の電位を低レベルにするとともに、垂直信号線１２２の電位が低レベルの間に、転送パルスＴＲＦをアクティブ（高レベル）にすることで、転送トランジスタ２２がオン状態となり、フォトダイオード２１で光電変換された信号電荷をＦＤ部２６へ転送する。

その後、選択行の選択パルスＳＥＬをアクティブとすることで、選択トランジスタ２５がオンする。これにより、垂直信号線１２２の電位は、ＦＤ部２６の電位に対応した電圧に向けて収束する。今回は、フォトダイオード２１から信号電荷が転送され、ＦＤ部２６に保持された状態を反映している。

垂直信号線１２２の電位がある程度収束した段階で、先のカラム回路が垂直信号線１２２の電位を信号レベルとしてサンプリングする。しかる後、選択パルスＳＥＬを非アクティブにし、選択トランジスタ２５をオフさせる。

カラム回路群１４の対応するカラム回路は、１回目にサンプリングしたリセットレベルと、２回目にサンプリングした信号レベルとの差をとることで、画素固有の固定パターンノイズを除去する処理を行い、固定パターンノイズを含まない信号とする。

上述したように、負荷トランジスタ３１を定電流源ではなくスイッチとして動作させ、短いパルスにより垂直信号線１２２の電位を低レベルにした後に、定電流を流さない状態で画素２０から信号を読み出すことにより、負荷トランジスタ３１での電圧ロスをなくすことができるために低電圧化を図ることができ、また垂直信号線１２２には充放電電流のみが流れることになるために消費電力を低減できる。

なお、短いパルスにより垂直信号線１２２の電位を低レベルにするために、負荷トランジスタ３１を定電流源ではなく低インピーダンスのスイッチとしている。この場合、選択トランジスタ２５を単純にディプレッション化すると、負荷トランジスタ３１に印加するスイッチングパルスＬＯＡＤのアクティブ期間に選択トランジスタ２５がオフできず、例えば第１実施例の場合よりも１０倍〜１００倍といった大電流が流れてしまうことになる。このときには、第１実施例で選択トランジスタ２５を単純にディプレッション化したときと同様の問題が深刻になることに加えて、グランド配線や電源配線の電圧降下も問題となってくる。したがって、選択トランジスタ２５をオフするときのゲート電圧を負電圧にして当該選択トランジスタ２５をスイッチ動作させ、電流を切ることが特に有効となる。

なお、上記実施形態では、回路例１，２の画素２０Ａ，２０Ｂの４つのトランジスタ２２〜２５としてＮチャネルのＭＯＳトランジスタを用いた場合を例に挙げたが、ＰチャネルのＭＯＳトランジスタを用いた構成を採ることも可能である。この場合は、負電圧生成回路１９に代えて昇圧回路を設け、選択トランジスタ２５をオフするときのゲート電圧を電源電圧Ｖｄｄを超える電圧とすれば良い。

また、上記実施形態では、外部から与えられる物理量を検出する物理量検出装置として、被写体を経た入射光の光強度を検出する固体撮像装置を例に挙げたが、固体撮像装置に限られるものではなく、検出電極と指の表面との間に指紋の凹凸に応じて形成される静電容量を検出する指紋検出装置（静電容量検出装置）、あるいは、外部から与えられる物理量として圧力や化学物質の分布などを検出する検出装置であっても良く、外部から与えられる物理量を検出する検出部および当該検出部の信号を選択的に信号線に出力する選択トランジスタを含む画素が行列状に２次元配置されてなる物理量検出装置全般に適用可能である。

［適用例］
先述した実施形態に係る固体撮像装置１０は、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイス（画像入力デバイス）として用いて好適なものである。

ここに、撮像装置とは、撮像デバイスとしての固体撮像装置、当該固体撮像装置の撮像面（受光面）上に被写体の像光を結像させる光学系および当該固体撮像装置の信号処理回路を含むカメラモジュール（例えば、携帯電話等の電子機器に搭載されて用いられる）、当該カメラモジュールを搭載したデジタルスチルカメラやビデオカメラ等のカメラシステムを言うものとする。

図６は、本発明に係る撮像装置の構成の一例を示すブロック図である。図６に示すように、本例に係る撮像装置は、レンズ４１を含む光学系、撮像デバイス４２、カメラ信号処理回路４３等によって構成されている。

レンズ４１は、被写体からの像光を撮像デバイス４２の撮像面に結像する。撮像デバイス４２は、レンズ４１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス４２として、先述した実施形態に係る固体撮像装置１０が用いられる。カメラ信号処理部４３は、撮像デバイス４２から出力される画像信号に対して種々の信号処理を行う。

上述したように、ビデオカメラや電子スチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュールなどの撮像装置において、その撮像デバイス４２として先述した実施形態に係る固体撮像装置１０を用いることで、当該固体撮像装置１０では画素内の選択トランジスタの有限なオン抵抗に起因する１／ｆノイズやバーストノイズを低減できるために、極めてノイズの少ない撮像画像を得ることができる。

本発明の一実施形態に係る固体撮像装置の構成の概略を示すシステム構成図である。 回路例１に係る画素の回路構成を示す回路図である。 回路例２に係る画素の回路構成を示す回路図である。 垂直駆動回路の構成の一例を示すブロック図である。 第２実施例に係る手法を適用した場合の動作説明に供するタイミングチャートである。 本発明に係る撮像装置の構成の一例を示すブロック図である。 ４トランジスタの画素の回路構成を示す回路図である。 バーストノイズについての説明図である。

符号の説明

１０…固体撮像装置、１１…半導体基板、１２…画素アレイ部、１３…垂直駆動回路、１４…カラム回路群、１５…水平駆動回路、１６…水平信号線、１７…出力回路、１８…制御回路、１９…負電圧生成回路、２０，２０Ａ，２０Ｂ…画素、２１…フォトダイオード、２２…転送トランジスタ、２３…リセットトランジスタ、２４…増幅トランジスタ、２５…選択トランジスタ、２６…ＦＤ（フローティングディフュージョン）部、３０…定電流源、３１…負荷トランジスタ

Claims (9)

1. 外部から与えられる物理量を検出する検出部および当該検出部の信号を選択的に信号線に出力する選択トランジスタを含む画素が行列状に２次元配置されてなり、
   前記選択トランジスタはディプレッション型トランジスタであり、
   前記選択トランジスタをオフするときのゲート電圧を、当該選択トランジスタが形成されているウェルの電圧よりもオフ側の電圧に設定する
   物理量検出装置。
2. 前記選択トランジスタをオフするときのゲート電圧が、負電圧である
   請求項１記載の物理量検出装置。
3. 前記信号線に定電流源が接続されており、
   前記信号線に対応する画素内の前記選択トランジスタの全てがオフのときに前記定電流源をオフさせる
   請求項１記載の物理量検出装置。
4. 前記画素は、前記検出部の信号を増幅する増幅トランジスタを有し、
   前記選択トランジスタは、前記増幅トランジスタと前記信号線との間に、当該増幅トランジスタに対して直列に接続されている
   請求項１記載の物理量検出装置。
5. 前記信号線には当該信号線の電位を選択的に所定の電圧にするスイッチ素子が接続さており、
   前記スイッチ素子を通して前記信号線の電位を前記所定の電圧にした後、前記選択トランジスタをオンすることで、前記画素の信号を前記信号線に出力する
   請求項１記載の物理量検出装置。
6. 前記画素は、電荷保持部と、前記検出部で検出された物理量に応じた信号電荷を前記電荷保持部に転送する転送トランジスタとを有し、
   前記転送トランジスタがオフするときのゲート電圧を当該転送トランジスタが形成されているウェルの電圧よりもオフ側の電圧に設定した場合において、前記選択トランジスタがオフするときのゲート電圧を、前記転送トランジスタがオフするときのゲート電圧と共用する
   請求項１記載の物理量検出装置。
7. 外部からの入射光を信号電荷に変換する光電変換素子および当該光電変換素子の信号電荷に応じた電圧を選択的に信号線に出力する選択トランジスタを含む画素が行列状に２次元配置されてなる固体撮像装置と、
   被写体からの光を前記固体撮像装置の撮像面上に導く光学系とを具備し、
   前記選択トランジスタはディプレッション型トランジスタであり、
   前記選択トランジスタをオフするときのゲート電圧は、当該選択トランジスタが形成されているウェルの電圧よりもオフ側の電圧である
   撮像装置。
8. 前記選択トランジスタをオフするときのゲート電圧が、負電圧である
   請求項７記載の撮像装置。
9. 前記信号線に定電流源が接続されており、
   前記信号線に対応する画素内の前記選択トランジスタの全てがオフのときに前記定電流源をオフさせる
   請求項７記載の撮像装置。

Images