JP4843581B2 - 能動型騒音制御装置 - Google Patents

Description

この発明は、例えば、車両の走行により車室内に発生する騒音であるロードノイズの逆位相かつ等振幅の相殺音を生成し、前記ロードノイズと干渉させることによって前記ロードノイズを低減する車両用能動型騒音制御装置に適用して好適な能動型騒音制御装置に関する。

道路（ロード）から受ける車輪の振動がサスペンションを介して車体に伝わり、特に車室内のような閉空間の音響的な共鳴特性により励起され、４０Ｈｚ程度にピークを有し２０〜１５０Ｈｚ帯域幅のロードノイズ（「ゴー」というこもった音で、ドラミングノイズとも呼ばれる）を、マイクロフォンが配置される評価点（受聴点）において前記ロードノイズと逆位相の相殺音により打ち消す車両用能動型騒音制御装置が提案されている（特許文献１）。

図６は、特許文献１に提案されている車両用能動型騒音制御装置１００の構成を示すブロック図である。

この車両用能動型騒音制御装置１００は、基本的には、車室内空間１０４内に配置されロードノイズと相殺音との干渉音を誤差信号ｅａとして検出するマイクロフォン１０６と、車室内空間１０４に配置され制御信号Ｓａを相殺音として車室内空間１０４に出力するスピーカ１０５と、誤差信号ｅａから減算器１１８により適応フィルタ出力信号Ｓｂを差し引いた補正後の誤差信号ｅｂがゼロ値となるように動作する適応ノッチフィルタ１１０と、ノードノイズの周波数ｆｄの基準信号｛余弦波基準信号ｃｏｓ（２πｆｄｔ）と正弦波基準信号（２πｆｄｔ）｝から上記制御信号Ｓａを生成してスピーカ１０５に供給する調整回路１０８とから構成される。

ここで、減算器１１８が接続された適応ノッチフィルタ１１０は、ウイドロウ（Ｗｉｄｒｏｗ）教授が発表しているようにノイズキャンセラーとして動作する（非特許文献１）。

すなわち、図６において、適応ノッチフィルタ１１０は、フィルタ係数Ａ、Ｂを更新するＬＭＳアルゴリズム演算器１１４、１１６を有し、このＬＭＳアルゴリズム演算器１１４、１１６には、それぞれ余弦波信号ｃｏｓ（２πｆｄｔ）と正弦波信号ｓｉｎ（２πｆｄｔ）が供給されるとともに、誤差信号ｅａから適応フィルタ出力信号Ｓｂを差し引いた補正誤差信号ｅｂが供給され、補正誤差信号ｅｂ（ノイズキャンセル出力）が最小となるようにフィルタ係数Ａ、Ｂを更新する。結果として、適応ノッチフィルタ１１０は、減算器１１８の出力側で中心周波数（ロードノイズ周波数）ｆｄのノッチフィルタとして機能する。

さらに、調整回路１０８は、参照信号生成器１２０を有し、この参照信号生成器１２０には、スピーカ１０５からマイクロフォン１０６までの車室内空間１０４でのロードノイズ周波数ｆｄの音の伝達特性を模擬した模擬伝達関数Ｃ＾｛模擬伝達関数（実部）Ｃｒ及び模擬伝達関数（虚部）Ｃｉ｝が設定される。参照信号生成器１２０は、参照信号ｒ｛模擬余弦波信号である参照信号ｒｃ及び模擬正弦波信号である参照信号ｒｓ｝を生成する。調整回路１０８は、参照信号ｒにフィルタ係数Ａ、Ｂを作用させて制御信号Ｓａ＝Ａ×ｒｃ＋Ｂ×ｒｓを生成する。

特開２００７−２５５２７号公報 「ＡＤＡＰＴＩＶＥ ＳＩＧＮＡＬ ＰＲＯＣＥＳＳＩＮＧ」Ｂｅｒｎａｒｄ Ｗｉｄｒｏｗ、Ｓｔａｎｆｏｒｄ Ｕｎｉｖｅｒｓｉｔｙ、Ｓａｍｕｅｌ Ｄ．Ｓｔｅａｒｎｓ、Ｓａｎｄｉａ Ｎａｔｉｏｎａｌ Ｌａｂｏｒａｔｏｒｉｅｓ、１９８５ ｂｙ Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ，Ｉｎｃ．，Ｅｎｇｌｅｗｏｏｄ Ｃｌｉｆｆｓ，Ｎｅｗ Ｊｅｒｓｅｙ ０７６３２（Ｆｉｇｕｒｅ １２．６，Ｐａｇｅ ３１７）

しかしながら、上記従来技術に係る、ロードノイズを低減する車両用能動型騒音制御装置１００では、制御信号Ｓａを生成する際に、余弦波信号ｃｏｓ（２πｆｄｔ）と正弦波信号ｓｉｎ（２πｆｄｔ）に模擬伝達関数（実部）Ｃｒ及び模擬伝達関数（虚部）Ｃｉを乗算する４回の乗算処理、模擬参照信号ｒｃ、ｒｓを生成する際の２回の加算処理、フィルタ係数Ａ、Ｂを乗算する２回の乗算処理、さらに制御信号Ｓａを生成する１回の加算処理が必要とされる。合計で、制御信号Ｓａを生成する際に乗算処理が６回、加算処理が３回必要とされ、演算処理量が非常に多い（演算負荷が大きい）という問題がある。

しかも、ロードノイズの大きい周波数は、１周波数ではなく、複数周波数あることから各周波数毎に制御信号Ｓａを生成する場合には、各周波数毎に調整回路１０８が必要になり上記の問題がさらに大きくなり、コストも大幅に上昇する。実際上、スピーカ１０５は、複数有り、その分さらに、コストが上昇する。

この発明はこのような課題を考慮してなされたものであって、演算処理量がきわめて少なく低コストの能動型騒音制御装置を提供することを目的とする。

この発明に係る能動型騒音制御装置は、制御信号が補正された補正制御信号を相殺音として出力する音出力器と、評価点における所定周波数のノイズと、このノイズを相殺する前記相殺音との干渉による残留騒音を誤差信号として出力する音検出器と、前記誤差信号が入力されて前記補正制御信号を出力する能動型騒音制御器と、を備え、前記能動型騒音制御器は、前記誤差信号から前記制御信号を減算して補正誤差信号を生成する減算器と、前記所定周波数のノイズに関する基準信号を生成する基準信号生成器と、前記基準信号にフィルタ係数をかけて前記制御信号を生成するとともに、前記基準信号と前記補正誤差信号に基づいて前記フィルタ係数を逐次更新する適応ノッチフィルタと、生成された前記制御信号の位相を調整した信号を前記補正制御信号として出力する遅延器と、を備え、前記遅延器は、前記基準信号の前記音出力器から前記音検出器までの位相遅延量と、前記音検出器から前記遅延器の入力点までの位相遅延量と、前記遅延器の出力点から前記音出力器までの位相遅延量と、の和の位相遅延量を、１８０°から引いた位相遅延量を、前記適応ノッチフィルタの１サンプル時間の位相遅延量で割った数のバッファメモリからなるリングバッファメモリとされたことを特徴とする。

この発明によれば、適応ノッチフィルタにより生成された制御信号の位相を調整して補正制御信号を得る構成としているので、従来技術に比較して演算処理量のきわめて少ない低コストの能動型騒音制御装置を構築することができる。

この場合、前記所定周波数のノイズをロードノイズとすることで、車両用能動型騒音制御装置を構築することができる。

さらに、基準信号の周波数が異なる複数の能動型騒音制御器を備える能動型騒音制御装置の構成を採用することで、演算処理量の低減効果並びにコスト低減効果をより大きくすることができる。

この発明によれば、演算処理量がきわめて少なく低コストの能動型騒音制御装置を構築できる。

以下、図面を参照してこの発明の実施の形態を説明する。

図１は、この発明の一実施形態に係る能動型騒音制御器（能動型騒音制御装置）１８を備える車両用能動型騒音制御装置１０の構成を示すブロック図である。

図１において、車両に搭載される車両用能動型騒音制御装置１０は、基本的には、制御信号Ｓｃの位相と振幅（ゲイン）が補正された補正制御信号Ｓｃａを相殺音として出力するスピーカ（音出力器）８と、評価点におけるロードノイズ（所定周波数のノイズ）とこのロードノイズを相殺する（打ち消す）前記相殺音との干渉による残留騒音を誤差信号ｅ１として出力するマイクロフォン（音検出器）６と、マイクロフォン６から誤差信号ｅ１が入力されて前記補正制御信号Ｓｃａをスピーカ８に出力する能動型騒音制御器１８と、から構成される。

ロードノイズと、このロードノイズの相殺音を受音するマイクロフォン６は、車室内空間４の前後方向の音響固有モードの１次又は２次モードにおける腹部分の位置｛２０〜１５０Ｈｚ帯域幅のロードノイズ中、４２［Ｈｚ］又は８４［Ｈｚ］の車室内共鳴音の定在波の音圧が大きな位置｝に設けられている。具体的には、車両がセダンであれば、車両の幅方向の断面が閉空間となる、例えば前部位置近傍、例えば前座席の足元付近、ルームミラー近傍、インストルメントルパネルの奥の位置等である。

複数のスピーカ８は、５ｃｈサウンドのサラウンド効果を高めるために、例えば、車両前席側の左右キックパネル部、インストルメントルパネル中央下部、車両後席側のＣピラー下部の左右ボディ部等に配置される。なお、０．１ｃｈ分のウーハは方向性をほとんど持たないので任意の位置に配置される。

能動型騒音制御器１８は、コンピュータを含んで構成され、ＣＰＵが各種入力に基づきＲＯＭ等のメモリに記憶されているプログラムを実行することで各種の機能を実現する機能実現手段として動作する。

能動型騒音制御器１８を構成するＡ／Ｄ変換器３５は、マイクロフォン６で検出されたアナログ信号の誤差信号をデジタル信号の誤差信号ｅ１に変換して、減算器２０の被減算入力に供給する。

能動型騒音制御器１８を構成するＤ／Ａ変換器３７は、デジタル信号の補正制御信号Ｓｃａをアナログ信号の補正制御信号Ｓｃａに変換してスピーカ８に供給する。

能動型騒音制御器１８は、上記のＡ／Ｄ変換器３５、Ｄ／Ａ変換器３７、及び減算器２０の他、適応ノッチフィルタ３２と位相・ゲイン調整器４６とから構成される。

減算器２０は、誤差信号ｅ１から制御信号Ｓｃを減算して補正誤差信号ｅ２を生成し、次回のサンプリング時にフィルタ係数更新器（アルゴリズム演算器）３８、４０に用いるため、適応ノッチフィルタ３２を構成する１サンプル時間遅延器（Ｚ^-1）３６に供給する。

適応ノッチフィルタ３２は、１サンプル時間遅延器３６の他、ロードノイズの周波数ｆｄ（この実施形態では、ｆｄ＝４２［Ｈｚ］とする。）を有しそれぞれが基準信号である余弦波信号ｃｏｓ（２πｆｄｔ）を生成する余弦波信号生成器２２と正弦波信号ｓｉｎ（２πｆｄｔ）を生成する正弦波信号生成器２４とからなる基準信号生成器２６を有している。適応ノッチフィルタ３２は、さらに、余弦波信号ｃｏｓ（２πｆｄｔ）にフィルタ係数Ａをかけて出力する１タップ適応フィルタ２８と、正弦波信号ｓｉｎ（２πｆｄｔ）にフィルタ係数Ｂかけて出力する１タップ適応フィルタ３０と、Ａ×ｃｏｓ（２πｆｄｔ）＋Ｂ×ｓｉｎ（２πｆｄｔ）の加算信号を制御信号Ｓｃとして出力する加算器３１とを有している。

適応ノッチフィルタ３２は、さらにまた、余弦波信号ｃｏｓ（２πｆｄｔ）と正弦波信号ｓｉｎ（２πｆｄｔ）とがそれぞれに供給されるとともに補正誤差信号ｅ２が供給され、補正誤差信号ｅ２が最小値となるように適応制御アルゴリズム、例えば最急降下法の一種であるＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）アルゴリズムに基づいて１タップ適応フィルタ２８、３０のフィルタ係数Ａ、Ｂを更新する上記のフィルタ係数更新器３８、４０を有している。

位相・ゲイン調整器４６は、移相器として動作するＮサンプル時間遅延を有する遅延器（Ｚ^-N）３４と、これに直列に接続されるゲイン調整器（振幅調整器）４４とを備え（接続順序は、逆でもよい）、適応ノッチフィルタ３２から供給される制御信号Ｓｃに対して遅延器３４により所定の位相遅延を与えるとともにゲイン調整器４４により振幅を調整し補正後制御信号Ｓｃａとして出力する。

基本的には、以上のように構成される能動型騒音制御器１８を備える車両用能動型騒音制御装置１０の動作について以下に説明する。

まず、位相・ゲイン調整器４６を構成する遅延器３４に設定が必要とされる位相遅延量θｄとこの位相遅延量θｄを実現するハードウエア（ソフトウエア）の構成例について説明する。

マイクロフォン６の位置する点である評価点においてロードノイズをゼロ値とするためには、相殺音とロードノイズとの位相差が当該評価点において１８０［゜］の位相差（逆相）を有し、かつ振幅が同一になっていることが必要である。

位相差についてより詳しく説明すると、マイクロフォン６の入力点（位置）からＡ／Ｄ変換器３５、減算器２０、適応ノッチフィルタ３２、位相・ゲイン調整器４６、Ｄ／Ａ変換器３７、スピーカ８、及び車室内空間４を通じてマイクロフォン６に至るロードノイズの周波数４２［Ｈｚ］に対応する正弦波の位相遅延量が１８０［゜］になっていることが必要である。

ここで、図２に示すように、４２［Ｈｚ］の正弦波のスピーカ８からマイクロフォン６までの車室内空間４中の位相遅延量をθｓｍとし、マイクロフォン６からＡ／Ｄ変換器３５、減算器２０、及び遅延器３４の入力点までの位相遅延量をθｍｄとし、遅延器３４の出力点からゲイン調整器４４、Ｄ／Ａ変換器３７、及びスピーカ８までの位相遅延量をθｄｓとする。

そうすると、遅延器３４での位相遅延（位相遅延量）θｄは、θｍｄ＋θｄ＋θｄｓ＋θｓｍ＝１８０［゜］＝π［ｒａｄ］が成立することが必要であるから、位相遅延θｄをθｄ＝１８０−（θｍｄ＋θｄｓ＋θｓｍ）に設定しておけばよい。実際上、θｓｍ＞＞θｄｓであり、θｍｄは、１サンプル時間遅延器３６での１サンプル遅延時間に対応する４２［Ｈｚ］の正弦波（又は余弦波）の位相遅延量（１サンプル位相遅延）θ１に概ね等しいので、位相遅延量θｄは、θｄ≒１８０−（θｓｍ＋θ１）とすればよい。θｓｍ、θ１は、固定値である。ここでは、遅延器３４を、例えば、リングバッファメモリで構成するものとする。

図３に模式的に示すように、周波数ｆｄ［Ｈｚ］の周期は１／ｆｄ［ｓｅｃ］であり、周期１／ｆｄ［ｓｅｃ］が、３６０［゜］＝２π［ｒａｄ］に対応する。

適応ノッチフィルタ３２の１サンプル時間をｔ１とすると、１サンプル時間ｔ１での位相遅延θ１は、周期１／ｆｄを１サンプル時間ｔ１で割った値で、３６０［゜］＝２π［ｒａｄ］を割った値となる。すなわち、θ１＝３６０゜／（ｔ１×ｆｄ）＝２π／（ｔ１×ｆｄ）となる。必要な位相遅延はθｄであるので、遅延器３４として、θｄ／θ１（＝Ｎ個とする。）の値分のバッファメモリＮ個（バッファメモリＤ１、Ｄ２、…ＤＮ）からなるリングバッファメモリＲＢＭを準備すればよい。

このリングバッファメモリＲＢＭを利用し、適応ノッチフィルタ３２により今回のサンプリング時点で新たに生成した制御信号Ｓｃの値をバッファメモリＤ１に書き込むとき、Ｎ個前のサンプリング時点で書き込んだバッファメモリＤＮに書き込まれている制御信号Ｓｃの値を読み出してゲイン調整器４４に供給することで、必要な位相遅延θｄ（θｄ＝Ｎ×θ１）を得ることができる。この場合、この書込処理とこの読出処理（例えば、クロックの立ち上がり）の終了後に、バッファメモリＤｍ（例えば、Ｄ２やＤＮ）にバッファメモリＤｍ−１（例えば、Ｄ１やＤＮ−１）の値を転送しておき（前記クロックの立ち下がり）、次のサンプリング時点（次のクロックの立ち上がり）では、バッファメモリＤ１に新たに生成した制御信号Ｓｃの値を書き込み、同時にバッファメモリＤＮからＮ個前のサンプリング時点で書き込まれた制御信号Ｓｃの値を読み出すように構成する。

このように、遅延器３４は、例えば、ハードウエアであるリングバッファメモリＲＢＭとＣＰＵによるソフトウエアにより構成することができるので、乗算器や加算器による演算処理量に比較して演算処理がほとんどないに等しい。しかも、リングバッファメモリＲＢＭは、ＲＡＭ（主メモリ）の一部を利用して形成できるのでコストの上昇をほとんど招くことなく遅延器３４を構成することができる。

次に、位相・ゲイン調整器４６を構成するゲイン調整器４４に設定されるゲイン量について説明する。このゲイン量は、位相遅延と同様に考えることができる。すなわち、概ね、スピーカ８から車室内空間４を経てマイクロフォン６に至る経路での相殺音の減衰量を補償する値（固定値）に設定すればよい。

以上のように構成される位相・ゲイン調整器４６を備える能動型騒音制御器１８を備える車両用能動型騒音制御装置１０の動作について説明する。

マイクロフォン６では、ロードノイズと相殺音との干渉による残留騒音が誤差信号として検出され、この誤差信号がＡ／Ｄ変換器３５によりデジタル信号の誤差信号ｅ１とされる。誤差信号ｅ１は、減算器２０の被減算入力端子に供給される。

適応ノッチフィルタ３２は、１サンプル時間遅延器３６に入力される信号である補正誤差信号ｅ２が最小値になるように１タップ適応フィルタ２８、３０のフィルタ係数Ａ、Ｂを決定する動作を行なうことから、減算器２０の減算入力端子には、ロードノイズの周波数ｆｄの誤差信号ｅ１と比較して同振幅・同位相の制御信号Ｓｃが生成される。

すなわち、適応ノッチフィルタ３２は、減算器２０の出力側（補正誤差信号ｅ２発生点）で中心周波数ｆｄのノッチフィルタとして機能し、減算器２０の被減算入力側（制御信号Ｓｃ発生点）で中心周波数ｆｄの帯域通過フィルタ（ＢＰＦ）として機能する。

図４は、適応ノッチフィルタ３２の制御信号Ｓｃの発生点での通過帯域周波数特性２５０を示している。この通過帯域周波数特性２５０から、中心周波数ｆｄ（ｆｄ＝４２［Ｈｚ］）で急峻な帯域通過フィルタとして動作することが分かる。急峻さは、制御パラメータであるステップサイズパラメータを調整することで変化させることができる。

この場合、例えばフィルタ係数Ａの更新式は、ステップサイズパラメータをμとして、次の（１）式で与えられる。
Ａ（ｎ＋１）＝Ａ（ｎ）−μ・ｅ２（ｎ）・ｃｏｓ（２π×ｆｄ×ｎ×ｔ１）
…（１）

適応ノッチフィルタ３２により生成された制御信号Ｓｃの値は、位相・ゲイン調整器４６の遅延器３４に供給され、当該遅延器３４のリングバッファメモリＲＢＭのバッファメモリＤ１に書き込まれる一方、位相遅延量θｄ前の制御信号Ｓｃの値がバッファメモリＤＮから読み出されてゲイン調整器４４に供給される。ゲイン調整器４４は、位相遅延された制御信号Ｓｃの振幅を調整し、結果として、位相と振幅が調整された補正制御信号Ｓｃａが位相・ゲイン調整器４６から出力される。

補正制御信号Ｓｃａは、スピーカ８から相殺音として出力され、マイクロフォン６の入力点でロードノイズに対して逆相・同振幅の相殺音として当該ロードノイズと干渉し、ロードノイズが打ち消される。

以上説明したように上記した実施形態によれば、適応ノッチフィルタ３２のフィルタ係数更新器３８、４０に供給する補正誤差信号ｅ２を、マイクロフォン６から得た誤差信号ｅ１から適応ノッチフィルタ３２の出力信号である制御信号Ｓｃを減算器２０により減算した信号として、誤差信号ｅ１に対応する制御信号Ｓｃを生成している。

そして、適応ノッチフィルタ３２により生成された制御信号Ｓｃの位相と振幅を位相・ゲイン調整器４６により、マイクロフォン６の位置で相殺音がロードノイズの逆相・同振幅となるようように調整した補正制御信号Ｓｃａを生成する構成としているので、図６に示した従来技術に係る調整装置（乗算器６、加算器３）に比較して、位相・ゲイン調整器４６が、乗算器（ゲイン調整器４４）１つとリングバッファメモリＲＢＭのみからなる構成に簡単化され、結果としてハードウエア（ソフトウエア）及び演算処理量のきわめて少ない低コストの能動型騒音制御器１８を構築することができる。

なお、この発明は、ロードノイズを消音することに限らず、基準信号生成器２６の周波数ｆｄを、相殺対象とするノイズの周波数とし、位相・ゲイン調整器４６を、相殺対象とする空間の音の伝達特性に係る位相・ゲインを考慮した値に調整することで、対象とする空間（特定空間）に配置された音検出器（例えば、マイクロフォン）の位置でのノイズを正確に消音することができる。

さらに、ロードノイズの成分は、周波数ｆｄにおいて、最大となっているが、この２倍の周波数２ｆｄ＝８４［Ｈｚ］で、２番目に大きい値（音圧）となっているので、この２倍の周波数２ｆｄ（便宜上２ｆｄ＝ｆｄ´とおく。）でのロードノイズを低減するための能動型騒音制御装置を併せて用いる構成としてもよい。

例えば、図５は、図１に示した能動型騒音制御器１８を２つ用いた車両用能動型騒音制御装置１０Ａの構成を示している。

この車両用能動型騒音制御装置１０Ａは、車室内空間４を伝搬するロードノイズの周波数ｆｄ＝４２［Ｈｚ］の成分を相殺する図１に示した能動型騒音制御器１８と、この能動型騒音制御器１８のＡ／Ｄ変換器３５とＤ／Ａ変換器３７を共用した車室内空間４を伝搬するロードノイズ周波数ｆｄ´＝８４［Ｈｚ］の能動型騒音制御器１８Ａとの並列的な接続により構成している。

ここで、能動型騒音制御器（能動型騒音制御装置）１８Ａは、車室内空間４を伝搬する８４［Ｈｚ］のロードノイズの相殺音を生成する補正制御信号Ｓｃａ´を、減算器２０´と適応ノッチフィルタ３２´と位相・ゲイン調整器４６´により生成する。

４２［Ｈｚ］成分に係る補正制御信号Ｓｃａと８４［Ｈｚ］成分に係る補正制御信号Ｓｃａ´は、加算器７０により加算され、Ｄ／Ａ変換器３７を介してスピーカ８に供給される。

以上のように並列的に構成することで、ｆｄ＝４２［Ｈｚ］及びｆｄ´＝８４［Ｈｚ］のロードノイズを同時に消音することができる。さらに、複数に並列に接続することでより高次のノードノイズも消音することができ、並列に複数接続することで、結果として広帯域にノードノイズを消音することができる。

この発明の実施形態に係る能動型騒音制御装置が適用された車両用能動型騒音制御装置の構成を示すブロック図である。 遅延器で必要な位相遅延量の説明図である。 遅延器の構成例の説明図である。 減算器を備える適応ノッチフィルタの特性を示す説明図である。 複数の能動型騒音制御器を並列的接続した車両用能動型騒音制御装置の構成を示すブロック図である。 従来技術に係る車両用能動型騒音制御装置の構成を示すブロック図である。

符号の説明

４…車室内空間
６…マイクロフォン
８…スピーカ
１０、１０Ａ…車両用能動騒音制御装置
１８、１８Ａ…能動型騒音制御器（能動型騒音制御装置）
２０…減算器
３２…適応ノッチフィルタ
３４…遅延器
４６…位相・ゲイン調整器

Claims (3)

1. 制御信号が補正された補正制御信号を相殺音として出力する音出力器と、
   評価点における所定周波数のノイズと、このノイズを相殺する前記相殺音との干渉による残留騒音を誤差信号として出力する音検出器と、
   前記誤差信号が入力されて前記補正制御信号を出力する能動型騒音制御器と、を備え、
   前記能動型騒音制御器は、
   前記誤差信号から前記制御信号を減算して補正誤差信号を生成する減算器と、
   前記所定周波数のノイズに関する基準信号を生成する基準信号生成器と、
   前記基準信号にフィルタ係数をかけて前記制御信号を生成するとともに、前記基準信号と前記補正誤差信号に基づいて前記フィルタ係数を逐次更新する適応ノッチフィルタと、
   生成された前記制御信号の位相を調整した信号を前記補正制御信号として出力する遅延器と、
   を備え、
   前記遅延器は、前記基準信号の前記音出力器から前記音検出器までの位相遅延量と、前記音検出器から前記遅延器の入力点までの位相遅延量と、前記遅延器の出力点から前記音出力器までの位相遅延量と、の和の位相遅延量を、１８０°から引いた位相遅延量を、前記適応ノッチフィルタの１サンプル時間の位相遅延量で割った数のバッファメモリからなるリングバッファメモリとされた
   ことを特徴とする能動型騒音制御装置。
2. 請求項１記載の能動型騒音制御装置において、
   前記所定周波数のノイズが、車両の走行により車室内に発生するロードノイズである
   ことを特徴とする能動型騒音制御装置。
3. 前記基準信号の周波数が異なる複数の請求項１記載の前記能動型騒音制御器を備える
   ことを特徴とする能動型騒音制御装置。

Images