[go: up one dir, main page]

JP4828969B2 - 半導体装置の実装構造 - Google Patents

半導体装置の実装構造 Download PDF

Info

Publication number
JP4828969B2
JP4828969B2 JP2006065767A JP2006065767A JP4828969B2 JP 4828969 B2 JP4828969 B2 JP 4828969B2 JP 2006065767 A JP2006065767 A JP 2006065767A JP 2006065767 A JP2006065767 A JP 2006065767A JP 4828969 B2 JP4828969 B2 JP 4828969B2
Authority
JP
Japan
Prior art keywords
housing
semiconductor
mounting structure
frequency
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006065767A
Other languages
English (en)
Other versions
JP2007243016A (ja
Inventor
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006065767A priority Critical patent/JP4828969B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to PCT/JP2007/000185 priority patent/WO2007105368A1/ja
Priority to TW096108040A priority patent/TW200742162A/zh
Priority to EP07713567A priority patent/EP1995776A4/en
Priority to CN2007800014676A priority patent/CN101361185B/zh
Priority to KR1020087013651A priority patent/KR101017338B1/ko
Priority to US11/850,996 priority patent/US8344462B2/en
Publication of JP2007243016A publication Critical patent/JP2007243016A/ja
Application granted granted Critical
Publication of JP4828969B2 publication Critical patent/JP4828969B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

本発明は、半導体装置の実装構造に関し、特にマイクロ波帯の高周波用半導体装置へ電力増幅用半導体素子を実装する構造に関する。
衛星通信分野など近年の通信の大容量化に伴い、電力増幅用半導体素子の高出力化への要求が高まっている。現在Ku 帯（12 〜 15 GHz）アプリケーションにおいては１００Ｗ、C 帯（4 〜 8 GHz）においてはその出力は500 W を超えているが，これ以上の高出力化には電力増幅用半導体素子で発生する熱をいかに効率よく放熱するかということが重要である。この高出力化は今後さらに増大する傾向にあり、そのために半導体装置の放熱が課題になっている。
従来の実装構造は、図４で示すように電力増幅用半導体素子４１が水冷または空冷装置が組み込まれたシステム筐体４２のベース基板上に他の電子部品４３と共に実装され一体で放熱されている。上述したように電力増幅用半導体素子からの発熱が大きくなっているために周辺電子部品も高温に晒され、周辺に実装された電子部品の特性に悪影響を及ぼす。現在の実装方法では電力増幅用半導体素子の放熱面がシステム筺体と一体となっているため放熱に対する設計自由度がないことが問題となる。したがって個別にパワー半導体を冷却できる実装構造を採用する必要が生じている。半導体チップを個別にかつ筐体面で冷却しない構造として、例えば冷却フィンと半導体チップまたは半導体チップがボンディングされた金属ベースとを熱伝導エラストマまたは熱伝導グリースを介して直接バネの力で機械接触させて放熱させる実装構造がある。これはＣＰＵチップの放熱構造や特許文献にて見ることができるが、これはFC−PGA(Flip Chip Pin Grid Array)やＢＧＡ(Ball Grid Array)タイプのパッケージの実装方法でありグリッドアレー面から冷却ができないためであって、高出力な高周波電力増幅用半導体素子についての実装については未解決である。（特許文献１参照）
特開平７−９４９１２号公報
したがって本発明は前記に鑑みてなされたものでその目的とするところは、システム筐体に組み込まれた冷却システムとは独立した放熱構造により、他の電子部品装置の熱的影響を防止し冷却システムの設計の自由度が大幅に向上できる半導体装置の実装構造を提供することを目的とする。
前記課題を解決するために、実施形態の半導体装置の実装構造は、高周波グランド面に形成された凹部を有する筺体と、半導体回路が実装され、この半導体回路の高周波グランド機能と放熱機能を備えるベース、前記半導体回路を囲むフレーム、前記フレームを覆う蓋体、前記半導体回路に接続される高周波入力端子および高周波出力端子を有し、前記蓋体側が前記筺体の凹部側に向けて前記筺体に実装される半導体パッケージと、前記高周波入力端子および高周波出力端子それぞれの信号線近傍の両側に位置し、前記筺体の高周波グランドと前記ベースの高周波グランドを接続するグランド接続体と、前記半導体回路が実装された面と反対側のベース面に実装される冷却機構と、を有する。
また、実施形態の半導体装置の実装構造によれば、前記半導体パッケージは、前記凹部内において前記蓋体と前記筺体との間に隙間が生じるように実装される。
本発明の半導体装置の実装構造によれば、パワー半導体の発熱面をシステム筺体と独立にしたことで、自由度のある独立した放熱システムが設計できる。これにより高周波での電気的特性を損なうことなく、放熱特性に優れた実装構造をもつシステムが容易に設計できる。また、発熱面がシステム筺体と独立になったことで、周辺電子部品に熱が伝わることを抑制でき、また冷却機構としてヒートパイプを用いた場合、発熱面が筐体上面となるのでヒートパイプの放熱面を上、受熱面を下に配することができるので、有効にその効果を機能させることができる。
以下本発明の実施形態につき詳細に説明する。図１は本発明の一実施形態における半導体装置の実装構造の断面図を表したものである。
高周波グランドと放熱面が同じである筐体１１に形成された凹部１２に、放熱ベース面が高周波グランドとなるように電力増幅用半導体素子が実装されたパッケージ１３を通常の実装方向とは上下逆に反転させフリップ実装を行う。このように実装を行うとパッケージ１３の放熱ベース面が上方向になるので、ここに筐体１１とは熱的に独立した冷却機構１４を設置する。冷却機構１４をは放熱フィン１５とヒートパイプ１６で構成されている。またこの筐体１１上には同時に他の電子部品１７が実装されている。本発明の一実施形態を詳細に説明するにあたり、図２を用いてパッケージ１３の構造についてまず説明する。
図２は、本発明の一実施形態における半導体装置の実装構造に使用するパッケージの概念図である。このようなパッケージ１３に、金メッキされたＣｕ(銅)などの放熱用金属ベース２０上に電力増幅用半導体チップ２１を実装し、内部整合回路２２を内蔵してそれぞれフィードスルータイプの入出力端子２３、２４に接続される。電力増幅用半導体素子は、その信頼性確保のためフレーム２５と蓋２６によってハーメチック封止されている。このパッケージを筐体１１に固定するために固定フランジ２７が放熱用金属ベース２０と一体になって構成されている。この固定フランジ２７をネジ１８で固定することで筐体１１の高周波グランドと放熱を確保することができる。
本一実施形態においては、高周波グランドとなる筐体１１にパッケージ１３がフリップ実装できるように凹部１２を形成する。この凹部１２にパッケージ１３を入出力方向はそのままに上下を反転してフリップ実装する。パッケージ１３を固定するために固定用フランジ２６を用い、筐体１１にネジ１８を使用してネジ止めを行う。
この時パッケージ下面である蓋２５は凹部の底面に接触しないようスペースをもって設置する。パッケージ下面が凹部底面に接触しているとパッケージのベース２１を凹部１２の上端でネジ止めする際、ネジが完全に締まらないということが生ずる。ネジが完全に締まらない場合両者の電気的導通が不完全になり、凹部１２を含む筐体１１はパッケージ１３のベース２１を基準とする高周波グランド電位が維持できなくなり、全体の特性に悪影響を及ぼしてしまう。そのため凹部１２の深さはパッケージ１３のベース面からの高さより少し大きくする必要がある。この隙間は放熱効果のあるグリースやゲル状エラストマなどを挿入してもよいし、そのままでも構わない。そのままで構わない理由は、後述するようにパッケージ１３の放熱面であるベース２１が上方向になるので、ここに筐体１１とは熱的に独立した冷却機構１４を設置できるからである。
この冷却機構１４の例として放熱フィン１５とＵ字型のヒートパイプ１６で構成されている。この構成は熱的に分離できるだけでなく、冷却機構が上部に設置できることで放熱効果が向上する。放熱フィン１５の熱は空気の熱に変換され上昇することが可能であり、熱対流を原理とするヒートパイプ１６においては放熱効果の向上がさらに期待できる。
上述したように、この筐体１１上には同時に分波器、合波器、入出力整合回路、制御回路など他の電子部品１７が実装されている。このように高出力の半導体素子を独立に冷却できる機構を採用することで、他の電子部品と熱的に分離でき、発熱が特性に悪影響を及ぼすことを防止できる。また筐体１１は熱伝導率のよい金属で通常構成するとし、具体的にはＣｕ、Ａｌ等の安価な材料が用いられる。
図３は本発明の一実施形態における半導体装置の実装構造において、パッケージの高周波グランドと筐体グランドとの接続方法の一例を示した図で、(ａ) は横から見た図、(ｂ)は真上から見た図を示している。反転実装されたパッケージ３１の入出力端子が筐体３３上に形成されたマイクロ波伝送線路３４に接続された様子を示している。パッケージ３１を反転実装すると入出力端子３２近傍の高周波グランドと筐体３３のマイクロ波伝送線路３４との高周波グランドを接続するための高周波グランド接続部３５を具備することによって高周波特性の劣化を防止する。
このように構成された本発明の一実施形態における半導体装置の実装構造によれば、パワー半導体の発熱面をシステム筺体と独立にしたことで、自由度のある独立した放熱システムが設計できる。これにより高周波での電気的特性を損なうことなく、放熱特性に優れた実装構造をもつシステムが容易に設計できる。また、発熱面がシステム筺体と独立になったことで、周辺電子部品に熱が伝わることを抑制でき、また冷却機構としてヒートパイプを用いた場合、発熱面が筐体上面となるので有効にその効果を機能させることができる。
尚、本発明は前記実施形態をそのままに限定されるものではなく、実施段階でその要旨を逸脱しない範囲で具体化できる。
本発明の一実施形態における半導体装置の実装構造を示す断面図である。 本発明の一実施形態における半導体装置の実装構造に使用するパッケージの概念図である。 本発明の一実施形態における半導体装置の実装構造において、パッケージの高周波グランドと筐体グランドとの接続方法の一例を示した図で、(ａ) は横から見た図、(ｂ)は真上から見た図である。 従来の半導体装置の実装構造を示す断面図である。
符号の説明
１１、３３…筐体
１２…凹部
１３、３１…パッケージ
１４…冷却機構
１５…放熱フィン
１６…ヒートパイプ
１７…他の電子部品
１８…ネジ
２０…ベース
２１…電力用半導体チップ
２２…内部整合回路
２３…入力端子
２４…出力端子
２５…フレーム
２６…蓋
２７…固定用フランジ
３２…入出力端子
３４…マイクロ波伝送線路
３５…高周波グランド接続部

Claims (2)

  1. 高周波グランド面に形成された凹部を有する筺体と、
    半導体回路が実装され、この半導体回路の高周波グランド機能と放熱機能を備えるベース、前記半導体回路を囲むフレーム、前記フレームを覆う蓋体、前記半導体回路に接続される高周波入力端子および高周波出力端子を有し、前記蓋体側が前記筺体の凹部側に向けて前記筺体に実装される半導体パッケージと、
    前記高周波入力端子および高周波出力端子それぞれの信号線近傍の両側に位置し、前記筺体の高周波グランドと前記ベースの高周波グランドを接続するグランド接続体と、
    前記半導体回路が実装された面と反対側のベース面に実装される冷却機構と、
    を有する半導体装置の実装構造。
  2. 前記半導体パッケージは、前記凹部内において前記蓋体と前記筺体との間に隙間が生じるように実装される請求項１記載の半導体装置の実装構造。
JP2006065767A 2006-03-10 2006-03-10 半導体装置の実装構造 Expired - Fee Related JP4828969B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006065767A JP4828969B2 (ja) 2006-03-10 2006-03-10 半導体装置の実装構造
TW096108040A TW200742162A (en) 2006-03-10 2007-03-08 Semiconductor package mounting apparatus
EP07713567A EP1995776A4 (en) 2006-03-10 2007-03-08 MOUNTING DEVICE FOR A SEMICONDUCTOR PACKAGE
CN2007800014676A CN101361185B (zh) 2006-03-10 2007-03-08 半导体封装的安装装置
PCT/JP2007/000185 WO2007105368A1 (ja) 2006-03-10 2007-03-08 半導体パッケージの実装装置
KR1020087013651A KR101017338B1 (ko) 2006-03-10 2007-03-08 반도체 패키지의 실장 장치
US11/850,996 US8344462B2 (en) 2006-03-10 2007-09-06 Mounting device for a semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006065767A JP4828969B2 (ja) 2006-03-10 2006-03-10 半導体装置の実装構造

Publications (2)

Publication Number Publication Date
JP2007243016A JP2007243016A (ja) 2007-09-20
JP4828969B2 true JP4828969B2 (ja) 2011-11-30

Family

ID=38509209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006065767A Expired - Fee Related JP4828969B2 (ja) 2006-03-10 2006-03-10 半導体装置の実装構造

Country Status (7)

Country Link
US (1) US8344462B2 (ja)
EP (1) EP1995776A4 (ja)
JP (1) JP4828969B2 (ja)
KR (1) KR101017338B1 (ja)
CN (1) CN101361185B (ja)
TW (1) TW200742162A (ja)
WO (1) WO2007105368A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7265993B2 (ja) 2017-03-30 2023-04-27 エンメ．ア．エ． ソチエタ ペル アツィオニ 織物の非編組フィラメント、好ましくは化学または無機フィラメントのトウを伸ばすための方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
JP5588956B2 (ja) * 2011-11-30 2014-09-10 株式会社 日立パワーデバイス パワー半導体装置
CN104979309A (zh) * 2015-06-24 2015-10-14 镇江佳鑫精工设备有限公司 一种热管散热装置
CN205030031U (zh) * 2015-10-12 2016-02-10 中磊电子（苏州）有限公司 导热塑料散热器与通信装置
CN108737796A (zh) * 2017-04-17 2018-11-02 东莞百电子有限公司 一种新型结合s频段与ku频段高频头结构
CN111697296B (zh) * 2020-07-20 2024-07-23 四川华束科技有限公司 一种强迫液冷非互易性微波器件
KR102367391B1 (ko) 2021-11-02 2022-02-24 퓨어만 주식회사 반도체 부품의 냉각 방법 및 반도체 부품용 방열 필름

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321577A (en) * 1976-08-12 1978-02-28 Mitsubishi Electric Corp Mounting method of transistors
US4246697A (en) * 1978-04-06 1981-01-27 Motorola, Inc. Method of manufacturing RF power semiconductor package
JPS6132592A (ja) * 1984-07-25 1986-02-15 株式会社日立製作所 混成集積回路
US4951014A (en) * 1989-05-26 1990-08-21 Raytheon Company High power microwave circuit packages
JPH043498A (ja) * 1990-04-20 1992-01-08 Oki Electric Ind Co Ltd 直実装電力増幅器
JPH0440536A (ja) * 1990-06-07 1992-02-10 Fujitsu Ltd データの分散管理方法
JPH04373197A (ja) * 1991-06-21 1992-12-25 Shinko Electric Ind Co Ltd 半導体装置の基板への表面実装構造
US5598034A (en) * 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
JP2927184B2 (ja) 1993-07-12 1999-07-28 日本電気株式会社 マイクロ波回路の実装構造
US5637921A (en) * 1995-04-21 1997-06-10 Sun Microsystems, Inc. Sub-ambient temperature electronic package
US6292374B1 (en) * 1998-05-29 2001-09-18 Lucent Technologies, Inc. Assembly having a back plate with inserts
JP3178452B2 (ja) * 1999-02-24 2001-06-18 日本電気株式会社 半導体装置用パッケージとその実装構造
US6261868B1 (en) * 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
US6072238A (en) * 1999-04-07 2000-06-06 Motorola, Inc. Semiconductor component
US6462413B1 (en) * 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method
JP2001053508A (ja) * 1999-08-17 2001-02-23 Hitachi Kokusai Electric Inc 高周波回路部品の実装構造
SE517455C2 (sv) * 1999-12-15 2002-06-11 Ericsson Telefon Ab L M Effekttransistormodul, effektförstärkare samt förfarande för framställning därav
JP2003110154A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd ペルチェモジュール付き電子装置、光モジュール及びそれらの製造方法
EP1986244B1 (en) * 2002-11-12 2017-01-11 Fujitsu Limited Mounting structure
US6734728B1 (en) * 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
US20040218363A1 (en) * 2003-04-30 2004-11-04 Wong Marvin Glenn Application specific heat-dissipating apparatus that provides electrical isolation for components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7265993B2 (ja) 2017-03-30 2023-04-27 エンメ．ア．エ． ソチエタ ペル アツィオニ 織物の非編組フィラメント、好ましくは化学または無機フィラメントのトウを伸ばすための方法

Also Published As

Publication number Publication date
CN101361185B (zh) 2011-04-20
KR20080073736A (ko) 2008-08-11
KR101017338B1 (ko) 2011-02-28
EP1995776A4 (en) 2011-01-19
WO2007105368A1 (ja) 2007-09-20
JP2007243016A (ja) 2007-09-20
US8344462B2 (en) 2013-01-01
EP1995776A1 (en) 2008-11-26
TWI336935B (ja) 2011-02-01
US20080023826A1 (en) 2008-01-31
TW200742162A (en) 2007-11-01
CN101361185A (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
JP4828969B2 (ja) 半導体装置の実装構造
US6519154B1 (en) Thermal bus design to cool a microelectronic die
US6404048B2 (en) Heat dissipating microelectronic package
US6943293B1 (en) High power electronic package with enhanced cooling characteristics
US20030021310A1 (en) Method and apparatus for cooling electronic or opto-electronic devices
JP2007305761A (ja) 半導体装置
WO2013172183A1 (ja) パワーモジュール
KR20020011321A (ko) 전자 회로 기판 탑재 전자 기기
JP2008277330A (ja) 放熱装置
JP4593616B2 (ja) 半導体装置
JP4781961B2 (ja) 電子装置及び照明器具
JP2000058741A (ja) ハイブリッドモジュール
JP2011187729A (ja) 電界放射低減構造
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
JP4770518B2 (ja) 高出力増幅器
JP4412542B2 (ja) 封止型電子部品、回路基板及び電子機器
JP2000059003A (ja) ハイブリッドモジュール
JP2020191316A (ja) 回路モジュール
JP2003031987A (ja) 電磁界遮蔽キャップ
JP4360577B2 (ja) 半導体装置
JP2656328B2 (ja) 半導体装置
JP2002198476A (ja) 半導体装置
US20240250068A1 (en) Mechanical stiffener for integrated circuit package with varying heat dissipation modes
JP2005079386A (ja) パワー半導体応用装置
JP2001352015A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees