JP4823623B2 - 表面実装型電子部品アレイ - Google Patents

Description

本発明は、例えばインダクタやコンデンサ等の電子部品を複数含む表面実装型電子部品アレイに関するものである。

従来の表面実装型電子部品アレイとしては、例えば特許文献１に記載されているように、直方体状に形成された本体積層部（素体）の両側面に、入出力端子となる外部電極を４つずつ形成してなるものが知られている。
特開２００３−５１７２９号公報

上記のような表面実装型電子部品アレイをプリント基板等に実装する場合には、例えば部品実装機（マウンタ）の吸着ノズルにより素体の上面（実装面の反対側の面）を吸着保持した状態で、電子部品アレイの実装処理を行う。

しかし、上記従来技術の表面実装型電子部品アレイにおいては、各外部電極は、素体の下面（実装面）、側面及び上面といった３面にわたって形成されている。つまり、外部電極が素体の上面にも存在するため、吸着ノズルにより素体の上面を吸着保持したときに、吸着ノズルと外部電極とが接触することになり、吸着ノズルが素体に密着しない状態となる。このため、吸着ノズルと素体との間でエアー漏れが生じ、吸着ノズルによる電子部品アレイの吸着力が低下してしまう。また、これを解消すべく吸着ノズルの吸引力を上げた場合には、外部電極の表面に施されたメッキが吸着ノズルの先端に付着して堆積するため、やはり吸着ノズルによる電子部品アレイの吸着力が低下するという問題が発生する。このような電子部品アレイの吸着不具合が起きると、電子部品アレイの実装作業に支障をきたすことがある。

本発明の目的は、吸着ノズルにより素体を吸着保持して他の部品に実装する際に、素体の吸着不具合を防止することができる表面実装型電子部品アレイを提供することである。

本発明は、直方体形状を有する素体と、素体の表面に形成された少なくとも４つの外部電極とを備え、他の部品に実装される表面実装型電子部品アレイであって、素体は、他の部品に対する実装面を構成する第１面と、第１面に隣り合う４つの第２面と、第１面に対向すると共に各第２面に隣り合う第３面とを有し、外部電極は、第１面に形成された第１電極部と、第１電極部と繋がるように第２面に形成され、第２面と第３面との角部まで延びている第２電極部とを有し、第２面と第３面との角部には、湾曲部が形成されており、第２電極部は、導体ペーストが残留された塗布ベッドの上面に第２面を当接させて第２面に導体ペーストを付着させ、その後導体ペーストを乾燥させることにより、第２面に形成されると共に、第３面に実質的に形成されないように湾曲部における第３面側の部分に回り込んで第３面の縁部に１００μｍ以下だけ形成されており、素体における第１面と第２面との角部に形成され第１電極部と第２電極部とを繋ぐ部分の厚みは、第１電極部の最大厚みの７０％以上１２０％未満であることを特徴とするものである。

このような表面実装型電子部品アレイを他の部品（プリント基板等）に実装する場合には、部品実装機の吸着ノズルにより素体の第３面を吸着保持する。ここで、素体の第３面には、外部電極が実質的に形成されていないので、吸着ノズルにより素体の第３面を吸着したときに、吸着ノズルと素体の第３面との間には殆どギャップが生じなくなる。このため、吸着ノズルが素体に十分に密着する様になるので、吸着ノズルと素体との間でエアー漏れが生じることは無く、吸着ノズルによる電子部品アレイの吸着力低下が抑制される。また、吸着ノズルと外部電極との接触が無いことから、外部電極の表面に施されたメッキが吸着ノズルの先端に付着して堆積することが防止されるため、この点でも吸着ノズルによる電子部品アレイの吸着力低下が抑えられる。従って、電子部品アレイの吸着不具合を防止することができる。

また、素体における第１面と第２面との角部に形成され第１電極部と第２電極部とを繋ぐ部分の厚みを、第１電極部の最大厚みの７０％以上とすることにより、第１電極部における平坦部分が広くなるため、表面実装型電子部品アレイを他の部品（プリント基板等）に実装するときに、他の部品に対する電子部品アレイの座りが良くなる。また、第１電極部の厚みが全体的に確保されるため、表面実装型電子部品アレイを半田で他の部品に実装する際に、半田喰われ等が発生しにくくなる。

本発明によれば、表面実装型電子部品アレイを他の部品に実装すべく、吸着ノズルにより表面実装型電子部品アレイの素体を吸着保持したときに、素体の吸着不具合を防止することができる。これにより、表面実装型電子部品アレイの実装作業に支障をきたすことなく、表面実装型電子部品アレイを他の部品に安定して実装することが可能となる。

以下、本発明に係わる表面実装型電子部品アレイの好適な実施形態について、図面を参照して詳細に説明する。

図１は、本発明に係わる表面実装型電子部品アレイの一実施形態を示す斜視図であり、図２は、図１に示す表面実装型電子部品アレイの平面図である。各図において、本実施形態の表面実装型電子部品アレイ１は、積層型チップインダクタアレイである。表面実装型電子部品アレイ１は、直方体形状を有する素体２と、この素体２の表面に形成された外部電極（端子電極）３，４とを備えている。外部電極３，４は、それぞれ複数（ここでは４つ）ずつ設けられている。

素体２は、図示しないプリント基板に対する実装面を構成する下面（第１面）２ａと、この下面２ａに隣り合う側面（第２面）２ｂ〜２ｅと、下面２ａに対向すると共に側面２ｂ〜２ｅに隣り合う上面（第３面）２ｆとを有している。側面２ｂ，２ｄ同士は互いに対向しており、側面２ｃ，２ｅ同士は互いに対向している。素体２は、例えば長さ２．０ｍｍ、幅１．２５ｍｍ、高さ０．３ｍｍといった寸法を有している。また、素体２は、複数（ここでは４つ）のコイル部５を有している。これらのコイル部５は、素体２の長手方向に並設されている。

図３は、素体２の分解斜視図である。同図において、素体２は、コイル部５の一部を形成する導体パターンを有する絶縁体６〜１４と導体パターンの無い複数の絶縁体１５とが積層されることによって構成されている。絶縁体６〜１４は、上方に向かって順に積み重ねられている。

絶縁体６には、複数の略Ｊ字状の導体パターン１６が形成されている。各導体パターン１６の一端は、素体２の側面２ｂに露出するように絶縁体６の縁部に引き出されている。絶縁体７には、各導体パターン１６と電気的に接続された複数の導体パターン１７が形成されている。導体パターン１７は、コイル部５の略３／４ターン分に相当し、略Ｕ字状に形成されている。絶縁体８には、各導体パターン１７と電気的に接続された複数の導体パターン１８が形成されている。導体パターン１８は、コイル部５の略３／４ターン分に相当し、略Ｃ字状に形成されている。絶縁体９には、各導体パターン１８と電気的に接続された複数の導体パターン１９が形成されている。導体パターン１９は、コイル部５の略３／４ターン分に相当し、略Ｕ字状に形成されている。絶縁体１０には、各導体パターン１９と電気的に接続された複数の導体パターン２０が形成されている。導体パターン２０は、コイル部５の略３／４ターン分に相当し、略Ｃ字状に形成されている。

絶縁体１１には、各導体パターン２０と電気的に接続された複数の導体パターン２１が形成されている。導体パターン２１は、上記の導体パターン１７と同じ構造を有している。絶縁体１２には、各導体パターン２１と電気的に接続された複数の導体パターン２２が形成されている。導体パターン２２は、上記の導体パターン１８と同じ構造を有している。絶縁体１３には、各導体パターン２２と電気的に接続された複数の導体パターン２３が形成されている。導体パターン２３は、上記の導体パターン１９と同じ構造を有している。絶縁体１４には、各導体パターン２３と電気的に接続された複数の略Ｊ字状の導体パターン２４が形成されている。各導体パターン２４の一端は、素体２の側面２ｄに露出するように絶縁体１４の縁部に引き出されている。なお、異なる絶縁体の導体パターン同士の電気的接続は、絶縁体に形成されたスルーホールを介して行われる。

導体パターンの無い絶縁体１５は、絶縁体６の上に積層されている。この絶縁体１５は、絶縁体６に形成された導体パターン１６を保護している。また、絶縁体１４の下には、他の絶縁体１５が積層されている。

絶縁体６〜１５は、例えばフェライト（Ｎｉ−Ｃｕ−Ｚｎ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ−Ｍｇ系フェライト、Ｃｕ−Ｚｎ系フェライト、Ｎｉ−Ｃｕ系フェライト）等の磁性体や、ガラス系セラミック等の非磁性体で形成されている。導体パターン１６〜２４は、例えばＡｇ、Ｎｉ、Ａｇ−Ｐｄ合金等の導電材で形成されている。

このような素体２を作製する場合は、まず絶縁体６〜１５を形成するためのグリーンシートを用意する。具体的には、例えばフェライト粉末を原料としたスラリーを、ドクターブレード法によりフィルム上に塗布することにより、電気絶縁性を有する磁性体グリーンシートを形成する。そして、例えばＡｇを主成分とする導電ペーストをグリーンシート上にスクリーン印刷し、乾燥することにより、導体パターン１６〜２４を形成する。続いて、導体パターン１６〜２４の何れかが形成されたグリーンシートと導体パターンが形成されていないグリーンシートとを、図３に示すように積層して圧着した後、その積層体をチップ単位に切断する。そして、当該積層体を所定の温度（例えば８００〜９８０℃）で焼成する。これにより、上記の素体２が得られる。

素体２の表面には、各導体パターン１６と電気的に接続される複数の外部電極３と、各導体パターン２４と電気的に接続される複数の外部電極４とが形成されている。これらの外部電極３，４は、Ｌ字状をなしている。

具体的には、外部電極３は、素体２の下面２ａの一端部に形成された電極部（第１電極部）３ａと、この電極部３ａと繋がるように素体２の側面２ｂに形成され、素体２における側面２ｂと上面２ｆとの角部まで延びている電極部（第２電極部）３ｂとからなっている。外部電極４は、素体２の下面２ａの他端部に形成された電極部（第１電極部）４ａと、この電極部４ａと繋がるように素体２の側面２ｄに形成され、素体２における側面２ｄと上面２ｆとの角部まで延びている電極部（第２電極部）４ｂとからなっている。

外部電極３，４は、素体２の上面２ｆには実質的に形成されていない。素体２の各頂点及び各稜は、若干湾曲して形成されている。このため、素体２における側面２ｂ，２ｄと上面２ｆとの角部に電極部３ｂ，４ｂを形成すると、電極部３ｂ，４ｂが上面２ｆの縁部に最大で１００μｍ程度回り込むようになる（図４参照）。従って、ここでは、外部電極３，４が上面２ｆの縁部に１００μｍ程度だけ形成されるものについては、外部電極３，４が上面２ｆに実質的に形成されていないとする。

このとき、図４に示すように、素体２における下面２ａと側面２ｂとの角部に形成される外部電極３の厚みＲ１、つまり外部電極３の電極部３ａ，３ｂを繋ぐ部分の厚みＲ１は、好ましくは電極部３ａの最大厚みＨの７０％以上であり、より好ましくは電極部３ａの最大厚みＨの８０％以上である。外部電極４の厚みについても、同様である。これにより、電極部３ａ，４ａの平坦領域が広くなるため、半田により表面実装型電子部品アレイ１をプリント基板（図示せず）に実装するときに、プリント基板に対する表面実装型電子部品アレイ１の座り具合が良好になると共に、半田喰われ等が発生しにくくなる。

また、素体２における下面２ａと側面２ｂとの角部に形成される外部電極３の厚みＲ１は、好ましくは電極部３ａの最大厚みＨの１２０％未満である。外部電極４の厚みについても、同様である。これにより、例えば測定テーピング工程において、外部電極３，４における素体２の角部に形成された部分がフィーダに引っ掛かって工程の流れが悪くなるといった不具合を防止することができる。

外部電極３，４は、例えばＡｇ、Ｎｉ、Ｃｕの何れかを主成分とする導体ペーストにより形成される。なお、素体２の下面２ａに形成される電極部３ａ，４ａの長さは、実装すべきプリント基板のランドの寸法に対応して、例えば１００〜３００μｍ程度である。

このような外部電極３，４を素体２の表面に形成する方法について、図５〜図８により説明する。まず、図５（Ａ）に示すような塗布ベッド２５及びブレード２６を準備する。

塗布ベッド２５は、ベース２７と、このベース２７の上面に設けられた４つの板状突起２８とからなっている。これらの板状突起２８は、互いに平行に延びる３つの溝２９を形成している。各板状突起２８の中央部分には、凹部３０が形成されている。ブレード２６は、ベース３１と、このベース３１に固定された掻き取り部３２とからなっている。掻き取り部３２には、各溝２９に入り込む複数の歯３３が形成されている。

そして、図５（Ｂ）に示すように、例えばＡｇを主成分とする導体ペースト３４を、塗布ベッド２５の各板状突起２８の凹部３０を跨って覆うように盛る。これにより、各板状突起２８の凹部３０に導体ペースト３４が満たされることになる。

続いて、図６（Ａ）に示すように、ブレード２６の掻き取り部３２の各歯３３が塗布ベッド２５の各溝２９に入り込むように、ブレード２６を塗布ベッド２５に対して位置させた状態で、ブレード２５を溝２９の延在方向に沿って移動させ、各溝２９内の導体ペースト３４を掻き出す。このとき、導体ペースト３４は流動性があるので、図６（Ｂ）に示すように、各凹部３０内に残った導体ペースト３４の一部は流れ落ち、結果的に各凹部３０の底面部及び各板状突起２８の上面部に導体ペースト３４が残留することとなる。

続いて、図７（Ａ）及び図８（Ａ）に示すように、素体２の側面２ｂが各板状突起２８の上面に当接するように素体２を配置する。これにより、素体２の側面２ｂに導体ペースト３４が付着するため、図９（Ａ）に示すように、外部電極３の電極部３ｂの下地層３５が素体２の側面２ｂにまとめて４つ形成されることになる。なお、素体２の側面２ｄは、図示しない保持板の粘着部に貼り付けられて保持された状態となっている。その後、場合によって、素体２を塗布ベッド２５から遠ざけて、側面２ｂに付着した導体ペースト３４を所定温度（例えば８０〜１５０℃）で乾燥させる。

続いて、図７（Ｂ）及び図８（Ｂ）に示すように、素体２の側面２ｂが各板状突起２８の凹部３０の底面と対向するように、素体２を各凹部３０に跨って配置した状態で、素体２の下面２ａが各凹部３０の一方の側面３０ａに当接するように、素体２を塗布ベッド２５に対して相対移動させる。これにより、素体２の下面２ａに導体ペースト３４が付着するため、図９（Ｂ）に示すように、外部電極３の電極部３ａの下地層３６が素体２の下面２ａにまとめて４つ形成されることになる。このとき、素体２が凹部３０に入り込む深さによって、素体２の下面２ａに導体ペースト３４が回り込む長さ（電極部３ａの長さ）が決まる。その後、場合によって、素体２を塗布ベッド２５から遠ざけて、上面２ａに付着した導体ペースト３４を所定温度（例えば８０〜１５０℃）で乾燥させる。

続いて、素体２の側面２ｂ側を、保持板（図示せず）の粘着部に貼り付けて保持した状態で、上記と同様に、素体２を図７（Ａ）及び図８（Ａ）に示すように配置する。これにより、図９（Ｃ）に示すように、素体２の側面２ｄに外部電極４の電極部４ｂの下地層３７がまとめて４つ形成される。そして、上記と同様に、素体２を図７（Ｂ）及び図８（Ｂ）に示すように配置し、素体２の下面２ａが各凹部３０の側面３０ａに当接するように、素体２を塗布ベッド２５に対して相対移動させる。これにより、図９（Ｄ）に示すように、素体２の下面２ａに外部電極４の電極部４ａの下地層３８がまとめて４つ形成される。

その後、素体２の表面の下地層３５〜３８を所定温度（例えば６４０〜７４０℃）で焼き付けた後、下地層３５〜３８上に電気めっきを施すことにより、上記の外部電極３，４が形成される。なお、電気めっきとしては、ＣｕとＮｉとＳｎ、ＮｉとＳｎ、ＮｉとＡｕ等を用いる。

ここで、比較例として従来の表面実装型電子部品アレイを図１０に示す。同図において、表面実装型電子部品アレイ５０は、素体２の表面に形成された外部電極５１，５２を４つずつ有している。各外部電極５１は、素体２の下面２ａ、側面２ｂ及び上面２ｆに跨ってコの字状に形成され、各外部電極５２は、素体２の下面２ａ、側面２ｄ及び上面２ｆに跨ってコの字状に形成されている。

このような表面実装型電子部品アレイ５０をプリント基板（図示せず）に実装する場合には、図１１に示すように、部品実装機（マウンタ）５３の吸着ノズル５４により素体２の上面２ｆを吸着保持した状態で、マウンタを動かして電子部品アレイ５０をプリント基板のランド上に載せる。なお、プリント基板のランドには、予めクリーム半田が塗布されている。

このとき、素体２の上面２ｆには端子電極５１，５２が存在しているため、吸着ノズル５４の先端面は端子電極５１，５２と接触した状態となり、吸着ノズル５４の先端面と素体２の上面２ｆとの間にはギャップＧが形成される。このため、吸着ノズル５４による吸引のためのエアーがギャップＧにおいてリークすることになるので、吸着ノズル５４による素体２の吸着力が低下し、結果として電子部品アレイ５０をうまくプリント基板に実装するのが困難になる。

この対策として、吸着ノズル５４の吸引力を増大させることが考えられる。しかし、この場合には、吸着ノズル５４により素体２の上面２ｆを吸着保持したときに、外部電極５１，５２の表面に施されためっきと吸着ノズル５４との接触力が必要以上に高くなるため、電子部品アレイ５０をプリント基板に実装する際に、電子部品アレイ５０が吸着ノズル５４から離れにくくなる。その結果、電子部品アレイ５０が吸着ノズル５４にくっついたままの状態となって、プリント基板に実装されなくなる可能性がある。また、外部電極５１，５２の表面に施されためっきが吸着ノズル５４の先端に付着堆積することで、吸着ノズル５４による素体２の吸着力が更に低下することもある。

このような現象は、重量の軽い小型の表面実装型電子部品アレイにおいて顕著に表れ、特に素体の寸法が３．２ｍｍ×１．６ｍｍ×１．２ｍｍ以下であり且つ４つ以上の外部電極を有する表面実装型電子部品アレイに発生しやすい。

これに対し本実施形態の表面実装型電子部品アレイ１では、素体２の上面２ｆには実質的に外部電極３，４が形成されていない。このため、図１２に示すように、吸着ノズル５４により素体２の上面２ｆを吸着保持したときには、吸着ノズル５４の先端面がほぼ全体的に素体２の上面２ｆに密着した状態となるため、吸着ノズル５４の先端面と素体２の上面２ｆとの間にギャップが形成されることは無い。従って、吸着ノズル５４の吸引力を必要以上に増大させなくても、吸着ノズル５４による素体２の吸着力が十分に得られるようになる。また、外部電極３，４の表面に施されためっきが吸着ノズル５４の先端に付着堆積することも防止されるため、吸着ノズル５４による素体２の吸着力の低下が確実に抑えられる。従って、表面実装型電子部品アレイ１が吸着ノズル５４によって適切に吸着保持されるため、表面実装型電子部品アレイ１をプリント基板に安定して実装することが可能となる。

ここで、本実施形態に係わる積層型チップインダクタアレイを１ロット（約６０万個）製造し、外観検査後に測定テーピングを行い、マウンタによりピックアップして、ピックアップ率の抜き取り検査（検体数：２万個）を行った。その結果、ピックアップ率（ピックアップした検体数に対して適切にピックアップできた検体数の比率）は、９９．９９％であった。また、図１０に示す構造の積層型チップインダクタアレイについても、同様にしてピックアップ率の抜き取り検査を行ったところ、ピックアップ率は９９．８１％であった。

以上のことから、本実施形態の有効性が確認された。なお、ピックアップ率の良否を判定するための基準値は、一般に９９．９％とされている。

なお、本発明は、上記実施形態に限定されるものではない。例えば、直方体形状を有する素体の表面に形成される外部電極の数としては、少なくとも４つあれば良い。

また、上記実施形態の表面実装型電子部品アレイ１はインダクタアレイであるが、本発明は、特にこれには限られず、例えばビーズアレイやコンデンサアレイ等の他、インダクタ及びコンデンサやバリスタを含むフィルタアレイ、コモンモードフィルタ等にも適用可能である。

本発明に係わる表面実装型電子部品アレイの一実施形態を示す斜視図である。 図１に示す表面実装型電子部品アレイの平面図である。 図１に示す素体の分解斜視図である。 図１に示す表面実装型電子部品アレイの側面図である。 図１に示す素体に外部電極を形成する工程を示す斜視図である。 図１に示す素体に外部電極を形成する工程を示す斜視図である。 図１に示す素体に外部電極を形成する工程を示す斜視図である。 図１に示す素体に外部電極を形成する工程を示す側面図である。 図７及び図８に示す工程により素体に外部電極を形成する手順を示す図である。 比較例としての表面実装型電子部品アレイを示す斜視図である。 図１０に示す表面実装型電子部品アレイが吸着ノズルに吸着保持される状態を示す図である。 図１に示す表面実装型電子部品アレイが吸着ノズルに吸着保持される状態を示す図である。

符号の説明

１…表面実装型電子部品アレイ、２…素体、２ａ…下面（実装面、第１面）、２ｂ〜２ｅ…側面（第２面）、２ｆ…上面（第３面）、３…外部電極、３ａ…電極部（第１電極部）、３ｂ…電極部（第２電極部）、４…外部電極、４ａ…電極部（第１電極部）、４ｂ…電極部（第２電極部）。

Claims (1)

1. 絶縁体が積層されて構成された直方体形状を有する素体と、前記素体の表面に形成された少なくとも４つの外部電極とを備え、他の部品に実装される表面実装型電子部品アレイであって、
   前記素体は、前記他の部品に対する実装面を構成する第１面と、前記第１面に隣り合う４つの第２面と、前記第１面に対向すると共に前記各第２面に隣り合う第３面とを有し、
   前記外部電極は、前記第１面に形成された第１電極部と、前記第１電極部と繋がるように前記第２面に形成され、前記第２面と前記第３面との角部まで延びている第２電極部とを有し、
   前記第２面と前記第３面との角部には、湾曲部が形成されており、
   前記第２電極部は、導体ペーストが残留された塗布ベッドの上面に前記第２面を当接させて前記第２面に前記導体ペーストを付着させ、その後前記導体ペーストを乾燥させることにより、前記第２面に形成されると共に、前記第３面に実質的に形成されないように前記湾曲部における前記第３面側の部分に回り込んで前記第３面の縁部に１００μｍ以下だけ形成されており、
   前記素体における前記第１面と前記第２面との角部に形成され前記第１電極部と前記第２電極部とを繋ぐ部分の厚みは、前記第１電極部の最大厚みの７０％以上１２０％未満であることを特徴とする表面実装型電子部品アレイ。
   

Images