JP4812481B2

JP4812481B2 - Printed circuit board

Info

Publication number: JP4812481B2
Application number: JP2006079479A
Authority: JP
Inventors: 浩二片岡; 徹也大澤
Original assignee: Nitto Denko Corp
Current assignee: Nitto Denko Corp
Priority date: 2006-03-22
Filing date: 2006-03-22
Publication date: 2011-11-09
Anticipated expiration: 2026-03-22
Also published as: JP2007258374A

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring circuit board wherein a positioning mark is accurately recognized and the mounting position of an electronic component can accurately be determined and the electronic component can be mounted at the suitable mounting position. <P>SOLUTION: A mounting area 6 is formed in a positioning mark area 8 of the wiring circuit board 1 having a mounting area 7 and the positioning mark area 8. A connection 15 and a mark conductor layer 14 are successively formed by electrolytic plating. In this electrolytic plating, power is supplied from a metal support board 2 via the third opening 16 of a base insulating layer 3 independently of a conductor pattern 4 to successively form the connection 15 and the mark conductor layer 14. Further, a mark plating layer 17 is formed on the mark conductor layer 14 by electrolytic plating carried out with the power supplied from the metal support board 2. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、配線回路基板、詳しくは、ＴＡＢ用テープキャリアや回路付サスペンション基板などの配線回路基板に関する。 The present invention relates to a wired circuit board, and more particularly to a wired circuit board such as a TAB tape carrier and a suspension board with circuit.

ＴＡＢ用テープキャリアや回路付サスペンション基板などの配線回路基板では、例えば、ステンレス箔などからなる金属支持層と、その金属支持層の上に形成される、ポリイミド樹脂などからなるベース絶縁層と、電子部品と接続される端子部を有し、ベース絶縁層上に形成される、銅箔などからなる導体パターンと、ベース絶縁層の上に、その導体パターンを被覆するポリイミド樹脂などからなるカバー絶縁層とを備えている。そして、このような配線回路基板は、各種の電気機器や電子機器の分野において、広く用いられている。 In a printed circuit board such as a TAB tape carrier or a suspension board with circuit, for example, a metal support layer made of stainless steel foil, a base insulating layer made of polyimide resin or the like formed on the metal support layer, and an electronic A conductor pattern made of copper foil or the like, having a terminal portion connected to a component and formed on the base insulating layer, and a cover insulating layer made of polyimide resin or the like covering the conductor pattern on the base insulating layer And. Such a printed circuit board is widely used in the fields of various electric devices and electronic devices.

また、このような配線回路基板には、電子部品を実装する際に配線回路基板を位置決めするための位置決めマークが設けられており、配線回路基板に電子部品を実装する際には、この位置決めマークを画像認識カメラに認識させて、電子部品の端子部が導体パターンの端子部と接続されるように、配線回路基板を適切な位置に位置決めしている。
例えば、電子部品パターンおよびＩＣマークが形成されるプリント基板において、パターン認識装置により、これら電子部品パターンおよびＩＣマークの位置を認識することにより、電子部品と電子部品パターンとのずれが生じないようにしながら、電子部品をプリント基板の上に実装することが提案されている（例えば、特許文献１参照。）。 Further, such a printed circuit board is provided with a positioning mark for positioning the printed circuit board when mounting the electronic component. When the electronic component is mounted on the printed circuit board, the positioning mark is provided. Is recognized by the image recognition camera, and the printed circuit board is positioned at an appropriate position so that the terminal part of the electronic component is connected to the terminal part of the conductor pattern.
For example, in a printed circuit board on which an electronic component pattern and an IC mark are formed, the pattern recognition device recognizes the position of the electronic component pattern and the IC mark so that the electronic component and the electronic component pattern do not shift. However, it has been proposed to mount electronic components on a printed circuit board (see, for example, Patent Document 1).

しかるに、上記したような特許文献１のＩＣマークを含む位置決めマークは、通常、電解めっきにより、導体パターンからめっきリードを介して連続して形成されるマーク導体層と、そのマーク導体層の上に形成される金めっき層とを含んでおり、この金めっき層の映像を、画像認識カメラに取得させて、位置決めマークを認識させることにより、位置決めしている。
特開平３−２３２３００号公報 However, the positioning mark including the IC mark of Patent Document 1 as described above is usually formed by electrolytic plating on a mark conductor layer continuously formed from a conductor pattern through a plating lead and on the mark conductor layer. A gold plating layer to be formed is included, and an image of the gold plating layer is acquired by an image recognition camera, and positioning is performed by recognizing a positioning mark.
JP-A-3-232300

しかし、図６に示すように、導体パターン４６、より具体的には、端子部４７から、めっきリード４０が連続して設けられるマーク導体層４１を含む位置決めマーク４２では、めっきリード４０のうち、カバー絶縁層４３から露出するめっきリード４０にも金めっき層４４が形成されるので、画像認識カメラ４５により、マーク導体層４１の上の金めっき層４４の映像と、めっきリード４０の上の金めっき層４４の映像とが、識別されることなく、まとめて位置決めマーク４２として認識される。 However, as shown in FIG. 6, in the positioning mark 42 including the conductor pattern 46, more specifically, the mark conductor layer 41 in which the plating lead 40 is continuously provided from the terminal portion 47, the plating lead 40 includes: Since the gold plating layer 44 is also formed on the plating lead 40 exposed from the insulating cover layer 43, the image of the gold plating layer 44 on the mark conductor layer 41 and the gold on the plating lead 40 are detected by the image recognition camera 45. The images of the plating layer 44 are collectively recognized as the positioning marks 42 without being identified.

そうすると、まとめて認識された金めっき層４４の映像から求められる、位置決めマーク４２の基準位置Ｃ２（例えば、中心位置Ｃ２）は、本来の位置決めマーク４２の基準位置Ｃ１（例えば、中心位置Ｃ１、すなわち、画像認識カメラ４５によって、マーク導体層４１の上の金めっき層４４のみが認識されることにより、本来求められるべき適正な基準位置Ｃ１）から、ずれを生じる。 Then, the reference position C2 (for example, the center position C2) of the positioning mark 42 obtained from the images of the gold plating layer 44 recognized together is the reference position C1 (for example, the center position C1 of the original positioning mark 42, that is, the center position C1. When only the gold plating layer 44 on the mark conductor layer 41 is recognized by the image recognition camera 45, a deviation occurs from an appropriate reference position C1) that should be originally obtained.

その結果、電子部品の実装において、配線回路基板は、適正な基準位置Ｃ１からずれた基準位置Ｃ２を基準として位置決めされるため、電子部品の端子部と、配線回路基板の導体パターンの端子部とを、確実に接続することができないという不具合を生じる。
本発明の目的は、正確に位置決めマークを認識して、正確に電子部品が実装される実装位置を位置決めすることができ、電子部品を適切な実装位置に実装することのできる、配線回路基板を提供することにある。 As a result, in the mounting of the electronic component, the printed circuit board is positioned with reference to the reference position C2 that is deviated from the appropriate reference position C1, so that the terminal part of the electronic component and the terminal part of the conductor pattern of the printed circuit board Will not be able to be connected securely.
An object of the present invention is to provide a printed circuit board capable of accurately recognizing a positioning mark, accurately positioning a mounting position where an electronic component is mounted, and mounting the electronic component at an appropriate mounting position. It is to provide.

上記の目的を達成するために、本発明の配線回路基板は、金属支持基板と、前記金属支持基板の上に形成されるベース絶縁層と、前記ベース絶縁層の上に形成され、電子部品と接続される端子部を有する導体パターンと、前記電子部品が実装される実装位置を位置決めするための位置決めマークとを備え、前記位置決めマークは、前記ベース絶縁層の上に、前記導体パターンとは独立して設けられ、前記端子部と間隔を隔てて隣接配置されるマーク導体層と、前記マーク導体層と前記金属支持基板とを接続する接続部とを備え、前記ベース絶縁層には、開口部が形成されており、前記接続部は、前記ベース絶縁層の前記開口部内に充填されるとともに、前記開口部内における前記金属支持基板の上面と接触し、前記マーク導体層は、前記接続部の上に、前記接続部と一体的に連続するように形成されていることを特徴としている。
In order to achieve the above object, a wired circuit board according to the present invention includes a metal support substrate, a base insulating layer formed on the metal support substrate, an electronic component formed on the base insulating layer, and A conductor pattern having a terminal portion to be connected; and a positioning mark for positioning a mounting position on which the electronic component is mounted. The positioning mark is independent of the conductor pattern on the base insulating layer. A mark conductor layer disposed adjacent to the terminal portion with a space therebetween, and a connection portion for connecting the mark conductor layer and the metal support substrate , wherein the base insulating layer includes an opening. The connection portion is filled in the opening of the base insulating layer and contacts the upper surface of the metal support substrate in the opening, and the mark conductor layer is connected to the connection Over, it is characterized in that it is formed to be continuous and integral with the connecting portion.

また、本発明の配線回路基板では、前記位置決めマークは、さらに、前記マーク導体層の上に形成されるマークめっき層を備えていることが好適である。

In the wired circuit board of the present invention, it is preferable that the positioning mark further includes a mark plating layer formed on the mark conductor layer .

本発明の配線回路基板では、位置決めマークの形成において、金属支持基板から接続部を介して給電して、マーク導体層を形成することができるので、めっきリードを形成せずに、導体パターンとは独立してマーク導体層を設けることができる。そのため、マークめっき層の形成においては、マーク導体層の上にのみマークめっき層が形成され、マーク導体層の周辺部に、マークめっき層が形成されることを防止することができる。 In the printed circuit board according to the present invention, in the formation of the positioning mark, since the mark conductor layer can be formed by supplying power from the metal support substrate through the connecting portion, the conductor pattern is defined without forming the plating lead. A mark conductor layer can be provided independently. Therefore, in the formation of the mark plating layer, the mark plating layer is formed only on the mark conductor layer, and it is possible to prevent the mark plating layer from being formed around the mark conductor layer.

その結果、位置決めマークは、その形状が、マーク導体層のみの形状に基づくマークめっき層の形状により形成されるので、画像認識カメラに、正確に位置決めマークを認識させて、正確に位置決めすることができる。その結果、電子部品を適切な実装位置に実装することができる。 As a result, since the positioning mark is formed by the shape of the mark plating layer based on the shape of only the mark conductor layer, the positioning mark can be accurately recognized by the image recognition camera. it can. As a result, the electronic component can be mounted at an appropriate mounting position.

図１は、本発明の配線回路基板の一実施形態を示す部分平面図、図２は、図１に示す配線回路基板における実装領域を示す拡大図であって、（ａ）は、部分拡大平面図、（ｂ）は、配線回路基板の幅方向（配線回路基板の長手方向に直交する方向。以下、単に幅方向という場合がある。）に沿う方向の部分拡大断面図、図３は、図１に示す配線回路基板の一実施形態の製造工程を示す工程図であって、左側図は、配線回路基板の長手方向に沿う方向の部分断面図、右側図は、配線回路基板の幅方向に沿う方向の部分断面図である。なお、図１および図２（ａ）において、マークめっき層１７および金属めっき層１９は省略されている。 FIG. 1 is a partial plan view showing an embodiment of a wired circuit board according to the present invention, FIG. 2 is an enlarged view showing a mounting area in the wired circuit board shown in FIG. 1, and (a) is a partially enlarged plan view. FIG. 3B is a partially enlarged cross-sectional view in the direction along the width direction of the printed circuit board (a direction orthogonal to the longitudinal direction of the printed circuit board; hereinafter, sometimes simply referred to as the width direction). FIG. 1 is a process diagram illustrating a manufacturing process of an embodiment of the printed circuit board shown in FIG. 1, wherein a left side view is a partial cross-sectional view along the longitudinal direction of the printed circuit board, and a right side view is in the width direction of the printed circuit board. It is a fragmentary sectional view of the direction in alignment. In FIG. 1 and FIG. 2A, the mark plating layer 17 and the metal plating layer 19 are omitted.

図１において、この配線回路基板１は、回路付サスペンション基板やＴＡＢテープキャリアなどとして用いられる配線回路基板であって、図３（ｅ）に示すように、金属支持基板２と、金属支持基板２の上に形成されるベース絶縁層３と、ベース絶縁層３の上に形成される導体パターン４と、ベース絶縁層３の上に、導体パターン４を被覆するように形成されるカバー絶縁層５とを備えている。 In FIG. 1, this wired circuit board 1 is a wired circuit board used as a suspension board with circuit, a TAB tape carrier, etc., and as shown in FIG. 3 (e), a metal supporting board 2 and a metal supporting board 2 A base insulating layer 3 formed on the base insulating layer 3, a conductor pattern 4 formed on the base insulating layer 3, and a cover insulating layer 5 formed on the base insulating layer 3 so as to cover the conductor pattern 4. And.

また、導体パターン４は、図１に示すように、図示しない電子部品と接続される端子部１０と、端子部１０から長手方向に延びる配線１１とを、一体的に備えている。
配線回路基板１は、長手方向に延びるように形成されており、この配線回路基板１には、長手方向に沿って間隔を隔てて配置される複数の実装領域６が設けられている。
各実装領域６は、図示しない電子部品を実装するための実装部７と、位置決めマーク部８とを備えている。 As shown in FIG. 1, the conductor pattern 4 is integrally provided with a terminal portion 10 connected to an electronic component (not shown) and a wiring 11 extending from the terminal portion 10 in the longitudinal direction.
The printed circuit board 1 is formed so as to extend in the longitudinal direction, and the printed circuit board 1 is provided with a plurality of mounting regions 6 arranged at intervals along the longitudinal direction.
Each mounting area 6 includes a mounting portion 7 for mounting an electronic component (not shown) and a positioning mark portion 8.

実装部７は、配線回路基板１の略中央に配置されており、この実装部７には、端子部１０が形成されている。
端子部１０は、ベース絶縁層２の上において、実装（載置）される電子部品の端子部に対応するように配置されている。すなわち、端子部１０は、長手方向に間隔を隔てて配置され、一方側端子部１０Ａと、他方側端子部１０Ｂとを備えている。 The mounting portion 7 is disposed at substantially the center of the printed circuit board 1, and the terminal portion 10 is formed on the mounting portion 7.
The terminal portion 10 is disposed on the base insulating layer 2 so as to correspond to the terminal portion of the electronic component to be mounted (mounted). That is, the terminal part 10 is arrange | positioned at intervals in the longitudinal direction, and is provided with one side terminal part 10A and the other side terminal part 10B.

一方側端子部１０Ａは、幅方向に互いに間隔を隔てて複数設けられており、各配線１１の一端部がそれぞれ接続されるように、長手方向に延びる平面視略矩形状の角ランドとして形成されている。
他方側端子部１０Ｂは、幅方向に互いに間隔を隔てて複数設けられており、各配線１１の他端部がそれぞれ接続されるように、長手方向に延びる平面視略矩形状の角ランドとして形成されている。 A plurality of one-side terminal portions 10A are provided at intervals in the width direction, and are formed as rectangular lands having a substantially rectangular shape in plan view extending in the longitudinal direction so that one end portions of each wiring 11 are connected to each other. ing.
A plurality of other side terminal portions 10B are provided at intervals in the width direction, and are formed as rectangular lands having a substantially rectangular shape in plan view extending in the longitudinal direction so that the other end portions of the respective wirings 11 are connected to each other. Has been.

この端子部１０では、各一方側端子部１０Ａと長手方向において対向するにように、各一方側端子部１０Ｂが配置され、長手方向に対向する各一方側端子部１０Ａおよび他方側端子部１０Ｂが、１組となるように配列されており、この各１組の端子部１０が、実装部７において、幅方向に沿って整列配置されている。
端子部１０は、各一方側端子部１０Ａの幅が、各他方側端子部１０Ｂの幅と同一であって、例えば、１５０〜５００μｍ、好ましくは、２００〜３００μｍ、各一方側端子部１０Ａ間の間隔が、各他方側端子部１０Ｂ間の間隔と同一であって、例えば、１５０〜５００μｍ、好ましくは、２００〜３００μｍ、各一方側端子部１０Ａの長さが、各他方側端子部１０Ｂの長さと同一であって、例えば、０．５〜５ｍｍ、好ましくは、０．７〜２ｍｍに設定されている。 In this terminal portion 10, each one-side terminal portion 10B is disposed so as to face each one-side terminal portion 10A in the longitudinal direction, and each one-side terminal portion 10A and the other-side terminal portion 10B that face each other in the longitudinal direction are arranged. One set of terminal portions 10 is arranged in the mounting portion 7 along the width direction.
As for the terminal part 10, the width | variety of each one side terminal part 10A is the same as the width | variety of each other side terminal part 10B, for example, 150-500 micrometers, Preferably, it is 200-300 micrometers, between each one side terminal part 10A. The interval is the same as the interval between the other terminal portions 10B, and is, for example, 150 to 500 μm, preferably 200 to 300 μm. The length of each one side terminal portion 10A is the length of each other side terminal portion 10B. For example, 0.5 to 5 mm, preferably 0.7 to 2 mm.

また、各端子部１０に接続される配線１１の幅は、端子部１０の幅より幅狭であって、例えば、１５〜５００μｍ、好ましくは、５０〜２５０μｍ、各配線１１間の間隔は、例えば、１５〜５００μｍ、好ましくは、２００〜３００μｍに設定されている。
また、実装部７には、実装される電子部品の大きさに応じて、カバー絶縁層５が開口される第１開口部１２が形成されており、この第１開口部１２により、実装部７が区画されている。 Further, the width of the wiring 11 connected to each terminal portion 10 is narrower than the width of the terminal portion 10 and is, for example, 15 to 500 μm, preferably 50 to 250 μm. It is set to 15 to 500 μm, preferably 200 to 300 μm.
The mounting portion 7 is formed with a first opening 12 in which the insulating cover layer 5 is opened according to the size of the electronic component to be mounted. The first opening 12 allows the mounting portion 7 to be opened. Is partitioned.

第１開口部１２は、平面視略矩形状で、端子部１０（すべての一方側端子部１０Ａおよび他方側端子部１０Ｂ）を囲むように大きな１つの開口として形成されている。第１開口部１２は、その幅方向に間隔を隔てて対向配置される両側端縁が、位置決めマーク部８が形成される領域が確保されるように、配線回路基板１の全幅より幅狭となるように形成されている。また、第１開口部１２は、その長手方向に間隔を隔てて対向配置される両側端縁が、それぞれ、一方側端子部１０Ａに接続される配線１１および他方側端子部１０Ｂに接続される配線１１を幅方向に沿って横切るように形成されている。そして、この第１開口部１２は、すべての端子部１０およびその周辺のベース絶縁層３を露出させている。 The first opening 12 has a substantially rectangular shape in plan view, and is formed as one large opening so as to surround the terminal portions 10 (all the one-side terminal portions 10A and the other-side terminal portions 10B). The first opening 12 is narrower than the entire width of the printed circuit board 1 so that both side edges opposed to each other with an interval in the width direction can secure a region where the positioning mark portion 8 is formed. It is formed to become. In addition, the first opening portion 12 has both end edges opposed to each other with an interval in the longitudinal direction thereof, the wiring 11 connected to the one-side terminal portion 10A and the wiring connected to the other-side terminal portion 10B, respectively. 11 is formed so as to cross the width direction. And this 1st opening part 12 has exposed all the terminal parts 10 and the base insulating layer 3 of the periphery of them.

また、実装部７において、図３（ｅ）に示すように、端子部１０の表面（端子部１０の上面および側面）と、カバー絶縁層５から露出する配線１１の表面（配線１１の上面および側面）とには、これらを被覆するように、金属めっき層１９が形成されている。
金属めっき層１９は、カバー絶縁層５の第１開口部１２から露出する端子部１０と配線１１とを保護して、その耐食性を向上させている。 In the mounting portion 7, as shown in FIG. 3E, the surface of the terminal portion 10 (the upper surface and side surfaces of the terminal portion 10) and the surface of the wiring 11 exposed from the cover insulating layer 5 (the upper surface of the wiring 11 and A metal plating layer 19 is formed on the side surface so as to cover them.
The metal plating layer 19 protects the terminal portion 10 and the wiring 11 exposed from the first opening 12 of the insulating cover layer 5 and improves its corrosion resistance.

なお、導体パターン４は、図示しないが、ベース絶縁層２が適宜の位置において開口される第４開口部において、金属支持基板２と接触し、電気的に接続されている。
位置決めマーク部８は、図１に示すように、各実装領域６において、実装部７の近傍に設けられ、実装部７の幅方向一方外側に配置されている。より具体的には、位置決めマーク部８は、導体パターン４とは独立して設けられ、実装部７の端子部１０の幅方向最外側（右側）の一方側端子部１０Ａと、間隔を隔てて隣接配置されている。 Although not shown, the conductor pattern 4 is in contact with and electrically connected to the metal support substrate 2 in the fourth opening where the base insulating layer 2 is opened at an appropriate position.
As shown in FIG. 1, the positioning mark portion 8 is provided in the vicinity of the mounting portion 7 in each mounting region 6 and is disposed on the outer side in the width direction of the mounting portion 7. More specifically, the positioning mark portion 8 is provided independently of the conductor pattern 4, and is spaced from the one-side terminal portion 10A on the outermost side (right side) in the width direction of the terminal portion 10 of the mounting portion 7. Adjacent to each other.

位置決めマーク部８では、図２（ａ）および図２（ｂ）に示すように、カバー絶縁層５が開口される、第２開口部１３が形成されており、この第２開口部１３により、位置決めマーク部８が区画されている。
第２開口部１３は、平面視略正方形状に、後述する位置決めマーク９を囲むように形成されている。 In the positioning mark portion 8, as shown in FIGS. 2A and 2B, a second opening 13 is formed in which the cover insulating layer 5 is opened. By the second opening 13, A positioning mark portion 8 is defined.
The second opening 13 is formed in a substantially square shape in plan view so as to surround a positioning mark 9 described later.

この位置決めマーク部８は、図示しない電子部品が実装される実装位置を位置決めするための位置決めマーク９を備えている。
位置決めマーク９は、第２開口部１３から完全に露出されるように、第２開口部１３の内周縁から間隔を隔てて、平面視において第２開口部１３の略中央に設けられており、接続部１５と、接続部１５およびベース絶縁層２の上に形成されるマーク導体層１４と、そのマーク導体層１４の上に形成されるマークめっき層１７とを備えている。 The positioning mark portion 8 includes a positioning mark 9 for positioning a mounting position where an electronic component (not shown) is mounted.
The positioning mark 9 is provided at substantially the center of the second opening 13 in plan view, spaced from the inner peripheral edge of the second opening 13 so as to be completely exposed from the second opening 13. A connection portion 15, a mark conductor layer 14 formed on the connection portion 15 and the base insulating layer 2, and a mark plating layer 17 formed on the mark conductor layer 14 are provided.

接続部１５は、位置決めマーク９の略中央に配置され、その下端面が金属支持基板２の上面と接触するように、ベース絶縁層３が平面視円形状に開口される第３開口部１６内に充填されており、平面視円形状に形成されている。
マーク導体層１４は、接続部１５の上で、かつ、ベース絶縁層３の上に形成されている。また、マーク導体層１４は、接続部１５よりやや大きい平面視円形状に形成され、接続部１５に対して同心円上に配置されている。マーク導体層１４の周縁は、カバー絶縁層５における第２開口部１３の内周縁と間隔を隔てて配置されている。 The connecting portion 15 is disposed at substantially the center of the positioning mark 9, and the base insulating layer 3 is opened in a circular shape in plan view so that the lower end surface thereof is in contact with the upper surface of the metal support substrate 2. Are formed in a circular shape in plan view.
The mark conductor layer 14 is formed on the connection portion 15 and on the base insulating layer 3. Further, the mark conductor layer 14 is formed in a circular shape in plan view that is slightly larger than the connection portion 15, and is disposed concentrically with respect to the connection portion 15. The peripheral edge of the mark conductor layer 14 is arranged at a distance from the inner peripheral edge of the second opening 13 in the cover insulating layer 5.

また、接続部１５とマーク導体層１４とは、厚み方向において一体的に連続して形成されており、接続部１５は、マーク導体層１４と金属支持基板２とを電気的に接続している。
マークめっき層１７は、後述する画像認識カメラ１８による位置決めマーク９の位置決めにおいて、その周辺部に形成されるベース絶縁層３とのコントラストを明確にして、画像認識カメラ１８に認識させるものであって、マーク導体層１４の上に形成されている。より具体的には、マークめっき層１７は、マーク導体層１４の上面および側面（周側面）に、形成され、マーク導体層１４を被覆するように形成されている。 Further, the connecting portion 15 and the mark conductor layer 14 are integrally formed continuously in the thickness direction, and the connecting portion 15 electrically connects the mark conductor layer 14 and the metal supporting board 2. .
The mark plating layer 17 is used to make the image recognition camera 18 recognize the contrast with the base insulating layer 3 formed in the periphery thereof when positioning the positioning mark 9 by the image recognition camera 18 described later. , Formed on the mark conductor layer 14. More specifically, the mark plating layer 17 is formed on the upper surface and side surfaces (circumferential side surfaces) of the mark conductor layer 14 so as to cover the mark conductor layer 14.

位置決めマーク部８において、第２開口部１３の１辺の長さは、例えば、２１０〜４０００μｍ、好ましくは、３００〜２０００μｍに設定されている。また、位置決めマーク９において、接続部１５の直径は、例えば、５０〜５００μｍ、好ましくは、１００〜２００μｍ、マーク導体層１４の直径は、例えば、１００〜２０００μｍ、好ましくは、２００〜１０００μｍに設定されている。 In the positioning mark 8, the length of one side of the second opening 13 is set to 210 to 4000 μm, preferably 300 to 2000 μm, for example. In the positioning mark 9, the diameter of the connection portion 15 is set to, for example, 50 to 500 μm, preferably 100 to 200 μm, and the diameter of the mark conductor layer 14 is set to, for example, 100 to 2000 μm, preferably 200 to 1000 μm. ing.

次に、この配線回路基板１の製造方法について、図３を参照して、説明する。
この方法では、まず、図３（ａ）に示すように、金属支持基板２を用意する。
金属支持基板２としては、例えば、ステンレス、４２アロイ、アルミニウム、銅−ベリリウム、りん青銅などの金属が用いられる。好ましくは、ステンレスが用いられる。なお、ステンレスには、ＡＩＳＩ（米国鉄鋼協会）の規格に基づいて、例えば、ＳＵＳ３０１、ＳＵＳ３０４、ＳＵＳ３０５、ＳＵＳ３０９、ＳＵＳ３１０、ＳＵＳ３１６、ＳＵＳ３１７、ＳＵＳ３２１、ＳＵＳ３４７などが用いられる。また、その厚みは、例えば、３〜１００μｍ、好ましくは、１０〜７０μｍ、さらに好ましくは、１５〜６０μｍである。 Next, a method for manufacturing the printed circuit board 1 will be described with reference to FIG.
In this method, first, as shown in FIG. 3A, a metal support substrate 2 is prepared.
As the metal support substrate 2, for example, a metal such as stainless steel, 42 alloy, aluminum, copper-beryllium, phosphor bronze, or the like is used. Preferably, stainless steel is used. In addition, SUS301, SUS304, SUS305, SUS309, SUS310, SUS316, SUS317, SUS321, SUS347, etc. are used for stainless steel based on the standard of AISI (American Iron and Steel Institute). Moreover, the thickness is 3-100 micrometers, for example, Preferably, it is 10-70 micrometers, More preferably, it is 15-60 micrometers.

この方法では、次いで、図３（ｂ）に示すように、金属支持基板２の上に、第３開口部１６および図示しない第４開口部が開口されるパターンで、ベース絶縁層３を形成する。
ベース絶縁層３は、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの樹脂からなる。耐熱性の観点からは、好ましくは、ポリイミド樹脂からなる。ベース絶縁層３の厚みは、例えば、３〜５０μｍ、好ましくは、５〜３０μｍである。 In this method, next, as shown in FIG. 3B, the base insulating layer 3 is formed on the metal support substrate 2 in a pattern in which the third opening 16 and the fourth opening (not shown) are opened. .
The base insulating layer 3 is made of, for example, a resin such as polyimide resin, polyamideimide resin, acrylic resin, polyether nitrile resin, polyether sulfone resin, polyethylene terephthalate resin, polyethylene naphthalate resin, or polyvinyl chloride resin. From the viewpoint of heat resistance, it is preferably made of a polyimide resin. The insulating base layer 3 has a thickness of, for example, 3 to 50 μm, preferably 5 to 30 μm.

ベース絶縁層３を上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂（感光性ポリアミド酸樹脂）のワニスを、金属支持基板２の表面に塗布し、塗布されたワニスを乾燥して、ベース皮膜を形成する。次いで、ベース皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像によりパターンを形成させ、その後、例えば、減圧下、２５０℃以上で加熱することにより、硬化（イミド化）させる。
In order to form the base insulating layer 3 as the above-described pattern, there is no particular limitation, and a known method is used. For example, a varnish of photosensitive resin (photosensitive polyamic de acid resin) is coated on the surface of the metal supporting board 2, and the coated varnish is dried to form a base coating. Next, the base film is exposed through a photomask, heated if necessary, and then subjected to development to form a pattern. Thereafter, the base film is cured (imidized), for example, by heating at 250 ° C. or higher under reduced pressure.

この方法では、次いで、図３（ｃ）に示すように、ベース絶縁層３の上面に、導体パターン４を形成すると同時に、位置決めマーク部８において、金属支持基板２の上面に、接続部１５と、かつ、接続部１５およびベース絶縁層３の上にマーク導体層１４とを形成する。
導体パターン４と、接続部１５およびマーク導体層１４とは、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などの導体からなり、好ましくは、銅からなる。 In this method, next, as shown in FIG. 3C, the conductor pattern 4 is formed on the upper surface of the base insulating layer 3, and at the same time, in the positioning mark portion 8, the connection portion 15 and the upper surface of the metal supporting substrate 2 are formed. In addition, the mark conductor layer 14 is formed on the connecting portion 15 and the base insulating layer 3.
The conductor pattern 4, the connection portion 15, and the mark conductor layer 14 are made of a conductor such as copper, nickel, gold, solder, or an alloy thereof, and preferably made of copper.

導体パターン４と、接続部１５およびマーク導体層１４とは、例えば、サブトラクティブ法、アディティブ法などの公知のパターンニング法、好ましくは、アディティブ法によって、上記したパターンに、同時に形成する。
アディティブ法では、まず、ベース絶縁層３の全面（上面および側面）およびベース絶縁層３から露出する金属支持基板２の上面に、導体薄膜を形成する。導体薄膜は、スパッタリング、好ましくは、クロムスパッタリングおよび銅スパッタリングにより、クロム薄膜と銅薄膜とを積層する。 The conductor pattern 4, the connection portion 15, and the mark conductor layer 14 are simultaneously formed in the above-described pattern by a known patterning method such as a subtractive method or an additive method, preferably by an additive method.
In the additive method, first, a conductive thin film is formed on the entire surface (upper surface and side surfaces) of the insulating base layer 3 and the upper surface of the metal supporting substrate 2 exposed from the insulating base layer 3. The conductor thin film is formed by laminating a chromium thin film and a copper thin film by sputtering, preferably chromium sputtering and copper sputtering.

次いで、この導体薄膜の上面に、導体パターン４およびマーク導体層１４と逆パターンでめっきレジストを形成した後、金属支持基板２を陰極として、金属支持基板２から第３開口部１６および図示しない第４開口部を介して給電する電解めっきにより、めっきレジストから露出する導体薄膜の上面に、上記した導体パターン４と接続部１５およびマーク導体層１４とを、連続して同時に形成する。 Next, a plating resist is formed on the upper surface of the conductor thin film in a pattern opposite to that of the conductor pattern 4 and the mark conductor layer 14, and then the metal support substrate 2 is used as a cathode, and the third opening 16 and a first unillustrated through the metal support substrate 2. The conductive pattern 4, the connecting portion 15, and the mark conductor layer 14 are formed simultaneously and simultaneously on the upper surface of the conductive thin film exposed from the plating resist by electrolytic plating that feeds power through the four openings.

すなわち、金属支持基板２から図示しない第４開口部を介して給電すると、めっきの成長によりベース絶縁層３の上に導体パターン４が形成される。また、これとは独立して、金属支持基板２から第３開口部１６を介して給電すると、まず、第３開口部１６内において、めっきの成長により接続部１５が充填されるように形成され、さらにめっきが成長すると、接続部１５の上からベース絶縁層３の上に広がるように、連続してマーク導体層１４が形成される。 That is, when power is supplied from the metal support substrate 2 through a fourth opening (not shown), the conductor pattern 4 is formed on the base insulating layer 3 by the growth of plating. Independently of this, when power is supplied from the metal support substrate 2 through the third opening 16, the connection opening 15 is first filled in the third opening 16 by plating growth. When the plating is further grown, the mark conductor layer 14 is continuously formed so as to spread from the connection portion 15 to the base insulating layer 3.

その後、めっきレジストおよびそのめっきレジストが積層されていた部分の導体薄膜を除去する。
このようにして形成される導体パターン４の厚みは、例えば、マーク導体層１４の厚みと同一であって、例えば、３〜５０μｍ、好ましくは、５〜２０μｍである。また、接続部１５の厚みは、ベース絶縁層３の厚みと同一である。 Thereafter, the plating resist and the conductor thin film where the plating resist was laminated are removed.
The thickness of the conductor pattern 4 thus formed is, for example, the same as the thickness of the mark conductor layer 14 and is, for example, 3 to 50 μm, preferably 5 to 20 μm. Further, the thickness of the connecting portion 15 is the same as the thickness of the insulating base layer 3.

この方法では、次いで、図３（ｄ）に示すように、ベース絶縁層３の上に、導体パターン４を被覆するように、かつ、実装部７の第１開口部１２および位置決めマーク部８の第２開口部１３が開口されるパターンで、カバー絶縁層５を形成する。
カバー絶縁層５は、ベース絶縁層３で例示した樹脂と同様の樹脂からなる。
カバー絶縁層５を上記したパターンで形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂（感光性ポリアミド酸樹脂）のワニスを、ベース絶縁層３、導体パターン４およびマーク導体層１４の表面の全面に塗布し、塗布されたワニスを乾燥して、カバー皮膜を形成する。次いで、カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像によりパターンを形成させ、その後、例えば、減圧下、２５０℃以上で加熱することにより、硬化（イミド化）させる。
In this method, next, as shown in FIG. 3D, the conductive pattern 4 is covered on the insulating base layer 3, and the first opening 12 and the positioning mark portion 8 of the mounting portion 7 are covered. The insulating cover layer 5 is formed in a pattern in which the second openings 13 are opened.
The insulating cover layer 5 is made of the same resin as that exemplified for the insulating base layer 3.
In order to form the insulating cover layer 5 with the above-described pattern, a known method is used without any particular limitation. For example, a varnish of photosensitive resin (photosensitive polyamic de acid resin), the insulating base layer 3 was coated on the entire surface of the conductive pattern 4 and the mark conductor layer 14, and drying the coated varnish, the cover coating Form. Next, the cover film is exposed through a photomask, heated if necessary, and then subjected to development to form a pattern. Thereafter, the cover film is cured (imidized), for example, by heating at 250 ° C. or higher under reduced pressure.

このようにして形成される形成されるカバー絶縁層５は、その厚みが、３〜５０μｍ、好ましくは、５〜２０μｍである。
この方法では、次いで、図３（ｅ）に示すように、カバー絶縁層５の第１開口部１２から露出する端子部１０および配線１１の表面に金属めっき層１９を形成すると同時に、マーク導体層１４の表面（上面および側面）にマークめっき層１７を形成する。 The insulating cover layer 5 thus formed has a thickness of 3 to 50 μm, preferably 5 to 20 μm.
In this method, as shown in FIG. 3E, a metal plating layer 19 is then formed on the surface of the terminal portion 10 and the wiring 11 exposed from the first opening 12 of the insulating cover layer 5, and at the same time, a mark conductor layer is formed. A mark plating layer 17 is formed on the surface (upper surface and side surface) of 14.

金属めっき層１９とマークめっき層１７とは、例えば、ニッケル、金、はんだ、またはこれらの合金などの導体からなり、好ましくは、金からなる。
金属めっき層１９とマークめっき層１７とは、例えば、電解めっきまたは無電解めっきにより、好ましくは、金属支持基板２を陰極として、金属支持基板２から第３開口部１６および図示しない第４開口部を介して給電する電解めっきにより、同時に形成する。 The metal plating layer 19 and the mark plating layer 17 are made of a conductor such as nickel, gold, solder, or an alloy thereof, and are preferably made of gold.
The metal plating layer 19 and the mark plating layer 17 are preferably formed by, for example, electrolytic plating or electroless plating, preferably using the metal support substrate 2 as a cathode to the third opening 16 and the fourth opening (not shown) from the metal support substrate 2. It forms simultaneously by the electroplating which supplies electric power through.

このようにして形成される金属めっき層１９の厚みは、マークめっき層１７の厚みと同一であって、例えば、０．０２〜５μｍ、好ましくは、０．５〜３μｍである。
そして、このようにして得られる配線回路基板１では、図２（ｂ）に示すように、その実装部７の位置決めマーク９の映像を、画像認識カメラ１８に取得させて、この画像認識カメラ１８によって、位置決めマーク９の基準位置Ｃ１（例えば、中心位置Ｃ１）を認識させる。 The thickness of the metal plating layer 19 thus formed is the same as the thickness of the mark plating layer 17 and is, for example, 0.02 to 5 μm, preferably 0.5 to 3 μm.
Then, in the printed circuit board 1 obtained in this way, as shown in FIG. 2B, the image recognition camera 18 acquires the video of the positioning mark 9 of the mounting portion 7, and the image recognition camera 18 Thus, the reference position C1 (for example, the center position C1) of the positioning mark 9 is recognized.

次いで、位置決めマーク９の中心位置Ｃ１に基づいて、配線回路基板１と図示しない電子部品とを互いに位置決めしながら、実装部７に対応する実装位置に電子部品を実装（載置）して、端子部１０と、図示しない電子部品の端子部とを接続する。
そして、この配線回路基板１では、位置決めマーク９の形成において、金属支持基板２から給電すれば、接続部１５およびマーク導体層１４を順次形成することができるので、図６（ａ）および図６（ｂ）に示すような導体パターン４６から連続するめっきリード４０を形成せずに、導体パターン４とは独立してマーク導体層１４を設けることができる。 Next, on the basis of the center position C1 of the positioning mark 9, the printed circuit board 1 and an electronic component (not shown) are positioned with respect to each other, and the electronic component is mounted (placed) at a mounting position corresponding to the mounting portion 7. The part 10 and a terminal part of an electronic component (not shown) are connected.
In the wired circuit board 1, the connection portion 15 and the mark conductor layer 14 can be formed in sequence by supplying power from the metal support board 2 in the formation of the positioning mark 9, so that FIG. 6 (a) and FIG. The mark conductor layer 14 can be provided independently of the conductor pattern 4 without forming the plating lead 40 continuous from the conductor pattern 46 as shown in FIG.

そのため、マークめっき層１７の形成においては、マーク導体層１４の上にのみマークめっき層１７が形成され、マーク導体層１４の周辺部に、マークめっき層１７が形成されることを防止することができる。
そのため、位置決めマーク９は、その平面視における形状が、マーク導体層１４のみの形状、すなわち、マーク導体層１４の円形状と同一の円形状のマークめっき層１７の形状に、形成されるので、画像認識カメラ１８に、正確に位置決めマーク９を認識させて、正確に電子部品の実装位置を位置決めすることができる。その結果、電子部品を適切な実装位置に実装することができる。 Therefore, in forming the mark plating layer 17, the mark plating layer 17 is formed only on the mark conductor layer 14, and it is possible to prevent the mark plating layer 17 from being formed around the mark conductor layer 14. it can.
Therefore, the positioning mark 9 is formed in the shape of only the mark conductor layer 14 in the plan view, that is, in the shape of the circular mark plating layer 17 that is the same as the circular shape of the mark conductor layer 14. The mounting position of the electronic component can be accurately positioned by causing the image recognition camera 18 to accurately recognize the positioning mark 9. As a result, the electronic component can be mounted at an appropriate mounting position.

また、この配線回路基板１では、位置決めマーク９が、マーク導体層１４の上に形成されるマークめっき層１７を備えている。そのため、位置決めマーク９の周辺部に形成されるベース絶縁層３とのコントラストを明確にして、画像認識カメラ１８に、より一層正確に位置決めマーク９を認識させることができる。
また、この配線回路基板１では、マーク導体層１４と接続部１５とが、一体的に連続して形成されている。そのため、マーク導体層１４と接続部１５とをともに１つの工程で形成することができるので、製造工程の簡略化を図ることができる。 In the printed circuit board 1, the positioning mark 9 includes a mark plating layer 17 formed on the mark conductor layer 14. Therefore, the contrast with the base insulating layer 3 formed in the peripheral portion of the positioning mark 9 can be clarified, and the image recognition camera 18 can recognize the positioning mark 9 more accurately.
In the printed circuit board 1, the mark conductor layer 14 and the connection portion 15 are integrally formed continuously. Therefore, since both the mark conductor layer 14 and the connection portion 15 can be formed in one process, the manufacturing process can be simplified.

図４は、本発明の配線回路基板の他の実施形態（第２実施形態）の実装領域の部分拡大平面図、図５は、本発明の配線回路基板の他の実施形態（第３実施形態）の実装領域を示す拡大図であって、（ａ）は、部分拡大平面図、（ｂ）は、幅方向に沿う方向の部分拡大断面図である。また、上記した各部に対応する部分については、以降の各図面において同一の参照符号を付し、その詳細な説明を省略する。 FIG. 4 is a partially enlarged plan view of a mounting area of another embodiment (second embodiment) of the wired circuit board of the present invention, and FIG. 5 shows another embodiment (third embodiment) of the wired circuit board of the present invention. (A) is a partial enlarged plan view, (b) is a partial enlarged sectional view in the direction along the width direction. Further, portions corresponding to the above-described portions are denoted by the same reference numerals in the subsequent drawings, and detailed description thereof is omitted.

次に、本発明の配線回路基板の他の実施形態について、図４および図５を参照して説明する。
上記説明においては、配線回路基板１の各実装領域６では、位置決めマーク部８における位置決めマーク９の形状を、平面視円形状に形成したが、その形状は、特に制限されない。 Next, another embodiment of the wired circuit board of the present invention will be described with reference to FIGS.
In the above description, in each mounting region 6 of the printed circuit board 1, the shape of the positioning mark 9 in the positioning mark portion 8 is formed in a circular shape in plan view, but the shape is not particularly limited.

図４において、位置決めマーク９は、例えば、平面視正方形状に形成されている。すなわち、図４の点線に示すように、位置決めマーク９の接続部１５が、平面視正方形状に形成されており、図４の実線に示すように、位置決めマーク９のマーク導体層１４が、接続部１５よりやや大きい平面視正方形状に形成されている。
位置決めマーク９において、接続部１５の１辺の長さは、例えば、５０〜５００μｍ、好ましくは、１００〜２００μｍ、マーク導体層１４の１辺の長さは、例えば、１００〜２０００μｍ、好ましくは、２００〜１０００μｍに設定されている。 In FIG. 4, the positioning mark 9 is formed in a square shape in plan view, for example. That is, as shown by the dotted line in FIG. 4, the connection portion 15 of the positioning mark 9 is formed in a square shape in plan view, and as shown by the solid line in FIG. 4, the mark conductor layer 14 of the positioning mark 9 is connected. It is formed in a square shape in plan view that is slightly larger than the portion 15.
In the positioning mark 9, the length of one side of the connection portion 15 is, for example, 50 to 500 μm, preferably 100 to 200 μm, and the length of one side of the mark conductor layer 14 is, for example, 100 to 2000 μm, preferably It is set to 200 to 1000 μm.

また、上記説明においては、位置決めマーク部８において、マーク導体層１４の周縁を、カバー絶縁層５における第２開口部１３の内周縁と、間隔を隔てて配置したが、これに制限されず、例えば、図５（ａ）および図５（ｂ）に示すように、マーク導体層１４の周縁が、カバー絶縁層５に被覆されていてもよい。より具体的には、マーク導体層１４の周縁の上面および側面に、カバー絶縁層５が形成されており、カバー絶縁層５における第２開口部１３の内周縁から、マーク導体層１４の略中央の上面が露出している。 Further, in the above description, in the positioning mark portion 8, the peripheral edge of the mark conductor layer 14 is disposed at a distance from the inner peripheral edge of the second opening 13 in the cover insulating layer 5, but is not limited thereto. For example, as shown in FIGS. 5A and 5B, the periphery of the mark conductor layer 14 may be covered with the cover insulating layer 5. More specifically, the insulating cover layer 5 is formed on the upper surface and the side surface of the peripheral edge of the mark conductor layer 14. From the inner peripheral edge of the second opening 13 in the insulating cover layer 5, the substantially central portion of the mark conductor layer 14 is formed. The top surface of is exposed.

また、この位置決めマーク部８では、位置決めマーク９のマークめっき層１７は、カバー絶縁層５における第２開口部１３の内周縁から露出するマーク導体層１４の上面に、形成されている。
マークめっき層１７は、平面視円形状であり、その直径は、例えば、１００〜２０００μｍ、好ましくは、２００〜１０００μｍに設定されている。 In the positioning mark portion 8, the mark plating layer 17 of the positioning mark 9 is formed on the upper surface of the mark conductor layer 14 exposed from the inner peripheral edge of the second opening 13 in the cover insulating layer 5.
The mark plating layer 17 has a circular shape in plan view, and its diameter is set to, for example, 100 to 2000 μm, or preferably 200 to 1000 μm.

以下に実施例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例に限定されることはない。
実施例１
厚み５０μｍの金属支持基板を用意した（図３（ａ）参照）。
次いで、金属支持基板の表面に、感光性ポリアミド酸樹脂のワニスを、スピンコーターを用いて均一に塗布し、次いで、塗布されたワニスを、９０℃で１５分加熱することにより、ベース皮膜を形成した。その後、そのベース皮膜を、フォトマスクを介して、７００ｍＪ／ｃｍ^２で露光させ、１９０℃で１０分加熱した後、アルカリ現像液を用いて現像した。その後、１．３３Ｐａに減圧した状態で、３８５℃で硬化させることにより、感光性ポリイミドからなるベース絶縁層を、第３開口部および第４開口部が開口されるパターンで、形成した（図３（ｂ）参照）。
EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples. However, the present invention is not limited to the examples.
Example 1
A metal support substrate having a thickness of 50 μm was prepared (see FIG. 3A).
Then, on the surface of the metal supporting board, a varnish of a photosensitive polyamic de acid resin was uniformly coated using a spin coater, then the coated varnish is by heating 15 minutes at 90 ° C., the base coating Formed. Thereafter, the base film was exposed at 700 mJ / cm ² through a photomask, heated at 190 ° C. for 10 minutes, and then developed using an alkali developer. Thereafter, the base insulating layer made of photosensitive polyimide is formed in a pattern in which the third opening and the fourth opening are opened by curing at 385 ° C. in a state where the pressure is reduced to 1.33 Pa (FIG. 3). (See (b)).

位置決めマーク部における、第３開口部は、円形状であり、その直径は、０．１ｍｍであった。また、ベース絶縁層の厚みは、１０μｍであった。
次いで、アディティブ法により、ベース絶縁層の上面に、導体パターンを形成すると同時に、位置決めマーク部において、金属支持基板の上面に、接続部と、接続部およびベース絶縁層の上に、マーク導体層とを形成した（図３（ｃ）参照）。 The 3rd opening part in the positioning mark part was circular shape, and the diameter was 0.1 mm. The insulating base layer had a thickness of 10 μm.
Next, by the additive method, a conductor pattern is formed on the upper surface of the base insulating layer, and at the same time, in the positioning mark portion, a connection portion is formed on the upper surface of the metal support substrate, and the mark conductor layer is formed on the connection portion and the base insulating layer. (See FIG. 3C).

アディティブ法では、まず、ベース絶縁層の全面（上面および側面）およびベース絶縁層から露出する金属支持基板の上面に、クロムスパッタリングおよび銅スパッタリングにより、厚み３０ｎｍのクロム薄膜と厚み７０ｎｍの銅薄膜とからなる導体薄膜を積層した。
次いで、導体薄膜の上面に、めっきレジストを形成した後、金属支持基板を陰極として、金属支持基板から給電することにより、電解銅めっきした。その後、めっきレジストおよびそのめっきレジストが積層されていた部分の導体薄膜を除去した。 In the additive method, first, a chromium thin film having a thickness of 30 nm and a copper thin film having a thickness of 70 nm are formed on the entire surface (upper surface and side surfaces) of the base insulating layer and the upper surface of the metal supporting substrate exposed from the base insulating layer by chromium sputtering and copper sputtering. A conductive thin film was laminated.
Next, after forming a plating resist on the upper surface of the conductive thin film, electrolytic copper plating was performed by supplying power from the metal support substrate using the metal support substrate as a cathode. Thereafter, the plating resist and the conductor thin film where the plating resist was laminated were removed.

また、位置決めマーク部において、接続部は、円形状であり、その直径が、１００μｍ、マーク導体層は、円形状であり、その直径が、５００μｍであった。
また、導体パターンの厚みは、マーク導体層の厚みと同一であり、１２μｍであった。また、接続部の厚みは、ベース絶縁層の厚みと同一であった。
次いで、ベース絶縁層、導体パターンおよびマーク導体層の表面に、感光性ポリアミド酸樹脂のワニスを、スピンコーターを用いて均一に塗布し、次いで、塗布されたワニスを、９０℃で１５分加熱することにより、カバー皮膜を形成した。その後、そのカバー皮膜を、フォトマスクを介して、７００ｍＪ／ｃｍ^２で露光させ、１９０℃で１０分加熱した後、アルカリ現像液を用いて現像した。その後、１．３３Ｐａに減圧した状態で、３８５℃で硬化させることにより、ベース絶縁層の上に、導体パターンを被覆するように、かつ、実装部の第１開口部および位置決めマーク部の第２開口部が開口されるパターンで、感光性ポリイミドからなるカバー絶縁層を、形成した（図３（ｄ）参照）。

Further, in the positioning mark portion, the connection portion was circular and had a diameter of 100 μm, and the mark conductor layer was circular and its diameter was 500 μm.
Moreover, the thickness of the conductor pattern was the same as the thickness of the mark conductor layer, and was 12 μm. Moreover, the thickness of the connection part was the same as the thickness of the base insulating layer.
Then, the insulating base layer, on the surface of the conductive pattern and the mark conductor layer, a varnish of a photosensitive polyamic de acid resin was uniformly coated using a spin coater, then the coated varnish is heated for 15 minutes at 90 ° C. By doing so, a cover film was formed. Thereafter, the cover film was exposed at 700 mJ / cm ² through a photomask, heated at 190 ° C. for 10 minutes, and then developed using an alkali developer. Thereafter, by curing at 385 ° C. in a state where the pressure is reduced to 1.33 Pa, the conductive pattern is covered on the insulating base layer, and the first opening of the mounting part and the second of the positioning mark part are covered. A cover insulating layer made of photosensitive polyimide was formed in a pattern in which the opening was opened (see FIG. 3D).

位置決めマーク部における、カバー絶縁層の第２開口部は、正方形状であり、その１辺の長さは、０．８ｍｍであった。また、位置決めマーク部における、カバー絶縁層における第２開口部の周端縁は、マーク導体層の周縁と、間隔を隔てるように形成した。また、カバー絶縁層の厚みは、５μｍであった。
次いで、カバー絶縁層の第１開口部から露出する端子部および配線の表面に金属めっき層を形成すると同時に、マーク導体層の表面にマークめっき層を、電解金めっきにより形成した（図３（ｅ）参照）。 The second opening of the insulating cover layer in the positioning mark portion was a square shape, and the length of one side thereof was 0.8 mm. Further, the peripheral edge of the second opening in the insulating cover layer in the positioning mark portion was formed to be spaced from the periphery of the mark conductor layer. The cover insulating layer had a thickness of 5 μm.
Next, a metal plating layer was formed on the surface of the terminal portion and the wiring exposed from the first opening of the insulating cover layer, and at the same time, a mark plating layer was formed on the surface of the mark conductor layer by electrolytic gold plating (FIG. 3 (e) )reference).

電解金めっきでは、金属支持基板を陰極として、金属支持基板から給電することにより、金からなる金属めっき層と金からなるマークめっき層とを、同時に形成した。金属めっき層の厚みは、マークめっき層の厚みと同一であって、２．５μｍであった。
これにより、配線回路基板を得た。
実施例２
カバー絶縁層の形成において、位置決めマーク部におけるカバー絶縁層が、マーク導体層の周縁を被覆するように、形成した以外は、実施例１と同様にして、配線回路基板を得た（図５（ａ）および（ｂ）参照）。 In electrolytic gold plating, the metal support substrate was used as a cathode, and power was supplied from the metal support substrate, whereby a metal plating layer made of gold and a mark plating layer made of gold were simultaneously formed. The thickness of the metal plating layer was the same as the thickness of the mark plating layer and was 2.5 μm.
Thereby, a printed circuit board was obtained.
Example 2
In the formation of the insulating cover layer, a printed circuit board was obtained in the same manner as in Example 1 except that the insulating cover layer in the positioning mark portion was formed so as to cover the periphery of the mark conductor layer (FIG. 5 ( a) and (b)).

なお、位置決めマーク部における、カバー絶縁層から露出するマークめっき層は、円形状であり、その直径は、０．５ｍｍであった。
（評価）
実施例１および実施例２により得られた配線回路基板において、画像認識カメラに、位置決めマークのマークめっき層を認識させることにより、正確に電子部品の実装位置を位置決めできることを確認した。 Note that the mark plating layer exposed from the insulating cover layer in the positioning mark portion was circular, and the diameter thereof was 0.5 mm.
(Evaluation)
In the printed circuit board obtained by Example 1 and Example 2, it was confirmed that the mounting position of the electronic component can be accurately positioned by causing the image recognition camera to recognize the mark plating layer of the positioning mark.

本発明の配線回路基板の一実施形態を示す部分平面図である。It is a fragmentary top view which shows one Embodiment of the wired circuit board of this invention. 図１に示す配線回路基板における実装領域を示す拡大図であって、（ａ）は、部分拡大平面図、（ｂ）は、幅方向に沿う方向の部分拡大断面図である。It is an enlarged view which shows the mounting area | region in the printed circuit board shown in FIG. 1, Comprising: (a) is a partial enlarged plan view, (b) is the partial expanded sectional view of the direction along a width direction. 図３は、図１に示す配線回路基板の一実施形態の製造工程を示す工程図であって、左側図は、配線回路基板の長手方向に沿う方向の部分断面図、右側図は、配線回路基板の幅方向に沿う方向の部分断面図であって、（ａ）は、金属支持基板を用意する工程、（ｂ）は、金属支持基板の上に、第３開口部が開口されるパターンで、ベース絶縁層を形成する工程、（ｃ）は、ベース絶縁層の上面に、導体パターンを形成すると同時に、位置決めマーク部において、接続部と、マーク導体層とを形成する工程、（ｄ）は、ベース絶縁層の上に、導体パターンを被覆するように、かつ、実装部の第１開口部および位置決めマーク部の第２開口部が開口されるパターンで、カバー絶縁層を形成する工程、（ｅ）は、カバー絶縁層の第１開口部から露出する配線および端子部の表面に金属めっき層を形成すると同時に、マーク導体層の表面にマークめっき層を形成する工程を示す。FIG. 3 is a process diagram showing a manufacturing process of one embodiment of the wired circuit board shown in FIG. 1, wherein the left side view is a partial sectional view along the longitudinal direction of the wired circuit board, and the right side view is a wired circuit. It is the fragmentary sectional view of the direction along the width direction of a board | substrate, Comprising: (a) is a process which prepares a metal support substrate, (b) is a pattern by which a 3rd opening part is opened on a metal support substrate. (C) is a step of forming a conductor pattern on the upper surface of the base insulating layer, and simultaneously forming a connection portion and a mark conductor layer in the positioning mark portion; Forming a cover insulating layer on the insulating base layer in a pattern so as to cover the conductor pattern and open the first opening of the mounting portion and the second opening of the positioning mark portion; e) is exposed from the first opening of the insulating cover layer. At the same time the surface of the wiring and terminal portion to form a metal plating layer, a process of forming a mark plating layer on the surface of the mark conductor layer. 本発明の配線回路基板の他の実施形態（第２実施形態）の実装領域の部分拡大平面図である。It is the elements on larger scale of the mounting area | region of other embodiment (2nd Embodiment) of the wired circuit board of this invention. 本発明の配線回路基板の他の実施形態（第３実施形態）の実装領域を示す拡大図であって、（ａ）は、部分拡大平面図、（ｂ）は、幅方向に沿う方向の部分拡大断面図である。It is an enlarged view which shows the mounting area | region of other embodiment (3rd Embodiment) of the wired circuit board of this invention, Comprising: (a) is a partial enlarged plan view, (b) is a part of the direction along a width direction. It is an expanded sectional view. 従来の配線回路基板の部分平面図であって、（ａ）は、部分拡大平面図、（ｂ）は、幅方向に沿う方向の部分拡大断面図である。It is the fragmentary top view of the conventional wiring circuit board, Comprising: (a) is a partial expanded plan view, (b) is the partial expanded sectional view of the direction along a width direction.

Explanation of symbols

１配線回路基板
２金属支持基板
３ベース絶縁層
４導体パターン
９位置決めマーク
１０端子部
１４マーク導体層
１５接続部
１７マークめっき層 DESCRIPTION OF SYMBOLS 1 Printed circuit board 2 Metal support board 3 Base insulating layer 4 Conductor pattern 9 Positioning mark 10 Terminal part 14 Mark conductor layer 15 Connection part 17 Mark plating layer

Claims

A metal support substrate, a base insulating layer formed on the metal support substrate, a conductor pattern formed on the base insulating layer and having a terminal portion connected to an electronic component, and the electronic component mounted thereon A positioning mark for positioning the mounting position
The positioning mark is
On the base insulating layer, a mark conductor layer that is provided independently of the conductor pattern and is disposed adjacent to the terminal portion with a gap therebetween,
A connecting portion for connecting the mark conductor layer and the metal support substrate;
An opening is formed in the base insulating layer,
The connecting portion is filled in the opening of the base insulating layer and contacts the upper surface of the metal support substrate in the opening,
The printed circuit board, wherein the mark conductor layer is formed on the connecting portion so as to be continuous with the connecting portion.

The printed circuit board according to claim 1, wherein the positioning mark further includes a mark plating layer formed on the mark conductor layer .