JP4805205B2

JP4805205B2 - 放電負荷用電源

Info

Publication number: JP4805205B2
Application number: JP2007093648A
Authority: JP
Inventors: 令土田; 哲也松本; 一夫坂井
Original assignee: Origin Electric Co Ltd
Current assignee: Origin Electric Co Ltd
Priority date: 2007-03-30
Filing date: 2007-03-30
Publication date: 2011-11-02
Anticipated expiration: 2027-03-30
Also published as: JP2008253096A

Description

本発明は、半導体デバイスなどの製造工程で薄膜を形成するスパッタ装置などのような放電負荷に、定格プラズマ電圧よりも高いトリガー電圧とその後に定格プラズマ放電電力を供給するのに適した放電負荷用電源に関する。

プラズマ放電エネルギーを利用する放電負荷として、半導体デバイスあるいは光ディスクなどの薄膜を形成するスパッタ装置、各種のレーザ、放電灯、ストロボ装置、放電加工装置、光ファイバの融着接続装置、あるいはプラズマアーク又はプラズマジェットを利用する溶接装置などがあり、非常に広い分野において放電負荷が使用されている。その放電は、真空中、又は不活性ガスのような特定のガス中、あるいは大気中などで発生されるが、放電の発生時には高い直流電圧、又は高周波電圧をイグニッション（点火又は着火）用電圧（以下ではトリガー電圧という。）として放電負荷の放電電極間に印加する必要がある。トリガー電力はグロー放電又はアーク放電などの定格プラズマ放電電力に比べて小さいが、トリガー電圧が直流電圧である場合には定格プラズマ放電状態の電圧に比べてかなり高くなければならず、例えば１〜１．５ｋＶである。しかし一旦、放電電極間に定格プラズマ放電が発生すると、部分的なプラズマ放電（以下ではトリガー放電という。）を発生させるためのトリガー電圧に比べて低い電圧で定格プラズマ放電（以下では定格放電という。）が維持されるので、必要な大きさの放電電流を流すことができる電力を供給すればよい。

このような放電負荷に適した電力を供給する放電負荷用電源は既にいろいろ提案されている。例えば、トリガー放電発生時に高電圧のトリガー電圧を発生するトリガー用電源と定格放電電力に相当する電力を供給する主放電電源とからなる２電源方式のもの（例えば、特許文献１、２参照）、あるいは一つの電源でトリガー放電電力と定格放電電力とを供給する１電源方式のもの（例えば、特許文献３、４参照）が開示されている。前掲の特許文献１は、トリガー用電源と主放電電源を有する薄膜形成装置について開示しており、トリガー用電源からのトリガー電圧によって真空雰囲気でトリガー放電を発生させ、主放電電源が定格放電であるアーク放電を維持して薄膜を形成している。また、前掲の特許文献２は、プラズマアークを利用するプラズマ加工装置について開示しており、アーク発生時にはパイロットアーク用直流電源と直流高圧電源とを組み合わせてトリガー放電に相当するパイロットアークを発生させ、次いで主電源から電力を供給して定格放電に相当するプラズマアークを生成している。

前掲の特許文献３は、電源を簡素化するために単一の電源の構成としており、トランスの２次側に主２次巻線の他に補助巻線を設け、その補助巻線にトリガー電圧を発生するイグニッション回路を接続している。前掲の特許文献４は、特許文献３に開示された電源構成を更に簡素化したものであり、出力側の整流回路にコンデンサを付加するだけで高電圧のトリガー電圧を発生し得るものである。これらの他にも単一電源方式の放電用電源については多数開示されているが、前述した２電源方式の放電用電源と同様に、トリガー放電発生時にトリガー電圧を印加して真空槽内に部分的な放電路を形成すると共に、放電電力を供給して定格放電を生成し、その定格放電を維持している。
特開平０９−１６５６７３号公報特開平１１−２５４１４４号公報特開２００１−０９５２４２公報特開２００５−０３３９６８公報特開２００６−２０２６０５公報

現在実用化されている放電負荷の定格放電電力量は１ｋＷ以上のものが圧倒的に多く、このように放電電力の大きなものの場合には、前掲の１電源方式又は２電源方式にかかわらず、いずれの放電用電源も容易に定格放電を生成し、維持できるようになっている。しかし、部品の進展に伴って加工条件に種々の厳しい要求が課されることがあり、その一つとして、例えば定格放電電力が従来よりも大幅に小さい、例えば１０Ｗ〜１００Ｗの小定格放電電力で所望の薄膜を形成するなどの加工が求められることがある。例えば、放電負荷がスパッタ装置の真空チャンバである場合、その真空状態やガス流量などによって真空チャンバ内の雰囲気が変化し、また、ターゲットの種類及び電力の注入量によってトリガー電圧やプラズマ維持電圧などが異なる。このような状態で、短いスパッタ時間でごく膜厚の薄い薄膜を均一に形成するには、それぞれの短いスパッタ時間でプラズマ状態が均一でかつ安定していなければ、高品質で、安定に均一な薄膜を形成することは難しい。前述のような真空チャンバの状態で、例えば数十Ｗ以下の小定格放電電力領域で安定に定格放電を生成し、維持するには、トリガー放電から定格放電へスムーズに移行させなければならないが、放電負荷によっては難しい。特に、トリガー電流を小さな値に制限した場合には難しい。

前掲の特許文献１〜特許文献４などは定格放電時の電力が１ｋＷ以上など大きな電力の放電負荷を対象にしており、数十Ｗ以下の定格放電電力の放電負荷について記述しておらず、前掲の特許文献１〜特許文献４などに開示されている放電負荷用電源あるいは加工方法と、前掲の特許文献５に開示されている起動時に電流を単に漸増させる電力供給方法を組み合わせても、数十Ｗ以下の定常放電電力の放電負荷によって所望の薄膜形成などを行うことは難しい。なお、特許文献５に開示されている電力供給方法はプラズマジェット用トーチがトリガー(点火)されるとき、電力を徐々に増やして供給して行くソフトスタート電力供給方法である。

本発明は、定格放電電力が数十Ｗ以下の低定格電力領域の放電負荷であっても、薄膜の形成などに悪影響を与えることなく、トリガー放電から確実かつ安定に定格放電に至らしめることができる放電負荷用電源を提供することを主目的としている。

第１の発明は、放電負荷に電力を供給する放電負荷用電源において、第１のインバータ回路と、この第１のインバータ回路の出力側に１次巻線が接続された第１のトランスと、その第１のトランスの２次巻線と前記放電負荷が接続される直流出力端子との間に接続された出力側整流回路と、その出力側整流回路の直流端子間に接続された出力コンデンサと、前記出力側整流回路の一方の出力端子と前記直流出力端子の一方との間に直列に接続された分離用ダイオードとからなる主電源と、第２のインバータ回路と、その第２のインバータ回路の出力側に接続された直流高電圧発生回路と、この直流高電圧発生回路の高電圧出力端子と前記直流出力端子との間に接続されて、前記放電負荷がトリガーされたときに前記直流高電圧発生回路から前記放電負荷に流れる電流を制限値以下に抑制する電流制限用インピーダンスとからなるトリガー用電源と、前記第１のインバータ回路及び前記第２のインバータ回路を制御する制御回路とを備え、前記主電源が起動されて前記分離用ダイオードが非導通である期間に前記出力側整流回路の出力電流により前記出力コンデンサに充電された電荷が、前記トリガー用電源の高電圧出力によって前記放電負荷がトリガーされるときに前記分離用ダイオードが順バイアスされて導通することにより放電され、その放電電流が前記出力側整流回路からの出力電流に重畳されて前記放電負荷に流れることを特徴とする放電負荷用電源を提供する。

第２発明は、前記第１の発明において、前記制御回路は、前記第２のインバータ回路を最初に起動し、次いで前記放電負荷がトリガーされたときに前記第１のインバータ回路を起動することを特徴とする放電負荷用電源を提供する。

第３の発明は、前記第１の発明又は前記第２の発明において、前記制御回路は、前記第１のインバータ回路を所定のパルス幅を有する初期制御信号で起動し、次にその初期制御信号よりも小さなパルス幅の制御信号で駆動した後に、その制御信号のパルス幅よりも小さな最小のパルス幅から次第に大きくなるパルス幅の制御信号で駆動することを特徴とする放電負荷用電源を提供する。

第４の発明は、前記第１の発明において、前記制御回路は、前記第２のインバータ回路を起動すると共に、前記放電負荷がトリガーされる前に前記第１のインバータ回路を起動し、前記放電負荷がトリガーされるまで前記出力コンデンサを設定電圧（プラズマ維持電圧以下の電圧以下の電圧）まで充電するように前記第１のインバータ回路を制御することを特徴とする放電負荷用電源を提供する。

第５の発明は、前記第４の発明において、前記制御回路は、前記第１のインバータ回路の起動時から定格放電状態に至るまで、ある最小のパルス幅から次第に大きくなるパルス幅を有する制御信号で前記第１のインバータ回路を起動することを特徴とする放電負荷用電源を提供する。

第６の発明は、前記第１の発明ないし前記第５の発明のいずれかにおいて、前記制御回路は、前記主電源の出力電力が設定電力の８０％を超えるいずれかの時点で、前記トリガー用電源の給電を停止させることを特徴とする放電負荷用電源を提供する。

第７の発明は、前記第１の発明ないし前記第６の発明のいずれかにおいて、前記制御回路は、前記直流高電圧発生回路の低電位側の端子と前記出力側整流回路の接地される側の直流端子との間に接続された発光素子を備え、その発光素子の点灯によって前記放電負荷がトリガーされたことを検知することを特徴とする放電負荷用電源を提供する。

第８の発明は、前記第１の発明ないし前記第７の発明のいずれかにおいて、前記トリガー用電源は、前記電流制限用インピーダンスと直列に接続された逆流阻止用ダイオードを備えることを特徴とする放電負荷用電源を提供する。

第９の発明は、前記第１の発明ないし前記第８の発明のいずれかにおいて、前記電流制限用インピーダンスは、トリガー電流を定格放電電流の数％以下に制限する抵抗値を有することを特徴とする放電負荷用電源を提供する。

前記第１の発明によれば、主電源が起動されて分離用ダイオードが非導通である期間に出力コンデンサに充電された電荷が、トリガー用電源の高電圧出力によって放電負荷がトリガーされるときに分離用ダイオードが順バイアスされて導通することにより放電され、その放電電流が出力側整流回路からの出力電流に重畳して放電負荷に流れるので、低電力の放電負荷であっても薄膜の形成などに悪影響を与えることなく、確実かつ安定にトリガー放電を維持して定格放電に移行させることができ、小電力のプラズマ放電で品質の高い薄膜の形成などを実現することができる。また、この発明では、電流制限インピーダンスを大きな値に選定することにより、トリガー放電時に流れる突入電流を定格電流の数十分の一以下に制限できるので、このことが更に放電負荷に対する悪影響を小さくし、品質の高い薄膜などの生成を可能にし、トリガー用電源の小容量化も可能にしている。

前記第２の発明によれば、前記第１の発明が奏する効果の他に、放電負荷がトリガーされたときに第１のインバータ回路を起動するので、大きな抵抗値の電流制限抵抗を備えることなく、第１のインバータ回路の制御で突入電流を防ぐことができ、動作の切替えによる大きな動作遅れを生じることなく、主電源の電力損失を低減することができる。

前記第３の発明によれば、前記第２の発明が奏する効果の他に、主電源の第１のインバータ回路の起動初期にはあるパルス幅から次第に大きくなるパルス幅を有する制御信号で第１のインバータ回路を起動し、一定期間経過後にはその一定時間経過時の前記パルス幅よりも小さなパルス幅から次第に大きくなるパルス幅の制御信号で駆動しているので、簡単な制御方法でより確実かつ安定に定格放電に移行させることができ、小電力のプラズマ放電で均一な薄膜の形成などを可能にしている。

前記第４の発明及び前記第５の発明によれば、前記第１の発明が奏する効果の他に、トリガー用電源の高電圧出力によって放電負荷がトリガーされる前に主電源の第１のインバータ回路を起動し、放電負荷がトリガーされるまでは出力コンデンサを設定電圧（プラズマ維持電圧以下の電圧）まで充電するように第１のインバータ回路を制御し、放電負荷がトリガーされると同時に第１のインバータ回路を定電力制御しているので、薄膜の形成などに悪影響を与えることなく、簡単な制御方法でより確実かつ安定に定格放電に移行させることができ、小電力のプラズマ放電で高品質の薄膜の形成などを可能にする。また、トリガー放電の発生に悪影響を与えることなく、主電源の起動時に突入電流が流れるのを防ぐことができる。

前記第６の発明によれば、前記第１の発明〜前記第５の発明が奏する効果の他に、主電源の出力電力が設定電力の８０％を超えるいずれかの時点でトリガー用電源を停止させているので、トリガー用電源の電力損失を低減することができる。

前記第７の発明によれば、前記第１〜第６の発明で得られる効果の他に、制御回路は直流高電圧発生回路の高電位側の端子と整流器の接地される直流端子との間に接続された発光素子を備え、その発光素子の点灯によって放電負荷がトリガーされたことを検知しているので、制御回路のトリガー検出部を簡素化でき、しかも高速で検知できる。

前記第８の発明によれば、前記第１〜第７の発明で得られる効果の他に、トリガー用電源の高電圧出力に大きなノイズが発生することがあっても、当該ダイオードが逆流を防ぐので、放電負荷及び主電源に悪影響を与えることがない。

前記第９の発明によれば、前記第１〜第８の発明で得られる効果の他に、前記電流制限用インピーダンスがトリガー電流を定格放電電流の数％以下に制限する抵抗値を有するように選定されているので、トリガー用電源の出力容量を小さくでき、トリガー用電源の小型・軽量化を実現できる。

［実施形態１]
先ず、図１によって本発明の実施形態１にかかる放電負荷用電源１００について説明する。図1によって放電負荷用電源１００を説明すると、直流入力端子１、２には、主電源ＭＳとトリガー用電源ＴＳとが接続されている。主電源ＭＳは、主に前述したような放電負荷ＤＬが着火又は点火、つまりトリガー（イグニッション）された後に、その放電負荷ＤＬに定電力を供給するものであり、トリガー用電源ＴＳは放電負荷をトリガーしてトリガー放電状態に至らしめるために高いトリガー電圧を供給するものである。

（主電源ＭＳ）
先ず主電源ＭＳについて説明すると、直流入力端子１、２には第１のインバータ回路３が接続され、第１のインバータ回路３の出力側にはトランス４の１次巻線４Ａが接続され、その２次巻線４Ｂには出力側整流回路５が接続されている。放電負荷用電源１００は商用の三相交流電源又は単相交流電源に接続される場合がほとんどであり、この場合には商用三相交流電力又は単相交流電力を直流電力に変換する不図示の入力側整流回路及び平滑回路が直流入力端子１、２に接続される。第１のインバータ回路３はその直流電圧を２０ｋＨｚ以上、例えば４０ｋＨｚの高周波交流電圧に変換する。

インバータ回路３は、ＭＯＳＦＥＴ又はＩＧＢＴのようなスイッチング半導体素子を周知のフルブリッジ構成、又はハーフブリッジ構成にしたものなどであり、制御回路ＣＣによってパルス幅制御（オン時間比率制御）されて、直流電力を単相の高周波電力に変換する。インバータ回路３の高周波スイッチング動作によって小型化されたトランス４は、インバータ回路３から１次巻線４Ａに印加された高周波交流電圧を所定の変圧比で昇圧された高周波交流電圧を２次巻線４Ｂに生じる。２次巻線４Ｂの交流電圧は、４個又は並列接続された４組の整流素子をブリッジに接続してなる出力側整流回路５によって直流電圧に変換され、その直流電圧は出力コンデンサ６で平滑化される。なお、出力コンデンサ６は図示極性で充電される。

出力コンデンサ６と直流出力端子７、８との間には、主電源ＭＳの出力電流を制限するための出力側抵抗９、トリガー用電源ＴＳの高電圧出力から主電源ＭＳを分離するための分離用ダイオード１０、負荷電圧検出器を構成する電圧分割用抵抗器１１と電圧検出用抵抗器１２、主電源ＭＳの出力電流を検出する小さい抵抗などのような電流検出用手段１３が接続されている。抵抗器１１と１２は、分離用ダイオード１０を介することなく直流出力端子７、８に跨って直接接続されているので、直流出力端子７、８の負荷電圧を検出する。なお、一方の直流出力端子８は接地されており、したがって、他方の直流出力端子７は負の電位となる。主電源ＭＳは前記部材３ないし前記部材１３によって構成されている。なお、直流出力端子７と８との間に接続される放電負荷ＤＬは薄膜を形成するスパッタ装置の真空チャンバ、各種のレーザ装置、放電灯、ストロボ装置、放電加工装置、放電の熱によって光ファイバを融着接続する装置などであり、これらは通常、定電力制御、又は定電流制御された電力が供給される。

（トリガー用電源ＴＳ）
トリガー用電源ＴＳの第２のインバータ回路２１の入力は直流入力端子１、２に接続されており、その出力端子はトランス２２の１次巻線２２Ａに接続されている。第２のインバータ回路２１は、主電源ＭＳの第１のインバータ回路３と同様な回路構成のものであり、高周波、例えば５０ｋＨｚのパルス幅制御信号で駆動され、直流電力を高周波交流電力に変換する。その高周波交流電力はトランス２２の２次巻線２２Ｂを通して昇圧回路２３によって直流高電圧に変換される。昇圧回路２３は一般的なものであり、例えば簡単な構成の倍電圧整流回路などであり、その出力端子２５に対して出力端子２４が負となる直流高電圧、例えば−１２００〜−１５００Ｖの無負荷電圧を出力する。これらトランス２２と昇圧回路２３とは直流高電圧発生回路を構成するが、これは一例であり、図示しない高電圧トランスと高電圧整流素子とを組み合わせた他の回路構成でもよい。なお、これら出力端子２４、２５はいずれも接地されていない。

出力端子２４と２５との間には、昇圧回路２３の出力電圧を検出するための電圧検出器を構成する高電圧分割用抵抗器２６と電圧検出用抵抗器２７とが接続されている。出力端子２４は電流制限用インピーダンス２８及び逆流阻止用ダイオード２９を通して直流出力端子７に接続されている。この実施形態１で用いられる電流制限用インピーダンス２８は、放電負荷ＤＬがトリガー放電状態（初期の放電状態）に至るとき、その放電負荷ＤＬが定格放電状態にあるときに流れる電流に比べて大幅に小さな電流に制限し得る大きな抵抗値を有する。このように抵抗値を選定することによって、トリガー用電源ＴＳの電力容量を小さくすることができ、トリガー用電源ＴＳを小型化することができることは勿論であるが、放電負荷ＤＬのトリガー時における薄膜などの損傷を防ぐことができる。

つまり、スパッタ装置などにあっては放電負荷ＤＬのトリガー時には通常、ターゲットの一部分の狭い点状の領域で放電破壊が起こり、その狭い点状の領域にトリガー電流が集中して流れるために、その電流密度が大きくなるので、トリガー電流を定格放電時の定格放電電流に比べて大幅に小さく制限する（例えば、定格放電電流の０．５〜３％の電流値）ことは放電負荷ＤＬにとって有意義である。しかし、特に低電力の場合には、トリガー放電状態を維持して定格放電状態に移行させることは難しいが、後述するように、主電源ＭＳの初期電流を適切に調整することにより、放電負荷ＤＬに悪影響を与えることなく安定に定格放電状態に移行させることができる。なお、トリガー電流をこのように小さな値に制限する場合に、特に本発明が有効になる。

（制御回路ＣＣ）
主電源ＭＳのインバータ回路３及びトリガー用電源ＴＳのインバータ回路２１の動作を駆動し、制御する制御回路ＣＣは、インバータ回路３及びインバータ回路２１を制御する制御部３１、信号入力線３２、３３、３４、３５、及び信号出力線３６、３７などを有する。制御部３１は、後で動作説明をするときに詳述するが、実施形態１では主電源ＭＳのインバータ回路３をその起動時から定格放電状態に至るまでの期間、例えば電力制御モードで制御するが、最初に設定された比較的大きなパルス幅の初期制御信号で先ず起動し、次の短い期間、その初期制御信号のパルス幅よりも次第に狭くなるパルス幅の制御信号で駆動し、その後に設定最小幅から次第に大きくなるパルス幅の制御信号でスイッチング動作を行うように、主電源ＭＳのインバータ回路３をパルス幅制御する回路部分などを有する。この制御を行うため、制御部３１は図２に示す前述の制御に関連するパルス幅制御部分を備える。

図２により当該パルス幅制御部分の構成について説明すると、端子３１ａには図１の電圧検出点Ａの負荷電圧検出信号Ｖｏと電流検出点Ｂの負荷電流検出信号Ｉｏとを不図示の乗算回路で乗算した値に相当する電力検出信号Ｗｏが入力され、端子３１ｂには予め設定された曲線又は一定の傾斜で変化する電力設定信号Ｓ３が入力される。端子３１ｃには、主電源ＭＳのインバータ回路３を起動時にスタート信号Ｓ４が入力され、端子３１ｄからは図１に示す制御信号Ｓ１に対応するパルス幅制御信号Ｓ５が出力される。制御信号Ｓ１はインバータ回路３に入力される。破線で示されている制御増幅器３１ｅは電力検出信号Ｗｏと電力設定信号Ｓ３とを演算して信号Ｓ６を出力する。スイッチ素子３１ｆはスタート信号Ｓ４が印加されないときには閉じていて端子３１ｂを接地しており、スタート信号Ｓ４が印加されるときに開いて、端子３１ｂの電力設定信号Ｓ３が制御増幅器３１ｅに入力されるように働く。

スイッチ素子３１ｇもスイッチ素子３１ｆと同様に、スタート信号Ｓ４が印加されないときには閉じており、スタート信号Ｓ４が印加されるときに開く。スタート信号Ｓ４が印加されるまでスイッチ素子３１ｆとスイッチ素子３１ｇが閉じているので、制御増幅器３１ｅは動作しない。スタート信号Ｓ４が印加されてスイッチ素子３１ｆとスイッチ素子３１ｇが開くことにより、制御増幅器３１ｅは動作を有効に行う。制御増幅器３１ｅの出力側に備えられている抵抗器３１ｈと３１ｉは、それらの接続点Ｘに電圧Ｖｘを分割した電圧信号Ｖａを生じる。抵抗器３１ｉは初期値設定手段として作用し、その抵抗値は接続点Ｘの電圧信号Ｖａの初期値Ｖａ’を所定の値に設定するように選定されている。コンパレータ３１ｊは、電圧信号Ｖａと予め決められた三角波信号Ｓ７とを比較して互いに交わった点と点との幅に等しいパルス幅の制御信号Ｓ５’を生じる。ＡＮＤ回路３１ｋはスタート信号Ｓ４を受けているときだけ、制御信号Ｓ５’を通過させてパルス幅制御信号Ｓ５を端子３１ｄに現出させる。

図１に戻って説明すると、信号入力線３２は抵抗器１１と１２との間の電圧検出点Ａに接続されており、直流出力端子７と８間の電圧に比例する負荷電圧検出信号Ｖｏを制御部３１に入力する。信号入力線３３は、出力側整流回路５の正の出力端子と電流検出用手段１３との間の電流検出点Ｂに接続されており、主電源ＭＳの出力電流に比例する電流検出信号Ｉ１を制御部３１に入力する。入力信号線３４は、互いに直列に接続されている高電圧分割用抵抗器２６と電圧検出用抵抗器２７との間の電圧検出点Ｃに接続され、昇圧回路２３の出力端子２４と２５との間の直流高電圧に比例する電圧検出信号Ｖ２を制御部３１に入力する。入力信号線３５は昇圧回路２３の端子２５から前述の電流検出点Ｂに流れる電流、つまりトリガー電流に比例するトリガー放電電流検出信号Ｉ２を検出して制御部３１に入力するものであり、入力信号線３５には制御部３１の一部分を構成する簡便な電流検出手段３８が接続されている。この実施形態１では、トリガー検出手段３８として市販のフォトカプラを用いており、フォトカプラの発光素子３８Ａが入力信号線３５に接続され、発光素子３８Ａの発光を電気信号に変換する受光素子３８Ｂが制御部３１に接続されている。

この実施形態１では出力端子２５を浮動電位の状態にしており、したがって、昇圧回路２３の出力端子２４と２５との間のトリガー用の直流高電圧によって、放電負荷ＤＬがトリガーされるとき、出力端子２５から受光素子３８Ｂを通して電流検出点Ｂに数ミリアンペア程度の電流が流れ、発光素子３８Ａを発光させ、この発光を受光素子３８Ｂで受光して放電負荷ＤＬがトリガーされたことを検出する。つまり、フォトカプラをトリガー用電源ＴＳの出力端子２５と主電源ＭＳの電流検出点Ｂとの間に接続しただけの非常に簡単な回路構成で、放電負荷ＤＬがトリガーされたか否かを検出することができる。

（動作説明）
次に、図１ないし図４を用いて実施形態１の放電負荷用電源１００の動作について説明する。図３において、（Ａ）、（Ｂ）はトリガー用電源ＴＳの出力電圧を示す電圧検出信号Ｖ２、出力電流を示すトリガー放電電流の検出信号Ｉ２をそれぞれ示し、（Ｃ）、（Ｄ）は主電源ＭＳの出力電圧を示す出力電圧検出信号Ｖ１、出力電流を示す出力電流検出信号Ｉ１をそれぞれ示し、（Ｅ）、（Ｆ）は放電負荷ＤＬの負荷電圧、負荷電流をそれぞれ示す負荷電圧検出信号Ｖｏ、負荷電流検出信号Ｉｏをそれぞれ示す。図４は、主電源ＭＳのインバータ回路３に供給される制御信号Ｓ１のソフトスタート時におけるパルス幅を説明するための図である。

制御回路ＣＣの制御部３１は、先ず時刻ｔ１でトリガー用電源ＴＳのインバータ回路２１を高周波、例えば５０ｋＨｚのパルス幅制御信号Ｓ２で駆動する。この駆動は、出力電圧を一定に維持するよう制御する定電圧制御モードでパルス幅が次第に大きくなるソフトスタートで行われる。このソフトスタート方法は、図２で説明したものと同様であり、三角波信号と所定の傾斜をもつ信号とを比較して徐々にパルス幅が大きくなるパルス幅制御信号により制御されることが広く知られているので詳細は説明しない。したがって、トリガー用電源ＴＳの出力電圧は図３（Ａ）に示すように、ある傾斜で上昇する。そして、時刻ｔ２でインバータ回路２１の出力電圧が設定電圧に達すると、制御部３１は設定パルス幅の制御信号Ｓ２でインバータ回路２１を駆動するので、トリガー用電源ＴＳの出力電圧は時刻ｔ３までほぼ一定の高電圧にある。ここで前記設定電圧とは、例えば放電負荷ＤＬがトリガーされてスパッタを行っている最中の電圧よりも低い予め選定された電圧を意味する。

インバータ回路２１の高周波出力電圧はトランス２２と昇圧回路２３とからなる直流高電圧発生回路により高電圧の負の直流電圧に変換される。出力端子２４の負の直流高電圧は電流制限用インピーダンス２８及び逆流阻止用ダイオードを通して直流出力端子７に印加される。したがって、電流制限用インピーダンス２８が大きな抵抗値（１００ｋΩ以上、例えば１２０ｋΩ）を有しても、放電負荷ＤＬがトリガーされる前には電流が流れないから、放電負荷ＤＬにはトリガー用電源ＴＳの直流高電圧（例えば−１２００Ｖ）がそのまま印加され、放電負荷ＤＬは時刻ｔ３でトリガーされる。トリガー用電源ＴＳは、放電負荷ＤＬがトリガーされた後も、少なくとも定格放電が安定かつ確実に維持される時点までは動作して、電流を放電負荷ＤＬに給電する。

時刻ｔ３で放電負荷ＤＬがトリガーされると、図３（Ｂ）に示すようなトリガー放電電流Ｉ２が直流出力端子８から放電負荷ＤＬ、直流出力端子７、逆流阻止用ダイオード２９、電流制限用インピーダンス２８、出力端子２４、昇圧回路２３、出力端子２５、信号線３５、フォトカプラの発光素子３８Ａ、電流検出点Ｂ、及び電流検出用手段１３を通して流れる。したがって、発光素子３８Ａが発光し、受光素子３８Ｂが電気信号に変換することにより、トリガー検出手段３８は放電負荷ＤＬがトリガーされたことを検知する。放電負荷ＤＬがトリガーされると、放電負荷ＤＬの両端の負荷電圧は急激に小さくなり、電流制限用インピーダンス２８がその低下した電圧にほぼ等しい電圧を分担するので、電圧検出点Ａの負極性の電圧も急激に上昇し、したがって、負荷電圧検出信号Ｖｏは設定値よりも上昇する。

制御回路ＣＣは、トリガー検出手段３８によりトリガー電流の通電が検出されると、高周波、例えば４０ｋＨｚの制御信号Ｓ１を第１のインバータ回路３に供給して、出力電力を一定に維持しようと制御する定電力制御モードで起動する。この起動は、実際の回路にあっては動作遅れを発生するので、時刻ｔ３から例えば数十〜１００μｓ程度遅れた時刻ｔ４で行われ、インバータ回路３は、時刻ｔ４から図３（Ｃ）に示すように時刻ｔ５まで上昇する出力電圧を出力する。時刻ｔ５で、インバータ回路３の出力電圧が放電負荷ＤＬの電圧を越えると、分離用ダイオード１０が順バイアスされて導通し、主電源ＭＳは図３（Ｄ）に示すような電流Ｉ１を放電負荷ＤＬに供給する。ここで、時刻ｔ４〜ｔ５の期間では分離用ダイオード１０が逆バイアスされて非導通であるから、インバータ回路３の出力電流は出力コンデンサ６に充電され、出力コンデンサ６の充電電荷は放電されない。そして、時刻ｔ５が経過して分離用ダイオード１０が順バイアスされて導通すると、出力コンデンサ６の充電電荷は出力側整流回路５の出力電流に重畳されて放電負荷ＤＬに放電される。

この起動時について図２、図４を用いてさらに詳しく説明すると、放電負荷ＤＬのトリガーが検知されるときに、図２における端子３１ｃにスタート信号Ｓ４が与えられる。スタート信号Ｓ４が端子３１ｃに印加されない状態では、スイッチ素子３１ｆとスイッチ素子３１ｇが閉じているので、制御増幅器３１ｅは動作せず、その出力信号Ｓ６はゼロであるので、接続点Ｘの電圧信号Ｖａは図４（Ａ）に示すように初期値Ｖａ’にある。この初期値Ｖａ’は比較的大きな値であるので、図４（Ｃ）に示すようにコンパレータ３１ｊは比較的パルス幅の大きな制御信号Ｓ５’を生じる。この状態で、スタート信号Ｓ４が端子３１ｃに印加されると同時に、ＡＮＤ回路３１ｋの一方の入力端子にも入力されるので、ＡＮＤ回路３１ｋは制御信号Ｓ５’を通過させてパルス幅制御信号Ｓ５を端子３１ｄに生じる。これによって、制御回路ＣＣは制御信号Ｓ１をインバータ回路３に供給して駆動する。

起動初期の制御信号Ｓ１は、図４（Ｄ）に示すように比較的大きな初期値Ｖａ’による比較的大きなパルス幅であり、そのパルス幅に相当する電流で出力コンデンサ６を充電する。負荷電圧検出信号Ｖｏ、負荷電流検出信号Ｉｏがそれぞれの設定値よりも上昇し、かつ電力検出信号Ｗｏが電力設定信号Ｓ３よりも上昇するときに、制御増幅器３１ｅはパルス幅を狭くする信号Ｓ６を出力する。これに伴って、図４に示すように、パルス幅制御信号Ｓ５に対応する制御信号Ｓ１のパルス幅は次第に狭くなる。前述したように、時刻ｔ４〜ｔ５の期間では分離用ダイオード１０が逆バイアスされて非導通であるから、インバータ回路３の出力電流は出力コンデンサ６に充電され、出力コンデンサ６の充電電荷は放電されない。そして、時刻ｔ５が経過して分離用ダイオード１０が順バイアスされて導通すると、出力コンデンサ６の充電電荷は出力側整流回路５の出力電流に重畳されて放電負荷ＤＬに放電される。出力コンデンサ６の充電電荷の放電に伴って、端子３１ａの電力検出信号Ｗｏが端子３１ｂの電力設定信号Ｓ３よりも低下するので、制御増幅器３１ｅは信号Ｓ６のパルス幅を次第に大きくして行く。したがって、時刻ｔ５以降では、制御信号Ｓ１のパルス幅は次第に大きくなり、その状態は定格放電になる時刻ｔ７まで続く。なお、図（Ｂ）は３角波信号Ｓ７を示している。そして、時刻ｔ７でインバータ回路３は前述した電力制御モードから公知の定電力制御モードに切り替わり、定電力を放電負荷ＤＬに供給する。

前述したように、放電負荷用電源１００は小電力の放電負荷ＤＬ、例えば極薄かつ均一の薄膜を形成する１０Ｗ〜数十Ｗの小電力のスパッタ装置などへの給電を主に対象にしており、このような小電力の加工にあっては形成される薄膜などに損傷を与えることなくトリガー時に放電雰囲気を安定に維持し、かつ安定に確実に定格放電に移行させることは難しい。したがって、制御回路ＣＣは、インバータ回路３の起動時には図４に示すように、時刻ｔ４から時刻ｔ５まで所定の比較的大きなパルス幅を有する初期の制御信号Ｓ１で起動し、それから一旦制御信号Ｓ１のパルス幅を小さくし、分離用ダイオード１０が導通して出力コンデンサ６の充電電荷を放電負荷ＤＬに放電した後に、最小のパルス幅から次第に大きくなるパルス幅の制御信号Ｓ１でインバータ回路３を起動している。したがって、放電負荷ＤＬがトリガーされた直後の短い期間に適切な大きさの電流を主電源ＭＳが供給することができるので、トリガー放電雰囲気を安定に維持し、定格放電に安定かつ確実に移行させることができる。

そして、主電源ＭＳの出力電力が設定値、例えば設定電力の８０％を越えた時刻ｔ６で、制御回路ＣＣは第２のインバータ回路２１の駆動を停止する。制御回路ＣＣは、図示しない乗算回路によって電圧検出点Ａの負荷電圧検出信号Ｖｏと電流検出点Ｂの負荷電流検出信号Ｉｏとの乗算を行って検出電力値を求め、その電力検出信号Ｗｏが設定電力信号Ｓ３を越えた時点で、制御信号Ｓ２を第２のインバータ回路２１に供給するのを止める。第２のインバータ回路２１の停止は必ずしも必要でないが、トリガー用電源ＴＳによる電力損失を低減することができる。そして、時刻ｔ７で主電源ＭＳの出力電力が定格電力に達すると、放電負荷ＤＬで薄膜の形成などの工程が行われ、１回の工程が終了すると、制御回路ＣＣは主電源ＭＳも停止させ、再び前述の動作を繰り返す。

［実施形態２]
図５によって、実施形態２の放電負荷用電源２００について説明する。図５において、図１で用いた記号と同じ記号は同じ名称の部材を示すものとする。動作波形は図３とほぼ同じであるので、図３を参照する。放電負荷用電源２００が放電負荷用電源１００と異なる主な点は、制御回路ＣＣ’がトリガー用電源ＴＳの起動とほぼ同じ時刻に主電源ＭＳを起動、又はトリガー用電源ＴＳが起動された後、放電負荷ＤＬがトリガーされる前に主電源ＭＳを起動するようにした点と、分離用ダイオード１０のカソード側に抵抗器１１と抵抗器１２とを備えて、起動時にトリガー用電源ＴＳの高電圧出力に影響されることなく出力コンデンサ６の電圧に比例する電圧が電圧検出点Ａで検出されるようにした点と、第１のインバータ回路３の起動時に最小のパルス幅から次第に大きくなるパルス幅の制御信号でソフトスタートを行い、放電負荷ＤＬがトリガーされると同時に、第１のインバータ回路３を定電圧制御から定電力制御に切り替えることである。制御回路ＣＣ’の詳細な構成は別として、他の回路構成は実施形態１とほぼ同様であるので、これらについては説明を省略する。

制御回路ＣＣ’は、制御信号Ｓ１とＳ２とをほぼ同時に供給、又は先ず制御信号Ｓ２をトリガー用電源ＴＳの第２のインバータ回路２１に供給した後、放電負荷ＤＬがトリガーされる前の予め決められた時間に制御信号Ｓ１を主電源ＭＳの第１のインバータ回路３に供給する。ここで、制御回路ＣＣ’は予め決められた傾斜で増大する第１、第２の設定電圧信号を内蔵し、駆動初期には電圧検出信号Ｖ２が前記第１の設定電圧信号に等しくなるように制御する制御信号Ｓ２をトリガー用電源ＴＳに、また、負荷電圧検出信号Ｖｏが前記第２の設定電圧信号と等しくなるように、制御信号Ｓ１を主電源ＭＳの第１のインバータ回路３にそれぞれ供給して定電圧制御を行う。制御信号Ｓ１とＳ２は、最小のパルス幅から次第にパルス幅が大きくなるパルス幅制御信号である。したがって、制御回路ＣＣ’は図２における抵抗３１ｈ、３１ｉ及び電圧Ｖｘを有しておらず、放電負荷ＤＬがトリガーされると、実施形態１と同様に第１のインバータ回路３を定電圧制御から定電力制御モードに切り替える。放電負荷用電源１００と同様に、制御信号Ｓ２により第２のインバータ回路２が起動され、トリガー用電源ＴＳの負の高電圧が電流制限用インピーダンス２８及び逆流阻止用ダイオード２９を通して直流出力端子７に印加される。放電負荷ＤＬがトリガーされる寸前までは電流が流れないので、トリガー用電源ＴＳの負の高電圧がそのまま直流出力端子７に印加される。

この状態では、分離用ダイオードは逆バイアスされており、非導通である。この期間では、分離用ダイオードが非導通であるので、当然に主電源ＭＳから放電負荷ＤＬには電流が流れず、第１のインバータ回路３の出力で出力コンデンサ６が充電される。トリガー用電源ＴＳの負の高電圧によって放電負荷ＤＬがトリガー、つまり部分的な放電路が形成されると、トランス２２と昇圧回路２３とからなる直流高電圧発生回路の出力端子２３、トリガー検出手段３８、電流検出点Ｂ、電流検出用手段１３、直流出力端子８、放電負荷ＤＬ、直流出力端子７、電流制限用インピーダンス２８及び逆流阻止用ダイオード２９を通してトリガー電流が前記直流高電圧発生回路の出力端子２４に流れる。したがって、電流制限用インピーダンス２８に大きな電圧がかかり、直流出力端子７の負の電圧は急激にゼロ方向に上昇し、直流出力端子７と８との間の電圧は急激に小さくなる。それと同時に、制御回路ＣＣ’はトリガー検出手段３８によって放電負荷ＤＬがトリガーされたことを検知し、第１のインバータ回路３を定電圧制御から定電力制御に切り替え、それ以後は実施形態１と同様に、第１のインバータ回路３を定電力制御する。

放電負荷ＤＬがトリガーされると、分離用ダイオード１０は順バイアスされて導通し、それまで出力コンデンサ６に充電されていた電荷は放電され、その放電電流は出力側整流回路５の直流出力電流に重畳されて放電負荷ＤＬを流れる。出力コンデンサ６のその放電電流は、実施形態１で述べたように、薄膜の形成などに悪影響を与えることなく放電雰囲気を維持し、定格放電に安定かつ確実に移行させる働きを行う。放電負荷ＤＬがトリガーされたときには、実施形態１と同様にトリガー用電源ＴＳからのトリガー電流も重畳されるが、この実施形態２でもトリガー電流が定格放電電流に比べて大幅に小さな値に設定しており、トリガー用電源ＴＳの小容量化、小型化を行っている。実施形態２では実施形態１に比べて、主電源ＭＳが起動されてから放電負荷ＤＬがトリガーされて出力コンデンサ６が放電されるまでの期間が長い、つまり出力コンデンサ６の充電時間が長いので、第１のインバータ回路３を制御信号Ｓ１のパルス幅が起動初期から順次大きくなるパルス幅信号でソフトスタートさせても、出力コンデンサ６に有効なエネルギーを蓄えることができる。したがって、実施形態２では起動時に順次パルス幅が大きくなる制御信号Ｓ１を用いている。

以上の実施形態に係る放電負荷用電源は、特に１０Ｗ〜数十Ｗの定格放電電力で品質の薄膜を形成することができる場合について述べたが、本発明はそれよりも大きな定格電力を必要とする放電負荷用電源にも同様に適用することができる。また、以上の実施形態ではトリガー検出手段３８として最も簡便なフォトカプラを用いた例を述べたが、一般的なカレントトランス、あるいは電流検出用抵抗、又は電流検出用ＩＣなどを用いてもよい。なお、トリガー用電源ＴＳを小型・軽量化するためには、第２のインバータ回路２１を２０ｋＨｚ以上の高周波の制御信号Ｓ２で駆動し、電流制限用インピーダンス２８の抵抗値を大きくすることによって、トリガー電流を定各放電電流の数％以下、好ましくは２％程度以下に制限する。このように条件を選定することにより、トリガー用電源ＴＳの出力電力容量を十分に小さくすることができ、またトランス２２の小型化を含めてトリガー用電源ＴＳ全体の小型・軽量化を行うことができる。

本発明の１実施形態である放電用電源装置１００を示す図である。放電用電源装置１００に用いられる制御回路の働きを説明するための図である。放電用電源装置１００を説明するための電圧、電流の波形を示す図である。放電用電源装置１００の起動動作を説明するため制御信号などの波形の一例を示す図である。本発明の別の１実施形態である放電用電源装置２００を示す図である。

符号の説明

ＭＳ・・主電源
ＴＳ・・トリガー用電源
ＣＣ、ＣＣ’・・制御回路
ＤＬ・・放電負荷
１、２・・・直流入力端子
３・・・第１のインバータ回路
４・・・トランス
５・・・出力側整流回路
６・・・出力コンデンサ
７、８・・・直流出力端子
９・・・出力抵抗
１０・・・分離用ダイオード
１１・・・電圧分割用抵抗器
１２・・・電圧検出用抵抗器
１３・・・電流検出用手段
２１・・・第２のインバータ回路
２２・・・トランス
２３・・・昇圧回路
２４、２５・・・出力端子
２６・・・高電圧分割用抵抗器
２７・・・電圧検出用抵抗器
２８・・・電流制限用インピーダンス
２９・・・逆流阻止用ダイオード
３１・・・制御回路ＣＣの制御部
３１ｆ、３１ｇ・・・スイッチ素子
３１ｅ・・・制御増幅器
３１ｊ・・・コンパレータ
３１ｄ・・・ＡＮＤ回路
３２、３３、３４、３５・・・信号入力線
３６、３７・・・信号出力線
３８・・・トリガー検出手段
Ｓ１、Ｓ２・・・制御信号
Ｓ３・・・電力設定信号
Ｓ４・・・スタート信号
Ｓ５・・・パルス幅制御信号
Ｓ６・・・制御増幅器３１ｅの出力信号
Ｓ７・・・３角波信号
Ｖｏ・・・負荷電圧検出信号
Ｉｏ・・・負荷電流検出信号
Ｖ２・・・トリガー用電源ＴＳの電圧検出信号
Ｉ２・・・トリガー放電電流検出信号
Ｗｏ・・・電力検出信号

Claims

放電負荷に電力を供給する放電負荷用電源において、
第１のインバータ回路と、該第１のインバータ回路の出力側に１次巻線が接続された第１のトランスと、該第１のトランスの２次巻線と前記放電負荷が接続される直流出力端子との間に接続された出力側整流回路と、該出力側整流回路の直流端子間に接続された出力コンデンサと、前記出力側整流回路の一方の出力端子と前記直流出力端子の一方との間に直列に接続された分離用ダイオードとからなる主電源と、
第２のインバータ回路と、該第２のインバータ回路の出力側に接続された直流高電圧発生回路と、この直流高電圧発生回路の高電圧出力端子と前記直流出力端子との間に接続されて、前記放電負荷がトリガーされたときに前記直流高電圧発生回路から前記放電負荷に流れる電流を制限値以下に抑制する電流制限用インピーダンスとからなるトリガー用電源と、
前記第１のインバータ回路を及び前記第２のインバータ回路を制御する制御回路と、
を備え、
前記主電源が起動されて前記分離用ダイオードが非導通である期間に前記出力側整流回路の出力電流により前記出力コンデンサに充電された電荷が、前記トリガー用電源の高電圧出力によって前記放電負荷がトリガーされるときに前記分離用ダイオードが順バイアスされて導通することにより放電され、その放電電流が前記出力側整流回路からの出力電流に重畳されて前記放電負荷に流れることを特徴とする放電負荷用電源。
請求項１において、
前記制御回路は、前記第２のインバータ回路を最初に起動し、次いで前記放電負荷がトリガーされたときに前記第１のインバータ回路を起動することを特徴とする放電負荷用電源。
請求項１又は請求項２において、
前記制御回路は、前記第１のインバータ回路を所定のパルス幅を有する初期制御信号で起動し、次に該初期制御信号よりも小さなパルス幅の制御信号で駆動した後に、該制御信号のパルス幅よりも小さな最小のパルス幅から次第に大きくなるパルス幅の制御信号で駆動することを特徴とする放電負荷用電源。
請求項１において、
前記制御回路は、前記第２のインバータ回路を起動すると共に、前記放電負荷がトリガーされる前に前記第１のインバータ回路を起動し、前記放電負荷がトリガーされるまで前記出力コンデンサを設定電圧まで充電するように前記第１のインバータ回路を制御することを特徴とする放電負荷用電源。
請求項１又は請求項４において、
前記制御回路は、前記第１のインバータ回路の起動時から定格放電状態に至るまで、ある最小のパルス幅から次第に大きくなるパルス幅を有する制御信号で前記第１のインバータ回路を起動することを特徴とする放電負荷用電源。
請求項１ないし請求項５のいずれかにおいて、
前記制御回路は、前記主電源の出力電力が設定電力の８０％を超えるいずれかの時点で、前記トリガー用電源の給電を停止させることを特徴とする放電負荷用電源。
請求項１ないし請求項６のいずれかにおいて、
前記制御回路は、前記直流高電圧発生回路の低電位側の端子と前記出力側整流回路の接地される側の直流端子との間に接続された発光素子を備え、該発光素子の点灯によって前記放電負荷がトリガーされたことを検知することを特徴とする放電負荷用電源。
請求項１ないし請求項７のいずれかにおいて、
前記トリガー用電源は、前記電流制限用インピーダンスと直列に接続された逆流阻止用ダイオードを備えることを特徴とする放電負荷用電源。
請求項１ないし請求項８のいずれかにおいて、
前記電流制限用インピーダンスは、トリガー電流を定格放電電流の数％以下に制限する抵抗値を有することを特徴とする放電負荷用電源。