[go: up one dir, main page]

JP4802688B2 - Imaging device and imaging apparatus - Google Patents

Imaging device and imaging apparatus Download PDF

Info

Publication number
JP4802688B2
JP4802688B2 JP2005351850A JP2005351850A JP4802688B2 JP 4802688 B2 JP4802688 B2 JP 4802688B2 JP 2005351850 A JP2005351850 A JP 2005351850A JP 2005351850 A JP2005351850 A JP 2005351850A JP 4802688 B2 JP4802688 B2 JP 4802688B2
Authority
JP
Japan
Prior art keywords
potential
imaging
charge
photoelectric conversion
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005351850A
Other languages
Japanese (ja)
Other versions
JP2007158767A (en
Inventor
隆史 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2005351850A priority Critical patent/JP4802688B2/en
Publication of JP2007158767A publication Critical patent/JP2007158767A/en
Application granted granted Critical
Publication of JP4802688B2 publication Critical patent/JP4802688B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、撮像素子および該撮像素子を備えた撮像装置に関し、特に、広い撮像ダイナミックレンジを有する撮像素子および該撮像素子を備えた撮像装置に関する。   The present invention relates to an imaging device and an imaging device including the imaging device, and more particularly to an imaging device having a wide imaging dynamic range and an imaging device including the imaging device.

近年の撮像素子の小型化、高画素化の流れから、撮像素子の画素サイズは小型化の一途をたどり、それに伴い、撮像素子の撮像可能な照度範囲(所謂ダイナミックレンジ)が狭くなり、画質に大きな影響を与えている。そのため、撮像素子の広ダイナミックレンジ化が望まれている。   Due to the recent trend toward downsizing and increasing the number of pixels in the image sensor, the pixel size of the image sensor continues to be reduced, and along with this, the illuminance range (so-called dynamic range) that can be imaged by the image sensor becomes narrower, resulting in improved image quality. It has a big influence. Therefore, a wide dynamic range of the image sensor is desired.

この課題を解決するために、露光量の異なる画面を複数回撮影し、それら複数の画面から適正レベルの画面部分を選択して画像合成することにより、個々の画面よりも広いダイナミックレンジの画像を合成する撮像装置(例えば、特許文献1参照)や、撮像素子の光電変換信号電荷を信号電圧に変換する電荷電圧変換部を持ち、電荷電圧変換部は異なる電圧依存性を有する複数の容量からなり、ダイナミックレンジが可変であるような撮像素子(例えば、特許文献2参照)等が提案されている。   In order to solve this problem, screens with different exposure amounts are shot multiple times, and images with a wider dynamic range than individual screens are selected by combining the images by selecting screen portions of the appropriate level from the multiple screens. An image pickup apparatus to be combined (see, for example, Patent Document 1) and a charge-voltage converter that converts photoelectric conversion signal charges of the image sensor into signal voltages, and the charge-voltage converter includes a plurality of capacitors having different voltage dependencies. An image sensor (for example, see Patent Document 2) having a variable dynamic range has been proposed.

また、フォトダイオードの信号電荷を保持する容量を複数個備え、1回の露光で得られた信号電荷を、容量値を切り換えて複数回読み出し、読み出した信号を加算することでダイナミックレンジを拡大する方法が提案されている(例えば、特許文献3参照)。
特公平7−97841号公報 特開2000−165755号公報 特開2000−165754号公報
In addition, a plurality of capacitors for holding the signal charge of the photodiode are provided, and the signal charge obtained by one exposure is read a plurality of times by switching the capacitance value, and the dynamic range is expanded by adding the read signals. A method has been proposed (see, for example, Patent Document 3).
Japanese Patent Publication No. 7-97841 JP 2000-165755 A JP 2000-165754 A

しかしながら、特許文献1で提案された撮像装置は、複数回の撮影が必要なために撮影時間がかかり、かつ、露光量の異なる画像から画像処理で画像を合成することから、単純な画像合成では合成の繋ぎ目が不自然で非常に見にくい画像になるため、非常に複雑な画像合成が必須で処理時間が長くなり、処理時間を短縮するためには高価な処理チップを用いる必要があり、コストが非常に高くなる。   However, since the imaging apparatus proposed in Patent Document 1 requires a plurality of times of shooting, it takes a long time to shoot and combines images by image processing from images with different exposure amounts. Since the stitches in the composition are unnatural and very difficult to see, very complex image composition is essential and the processing time is long. To shorten the processing time, it is necessary to use an expensive processing chip, and the cost Becomes very high.

また、特許文献2で提案された撮像素子は、素子構造が複雑で製造コストが高くなり、また容量の電圧依存性の制御も難しく、素子毎の調整等が必要でコストアップの要因となる。   In addition, the image pickup device proposed in Patent Document 2 has a complicated device structure and a high manufacturing cost, and it is difficult to control the voltage dependency of the capacitance, so that adjustment for each device is necessary and causes an increase in cost.

また、特許文献3で提案された方法は、一見ダイナミックレンジが拡大されたかのように見えるが、実際は、フォトダイオードの飽和電荷以上の電荷は信号として取り出せず、つまり、フォトダイオードによってダイナミックレンジが律速されており、単に見かけ上ダイナミックレンジが拡大したように見えているにすぎない。   In addition, although the method proposed in Patent Document 3 seems to have expanded the dynamic range at first glance, in reality, the charge exceeding the saturation charge of the photodiode cannot be taken out as a signal, that is, the dynamic range is limited by the photodiode. It just looks like the dynamic range has expanded.

本発明は、上記事情に鑑みてなされたもので、撮像素子の画素を構成する光電変換手段の飽和電荷以上の電荷も信号電荷として利用することで、真の意味でダイナミックレンジを拡大し、高画質化に寄与することのできる撮像素子および該撮像素子を備えた撮像装置を提供することを目的とする。   The present invention has been made in view of the above circumstances, and by using a charge equal to or higher than the saturation charge of the photoelectric conversion means constituting the pixel of the image sensor as a signal charge, the dynamic range is expanded in a true sense. An object of the present invention is to provide an imaging device that can contribute to image quality improvement and an imaging device including the imaging device.

本発明の目的は、下記構成により達成することができる。   The object of the present invention can be achieved by the following constitution.

1.複数の画素を有する撮像素子において、
前記画素は、
被写体からの光を光電変換し、変換された光電荷を蓄積する光電変換手段と、
前記光電変換手段からあふれた光電荷を排出する排出手段と、
前記光電変換手段からあふれた光電荷を蓄積する蓄積手段と、
前記光電変換手段と前記排出手段との間に設けられた第1のポテンシャル障壁と、
前記光電変換手段と前記蓄積手段との間に設けられた第2のポテンシャル障壁とを備え
前記第1のポテンシャル障壁のポテンシャルと前記第2のポテンシャル障壁のポテンシャルとを異ならせた状態で、前記被写体からの光を光電変換することにより、前記光電変換手段からあふれた前記光電荷の一部を前記蓄積手段に蓄積し、残りを前記排出手段から排出することを特徴とする撮像素子。
1. In an image sensor having a plurality of pixels,
The pixel is
Photoelectric conversion means for photoelectrically converting light from a subject and storing the converted photoelectric charge ;
Discharging means for discharging the overflowing photoelectric charge from the photoelectric conversion means;
Accumulating means for accumulating photoelectric charges overflowing from the photoelectric conversion means;
A first potential barrier provided between the photoelectric conversion means and the discharge means;
A second potential barrier provided between the photoelectric conversion means and the storage means ,
A part of the photoelectric charge overflowing from the photoelectric conversion means by photoelectrically converting light from the subject in a state where the potential of the first potential barrier is different from the potential of the second potential barrier. Is stored in the storage means, and the rest is discharged from the discharge means .

2.前記第2のポテンシャル障壁ポテンシャルを可変に制御することを特徴とする前記1に記載の撮像素子。 2. Imaging device according to the 1, characterized by variably controlling the potential of said second potential barrier.

3.前記第1のポテンシャル障壁のポテンシャルと前記第2のポテンシャル障壁のポテンシャルを可変に制御することを特徴とする前記1に記載の撮像素子。 3. Imaging device according to the 1, wherein the benzalkonium be variably controlling the potential of the potential and the second potential barrier of the first potential barrier.

4.前記画素は、電荷検出手段を備え、
前記光電変換手段および前記蓄積手段に蓄積された電荷の前記電荷検出手段への完全転送が可能なポテンシャル構造を有することを特徴とする前記1からの何れか1項に記載の撮像素子。
4). The pixel includes a charge detection unit,
Imaging device according to any one of the items 1 to 3, characterized in that to have a potential structure capable of complete transfer to the charge detection means of the charge accumulated in the photoelectric conversion means and the storage means.

5.前記光電変換手段および前記蓄積手段は、埋め込みダイオード構造から成ることを特徴とする前記1から4の何れか1項に記載の撮像素子。 5. 5. The image pickup device according to any one of 1 to 4, wherein the photoelectric conversion unit and the storage unit have an embedded diode structure .

6.前記から5の何れか1項に記載の撮像素子を備えたことを特徴とする撮像装置6). An image pickup apparatus comprising the image pickup device according to any one of 1 to 5 above .

本発明によれば、撮像素子の画素を構成する光電変換手段の飽和電荷以上の電荷の一部を第2のポテンシャル障壁を介して蓄積手段に蓄積し、残りを第1のポテンシャル障壁を介して排出手段に排出することで、光電変換手段の飽和電荷以上の電荷を信号電荷として利用することができ、蓄積手段を大きくすることなく真の意味でダイナミックレンジを拡大することができ、かつ、リセットノイズを完全に除去できるために高画質化に寄与することのできる撮像素子および該撮像素子を備えた撮像装置を提供することができる。   According to the present invention, a part of the charge equal to or higher than the saturation charge of the photoelectric conversion means constituting the pixel of the image sensor is stored in the storage means via the second potential barrier, and the rest is stored via the first potential barrier. By discharging to the discharge means, the charge above the saturation charge of the photoelectric conversion means can be used as a signal charge, the true dynamic range can be expanded without increasing the storage means, and reset It is possible to provide an imaging device that can contribute to high image quality because noise can be completely removed, and an imaging device including the imaging device.

以下、図面に基づき本発明の実施の形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

まず最初に、本発明に係る撮像装置の一例であるデジタルカメラについて、図1および図2を用いて説明する。   First, a digital camera which is an example of an imaging apparatus according to the present invention will be described with reference to FIGS.

図1は、デジタルカメラの外観模式図で、図1(a)は正面図、図1(b)は背面図である。   1A and 1B are schematic external views of a digital camera. FIG. 1A is a front view and FIG. 1B is a rear view.

図1(a)において、デジタルカメラ1のボディ10の正面には、交換レンズ20が取り付けれられている。ボディ10の上面には、撮像のための操作部材であるレリーズボタン101が設置されており、ボディ10の内部でレリーズボタン101の下部には、レリーズボタン101の押し込みの1段目で動作するAFスイッチ101aと、レリーズボタンの押し込みの2段目で動作するレリーズスイッチ101bを構成する2段スイッチが配置されている。また、ボディ10の上部には、フラッシュ102が内蔵され、デジタルカメラ1の動作モードを設定するモード設定ダイアル112が配置されている。   In FIG. 1A, an interchangeable lens 20 is attached to the front surface of the body 10 of the digital camera 1. A release button 101, which is an operation member for imaging, is installed on the upper surface of the body 10, and an AF that operates in the first stage of pressing the release button 101 inside the body 10 is below the release button 101. A switch 101a and a two-stage switch constituting the release switch 101b that operates in the second stage of pressing the release button are arranged. A flash 102 is built in the upper part of the body 10 and a mode setting dial 112 for setting the operation mode of the digital camera 1 is arranged.

図1(b)で、ボディ10の背面には、デジタルカメラ1の電源をオン/オフするための電源スイッチ111、カメラの各種設定条件を変更する変更ダイアル113、上下左右と中央の5つのスイッチから成り、デジタルカメラ1の各動作モードでの各種設定を行うためのジョグダイアル115、ファインダ接眼レンズ121a、記録された画像や各種情報等を表示するための画像表示手段131が配置されている。   In FIG. 1 (b), on the back of the body 10, a power switch 111 for turning on / off the power of the digital camera 1, a change dial 113 for changing various setting conditions of the camera, up / down / left / right and center five switches A jog dial 115 for performing various settings in each operation mode of the digital camera 1, a finder eyepiece 121a, and an image display means 131 for displaying recorded images and various information are arranged.

図2は、図1に示したデジタルカメラ1の回路の一例を示すブロック図である。図中、図1と同じ部分には同じ番号を付与した。   FIG. 2 is a block diagram showing an example of a circuit of the digital camera 1 shown in FIG. In the figure, the same parts as those in FIG.

デジタルカメラ1の制御を行うカメラ制御手段150は、CPU(中央処理装置)151、ワークメモリ152、記憶部153、データメモリ154等から構成され、記憶部153に記憶されているプログラムをワークメモリ152に読み出し、当該プログラムに従ってデジタルカメラ1の各部を集中制御する。   The camera control means 150 that controls the digital camera 1 includes a CPU (central processing unit) 151, a work memory 152, a storage unit 153, a data memory 154, and the like, and programs stored in the storage unit 153 are stored in the work memory 152. And each unit of the digital camera 1 is centrally controlled according to the program.

また、カメラ制御手段150は、電源スイッチ111、モード設定ダイアル112、変更ダイアル113、ジョグダイアル115、AFスイッチ101a、レリーズスイッチ101b等からの入力を受信し、光学ファインダ121上の測光モジュール122と交信することで測光動作を制御し、AFモジュール144と交信することでAF動作を制御し、ミラー駆動手段143を介してレフレックスミラー141及びサブミラー142を駆動し、シャッタ駆動手段146を介してシャッタ145を制御し、フラッシュ102を制御し、撮像制御手段161と交信することで撮像動作を制御すると共に、撮像された画像や各種情報を画像表示手段131に表示し、インファインダ表示手段132に各種情報を表示する。   The camera control means 150 receives inputs from the power switch 111, the mode setting dial 112, the change dial 113, the jog dial 115, the AF switch 101a, the release switch 101b, etc., and communicates with the photometry module 122 on the optical viewfinder 121. Thus, the photometry operation is controlled, the AF operation is controlled by communicating with the AF module 144, the reflex mirror 141 and the sub mirror 142 are driven via the mirror driving means 143, and the shutter 145 is moved via the shutter driving means 146. And controlling the flash 102 and controlling the imaging operation by communicating with the imaging control means 161, displaying the captured image and various information on the image display means 131, and displaying various information on the finder display means 132. indicate.

また、カメラ制御手段150は、外部インターフェース(I/F)185を介して、デジタルカメラ1の外部に設けられたパーソナルコンピュータや携帯情報端末と、撮像された画像データやデジタルカメラ1の制御信号等をやり取りする。   The camera control means 150 also includes a personal computer or a portable information terminal provided outside the digital camera 1 via an external interface (I / F) 185, captured image data, control signals for the digital camera 1, and the like. Exchange.

さらに、カメラ制御手段150は、ボディ10と交換レンズ20の間の交信を行う、マウント(ボディ側)171上に設けられたBL交信手段(ボディ側)172と、マウント(レンズ側)271上に設けられたBL交信手段(レンズ側)272を介して、交換レンズ20のレンズインターフェース251経由で、レンズ211のフォーカスとズームの制御を行うレンズ制御手段241、絞り221の制御を行う絞り制御手段222、交換レンズ20の固有情報を格納しているレンズ情報記憶手段231と交信を行うことで、交換レンズ20全体を制御する。   Further, the camera control means 150 communicates between the body 10 and the interchangeable lens 20 on the mount (body side) 171 and the mount (lens side) 271 provided on the mount (body side) 171. Through the BL communication means (lens side) 272 provided, via the lens interface 251 of the interchangeable lens 20, a lens control means 241 for controlling the focus and zoom of the lens 211, and an aperture control means 222 for controlling the diaphragm 221. The entire interchangeable lens 20 is controlled by communicating with the lens information storage means 231 storing the unique information of the interchangeable lens 20.

交換レンズ20のレンズ211によって図3で後述する撮像素子162の撮像面162a上に結像される画像は、撮像素子162で光電変換された後、アンプ163で増幅され、アナログ/デジタル(A/D)変換手段164でデジタルデータに変換され、画像処理手段165で既定の画像処理を施したデジタル撮像データに変換され、一旦画像メモリ181に記録された後、最終的にはメモリカード182に記録される。これらの動作は、カメラ制御手段150の制御下で、撮像制御手段161によって制御される。撮像制御手段161、アンプ163、A/D変換器164および画像処理部165は、撮像回路160を構成する。   An image formed on an imaging surface 162a of an imaging element 162 (to be described later with reference to FIG. 3) by the lens 211 of the interchangeable lens 20 is photoelectrically converted by the imaging element 162, amplified by an amplifier 163, and analog / digital (A / A) D) Converted into digital data by the converting means 164, converted into digital image data subjected to predetermined image processing by the image processing means 165, once recorded in the image memory 181 and finally recorded in the memory card 182 Is done. These operations are controlled by the imaging control unit 161 under the control of the camera control unit 150. The imaging control unit 161, the amplifier 163, the A / D converter 164, and the image processing unit 165 constitute an imaging circuit 160.

次に、本発明における撮像素子を構成する各構成要素とその配置の一例を図3に示す。図3は、撮像素子を構成する各構成要素の配置の一例を示す模式図である。図1および図2と同じ部分には同じ番号を付与する。   Next, FIG. 3 shows an example of each component constituting the image sensor according to the present invention and its arrangement. FIG. 3 is a schematic diagram illustrating an example of an arrangement of each component constituting the image sensor. The same parts as those in FIGS. 1 and 2 are given the same numbers.

撮像素子162は、交換レンズ20のレンズ211によってその上に画像が結像される撮像面162aを有し、撮像面162a上に、水平と垂直に配列された複数の画素162bと、垂直走査回路162c、サンプルホールド回路162d、出力回路162e、水平走査回路162f、出力アンプ162g、タイミングジェネレータ162h等の構成要素を備え、画素162bの各水平行毎の並びと垂直走査回路162cとは行選択線162iで結ばれ、画素162bの各垂直列毎の並びとサンプルホールド回路162dとは垂直信号線162jで結ばれている。   The imaging element 162 has an imaging surface 162a on which an image is formed by the lens 211 of the interchangeable lens 20, and a plurality of pixels 162b arranged in the horizontal and vertical directions on the imaging surface 162a, and a vertical scanning circuit. 162c, a sample-and-hold circuit 162d, an output circuit 162e, a horizontal scanning circuit 162f, an output amplifier 162g, a timing generator 162h, and the like. The row-by-horizontal arrangement of the pixels 162b and the vertical scanning circuit 162c are the row selection lines 162i. The arrangement of the pixels 162b for each vertical column and the sample hold circuit 162d are connected by a vertical signal line 162j.

撮像素子162の撮像動作は、撮像制御手段161からの撮像制御信号161aに従って、タイミングジェネレータ162hによって制御される。詳細な撮像動作は、図6等で後述するが、概略としては、行選択線162iで選択された1行分の撮像素子162の画素162bの撮像出力VOUTが、垂直信号線162jに導出され、サンプルホールド回路162dに入力されて保持され、水平走査回路162fの動作に従って出力回路162eにより出力アンプ162gを介して撮像データ162kとして順次出力される。同様な動作が水平全行について行われる。出力された撮像データ162kは、アンプ163に入力される。   The imaging operation of the imaging element 162 is controlled by the timing generator 162h in accordance with the imaging control signal 161a from the imaging control means 161. The detailed imaging operation will be described later with reference to FIG. 6 and the like. As a general rule, the imaging output VOUT of the pixel 162b of the imaging device 162 for one row selected by the row selection line 162i is derived to the vertical signal line 162j. It is input to and held in the sample hold circuit 162d, and is sequentially output as imaging data 162k via the output amplifier 162g by the output circuit 162e in accordance with the operation of the horizontal scanning circuit 162f. A similar operation is performed for all horizontal rows. The output imaging data 162k is input to the amplifier 163.

次に、本発明における撮像素子162の画素162bの第1の実施の形態と、その撮像動作について、図4乃至図8を用いて説明する。   Next, the first embodiment of the pixel 162b of the image sensor 162 according to the present invention and the imaging operation thereof will be described with reference to FIGS.

図4は、画素162bの撮像に関わる主要部の第1の実施の形態を示す模式図で、図4(a)は撮像面162a側から見た状態、図4(b)は図4(a)のA−A’断面の構造図、図4(c)は図4(a)のA−A’断面のポテンシャル図である。   4A and 4B are schematic views showing a first embodiment of a main part related to imaging of the pixel 162b. FIG. 4A is a state viewed from the imaging surface 162a side, and FIG. 4B is FIG. FIG. 4C is a potential diagram of the AA ′ cross section of FIG. 4A.

図4(a)において、本発明における光電変換手段として機能するフォトダイオードPD(以下、PDと言う)に隣接して、第1のポテンシャル障壁PB1(以下、PB1と言う)および第2のポテンシャル障壁PB2(以下、PB2と言う)が設けられ、PB1を挟んでPDと反対側に本発明における排出手段として機能するオーバーフロードレインOFD(以下、OFDと言う)が設けられ、PB2を挟んでPDと反対側に蓄積手段CP(以下、CPと言う)が設けられている。   In FIG. 4 (a), a first potential barrier PB1 (hereinafter referred to as PB1) and a second potential barrier are adjacent to a photodiode PD (hereinafter referred to as PD) functioning as a photoelectric conversion means in the present invention. PB2 (hereinafter referred to as PB2) is provided, and an overflow drain OFD (hereinafter referred to as OFD) that functions as a discharge means in the present invention is provided on the opposite side of PD across PB1, and is opposite to PD across PB2. Storage means CP (hereinafter referred to as CP) is provided on the side.

図4(b)において、PDおよびCPは、例えばP型基板(Psub)にN型不純物を薄く(N−)イオン注入することにより形成され、さらにその上部にP型不純物を濃く(P+)イオン注入することで埋め込み型構造が形成されている。OFDも、P型基板(Psub)にN型不純物を濃く(N+)イオン注入することにより形成される。PB1およびPB2は、P型基板(Psub)にP型の不純物をイオン注入することで形成される。いずれも、イオン注入後の熱処理により所望の特性が得られるように形成される。また、これらの各部の表面は酸化膜や窒化膜等の絶縁層INLによって覆われている。さらに、PD以外の各部は遮光層SLによって覆われている。   In FIG. 4B, PD and CP are formed by, for example, thinly implanting (N−) ions of N-type impurities into a P-type substrate (Psub), and further deepening (P +) ions of P-type impurities on the upper part thereof. By implantation, a buried structure is formed. OFD is also formed by ion implantation of N-type impurities to a P-type substrate (Psub) at a high concentration (N +). PB1 and PB2 are formed by ion-implanting P-type impurities into a P-type substrate (Psub). Both are formed so that desired characteristics can be obtained by heat treatment after ion implantation. The surface of each part is covered with an insulating layer INL such as an oxide film or a nitride film. Further, each part other than the PD is covered with a light shielding layer SL.

図4(c)は、図7で後述する初期リセット動作直後の各部のポテンシャル示す模式図で、PDおよびCPは空乏化されたポテンシャルになっており、OFDは固定電位(例えば電源電圧VDD)に接続されている。本例ではPDとCPのポテンシャルはほぼ同じとして図示しているが、これは必須条件ではなく、両者に差があってもよい。   FIG. 4C is a schematic diagram showing the potential of each part immediately after the initial reset operation, which will be described later with reference to FIG. 7. PD and CP are depleted potentials, and OFD is a fixed potential (for example, power supply voltage VDD). It is connected. In this example, the potentials of PD and CP are illustrated as almost the same, but this is not an essential condition, and there may be a difference between the two.

PB1およびPB2のポテンシャルはPD、CPおよびOFDのポテンシャルよりも高く設定されており、さらに、PB1のポテンシャルはPB2のポテンシャルよりΔVptだけ低く設定されている。ポテンシャル差は、形成時のイオン注入条件や障壁の幅等によって設定可能であり、例えば、PB2部分のP型不純物濃度をPB1部分の濃度よりも濃くすると、ポテンシャルを高く設定できる。なお、PB1およびPB2は弱反転状態になっている。   The potentials of PB1 and PB2 are set higher than the potentials of PD, CP, and OFD, and the potential of PB1 is set lower by ΔVpt than the potential of PB2. The potential difference can be set according to ion implantation conditions at the time of formation, the width of the barrier, and the like. For example, if the P-type impurity concentration in the PB2 portion is higher than the concentration in the PB1 portion, the potential can be set higher. PB1 and PB2 are in a weak inversion state.

図5は、図4に示した画素162bの撮像に関わる主要部に光が入射した時の光電変換と光電荷蓄積の状態を示す模式的なポテンシャル図である。PB1のポテンシャルをVg1、PB2のポテンシャルをVg2とすると、図5(a)において、光(hν)が入射すると、PDにおいて光電変換が行われて入射光量に応じた光電荷Qpdが発生し、PDに蓄積される。図4(b)に示したように、PD以外の部分は遮光層SLにより遮光されている。以下の図では、遮光層SLの図示は省略する。 FIG. 5 is a schematic potential diagram showing a state of photoelectric conversion and photoelectric charge accumulation when light is incident on the main part related to imaging of the pixel 162b shown in FIG. Assuming that the potential of PB1 is V g1 and the potential of PB2 is V g2 , in FIG. 5A, when light (hν) is incident, photoelectric conversion is performed in the PD and a photocharge Qpd corresponding to the amount of incident light is generated. , Accumulated in PD. As shown in FIG. 4B, portions other than the PD are shielded from light by the light shielding layer SL. In the following drawings, the illustration of the light shielding layer SL is omitted.

図5(b)において、発生した光電荷Qpdは、PDの蓄積限界量QpdmaxまでPDに蓄積され、図5(c)において、発生した光電荷QpdがPDの蓄積限界量Qpdmaxを超えると、PD外にあふれ出す状態になり、一部はOFDに排出され一部はCPに光電荷Qcpとして蓄積される。この時、ポテンシャル障壁には電流が流れるが、この電流値Iはポテンシャル障壁が弱反転状態にある時、次の式に従う。   In FIG. 5B, the generated photocharge Qpd is accumulated in the PD up to the PD accumulation limit amount Qpdmax. In FIG. 5C, when the generated photocharge Qpd exceeds the PD accumulation limit amount Qpdmax, the PD A part overflows to the outside, and a part is discharged to the OFD and a part is accumulated in the CP as a photocharge Qcp. At this time, a current flows through the potential barrier, but this current value I follows the following equation when the potential barrier is in a weak inversion state.

ただし、I0、αは定数、Vgはポテンシャル障壁のポテンシャル、VsはPDの電位、q、k、Tはそれぞれ電子の素電荷、ボルツマン定数、絶対温度である。 However, I 0 and α are constants, V g is a potential of a potential barrier, V s is a potential of PD, q, k, and T are elementary charges of electrons, Boltzmann constant, and absolute temperature, respectively.

本実施の形態のようにポテンシャル障壁が2つある場合、光電流をIpd、PB1を流れる電流をI1、PB2を流れる電流をI2とすると、 If the potential barrier as in the present embodiment there are two, the current the current flowing through the light current Ipd, PB1 through the I 1, PB2 When I 2,

である。ここに、Ipd=I1+I2である。 It is. Here, Ipd = I 1 + I 2 .

従って、PB1とPB2を流れる電流の比rは、PB1とPB2のポテンシャルの差をΔVpt(=Vg1−Vg2)とすると、 Therefore, the ratio r of the currents flowing through PB1 and PB2 is expressed as follows: if the potential difference between PB1 and PB2 is ΔVpt (= V g1 −V g2 ),

となり、ポテンシャル障壁のポテンシャル差ΔVptによってPB1とPB2を流れる電流の比rを制御できることが分かる。 Thus, it can be seen that the ratio r of the current flowing through PB1 and PB2 can be controlled by the potential difference ΔVpt of the potential barrier.

例えば、r=9とすれば、PDからあふれ出した光電流のうち1/10がPB2を通ってCPに蓄積されることになり、例えばCPの容量CcpがPDの容量Cpdと同じであっても、10倍の光入力に対応した光電荷を蓄積できるようになるので、CPの容量(=CPの表面積)を大きくしなくてもダイナミックレンジ拡大が実現できる。ポテンシャル差ΔVptとPB1とPB2を流れる電流の比rの関係は、常温(25℃)で、ΔVpt=約60mVでr=10、ΔVpt=約120mVでr=100である。   For example, if r = 9, 1/10 of the photocurrent overflowing from the PD is accumulated in the CP through the PB2, and for example, the CP capacitance Ccp is the same as the PD capacitance Cpd. However, since it becomes possible to accumulate photocharges corresponding to 10 times the light input, the dynamic range can be expanded without increasing the CP capacitance (= CP surface area). The relationship between the potential difference ΔVpt and the ratio r of the currents flowing through PB1 and PB2 is r = 10 when ΔVpt = about 60 mV and r = 100 when ΔVpt = about 120 mV at room temperature (25 ° C.).

次に、図4で示した画素162bの撮像に関わる主要部の第1の実施の形態の撮像動作を、図6乃至図8を用いて説明する。図6は、図4(a)に示した画素162bの撮像に関わる主要部に、撮像出力読み出し回路を接続した画素162bの回路図である。   Next, the imaging operation of the first embodiment of the main part related to imaging of the pixel 162b shown in FIG. 4 will be described with reference to FIGS. FIG. 6 is a circuit diagram of a pixel 162b in which an imaging output readout circuit is connected to a main part related to imaging of the pixel 162b shown in FIG.

図6において、画素162bの主要部は、図4で示したPD,OFD、CP、PB1およびPB2と、5個のNチャンネルMOSFET(金属酸化膜半導体電界効果トランジスタ:以下、トランジスタという)から構成されている。VDDは電源電圧、RSBはリセット電位であり、SX(162i)、RX、SEL1、SEL2は制御信号である。   In FIG. 6, the main part of the pixel 162b is composed of the PD, OFD, CP, PB1, and PB2 shown in FIG. 4, and five N-channel MOSFETs (metal oxide semiconductor field effect transistors: hereinafter referred to as transistors). ing. VDD is a power supply voltage, RSB is a reset potential, and SX (162i), RX, SEL1, and SEL2 are control signals.

トランジスタQs1は、ゲートに接続された出力信号SEL1によって制御され、PDで光電変換され蓄積された光電荷QpdをトランジスタQbのゲートの寄生容量に完全転送するスイッチであり、トランジスタQs2は、同じくゲートに接続された出力信号SEL2によって制御され、CPに蓄積された光電荷QcpをトランジスタQbのゲートの寄生容量に完全転送するスイッチである。   The transistor Qs1 is a switch that is controlled by the output signal SEL1 connected to the gate and completely transfers the photoelectric charge Qpd photoelectrically converted and accumulated by the PD to the parasitic capacitance of the gate of the transistor Qb. The transistor Qs2 is also connected to the gate. This switch is controlled by the connected output signal SEL2 and completely transfers the photocharge Qcp accumulated in CP to the parasitic capacitance of the gate of the transistor Qb.

トランジスタQbは、ドレインが電源電圧VDDに、ソースがトランジスタQselのドレインに接続されており、ゲートに入力される電位に対する電流増幅を行うことで、出力インピーダンスを下げるソースフォロワ増幅回路を構成する。   The transistor Qb has a drain connected to the power supply voltage VDD and a source connected to the drain of the transistor Qsel, and constitutes a source follower amplifier circuit that lowers the output impedance by performing current amplification on the potential input to the gate.

トランジスタQselは、信号読み出しトランジスタであり、ゲートは行選択線162iに接続されており、垂直走査回路162cによって印加される読み出し信号SXに応じてオン、オフされるスイッチとして動作し、ソースは垂直信号線162jに接続されており、トランジスタQselがオンされると、ドレインに接続されたトランジスタQbで低インピーダンス化されたPDあるいはCPの出力が撮像出力VOUT(図7で後述するPD撮像出力VpdおよびCP撮像出力Vcp)として垂直信号線162jへ導出される。   The transistor Qsel is a signal readout transistor, the gate is connected to the row selection line 162i, operates as a switch that is turned on / off in response to the readout signal SX applied by the vertical scanning circuit 162c, and the source is a vertical signal. When the transistor Qsel is connected to the line 162j and the transistor Qsel is turned on, the output of the PD or CP whose impedance is reduced by the transistor Qb connected to the drain is the imaging output VOUT (PD imaging outputs Vpd and CP described later in FIG. 7). The image output Vcp) is derived to the vertical signal line 162j.

トランジスタQr1はリセットトランジスタであり、ゲートに接続されたリセット信号RXによって制御され、トランジスタQbのゲートをリセット電位RSBにリセット(初期化)する。   The transistor Qr1 is a reset transistor, which is controlled by a reset signal RX connected to the gate, and resets (initializes) the gate of the transistor Qb to the reset potential RSB.

図7は、図6に示した画素162bの撮像動作の流れを示すタイミングチャートである。本発明においては、撮像素子162の露光量制御はシャッタで行われる。   FIG. 7 is a timing chart showing the flow of the imaging operation of the pixel 162b shown in FIG. In the present invention, the exposure amount control of the image sensor 162 is performed by a shutter.

図7において、タイミングT1(初期リセット動作)で、撮像素子162への露光を制御するシャッタが閉じられた状態で、リセット信号RX、出力信号SEL1およびSEL2が高電位(H)に設定されることで、PDおよびCPの残存電荷がトランジスタQbのゲートの寄生容量に完全転送されてPDおよびCPがリセットされるとともに、トランジスタQbのゲートがリセット電位RSBにリセットされる。この時、PDおよびCPは、残存電荷が完全転送されて空乏化されるのでリセットノイズは発生しない。   In FIG. 7, at timing T1 (initial reset operation), the reset signal RX and the output signals SEL1 and SEL2 are set to a high potential (H) in a state in which the shutter for controlling exposure to the image sensor 162 is closed. Thus, the remaining charges of PD and CP are completely transferred to the parasitic capacitance of the gate of transistor Qb, PD and CP are reset, and the gate of transistor Qb is reset to reset potential RSB. At this time, the PD and CP are depleted due to the complete transfer of the remaining charge, so no reset noise occurs.

タイミングT2(撮像動作)で、シャッタが開口されて撮像素子162に光が入射して撮像が行われる。この動作は、図5に示した動作と同じである。タイミングT2の終わりでシャッタが閉じられ、撮像動作が終了される。この時、PDには光電荷Qpdが蓄積され、CPには、図5(c)に示したようにPDからあふれ出た光電荷があった場合には、光電荷Qcpが蓄積されている。   At timing T <b> 2 (imaging operation), the shutter is opened and light is incident on the imaging element 162 to perform imaging. This operation is the same as the operation shown in FIG. At the end of timing T2, the shutter is closed, and the imaging operation is completed. At this time, the photocharge Qpd is accumulated in the PD, and the photocharge Qcp is accumulated in the CP when the photocharge overflowing from the PD as shown in FIG. 5C.

タイミングT3(PD信号読み出し動作)で、読み出し信号SXと出力信号SEL1が高電位(H)にされることで、PDに蓄積された光電荷QpdがトランジスタQbのゲートの寄生容量に完全転送されてゲート電位VGに変換され、トランジスタQbでインピーダンス変換され、トランジスタQselによって画素162bのPD撮像出力Vpdとして垂直信号線162jに導出される。   At timing T3 (PD signal read operation), the read signal SX and the output signal SEL1 are set to a high potential (H), so that the photocharge Qpd accumulated in the PD is completely transferred to the parasitic capacitance of the gate of the transistor Qb. It is converted to the gate potential VG, impedance is converted by the transistor Qb, and the PD imaging output Vpd of the pixel 162b is derived to the vertical signal line 162j by the transistor Qsel.

タイミングT4(Qbリセット動作)で、リセット信号RXが高電位(H)にされることでトランジスタQbのゲートがリセット電位RSBにリセットされる。   At timing T4 (Qb reset operation), the reset signal RX is set to a high potential (H), whereby the gate of the transistor Qb is reset to the reset potential RSB.

タイミングT5(CP信号読み出し動作)で、読み出し信号SXと出力信号SEL2が高電位(H)にされることで、CPに蓄積された光電荷QcpがトランジスタQbのゲートの寄生容量に完全転送されてゲート電位VGに変換され、トランジスタQbでインピーダンス変換され、トランジスタQselによって画素162bのCP撮像出力Vcpとして垂直信号線162jに導出される。   At timing T5 (CP signal read operation), the read signal SX and the output signal SEL2 are set to a high potential (H), so that the photocharge Qcp accumulated in the CP is completely transferred to the parasitic capacitance of the gate of the transistor Qb. It is converted to the gate potential VG, impedance is converted by the transistor Qb, and the CP imaging output Vcp of the pixel 162b is derived to the vertical signal line 162j by the transistor Qsel.

PD撮像出力VpdとCP撮像出力Vcpは、サンプルホールド回路162dに一旦保持された後に加算され、水平走査回路162fの動作に合わせて出力回路により出力アンプ162gを介して撮像データ162kとして出力される。これを図8に示す。図8は、図6に示した撮像素子162の光電変換特性を示すグラフの模式図で、横軸に撮像素子162への入射光量を、縦軸に撮像データ162kをとってある。   The PD imaging output Vpd and the CP imaging output Vcp are temporarily held in the sample hold circuit 162d and then added, and output as imaging data 162k through the output amplifier 162g by the output circuit in accordance with the operation of the horizontal scanning circuit 162f. This is shown in FIG. FIG. 8 is a schematic diagram of a graph showing the photoelectric conversion characteristics of the image sensor 162 shown in FIG. 6. The horizontal axis represents the amount of incident light on the image sensor 162, and the vertical axis represents the image data 162k.

図8において、入射光量の少ない側の線形特性がPDによる光電荷の蓄積による光電変換特性(以下、PD特性と言う)、入射光量の多い側の線形特性がCPによる光電荷の蓄積による光電変換特性(以下、CP特性と言う)で、PDの飽和出力までは傾きの大きいPD特性(傾きをAとする)、それ以上の光量では傾きの小さいCP特性(図8には、前述したPB1とPB2を流れる電流の比r=9の場合(すなわち傾きA/10の場合)を図示した)で、PD特性からCP特性に不連続に切り替わる点(以下、変曲点と言う)を持つ。   In FIG. 8, the linear characteristic on the side where the incident light quantity is small is a photoelectric conversion characteristic (hereinafter referred to as PD characteristic) due to the accumulation of photocharge by PD, and the linear characteristic on the side where the incident light quantity is large is photoelectric conversion due to the accumulation of photocharge by CP. In the characteristics (hereinafter referred to as CP characteristics), a PD characteristic having a large inclination until the saturation output of PD (inclination is assumed to be A), and a CP characteristic having a small inclination for a light amount higher than that (in FIG. In the case of the ratio r = 9 of the current flowing through PB2 (that is, the case of slope A / 10), there is a point (hereinafter referred to as an inflection point) where the PD characteristic is discontinuously switched to the CP characteristic.

CP特性を持たない一般的な撮像素子の光電変換特性は、PD特性が撮像データ162kの最大出力まで伸びた特性(図8の破線で示した特性)で、この場合の撮像ダイナミックレンジはダイナミックレンジ1となる。これに対して、本発明の撮像素子では撮像ダイナミックレンジはダイナミックレンジ2となり、広ダイナミックレンジ化が達成できていることが分かる。   The photoelectric conversion characteristic of a general image sensor having no CP characteristic is a characteristic in which the PD characteristic extends to the maximum output of the imaging data 162k (characteristic indicated by a broken line in FIG. 8). In this case, the imaging dynamic range is the dynamic range. 1 On the other hand, in the imaging device of the present invention, the imaging dynamic range is the dynamic range 2, and it can be seen that a wide dynamic range can be achieved.

以上に述べたような構成とすることによって、PDの飽和電荷以上の電荷を、CPに蓄積して信号電荷として利用することができるので、撮像素子の撮像ダイナミックレンジを拡大することができる。   With the configuration as described above, charges equal to or higher than the saturation charge of the PD can be accumulated in the CP and used as signal charges, so that the imaging dynamic range of the imaging element can be expanded.

なお、上述した5つのトランジスタはNチャンネルMOSFETとして説明したが、PチャンネルMOSFETで回路を構成することも、もちろん可能である。   Although the five transistors described above have been described as N-channel MOSFETs, it is of course possible to configure a circuit with P-channel MOSFETs.

次に、本発明における撮像素子162の画素162bの第2の実施の形態と、その撮像動作について、図9乃至図16を用いて説明する。   Next, a second embodiment of the pixel 162b of the image sensor 162 according to the present invention and its imaging operation will be described with reference to FIGS.

図9は、本発明における撮像素子162の画素162bの第2の実施の形態を示す模式図で、図9(a)は、図4(a)に示した画素162bの撮像に関わる主要部に、電荷検出手段CD(以下、CDと言う)と、PDに蓄積された光電荷QpdをCDに完全転送する第1の転送ゲートTG1(以下、TG1と言う)と、CPに蓄積された光電荷QcpをCDに完全転送する第2の転送ゲートTG2(以下、TG2と言う)とが追加され、撮像出力読み出し回路が接続された回路図であり、図9(b)は、図9(a)のB−B’断面の構造図である。図9(a)のA−A’断面は図4(b)と同じであるので省略する。   FIG. 9 is a schematic diagram illustrating a second embodiment of the pixel 162b of the image sensor 162 according to the present invention. FIG. 9A illustrates a main part related to imaging of the pixel 162b illustrated in FIG. , A charge detection means CD (hereinafter referred to as CD), a first transfer gate TG1 (hereinafter referred to as TG1) that completely transfers the photocharge Qpd accumulated in the PD to the CD, and a photocharge accumulated in the CP. FIG. 9B is a circuit diagram in which a second transfer gate TG2 (hereinafter referred to as TG2) for completely transferring Qcp to a CD is added, and an imaging output readout circuit is connected. FIG. FIG. The cross section A-A ′ of FIG. 9A is the same as FIG.

図9(a)において、TG1はPDに隣接して設けられ、TG2はCPに隣接して設けられ、CDはTG1およびTG2を挟んでPDおよびCPと反対側に配置されている。TG1は転送信号TX1により制御され、TG2は転送信号TX2により制御される。トランジスタQbのゲートはCDに接続されている。トランジスタQbのその他の構成および機能、並びにトランジスタQsel、Qr1の構成および機能は図6と同じである。   In FIG. 9A, TG1 is provided adjacent to PD, TG2 is provided adjacent to CP, and CD is arranged on the opposite side of PD and CP across TG1 and TG2. TG1 is controlled by the transfer signal TX1, and TG2 is controlled by the transfer signal TX2. The gate of the transistor Qb is connected to CD. The other configurations and functions of the transistor Qb and the configurations and functions of the transistors Qsel and Qr1 are the same as those in FIG.

図9(b)において、PD、CPおよびOFDは、図4と同じ方法により形成される。CDは、OFDと同様にP型基板(Psub)にN型不純物を濃く(N+)イオン注入することにより形成され、TG1およびTG2も、PB1およびPB2と同様にP型基板(Psub)にP型の不純物をイオン注入することで基板内に不純物濃度分布を形成した後、絶縁層INL上にポリシリコン等の導電体を積層してゲート電極ELとすることで形成される。   In FIG. 9B, PD, CP and OFD are formed by the same method as in FIG. The CD is formed by ion implantation of N-type impurities to the P-type substrate (Psub) in the same manner as the OFD, and the TG1 and TG2 are also P-type in the P-type substrate (Psub) like the PB1 and PB2. An impurity concentration distribution is formed in the substrate by ion implantation of the impurity, and a gate electrode EL is formed by laminating a conductor such as polysilicon on the insulating layer INL.

いずれも、イオン注入後の熱処理により所望の特性が得られるように形成される。これらの各部の表面は酸化膜や窒化膜等の絶縁層INLによって覆われている。さらに、PD以外の各部は遮光層SLによって覆われている。   Both are formed so that desired characteristics can be obtained by heat treatment after ion implantation. The surface of each part is covered with an insulating layer INL such as an oxide film or a nitride film. Further, each part other than the PD is covered with a light shielding layer SL.

図10は、図9(a)に示した画素回路の駆動方法を示すタイミングチャートで、図10(a)はPDに蓄積された光電荷とCPに蓄積された光電荷をCDで混合して読み出す方法のタイミングチャートであり、図10(b)はPDに蓄積された光電荷とCPに蓄積された光電荷を個別に読み出す方法のタイミングチャートである。図10(a)の方法であれば、信号読み出しに関わるタイミング信号が簡略化されるために読み出し時間が短縮され、リセットノイズ除去のための回路も簡略化できる。図10(b)の方法であれば、CDの容量をより小さくでき、画素の小型化に寄与できる。   FIG. 10 is a timing chart showing a driving method of the pixel circuit shown in FIG. 9A. FIG. 10A is a diagram in which the photocharge accumulated in the PD and the photocharge accumulated in the CP are mixed by the CD. FIG. 10B is a timing chart of a method for reading out the photoelectric charge accumulated in the PD and the photoelectric charge accumulated in the CP individually. With the method of FIG. 10A, the timing signal related to signal readout is simplified, so the readout time is shortened, and the circuit for removing reset noise can be simplified. With the method shown in FIG. 10B, the capacity of the CD can be further reduced, which can contribute to downsizing of the pixel.

図10(a)において、タイミングT1(初期リセット動作)で、撮像素子162への露光を制御するシャッタが閉じられた状態で、リセット信号RX、転送信号TX1およびTX2が高電位(H)に設定されることで、PDおよびCPの残存電荷がTG1およびTG2を介してCDに完全転送され、トランジスタQr1がオンすることでトランジスタQbのゲートとCDがリセット電位RSBにリセットされる。この時、PDおよびCPは、残存電荷が完全転送されて空乏化されるのでリセットノイズは発生しないが、CDにはリセットノイズによる電荷Qn1が発生する。タイミングT1直後の各部のポテンシャルの状態を、図11に示す。   In FIG. 10A, at timing T1 (initial reset operation), the reset signal RX and the transfer signals TX1 and TX2 are set to a high potential (H) while the shutter for controlling exposure to the image sensor 162 is closed. Thus, the remaining charges of PD and CP are completely transferred to CD via TG1 and TG2, and the transistor Qr1 is turned on to reset the gate of the transistor Qb and CD to the reset potential RSB. At this time, PD and CP are depleted because the remaining charges are completely transferred, and thus no reset noise is generated. However, a charge Qn1 due to reset noise is generated in CD. FIG. 11 shows the potential state of each part immediately after the timing T1.

タイミングT2(撮像動作)で、シャッタが開口されて撮像素子162に光が入射して撮像が行われる。この動作は、図5のポテンシャル図に示した動作と同じである。タイミングT2の終わりでシャッタが閉じられ、撮像動作が終了される。この時、PDには光電荷Qpdが蓄積され、CPには、図5(c)に示したようにPDからあふれ出た光電荷があった場合には、光電荷Qcpが蓄積されている。   At timing T <b> 2 (imaging operation), the shutter is opened and light is incident on the imaging element 162 to perform imaging. This operation is the same as the operation shown in the potential diagram of FIG. At the end of timing T2, the shutter is closed, and the imaging operation is completed. At this time, the photocharge Qpd is accumulated in the PD, and the photocharge Qcp is accumulated in the CP when the photocharge overflowing from the PD as shown in FIG. 5C.

タイミングT3(ノイズ読み出し動作)で、読み出し信号SXが高電位(H)にされることで、リセットノイズによる電荷Qn1が蓄積された状態でのCDの電位Vn1が、トランジスタQbでインピーダンス変換され、トランジスタQselによって画素162bのリセットノイズ出力Vn1として垂直信号線162jに導出される。タイミングT3のA−A’断面およびB−B’断面での各部のポテンシャルの状態を、図12に示す。   At timing T3 (noise readout operation), the readout signal SX is set to a high potential (H), so that the potential Vn1 of CD in a state where the charge Qn1 due to reset noise is accumulated is impedance-converted by the transistor Qb, and the transistor Qsel is derived to the vertical signal line 162j as the reset noise output Vn1 of the pixel 162b. FIG. 12 shows the potential state of each part in the A-A ′ section and the B-B ′ section at the timing T <b> 3.

タイミングT4(混合信号読み出し動作)で、転送信号TX1およびTX2が高電位(H)にされることで、PDに蓄積された光電荷QpdおよびCPに蓄積された光電荷QcpがCDに完全転送されて混合され、リセットノイズによる電荷Qn1に重畳される。同時に読み出し信号SXが高電位(H)にされることで、混合された光電荷Qmix(=Qpd+Qcp)とリセットノイズによる電荷Qn1が蓄積された状態でのCDの電位Vmixが、トランジスタQbでインピーダンス変換され、トランジスタQselによって画素162bの混合信号出力Vmixとして垂直信号線162jに導出される。タイミングT4のB−B’断面での各部のポテンシャルの状態を、図13に示す。   At timing T4 (mixed signal read operation), the transfer signals TX1 and TX2 are set to a high potential (H), so that the photocharge Qpd accumulated in the PD and the photocharge Qcp accumulated in the CP are completely transferred to the CD. And superimposed on the charge Qn1 due to reset noise. At the same time, when the read signal SX is set to a high potential (H), the potential Vmix of the CD in a state where the mixed photocharge Qmix (= Qpd + Qcp) and the charge Qn1 due to reset noise are accumulated is converted by the transistor Qb. Then, the mixed signal output Vmix of the pixel 162b is derived by the transistor Qsel to the vertical signal line 162j. FIG. 13 shows a potential state of each part in the B-B ′ cross section at the timing T <b> 4.

垂直信号線162jに導出されたリセットノイズ出力Vn1と混合信号出力Vmixは、サンプルホールド回路162dに設けられた記憶手段に記憶されて差分がとられる(所謂相関二重サンプリング動作)ことで、リセットノイズが完全に除去された撮像データ162k(図3)として出力される。   The reset noise output Vn1 and the mixed signal output Vmix derived to the vertical signal line 162j are stored in the storage means provided in the sample hold circuit 162d and a difference is taken (so-called correlated double sampling operation), so that the reset noise is obtained. Is output as imaging data 162k (FIG. 3) from which the image is completely removed.

図10(b)において、タイミングT1からタイミングT3までは上述した図10(a)の動作と同じであるので、説明は省略する。   In FIG. 10B, the operation from timing T1 to timing T3 is the same as the operation in FIG.

タイミングT5(PD信号読み出し動作)で、転送信号TX1が高電位(H)にされることで、PDに蓄積された光電荷QpdがCDに完全転送され、リセットノイズによる電荷Qn1に重畳される。同時に読み出し信号SXが高電位(H)にされることで、光電荷Qpdとリセットノイズによる電荷Qn1が重畳された状態でのCDの電位Vs1が、トランジスタQbでインピーダンス変換され、トランジスタQselによって画素162bのPD信号出力Vs1として垂直信号線162jに導出される。タイミングT5のB−B’断面での各部のポテンシャルの状態を、図14に示す。   At timing T5 (PD signal read operation), the transfer signal TX1 is set to a high potential (H), so that the photocharge Qpd accumulated in the PD is completely transferred to the CD and superimposed on the charge Qn1 due to reset noise. At the same time, the read signal SX is set to a high potential (H), whereby the potential Vs1 of the CD in a state where the photocharge Qpd and the charge Qn1 due to reset noise are superimposed is impedance-converted by the transistor Qb, and the pixel 162b The PD signal output Vs1 is derived to the vertical signal line 162j. FIG. 14 shows the potential state of each part in the B-B ′ cross section at the timing T <b> 5.

垂直信号線162jに導出されたリセットノイズ出力Vn1とPD信号出力Vs1は、サンプルホールド回路162dに設けられた記憶手段に記憶されて差分がとられる(所謂相関二重サンプリング動作)ことで、リセットノイズが完全に除去されたPD撮像データVpdとして出力される。   The reset noise output Vn1 and the PD signal output Vs1 derived to the vertical signal line 162j are stored in the storage means provided in the sample hold circuit 162d and a difference is taken (so-called correlated double sampling operation), thereby reset noise output. Is output as PD image data Vpd from which is completely removed.

タイミングT6(CDリセット)で、リセット信号RXが高電位(H)にされることでトランジスタQr1がオンされ、トランジスタQbのゲートとCDがリセット電位RSBにリセットされる。この時、CDにはリセットノイズによる電荷Qn2が発生する。   At timing T6 (CD reset), the reset signal RX is set to a high potential (H), whereby the transistor Qr1 is turned on, and the gate of the transistor Qb and CD are reset to the reset potential RSB. At this time, charge Qn2 due to reset noise is generated in the CD.

タイミングT7(ノイズ読み出し動作)で、読み出し信号SXが高電位(H)にされることで、リセットノイズによる電荷Qn2が蓄積された状態でのCDの電位Vn2が、トランジスタQbでインピーダンス変換され、トランジスタQselによって画素162bのリセットノイズ出力Vn2として垂直信号線162jに導出される。タイミングT6直後およびタイミングT7のB−B’断面での各部のポテンシャルの状態を、図15に示す。   At timing T7 (noise read operation), the read signal SX is set to a high potential (H), so that the potential Vn2 of the CD in the state where the charge Qn2 due to the reset noise is accumulated is impedance-converted by the transistor Qb. Qsel is derived to the vertical signal line 162j as the reset noise output Vn2 of the pixel 162b. FIG. 15 shows the potential states of the respective parts in the B-B ′ cross section immediately after the timing T6 and at the timing T7.

タイミングT8(CP信号読み出し動作)で、転送信号TX2が高電位(H)にされることで、CPに蓄積された光電荷QcpがCDに完全転送され、リセットノイズによる電荷Qn2に重畳される。同時に読み出し信号SXが高電位(H)にされることで、光電荷Qcpとリセットノイズによる電荷Qn2が重畳された状態でのCDの電位Vs2が、トランジスタQbでインピーダンス変換され、トランジスタQselによって画素162bのCP信号出力Vs2として垂直信号線162jに導出される。タイミングT8のB−B’断面での各部のポテンシャルの状態を、図16に示す。   At timing T8 (CP signal read operation), the transfer signal TX2 is set to a high potential (H), so that the photocharge Qcp accumulated in the CP is completely transferred to the CD and superimposed on the charge Qn2 due to reset noise. At the same time, the read signal SX is set to a high potential (H), whereby the potential Vs2 of the CD in a state where the photocharge Qcp and the charge Qn2 due to the reset noise are superimposed is impedance-converted by the transistor Qb, and the pixel 162b Is output to the vertical signal line 162j as the CP signal output Vs2. FIG. 16 shows the potential state of each part in the B-B ′ cross section at the timing T <b> 8.

垂直信号線162jに導出されたリセットノイズ出力Vn2とCP信号出力Vs2は、サンプルホールド回路162dに設けられた記憶手段に記憶されて差分がとられる(所謂CDS(相関二重サンプリング)動作)ことで、リセットノイズが完全に除去されたCP撮像データVcpとして出力され、PD撮像データVpdと加算されることで、リセットノイズが完全に除去された撮像データ162kとなる。   The reset noise output Vn2 and the CP signal output Vs2 derived to the vertical signal line 162j are stored in the storage means provided in the sample hold circuit 162d and the difference is taken (so-called CDS (correlated double sampling) operation). The CP imaging data Vcp from which the reset noise is completely removed is output and added to the PD imaging data Vpd, thereby obtaining the imaging data 162k from which the reset noise is completely removed.

図11は、図9に示した画素162bの第2の実施の形態の、図10のタイミングT1(初期リセット動作)直後のポテンシャル図で、図11(a)は図9(a)のA−A’断面での、図11(b)はB−B’断面でのポテンシャル図である。   FIG. 11 is a potential diagram immediately after the timing T1 (initial reset operation) in FIG. 10 in the second embodiment of the pixel 162b shown in FIG. 9, and FIG. 11 (a) is an A- FIG. 11B in the A ′ section is a potential diagram in the BB ′ section.

図11(a)は基本的に図4(c)と同じであるが、PDとCPの空乏化時のポテンシャルにはΔVpt2だけ差がある状態を例示している。   FIG. 11A is basically the same as FIG. 4C, but illustrates a state in which the potential at the time of depletion of PD and CP is different by ΔVpt2.

図11(b)において、PDおよびCPのポテンシャルは図11(a)と同じ空乏化時のポテンシャルである。CDは、タイミングT1によりリセット電位RSBに設定され、かつ、リセット動作に起因するリセットノイズによる電荷Qn1が蓄積されている。タイミングT1の最後で転送信号TX1およびTX2が低電位(L)に設定されているため、TG1およびTG2は高いポテンシャルとなり、転送ゲートが閉じられた状態となっている。   In FIG. 11B, the potentials of PD and CP are the same depletion potentials as in FIG. CD is set to the reset potential RSB at the timing T1, and the charge Qn1 due to reset noise resulting from the reset operation is accumulated. Since the transfer signals TX1 and TX2 are set to a low potential (L) at the end of the timing T1, TG1 and TG2 are at a high potential and the transfer gate is closed.

タイミングT2(撮像動作)時のA−A’断面のポテンシャルは、図5に示したものと同じであるので省略する。   The potential of the A-A ′ cross section at the timing T2 (imaging operation) is the same as that shown in FIG.

図12は、図10(a)のタイミングT3(ノイズ読み出し動作)時のポテンシャル図で、図12(a)は図9(a)A−A’断面での、図12(b)はB−B’断面での各部のポテンシャル図である。図12(a)は基本的に図5(c)と同じで、PDとCPに光電荷が蓄積されている。   FIG. 12 is a potential diagram at the timing T3 (noise readout operation) in FIG. 10A. FIG. 12A is a cross-sectional view taken along the line AA 'in FIG. 9A, and FIG. It is a potential figure of each part in a B 'section. FIG. 12A is basically the same as FIG. 5C, and photocharges are accumulated in PD and CP.

図12(b)で、PDとCPには光電荷が蓄積されており、CDにはリセットノイズによる電荷Qn1が蓄積されている。CDの容量をCcdとすると、リセットノイズによる電荷Qn1が蓄積された状態でのCDの電位Vn1は、
Vn1=Qn1/Ccd
で表される。
In FIG. 12B, photocharges are accumulated in PD and CP, and charge Qn1 due to reset noise is accumulated in CD. When the capacitance of the CD is Ccd, the potential Vn1 of the CD with the charge Qn1 due to the reset noise being accumulated is
Vn1 = Qn1 / Ccd
It is represented by

図13は、図10(a)のタイミングT4(混合信号読み出し動作)時のB−B’断面での各部のポテンシャル図である。転送信号TX1およびTX2が高電位(H)に設定されてTG1およびTG2が開かれ、PDとCPに蓄積された光電荷がCDに完全転送されて混合され(混合電荷Qmix=Qpd+Qcp)リセットノイズによる電荷Qn1に重畳されている。この時のCDの電位Vmixは、
Vmix=(Qmix+Qn1)/Ccd
=(Qpd+Qcp+Qn1)/Ccd
で表される。
FIG. 13 is a potential diagram of each part in the BB ′ cross section at the timing T4 (mixed signal reading operation) in FIG. The transfer signals TX1 and TX2 are set to a high potential (H), TG1 and TG2 are opened, and the photocharges accumulated in the PD and CP are completely transferred to the CD and mixed (mixed charge Qmix = Qpd + Qcp) due to reset noise. It is superimposed on the charge Qn1. The CD potential Vmix at this time is
Vmix = (Qmix + Qn1) / Ccd
= (Qpd + Qcp + Qn1) / Ccd
It is represented by

従って、撮像データ162kは、
撮像データ162k=Vmix−Vn1
=((Qpd+Qcp+Qn1)/Ccd)−(Qn1/Ccd)
=(Qpd+Qcp)/Ccd
となって、リセットノイズが完全に除去されて光電荷(QpdとQcp)だけからなる撮像データが得られる。更に、CPに蓄積された光電荷QcpはPDから溢れた光電荷をポテンシャル障壁のポテンシャル差を用いて分流された光電荷であるため、単にPDの飽和電荷以上の光電荷を蓄積するのではなく、分流して縮小した電荷を蓄積することで撮像ダイナミックレンジを非常に大きく拡大することができる。
Therefore, the imaging data 162k is
Imaging data 162k = Vmix−Vn1
= ((Qpd + Qcp + Qn1) / Ccd)-(Qn1 / Ccd)
= (Qpd + Qcp) / Ccd
Thus, the reset noise is completely removed, and imaging data consisting only of photocharges (Qpd and Qcp) is obtained. Furthermore, since the photocharge Qcp accumulated in the CP is a photocharge that is shunted from the photocharge overflowing from the PD using the potential difference of the potential barrier, the photocharge Qcp is not simply accumulated more than the saturation charge of the PD. By accumulating charges that are shunted and reduced, the imaging dynamic range can be greatly expanded.

図14は、図10(b)のタイミングT5(PD信号読み出し動作)時のB−B’断面での各部のポテンシャル図である。転送信号TX1が高電位(H)に設定されてTG1が開かれ、PDに蓄積された光電荷がCDに完全転送され、リセットノイズによる電荷Qn1に重畳されている。この時のCDの電位Vs1は、
Vs1=(Qpd+Qn1)/Ccd
で表される。
FIG. 14 is a potential diagram of each part in the BB ′ cross section at the timing T5 (PD signal read operation) in FIG. The transfer signal TX1 is set to a high potential (H) to open TG1, and the photocharge accumulated in the PD is completely transferred to the CD and superimposed on the charge Qn1 due to reset noise. The potential Vs1 of the CD at this time is
Vs1 = (Qpd + Qn1) / Ccd
It is represented by

従って、PD撮像データVpdは、
Vpd=Vs1−Vn1
=Qpd/Ccd
となって、リセットノイズが完全に除去されて光電荷Qpdだけからなる撮像データが得られる。
Therefore, the PD imaging data Vpd is
Vpd = Vs1-Vn1
= Qpd / Ccd
Thus, the reset noise is completely removed, and imaging data consisting only of the photocharge Qpd is obtained.

図15は、図10(b)のタイミングT6(CDリセット動作)直後およびタイミングT7(ノイズ読み出し動作)時のB−B’断面での各部のポテンシャル図である。CDには、タイミングT6のリセット動作に起因するリセットノイズによる電荷Qn2が蓄積されており、リセットノイズによる電荷Qn2が蓄積された状態でのCDの電位Vn2は、
Vn2=Qn2/Ccd
で表される。
FIG. 15 is a potential diagram of each part in the BB ′ section immediately after the timing T6 (CD reset operation) and at the timing T7 (noise reading operation) in FIG. In the CD, charge Qn2 due to reset noise resulting from the reset operation at timing T6 is accumulated, and the potential Vn2 of CD in a state where charge Qn2 due to reset noise is accumulated is
Vn2 = Qn2 / Ccd
It is represented by

図16は、図10(b)のタイミングT8(CP信号読み出し動作)時のB−B’断面での各部のポテンシャル図である。転送信号TX2が高電位(H)に設定されてTG2が開かれ、CPに蓄積された光電荷がCDに完全転送され、リセットノイズによる電荷Qn2に重畳されている。この時のCDの電位Vs2は、
Vs2=(Qcp+Qn2)/Ccd
で表される。
FIG. 16 is a potential diagram of each part in the BB ′ cross section at the timing T8 (CP signal read operation) in FIG. The transfer signal TX2 is set to a high potential (H) to open the TG2, and the photocharge accumulated in the CP is completely transferred to the CD and superimposed on the charge Qn2 due to reset noise. The potential Vs2 of the CD at this time is
Vs2 = (Qcp + Qn2) / Ccd
It is represented by

従って、CP撮像データVcpは、
Vcp=Vs2−Vn2
=Qcp/Ccd
となって、リセットノイズが完全に除去されて光電荷Qcpだけからなる撮像データが得られる。
Therefore, the CP imaging data Vcp is
Vcp = Vs2-Vn2
= Qcp / Ccd
Thus, the reset noise is completely removed, and imaging data consisting only of the photocharge Qcp is obtained.

よって、撮像データ162kは、
撮像データ162k=Vpd+Vcp
=(Qpd+Qcp)/Ccd
となって、リセットノイズが完全に除去された撮像データ162kとなる。更に、CPに蓄積された光電荷QcpはPDから溢れた光電荷をポテンシャル障壁のポテンシャル差を用いて分流された光電荷であるため、単にPDの飽和電荷以上の光電荷を蓄積するのではなく、分流して縮小した電荷を蓄積することで撮像ダイナミックレンジを非常に大きく拡大することができる。
Therefore, the imaging data 162k is
Imaging data 162k = Vpd + Vcp
= (Qpd + Qcp) / Ccd
Thus, the imaging data 162k from which the reset noise is completely removed is obtained. Furthermore, since the photocharge Qcp accumulated in the CP is a photocharge that is shunted from the photocharge overflowing from the PD using the potential difference of the potential barrier, the photocharge Qcp is not simply accumulated more than the saturation charge of the PD. By accumulating charges that are shunted and reduced, the imaging dynamic range can be greatly expanded.

次に、本発明における撮像素子162の画素162bの第3の実施の形態について、図17を用いて説明する。   Next, a third embodiment of the pixel 162b of the image sensor 162 according to the present invention will be described with reference to FIG.

図17は、本発明における撮像素子162の画素162bの第3の実施の形態を示す模式図で、図9(a)のTG1とTG2を一体化して転送ゲートTGとし、転送信号TX1とTX2を一体化して転送信号TXとしたものである。動作も、図10(a)に示したと同じ動作で、PDに蓄積された光電荷QpdおよびCPに蓄積された光電荷Qcpが同時にCDに完全転送されて混合され、混合信号出力Vmixとして出力される。本第3の実施の形態によれば、画素への配線数を少なくすることができるので、画素の小型化に寄与でき、あるいは微細配線数を減らすことで製造歩留まりの向上に寄与できる。   FIG. 17 is a schematic diagram showing a third embodiment of the pixel 162b of the image sensor 162 according to the present invention. TG1 and TG2 of FIG. 9A are integrated into a transfer gate TG, and transfer signals TX1 and TX2 are obtained. The transfer signal TX is integrated. The operation is the same as that shown in FIG. 10A. The photocharge Qpd accumulated in the PD and the photocharge Qcp accumulated in the CP are simultaneously completely transferred to the CD and mixed to be output as a mixed signal output Vmix. The According to the third embodiment, since the number of wirings to the pixel can be reduced, it is possible to contribute to the downsizing of the pixel, or it is possible to contribute to the improvement of the manufacturing yield by reducing the number of fine wirings.

次に、本発明における撮像素子162の画素162bの第4の実施の形態について、図18および図19を用いて説明する。   Next, a fourth embodiment of the pixel 162b of the image sensor 162 according to the present invention will be described with reference to FIGS.

図18は、本発明における撮像素子162の画素162bの第4の実施の形態を示す模式図で、図9(a)の第2のポテンシャル障壁PB2の部分に電極EL2を設けたものである。図18(a)に回路模式図を、図18(b)に図18(a)のA−A’断面の断面図を示す。図9(a)および図4(b)に示したものに対して、PB2上の電極EL2が追加され、電極EL2は制御電位Vpb2に接続されている。   FIG. 18 is a schematic diagram showing a fourth embodiment of the pixel 162b of the image sensor 162 according to the present invention, in which an electrode EL2 is provided in the portion of the second potential barrier PB2 in FIG. 9A. FIG. 18A is a schematic circuit diagram, and FIG. 18B is a cross-sectional view taken along the line A-A ′ of FIG. 9 (a) and 4 (b), an electrode EL2 on PB2 is added, and the electrode EL2 is connected to the control potential Vpb2.

図19(a)に図18(a)のA−A’断面のポテンシャル図を示す。基本的には図4(c)に示したポテンシャル図と同じであるが、制御電位Vpb2を変化させることでPB2のポテンシャルが可変に制御でき、PB1とPB2とのポテンシャル差ΔVptを可変に制御することが可能である。これによって、PDの光電荷があふれ出すときのPB1を流れる電流とPB2を流れる電流の比、すなわち分流比を可変に制御することが可能となる。   FIG. 19A shows a potential diagram of the A-A ′ cross section of FIG. Although it is basically the same as the potential diagram shown in FIG. 4C, the potential of PB2 can be variably controlled by changing the control potential Vpb2, and the potential difference ΔVpt between PB1 and PB2 is variably controlled. It is possible. This makes it possible to variably control the ratio of the current flowing through PB1 to the current flowing through PB2 when the PD photocharge overflows, that is, the shunt ratio.

図19(b)に、本第4の実施の形態における光電変換特性を示す。上述したように、PB1とPB2の分流比を可変に制御可能であるので、光電変換特性のCP特性の傾きを可変に制御でき、撮像ダイナミックレンジを可変に制御することが可能となる。   FIG. 19B shows photoelectric conversion characteristics in the fourth embodiment. As described above, since the diversion ratio of PB1 and PB2 can be variably controlled, the slope of the CP characteristic of the photoelectric conversion characteristic can be variably controlled, and the imaging dynamic range can be variably controlled.

次に、本発明における撮像素子162の画素162bの第5の実施の形態について、図20および図21を用いて説明する。   Next, a fifth embodiment of the pixel 162b of the image sensor 162 according to the present invention will be described with reference to FIGS.

図20は、本発明における撮像素子162の画素162bの第5の実施の形態を示す模式図で、図18(a)の第1のポテンシャル障壁PB1の部分にも電極EL1を設けたものである。図20(a)に回路模式図を、図20(b)に図20(a)のA−A’断面の断面図を示す。図18(a)および(b)に示したものに対して、PB1上の電極EL1が追加され、電極EL1は制御電位Vpb1に接続されている。   FIG. 20 is a schematic diagram showing the fifth embodiment of the pixel 162b of the image sensor 162 according to the present invention, in which the electrode EL1 is also provided on the first potential barrier PB1 in FIG. . FIG. 20A shows a schematic circuit diagram, and FIG. 20B shows a cross-sectional view of the A-A ′ cross section of FIG. 18A and 18B, an electrode EL1 on PB1 is added, and the electrode EL1 is connected to the control potential Vpb1.

図21(a)に図20(a)のA−A’断面のポテンシャル図を示す。基本的には図19(a)に示したポテンシャル図と同じであるが、制御電位Vpb1を変化させることで、PB1のポテンシャルも可変に制御できる。これによって、PDの蓄積限界量Qpdmax、すなわち光電変換特性におけるPD飽和出力も可変に制御できる。よって、PB1とPB2のポテンシャルをそれぞれ個別にあるいは両者を連動させて可変に制御することで、光電変換特性をダイナミックに可変に制御することが可能になる。   FIG. 21A shows a potential diagram of the A-A ′ cross section of FIG. Although basically the same as the potential diagram shown in FIG. 19A, the potential of PB1 can be variably controlled by changing the control potential Vpb1. As a result, the PD accumulation limit Qpdmax, that is, the PD saturation output in the photoelectric conversion characteristics can be variably controlled. Therefore, the photoelectric conversion characteristics can be dynamically and variably controlled by variably controlling the potentials of PB1 and PB2 individually or in conjunction with each other.

図21(b)に、本第5の実施の形態における光電変換特性を示す。上述したように、PD飽和出力を可変に制御可能であるので、PD飽和出力を制御することで変曲点をPD特性の直線上の任意の位置に設定可能であり、PD特性とCP特性の範囲すなわち撮像特性を自在に設定可能である。かつ、CP特性の傾きも可変に制御できるため、撮像特性と撮像ダイナミックレンジの両方を可変に制御することが可能となる。   FIG. 21B shows the photoelectric conversion characteristics in the fifth embodiment. As described above, since the PD saturation output can be variably controlled, the inflection point can be set at an arbitrary position on the line of the PD characteristic by controlling the PD saturation output. The range, that is, the imaging characteristics can be set freely. In addition, since the inclination of the CP characteristic can be variably controlled, both the imaging characteristic and the imaging dynamic range can be variably controlled.

次に、本発明における撮像素子162の画素162bの第6の実施の形態について、図22および図23を用いて説明する。   Next, a sixth embodiment of the pixel 162b of the image sensor 162 according to the present invention will be described with reference to FIGS.

図22は、本発明における撮像素子162の画素162bの第6の実施の形態を示す模式回路図で、図20(a)に示した回路模式図において、第1の転送ゲートTG1がポテンシャル障壁PB1を兼ねており、電荷検出手段CDがオーバーフロードレインOFDを兼ねている構成である。PB1兼TG1は、転送信号TX1に接続されている。   FIG. 22 is a schematic circuit diagram showing a sixth embodiment of the pixel 162b of the image sensor 162 in the present invention. In the circuit schematic diagram shown in FIG. 20A, the first transfer gate TG1 is a potential barrier PB1. The charge detection means CD also serves as the overflow drain OFD. PB1 and TG1 are connected to the transfer signal TX1.

図23に、図22に示した画素回路の駆動方法を示す。図23は、図22に示した画素回路の駆動方法を示すタイミングチャートで、図23(a)は、図10(a)と同様に、PDに蓄積された光電荷とCPに蓄積された光電荷をCDで混合して読み出す方法のタイミングチャートであり、図23(b)は、図10(b)と同様に、PDに蓄積された光電荷とCPに蓄積された光電荷を個別に読み出す方法のタイミングチャートである。   FIG. 23 shows a driving method of the pixel circuit shown in FIG. FIG. 23 is a timing chart showing a driving method of the pixel circuit shown in FIG. 22, and FIG. 23A shows the photocharge accumulated in the PD and the light accumulated in the CP, as in FIG. FIG. 23B is a timing chart of a method for reading out charges by mixing them with a CD, and FIG. 23B individually reads out the photocharges accumulated in the PD and the photocharges accumulated in the CP, as in FIG. 10B. It is a timing chart of a method.

図23(a)、(b)が図10(a)、(b)と異なるところは、タイミングT1の最初からタイミングT2でシャッタが閉じられるまでリセット信号RXが高電位(H)のまま保持されることと、タイミングT1の終わりからタイミングT2でシャッタが閉じられるまで転送信号TX1が中間電位(M)にされることである。転送信号TX1の中間電位(M)とは、TG1がポテンシャル障壁PB1として機能するようなポテンシャルになるようなTG1のゲート電位のことである。   FIGS. 23A and 23B are different from FIGS. 10A and 10B in that the reset signal RX is held at a high potential (H) from the beginning of the timing T1 until the shutter is closed at the timing T2. And the transfer signal TX1 is set to the intermediate potential (M) from the end of the timing T1 until the shutter is closed at the timing T2. The intermediate potential (M) of the transfer signal TX1 is a gate potential of TG1 that has a potential such that TG1 functions as the potential barrier PB1.

このようにすることで、タイミングT2でシャッタが開口されている間、TG1はポテンシャル障壁PB1として動作し、タイミングT2の最後でシャッタが閉じられた後は、低電位(L)にされることで、PB1のポテンシャルが最大となり、かつTG1が閉じられた状態となる。次に、タイミングT4乃あるいはタイミングT5で転送信号TX1が高電位(H)にされることでTG1が転送ゲートとして機能し、PDに蓄積された光電荷がCDに完全転送される。上記以外の動作は、図10と同じであるので、説明は省略する。本第6の実施の形態によれば、OFD、PB1およびこれらと回路各部との配線が不要となり、画素の小型化に大きく寄与できる。   By doing so, TG1 operates as a potential barrier PB1 while the shutter is opened at timing T2, and is set to a low potential (L) after the shutter is closed at the end of timing T2. , PB1 has the maximum potential and TG1 is closed. Next, when the transfer signal TX1 is set to a high potential (H) at the timing T4 or T5, the TG1 functions as a transfer gate, and the photocharge accumulated in the PD is completely transferred to the CD. Operations other than those described above are the same as those in FIG. According to the sixth embodiment, OFD, PB1, and wiring between these and each part of the circuit are not necessary, which can greatly contribute to downsizing of the pixel.

以上に述べたように、本発明によれば、撮像素子の画素を構成する光電変換手段の飽和電荷以上の電荷の一部を第2のポテンシャル障壁を介して蓄積手段に蓄積し、残りを第1のポテンシャル障壁を介して排出手段に排出することで、光電変換手段の飽和電荷以上の電荷を信号電荷として利用することができ、蓄積手段を大きくすることなく真の意味でダイナミックレンジを拡大することができ、かつ、リセットノイズを完全に除去できるために高画質化に寄与することのできる撮像素子および該撮像素子を備えた撮像装置を提供することができる。   As described above, according to the present invention, a part of the charge equal to or higher than the saturation charge of the photoelectric conversion means constituting the pixel of the image sensor is accumulated in the accumulation means through the second potential barrier, and the rest is stored in the first. By discharging to the discharging means through one potential barrier, the charge equal to or higher than the saturation charge of the photoelectric conversion means can be used as a signal charge, and the dynamic range is expanded in a true sense without increasing the storage means. In addition, it is possible to provide an imaging device that can contribute to high image quality because the reset noise can be completely removed, and an imaging device including the imaging device.

尚、本発明に係る撮像素子および該撮像素子を搭載した撮像装置を構成する各構成の細部構成および細部動作に関しては、本発明の趣旨を逸脱することのない範囲で適宜変更可能である。   Note that the detailed configuration and detailed operation of each component that configures the imaging device according to the present invention and an imaging device equipped with the imaging device can be changed as appropriate without departing from the spirit of the present invention.

本発明に係る撮像装置の一例であるデジタルカメラの外観模式図である。1 is a schematic external view of a digital camera that is an example of an imaging apparatus according to the present invention. 図1に示したデジタルカメラの回路の一例を示すブロック図である。It is a block diagram which shows an example of the circuit of the digital camera shown in FIG. 撮像素子を構成する各構成要素の配置の一例を示す模式図である。It is a mimetic diagram showing an example of arrangement of each component which constitutes an image sensor. 画素の撮像に関わる主要部の第1の実施の形態を示す模式図である。It is a schematic diagram which shows 1st Embodiment of the principal part in connection with imaging of a pixel. 図4に示した画素の撮像に関わる主要部に光が入射した時の模式的なポテンシャル図である。FIG. 5 is a schematic potential diagram when light enters a main part related to imaging of the pixel shown in FIG. 4. 画素の第1の実施の形態を示す回路模式図である。It is a circuit schematic diagram showing a first embodiment of a pixel. 図6に示した画素の撮像動作の流れを示すタイミングチャートである。7 is a timing chart illustrating a flow of an imaging operation of the pixel illustrated in FIG. 6. 図6に示した撮像素子の光電変換特性を示すグラフの模式図である。It is a schematic diagram of the graph which shows the photoelectric conversion characteristic of the image pick-up element shown in FIG. 画素の第2の実施の形態を示す模式図である。It is a schematic diagram which shows 2nd Embodiment of a pixel. 画素の第2の実施の形態の駆動方法を示すタイミングチャートである。It is a timing chart which shows the drive method of 2nd Embodiment of a pixel. 図10のタイミングT1直後のポテンシャル図である。FIG. 11 is a potential diagram immediately after timing T1 in FIG. 図10のタイミングT3時のポテンシャル図である。FIG. 11 is a potential diagram at time T3 in FIG. 図10のタイミングT4時のポテンシャル図である。FIG. 11 is a potential diagram at timing T4 in FIG. 図10のタイミングT5時のポテンシャル図である。FIG. 11 is a potential diagram at time T5 in FIG. 10. 図10のタイミングT6直後およびタイミングT7時のポテンシャル図である。FIG. 11 is a potential diagram immediately after timing T6 and at timing T7 in FIG. 図10のタイミングT8時のポテンシャル図である。FIG. 11 is a potential diagram at timing T8 in FIG. 画素の第3の実施の形態を示す模式図である。It is a schematic diagram which shows 3rd Embodiment of a pixel. 画素の第4の実施の形態を示す模式図である。It is a schematic diagram which shows 4th Embodiment of a pixel. 画素の第4の実施の形態におけるポテンシャル図と光電変換特性を示すグラフの模式図である。It is the schematic diagram of the graph which shows the potential diagram and photoelectric conversion characteristic in 4th Embodiment of a pixel. 画素の第5の実施の形態を示す模式図である。It is a schematic diagram which shows 5th Embodiment of a pixel. 画素の第5の実施の形態におけるポテンシャル図と光電変換特性を示すグラフの模式図である。It is the schematic diagram of the graph which shows the potential diagram and photoelectric conversion characteristic in 5th Embodiment of a pixel. 画素の第6の実施の形態を示す模式図である。It is a schematic diagram which shows 6th Embodiment of a pixel. 画素の第6の実施の形態の駆動方法を示すタイミングチャートである。It is a timing chart which shows the drive method of 6th Embodiment of a pixel.

符号の説明Explanation of symbols

1 デジタルカメラ
10 ボディ
101 レリーズボタン
101a AFスイッチ
101b レリーズスイッチ
111 電源スイッチ
112 モード設定ダイアル
113 変更ダイアル
115 ジョグダイアル
121 ファインダ
122 測光モジュール
131 画像表示手段
144 AFモジュール
145 シャッタ
150 カメラ制御手段
151 CPU(中央処理装置)
152 ワークメモリ
153 記憶部
160 撮像回路
161 撮像制御手段
162 撮像素子
162b 画素
162k 撮像データ
163 アンプ
164 アナログ/デジタル(A/D)変換手段
165 画像処理手段
181 画像メモリ
182 メモリカード
20 交換レンズ
211 レンズ
221 絞り
PD フォトダイオード(光電変換手段)
OFD オーバーフロードレイン(排出手段)
CP 蓄積手段
PB1 第1のポテンシャル障壁
PB2 第2のポテンシャル障壁
TG1 第1の転送ゲート
TG2 第2の転送ゲート
CD 電荷検出手段
DESCRIPTION OF SYMBOLS 1 Digital camera 10 Body 101 Release button 101a AF switch 101b Release switch 111 Power switch 112 Mode setting dial 113 Change dial 115 Jog dial 121 Finder 122 Metering module 131 Image display means 144 AF module 145 Shutter 150 Camera control means 151 CPU (Central processing unit) )
152 Work Memory 153 Storage Unit 160 Imaging Circuit 161 Imaging Control Unit 162 Imaging Device 162b Pixel 162k Imaging Data 163 Amplifier 164 Analog / Digital (A / D) Conversion Unit 165 Image Processing Unit 181 Image Memory 182 Memory Card 20 Interchangeable Lens 211 Lens 221 Aperture PD Photodiode (photoelectric conversion means)
OFD overflow drain (discharge means)
CP storage means PB1 first potential barrier PB2 second potential barrier TG1 first transfer gate TG2 second transfer gate CD charge detection means

Claims (6)

複数の画素を有する撮像素子において、
前記画素は、
被写体からの光を光電変換し、変換された光電荷を蓄積する光電変換手段と、
前記光電変換手段からあふれた光電荷を排出する排出手段と、
前記光電変換手段からあふれた光電荷を蓄積する蓄積手段と、
前記光電変換手段と前記排出手段との間に設けられた第1のポテンシャル障壁と、
前記光電変換手段と前記蓄積手段との間に設けられた第2のポテンシャル障壁とを備え
前記第1のポテンシャル障壁のポテンシャルと前記第2のポテンシャル障壁のポテンシャルとを異ならせた状態で、前記被写体からの光を光電変換することにより、前記光電変換手段からあふれた前記光電荷の一部を前記蓄積手段に蓄積し、残りを前記排出手段から排出することを特徴とする撮像素子。
In an image sensor having a plurality of pixels,
The pixel is
Photoelectric conversion means for photoelectrically converting light from a subject and storing the converted photoelectric charge ;
Discharging means for discharging the overflowing photoelectric charge from the photoelectric conversion means;
Accumulating means for accumulating photoelectric charges overflowing from the photoelectric conversion means;
A first potential barrier provided between the photoelectric conversion means and the discharge means;
A second potential barrier provided between the photoelectric conversion means and the storage means ,
A part of the photoelectric charge overflowing from the photoelectric conversion means by photoelectrically converting light from the subject in a state where the potential of the first potential barrier is different from the potential of the second potential barrier. Is stored in the storage means, and the rest is discharged from the discharge means .
前記第2のポテンシャル障壁ポテンシャルを可変に制御することを特徴とする請求項1に記載の撮像素子。 Imaging device according to claim 1, characterized in that for variably controlling the potential of said second potential barrier. 前記第1のポテンシャル障壁のポテンシャルと前記第2のポテンシャル障壁のポテンシャルを可変に制御することを特徴とする請求項1に記載の撮像素子。 Imaging device according to claim 1, wherein the benzalkonium be variably controlling the potential of the potential and the second potential barrier of the first potential barrier. 前記画素は、電荷検出手段を備え、
前記光電変換手段および前記蓄積手段に蓄積された電荷の前記電荷検出手段への完全転送が可能なポテンシャル構造を有することを特徴とする請求項1からの何れか1項に記載の撮像素子。
The pixel includes a charge detection unit,
Imaging device according to any one of claims 1 to 3, characterized in that have a complete transfer is possible potential structure to the charge detecting means of said accumulated in the photoelectric conversion means and the storage means charges .
前記光電変換手段および前記蓄積手段は、埋め込みダイオード構造から成ることを特徴とする請求項1から4の何れか1項に記載の撮像素子。 5. The image pickup device according to claim 1 , wherein the photoelectric conversion unit and the storage unit have an embedded diode structure . 6. 請求項1から5の何れか1項に記載の撮像素子を備えたことを特徴とする撮像装置 Imaging apparatus characterized by comprising an imaging element according to any one of claims 1 to 5.
JP2005351850A 2005-12-06 2005-12-06 Imaging device and imaging apparatus Expired - Fee Related JP4802688B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005351850A JP4802688B2 (en) 2005-12-06 2005-12-06 Imaging device and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005351850A JP4802688B2 (en) 2005-12-06 2005-12-06 Imaging device and imaging apparatus

Publications (2)

Publication Number Publication Date
JP2007158767A JP2007158767A (en) 2007-06-21
JP4802688B2 true JP4802688B2 (en) 2011-10-26

Family

ID=38242542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351850A Expired - Fee Related JP4802688B2 (en) 2005-12-06 2005-12-06 Imaging device and imaging apparatus

Country Status (1)

Country Link
JP (1) JP4802688B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5102114B2 (en) * 2008-06-04 2012-12-19 キヤノン株式会社 IMAGING DEVICE AND IMAGING DEVICE CONTROL METHOD
JP2023055062A (en) * 2021-10-05 2023-04-17 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403687B2 (en) * 2002-09-18 2010-01-27 ソニー株式会社 Solid-state imaging device and drive control method thereof
JP4117540B2 (en) * 2002-10-17 2008-07-16 ソニー株式会社 Control method of solid-state image sensor
JP2005005573A (en) * 2003-06-13 2005-01-06 Fujitsu Ltd Imaging device
JP4497366B2 (en) * 2005-02-04 2010-07-07 国立大学法人東北大学 Optical sensor and solid-state imaging device
JP4273124B2 (en) * 2005-02-04 2009-06-03 キヤノン株式会社 Imaging apparatus and imaging system

Also Published As

Publication number Publication date
JP2007158767A (en) 2007-06-21

Similar Documents

Publication Publication Date Title
US12021094B2 (en) Imaging device including photoelectric converters and capacitor
US10440297B2 (en) Image sensors having high dynamic range functionalities
CN106254727B (en) Camera device and signal processing circuit
US6963371B2 (en) Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level
US7595827B2 (en) Imaging device
US9088726B2 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and image capturing apparatus
US7812301B2 (en) Solid-state imaging device, method of driving solid-state imaging device and imaging apparatus
US9473720B2 (en) Solid-state image-capturing device and image-capturing device
US7355647B2 (en) Image pickup apparatus
JP5205155B2 (en) Solid-state image sensor
RU2607732C2 (en) Image capturing device and image capturing system
US9167182B2 (en) Charge sensing in image sensors with output channel having multiple-gain output paths
CN107924931B (en) Solid-state imaging device and electronic apparatus
JP2005332880A (en) Imaging element and image input processor
JP4802688B2 (en) Imaging device and imaging apparatus
JP2005198001A (en) Solid state image pickup device
JP2003222786A (en) Solid-state imaging apparatus and imaging apparatus using the same
JP7270151B2 (en) Imaging device
KR20070106622A (en) Solid state imaging device and driving method thereof
CN118301495A (en) Imaging element and imaging device
CN113099140B (en) Image pickup device and electronic camera
JP4072450B2 (en) Solid-state imaging device for AEAF
JP4500849B2 (en) Solid-state imaging device for AEAF
JP2007150818A (en) Imaging element, and imaging apparatus equipped therewith
JP2007150819A (en) Imaging device and imaging apparatus loaded therewith

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110308

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees