JP4802624B2 - Manufacturing method of bonded SOI wafer - Google Patents
Manufacturing method of bonded SOI wafer Download PDFInfo
- Publication number
- JP4802624B2 JP4802624B2 JP2005259759A JP2005259759A JP4802624B2 JP 4802624 B2 JP4802624 B2 JP 4802624B2 JP 2005259759 A JP2005259759 A JP 2005259759A JP 2005259759 A JP2005259759 A JP 2005259759A JP 4802624 B2 JP4802624 B2 JP 4802624B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxide film
- bonded
- silicon oxide
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Description
本発明は、シリコン単結晶ウェーハからなるボンドウェーハとベースウェーハを酸化膜を介して貼り合わせ、その後、ボンドウェーハを薄膜化することにより貼り合わせSOIウェーハを製造する方法に関する。 The present invention relates to a method for manufacturing a bonded SOI wafer by bonding a bond wafer made of a silicon single crystal wafer and a base wafer through an oxide film, and then thinning the bond wafer.
SOIウェーハを製造する手法の1つとして、2枚のシリコン単結晶ウェーハ(ボンドウェーハとベースウェーハ)をシリコン酸化膜を介して貼り合わせた後、ボンドウェーハを薄膜化してSOI層とするウェーハ貼り合わせ法が良く知られている。このようにして製造されたSOIウェーハは、ベースウェーハの上に埋め込み酸化膜(BOX)を介してSOI(Silicon On Insulator)層が形成されたSOI構造を有する。 As one method for manufacturing SOI wafers, two silicon single crystal wafers (bond wafer and base wafer) are bonded together through a silicon oxide film, and then the bonded wafer is thinned to form an SOI layer. The law is well known. The SOI wafer manufactured as described above has an SOI structure in which an SOI (Silicon On Insulator) layer is formed on a base wafer via a buried oxide film (BOX).
ウェーハ貼り合わせ法を用いてSOIウェーハを作製すると、シリコン単結晶とシリコン酸化膜との間の熱膨張率の違いに起因してSOIウェーハに反りが発生するという問題がある。 When an SOI wafer is manufactured using the wafer bonding method, there is a problem that warpage occurs in the SOI wafer due to a difference in thermal expansion coefficient between the silicon single crystal and the silicon oxide film.
この問題を解決するため、特許文献1に記載された方法では、次のようにして貼り合わせウェーハを製造する。すなわち、2枚のウェーハ(ボンドウェーハとベースウェーハ)の何れか一方の少なくとも一方の主面にシリコン酸化膜を形成し、酸化膜を形成したウェーハを酸化膜が中間層になるようにして他方のウェーハに貼り合わせて貼り合わせウェーハを形成した後、所定温度に加熱してボンドウェーハとベースウェーハを接合する接合熱処理を施し、その後、貼り合わせウェーハを熱酸化処理(結合熱処理を兼ねる)してその全表面に熱酸化膜を形成し、一方のウェーハ(ボンドウェーハ)、好ましくは、接合熱処理前にシリコン酸化膜を形成した方のウェーハの表面を研磨してこれを薄膜化し、これにより貼り合わせSOIウェーハを製造する。
In order to solve this problem, in the method described in
そして、これにより、上層のウェーハ(ボンドウェーハ)を研磨してこれを薄膜化した時点で他方のウェーハ(ベースウェーハ)の上下面はシリコン酸化膜によって被われるため、該ウェーハの上下面における熱収縮量は略同一となって(即ち、残留応力分布は上下面において略等しくなって)、当該ウェーハの撓み変形が防がれ、この結果、反りの無い平坦度の高い貼り合わせSOIウェーハが得られるとされている。 As a result, when the upper wafer (bond wafer) is polished and thinned, the upper and lower surfaces of the other wafer (base wafer) are covered with silicon oxide films. The amount is substantially the same (that is, the residual stress distribution is substantially equal on the upper and lower surfaces), and the deformation of the wafer is prevented. As a result, a bonded SOI wafer with high flatness without warping can be obtained. It is said that.
また、特許文献2によれば、特許文献1に記載された方法のように貼り合わせウェーハを熱酸化処理してその全表面に熱酸化膜を形成する方法以外の方法として、結合を強固にするための結合熱処理自体は窒素雰囲気で行い、その後、ベースウェーハの貼り合わせ面とは反対側の主面にCVD法により酸化膜を堆積することによって、貼り合わせSOIウェーハを得る方法が開示されている。そして、これにより反りを抑制することができるとされている。
Further, according to
ところで、SOIウェーハの埋め込み酸化膜(BOX)となるシリコン酸化膜の厚さは、作製するデバイス用途により異なるが、0.1〜2μm程度の範囲としたものが一般的に用いられる。しかし、例えば光集積デバイスなどにおける光導波路などのような特殊な用途に用いる場合には、4μm以上、あるいは10μm以上といった極めて厚い埋め込み酸化膜を形成したものが要求されることがある。 By the way, although the thickness of the silicon oxide film used as the buried oxide film (BOX) of the SOI wafer varies depending on the device application to be manufactured, a thickness in the range of about 0.1 to 2 μm is generally used. However, when used for a special purpose such as an optical waveguide in an optical integrated device or the like, it may be required to have a very thick buried oxide film of 4 μm or more, or 10 μm or more.
このような厚い埋め込み酸化膜をシリコンウェーハを熱酸化することにより形成するためには、高温の熱処理炉内にシリコンウェーハを何日間も投入しておかなければならず、製造効率が極めて悪く、高コストの要因となる。 In order to form such a thick buried oxide film by thermally oxidizing a silicon wafer, the silicon wafer must be put in a high-temperature heat treatment furnace for many days, and the production efficiency is extremely poor. Cost factor.
そこで、熱酸化膜の代わりにCVD法により酸化膜(以下、CVD酸化膜)を堆積して形成すれば、厚い酸化膜を短時間で効率よく形成することができるので有益である。このCVD酸化膜がBOXとなるSOIウェーハを製造するためには、ボンドウェーハの一方の主面(鏡面側)に所定厚のCVD酸化膜を堆積し、必要に応じてその主面のCVD酸化膜を研磨した後、ベースウェーハと貼り合わせ、結合強度を高める結合熱処理を加え、その後、ボンドウェーハ側を薄膜化するという手法を用いることができる。 Therefore, if an oxide film (hereinafter referred to as a CVD oxide film) is deposited and formed by CVD instead of the thermal oxide film, it is beneficial because a thick oxide film can be formed efficiently in a short time. In order to manufacture an SOI wafer in which this CVD oxide film becomes a BOX, a CVD oxide film having a predetermined thickness is deposited on one main surface (mirror surface side) of the bond wafer, and the CVD oxide film on the main surface as necessary. After polishing, a method of bonding to the base wafer, applying a bonding heat treatment for increasing the bonding strength, and then thinning the bond wafer side can be used.
ところが、このようにBOXの厚さが極めて厚いSOIウェーハを製造する場合、上記特許文献1,2に記載された方法のみでは、SOIウェーハの反りやスリップ転位の発生を十分に抑制することができないという問題があった。
However, when an SOI wafer having a very thick BOX is manufactured in this way, the warpage of the SOI wafer and the occurrence of slip dislocations cannot be sufficiently suppressed only by the methods described in
本発明はこのような問題に鑑みてなされたもので、たとえBOXの厚さが厚い貼り合わせSOIウェーハであっても、効率よく、かつ、反りの発生を十分に抑えて製造することができる貼り合わせSOIウェーハの製造方法を提供することを目的とする。 The present invention has been made in view of such a problem, and even a bonded SOI wafer having a thick BOX can be manufactured efficiently and with sufficiently suppressed warpage. An object of the present invention is to provide a method for manufacturing a laminated SOI wafer.
本発明は、上記課題を解決するためになされたもので、貼り合わせSOIウェーハを製造する方法において、少なくとも、シリコン単結晶ウェーハからなるボンドウェーハおよびベースウェーハの少なくとも一方のウェーハの貼り合わせ面となる側の主面にCVD法により第1シリコン酸化膜を形成し、該第1シリコン酸化膜を介して前記ボンドウェーハと前記ベースウェーハとを貼り合わせて貼り合わせウェーハを形成した後、該貼り合わせウェーハを構成する前記ベースウェーハの貼り合わせ面とは反対側の主面にCVD法により第2シリコン酸化膜を形成し、前記ボンドウェーハを薄膜化した後、前記第1及び第2シリコン酸化膜形成温度よりも高温で結合熱処理を行うことを特徴とする貼り合わせSOIウェーハの製造方法を提供する(請求項1)。 The present invention has been made to solve the above problems, and in the method for manufacturing a bonded SOI wafer, at least a bonded surface of at least one of a bond wafer composed of a silicon single crystal wafer and a base wafer is formed. A first silicon oxide film is formed on the main surface on the side by a CVD method, and the bonded wafer and the base wafer are bonded together via the first silicon oxide film to form a bonded wafer, and then the bonded wafer A second silicon oxide film is formed by CVD on the main surface opposite to the bonding surface of the base wafer constituting the substrate, the bond wafer is thinned, and then the first and second silicon oxide film forming temperatures are formed. Provided is a method for manufacturing a bonded SOI wafer characterized in that bonding heat treatment is performed at a higher temperature than (Claim 1).
また、本発明は、貼り合わせSOIウェーハを製造する方法において、少なくとも、シリコン単結晶ウェーハからなるボンドウェーハの一方の主面から水素イオンまたは希ガスイオンの少なくとも一種類を注入してイオン注入層を形成し、該イオン注入層が形成されたボンドウェーハとシリコン単結晶ウェーハからなるベースウェーハの少なくとも一方のウェーハの貼り合わせ面となる側の主面にCVD法により第1シリコン酸化膜を形成し、該第1シリコン酸化膜を介して前記ボンドウェーハと前記ベースウェーハとを貼り合わせて貼り合わせウェーハを形成した後、該貼り合わせウェーハを構成する前記ベースウェーハの貼り合わせ面とは反対側の主面にCVD法により第2シリコン酸化膜を形成し、その後、前記ボンドウェーハを前記イオン注入層で剥離することにより、前記ボンドウェーハを薄膜化した後、前記第1及び第2のシリコン酸化膜形成温度よりも高温で結合熱処理することを特徴とする貼り合わせSOIウェーハの製造方法を提供する(請求項2)。 According to the present invention, in the method for manufacturing a bonded SOI wafer, at least one kind of hydrogen ion or rare gas ion is implanted from at least one main surface of a bond wafer made of a silicon single crystal wafer to form an ion implantation layer. Forming a first silicon oxide film by a CVD method on the main surface on the bonding surface of at least one of the base wafer composed of a bond wafer and a silicon single crystal wafer formed with the ion implantation layer; After the bonded wafer and the base wafer are bonded to each other through the first silicon oxide film to form a bonded wafer, the main surface opposite to the bonded surface of the base wafer constituting the bonded wafer A second silicon oxide film is formed on the substrate by CVD, and then the bond wafer is A method for manufacturing a bonded SOI wafer, comprising: bonding heat treatment at a temperature higher than the first and second silicon oxide film forming temperatures after the bond wafer is thinned by peeling at an on-implant layer. (Claim 2).
前述のように従来の方法でも、SOIウェーハの反りを緩和するため、ベースウェーハの貼り合わせ面とは反対側の主面に酸化膜を形成することは行われていた。ところが、特許文献1の方法は、結合熱処理を兼ねた熱酸化処理により熱酸化膜を形成するものであるため、BOX厚さが極めて厚いSOIウェーハを製造する場合、そのBOX厚と同等の厚さの熱酸化膜を形成するためには、高温長時間の熱処理が必要となり、スリップ転位が多発してしまう。一方、特許文献2の方法は、ボンドウェーハとベースウェーハを強固に結合するための高温の結合熱処理を行った後に、ベースウェーハの貼り合わせ面とは反対側の主面にCVD酸化膜を形成するものである。このため、BOX厚さが極めて厚いSOIウェーハを製造する場合、高温の結合熱処理が終了した状態では、一方のウェーハのみに厚い酸化膜が形成されている状態であるため、シリコン単結晶とシリコン酸化膜との間の熱膨張率の違いに起因して大きな反りが発生し、スリップ転位が多発してしまう。
これに対して本発明は、BOXとなる第1シリコン酸化膜とは別に、ベースウェーハの貼り合わせ面とは反対側の主面にCVD法により第2シリコン酸化膜を形成する。このため、結合熱処理中は、ベースウェーハの上下面は、第2シリコン酸化膜とBOXに覆われていることになり、BOX厚さが極めて厚いSOIウェーハを製造する場合であっても、ベースウェーハの上下面における熱収縮率の差を小さくすることができる。しかも、高温の結合熱処理を行う前にボンドウェーハを薄膜化しているので、結合熱処理後の冷却過程においてボンドウェーハが収縮する際にベースウェーハに作用する応力は小さくなり、結合熱処理後の反りは抑制され、その結果、スリップ転位の発生を抑制することができる。
さらに、本発明では、第1及び第2シリコン酸化膜の形成をCVD法により行う。このため厚い酸化膜であっても、効率よく短時間で形成することができる。
As described above, even in the conventional method, an oxide film is formed on the main surface opposite to the bonded surface of the base wafer in order to reduce the warpage of the SOI wafer. However, since the method of
In contrast, according to the present invention, a second silicon oxide film is formed on the main surface opposite to the bonded surface of the base wafer by a CVD method, separately from the first silicon oxide film to be a BOX. For this reason, during the bonding heat treatment, the upper and lower surfaces of the base wafer are covered with the second silicon oxide film and the BOX. Even when an SOI wafer having a very large BOX thickness is manufactured, the base wafer The difference in heat shrinkage rate between the upper and lower surfaces can be reduced. In addition, since the bond wafer is thinned before the high temperature bonding heat treatment, the stress acting on the base wafer when the bond wafer shrinks during the cooling process after the bonding heat treatment is reduced, and warping after the bonding heat treatment is suppressed. As a result, the occurrence of slip dislocation can be suppressed.
Further, in the present invention, the first and second silicon oxide films are formed by the CVD method. Therefore, even a thick oxide film can be formed efficiently in a short time.
そして、この場合、前記イオン注入層での剥離は、前記第2シリコン酸化膜の形成温度よりも高温で熱処理を加えることにより行うのが好ましい(請求項3)。 In this case, it is preferable that the separation at the ion implantation layer is performed by performing a heat treatment at a temperature higher than the formation temperature of the second silicon oxide film.
イオン注入剥離法の場合には、このように剥離を起こさない低温で酸化膜を形成し、その後、その酸化膜形成温度よりも高温の熱処理によりイオン注入層で剥離を行うのが良い。 In the case of the ion implantation separation method, it is preferable to form the oxide film at such a low temperature that does not cause separation, and then perform separation at the ion implantation layer by heat treatment at a temperature higher than the oxide film formation temperature.
また、本発明の貼り合わせSOIウェーハの製造方法では、前記第1シリコン酸化膜の厚さを4μm以上とすることができる(請求項4)。 In the method for manufacturing a bonded SOI wafer according to the present invention, the thickness of the first silicon oxide film can be 4 μm or more.
このように、本発明の貼り合わせSOIウェーハの製造方法では、第1シリコン酸化膜の厚さを4μm以上といった非常に厚いものとした場合にでも、反りを十分に抑えることができる。 As described above, in the method for manufacturing a bonded SOI wafer according to the present invention, even when the thickness of the first silicon oxide film is very thick, such as 4 μm or more, warping can be sufficiently suppressed.
また、本発明の貼り合わせSOIウェーハの製造方法では、前記第2シリコン酸化膜の厚さと前記第1シリコン酸化膜の厚さの差を1μm以内にするのが好ましい(請求項5)。 In the method for manufacturing a bonded SOI wafer according to the present invention, it is preferable that the difference between the thickness of the second silicon oxide film and the thickness of the first silicon oxide film is within 1 μm.
このように、第2シリコン酸化膜の厚さと第1シリコン酸化膜の厚さの差を1μm以内にすれば、ベースウェーハの上下面における熱収縮率の差を小さくすることができる。これにより、BOXの厚さが極めて厚い場合であっても、結合熱処理中に発生する反りをより確実に抑えることができる。 Thus, if the difference between the thickness of the second silicon oxide film and the thickness of the first silicon oxide film is within 1 μm, the difference in thermal shrinkage between the upper and lower surfaces of the base wafer can be reduced. Thereby, even if the thickness of the BOX is extremely thick, the warp generated during the bonding heat treatment can be more reliably suppressed.
以上説明したように、本発明の貼り合わせSOIウェーハの製造方法によれば、たとえBOXの厚さが厚い貼り合わせSOIウェーハであっても、効率よく、かつ、反りの発生を抑えて製造することが可能となる。 As described above, according to the bonded SOI wafer manufacturing method of the present invention, even a bonded SOI wafer having a thick BOX can be manufactured efficiently and with less warpage. Is possible.
以下、本発明についてさらに詳細に説明する。
本発明者らは、先ず、BOXの厚さが極めて厚いSOIウェーハを製造する場合、従来の方法では、SOIウェーハの反りの発生を十分に抑制することができなかった原因を見出すべく、調査、研究を行った。
Hereinafter, the present invention will be described in more detail.
First, when manufacturing an SOI wafer having a very thick BOX, the present inventors have investigated, in order to find out the cause that the conventional method could not sufficiently suppress the occurrence of warpage of the SOI wafer. I did research.
前述のように、4μm以上、あるいは10μm以上といった極めて厚い埋め込み酸化膜(BOX)を形成する場合、熱酸化により形成するのでは効率が悪いので、CVD法により形成することがある。
本発明者らは、この場合、ボンドウェーハの一方の主面に所定厚のCVD酸化膜を堆積した時点ではCVD酸化膜が厚くてもさほど大きな反りにならないが、その後の結合熱処理により極めて大きな反りが発生してしまうことに気がついた。これは、その結合熱処理の温度が、CVD酸化膜の形成温度よりも高い温度で行われるため、CVD酸化膜に大きな収縮が発生することに起因すると考えられる(CVD酸化膜形成温度は通常800℃以下の低温である。)。
As described above, in the case of forming a very thick buried oxide film (BOX) of 4 μm or more, or 10 μm or more, since it is not efficient to form by thermal oxidation, it may be formed by a CVD method.
In this case, the inventors of the present invention do not have a large warp even when the CVD oxide film is thick when a CVD oxide film having a predetermined thickness is deposited on one main surface of the bond wafer. I noticed that would occur. This is considered to be caused by the fact that the bonding heat treatment is performed at a temperature higher than the formation temperature of the CVD oxide film, so that a large shrinkage occurs in the CVD oxide film (the CVD oxide film formation temperature is usually 800 ° C.). The following is the low temperature).
このようにBOXの厚さが厚い場合、特許文献1に記載された方法のように、その全表面に酸化膜を形成する熱酸化処理(結合熱処理)を行ったとしても、形成される熱酸化膜はBOXの厚さに比べて薄いので、その効果は小さく抑えられてしまう。このため、SOIウェーハの反りの発生を十分に抑制することはできない。
一方、特許文献2に記載された方法のように、結合熱処理後に、ベースウェーハの貼り合わせ面とは反対側の主面にCVD酸化膜を形成する手法の場合、前述のように結合熱処理によりウェーハは既に大きく反ってしまっている。このため、その後、ベースウェーハの貼り合わせ面とは反対側の主面にCVD酸化膜を形成したとしても、SOIウェーハの反りを十分に抑制することはできない。しかも、このように、反ってしまっているSOIウェーハを平坦にしようとすると、追加の高温熱処理が必要となり、効率的でないばかりか、既に大きく反っているウェーハに対して改めて逆方向に応力を与えることになるので、スリップ転位が発生しやすく、ウェーハの機械的強度が低下してしまうという問題も生じる。
Thus, when the BOX is thick, even if thermal oxidation treatment (bonding heat treatment) is performed to form an oxide film on the entire surface as in the method described in
On the other hand, in the case of a method of forming a CVD oxide film on the main surface opposite to the bonding surface of the base wafer after the bonding heat treatment as in the method described in
そこで、本発明者らは、鋭意検討を重ねた結果、結合熱処理を行う前に、BOXとなる第1シリコン酸化膜とは別に、貼り合わせウェーハを構成するベースウェーハの貼り合わせ面とは反対側の主面にCVD法により第2シリコン酸化膜を形成し、更にボンドウェーハを薄膜化しておけば、ベースウェーハの上下面は、第2シリコン酸化膜と、埋め込み酸化膜(BOX)で覆われていることになり、ベースウェーハの上下面における熱収縮率の差を小さくすることができ、しかも、ボンドウェーハが薄膜化されているので結合熱処理の冷却過程においてボンドウェーハが収縮する際にベースウェーハに作用する応力は小さくなる。これにより、効率よく、かつ、反りの発生を十分に抑えてスリップ転位の少ないSOIウェーハを製造することができることに想到し、本発明を完成させた。 Therefore, as a result of intensive studies, the present inventors have determined that, prior to the bonding heat treatment, apart from the first silicon oxide film that becomes the BOX, the side opposite to the bonding surface of the base wafer constituting the bonded wafer If the second silicon oxide film is formed on the main surface of the substrate by CVD and the bond wafer is further thinned, the upper and lower surfaces of the base wafer are covered with the second silicon oxide film and the buried oxide film (BOX). Therefore, the difference in thermal shrinkage between the upper and lower surfaces of the base wafer can be reduced, and since the bond wafer is thinned, the bond wafer shrinks in the cooling process of the bonding heat treatment. The acting stress is reduced. As a result, it was conceived that an SOI wafer with less slip dislocations can be produced efficiently and with sufficient warpage, and the present invention was completed.
以下、本発明の実施形態を説明するが、本発明はこれらに限定されるものではない。
図1は、本発明の貼り合わせSOIウェーハの製造方法の一例を示す説明図である。
先ず、最初の工程(図1(a)参照)では、シリコン単結晶ウェーハからなるベースウェーハ11とボンドウェーハ14を準備する。
Hereinafter, although embodiment of this invention is described, this invention is not limited to these.
FIG. 1 is an explanatory view showing an example of a method for manufacturing a bonded SOI wafer according to the present invention.
First, in the first step (see FIG. 1A), a base wafer 11 and a
次の工程(図1(b)参照)では、ボンドウェーハ14をCVD装置(不図示)のサセプター12に保持し、ボンドウェーハ14の貼り合わせ面となる側の主面にCVD法により第1シリコン酸化膜13を形成する。そして、必要に応じて第1シリコン酸化膜13の表面を研磨により平坦化する工程を加える。
貼り合わせSOIウェーハを例えば光集積デバイスなどにおける光導波路などのような特殊な用途に用いる場合には、4μm以上、あるいは10μm以上といった極めて厚い埋め込み酸化膜が必要になるが、埋め込み酸化膜となる第1シリコン酸化膜の形成を、このようにCVD法により行えば、厚い酸化膜であっても、効率よく短時間で形成することができる。
尚、この時、ボンドウェーハ14ではなく、ベースウェーハ11に第1シリコン酸化膜を形成するようにしても良いし、両ウェーハに形成することもできる。
In the next step (see FIG. 1B), the
When the bonded SOI wafer is used for a special application such as an optical waveguide in an optical integrated device or the like, an extremely thick buried oxide film of 4 μm or more, or 10 μm or more is required. If the 1 silicon oxide film is formed by the CVD method in this way, even a thick oxide film can be formed efficiently and in a short time.
At this time, the first silicon oxide film may be formed not on the
次の工程(図1(c)参照)では、第1シリコン酸化膜13を介してボンドウェーハ14とベースウェーハ11を貼り合わせて貼り合わせウェーハ15を形成する。例えば、常温の清浄な雰囲気下で、第1シリコン酸化膜13の表面とベースウェーハ11の一方の主面を接触させることにより、接着剤等を用いることなくウエーハ同士が接着する。
In the next step (see FIG. 1C), a bonded
次の工程(図1(d)参照)では、貼り合わせウェーハ15を、再びCVD装置(不図示)のサセプター12に保持し、ベースウェーハ11の貼り合わせ面とは反対側の主面にCVD法により第2シリコン酸化膜16を形成する。第2シリコン酸化膜16の厚さは、BOXとなる第1シリコン酸化膜と同一厚さとすることが好ましいが、これらの厚さの差が1μm以下であれば、BOX厚が4μm以上の厚膜であっても、酸化膜厚差に起因する反りを100μm以下(直径200mmの場合)にすることができる。
この場合、ボンドウェーハ14の貼り合わせ面とは反対側の主面が、サセプター12と接触するため、汚染の問題が気になるところである。しかしながら、図1の方法によれば、サセプターと接触する箇所は、その後の薄膜化工程で除去されるので、汚染の問題はそれほど気にする必要がない。
In the next step (see FIG. 1D), the bonded
In this case, since the main surface opposite to the bonding surface of the
次の工程(図1(e)参照)では、ボンドウェーハ14を平面研削、研磨、エッチング等の方法により薄膜化を行う。薄膜化後のボンドウェーハ14の厚さは100μm以下、好ましくは50μm以下にすれば、結合熱処理後の冷却過程においてボンドウェーハが収縮する際にベースウェーハに作用する応力は十分小さくなり、反りを十分に抑制することができる。
In the next step (see FIG. 1E), the
次の工程(図1(f)参照)では、第1及び第2シリコン酸化膜13,16の形成温度よりも高温で結合熱処理を行う。結合熱処理前は、接着の強度が不十分であるので、そのままデバイス作製工程では使用できない。このため、結合熱処理として貼り合わせSOIウェーハ15に高温の熱処理を施して結合強度を十分なものとする。例えば、この熱処理は不活性ガス雰囲気下、1050℃〜1200℃で30分から2時間の範囲で行うことができる。
In the next step (see FIG. 1F), the bonding heat treatment is performed at a temperature higher than the formation temperature of the first and second
この時、ベースウェーハの一方の表面にしか酸化膜が設けられていないと、シリコン単結晶とシリコン酸化膜との間の熱膨張率の違いに起因して、結合熱処理の最中に、ウェーハが大きく反ってしまう。ところが、図1の本発明の方法によれば、ベースウェーハ11の上下面は、第2シリコン酸化膜16と、第1シリコン酸化膜13、すなわち埋め込み酸化膜(BOX)とで覆われている。このため、ベースウェーハ11の上下面における熱収縮率の差が小さく、BOXの厚さが極めて厚い場合であっても、結合熱処理中に発生する反りを十分に抑えることができる。
At this time, if an oxide film is provided only on one surface of the base wafer, the wafer is not bonded during the bonding heat treatment due to the difference in thermal expansion coefficient between the silicon single crystal and the silicon oxide film. It will be greatly warped. However, according to the method of the present invention of FIG. 1, the upper and lower surfaces of the base wafer 11 are covered with the second
そして、結合熱処理後、必要に応じて薄膜化されたボンドウェーハ14の表面を研磨することによって、最終的に、第1シリコン酸化膜13を埋め込み酸化膜(BOX)とし、その上にSOI層18が形成された貼り合わせSOIウェーハ10が製造される。
Then, after the bonding heat treatment, the surface of the
次に、図2は、本発明の貼り合わせSOIウェーハの製造方法の別の例を示す説明図である。この方法は、所謂、イオン注入剥離法と呼ばれている。
先ず、最初の工程(図2(a)参照)では、シリコン単結晶ウェーハからなるベースウェーハ21とボンドウェーハ24を準備する。そして、ボンドウェーハ24の一方の主面から水素イオンまたは希ガスイオンの少なくとも一種類を注入する。これにより、ボンドウェーハ24の内部にイオンの平均進入深さにおいて表面に平行なイオン注入層27を形成することができる。この際、ボンドウェーハのイオン注入面には、チャネリング防止のため、あらかじめ薄い酸化膜を形成しておいてもよい。尚、この時のイオン注入層27の深さは、最終的に形成されるSOI層28の厚さに反映される。従って、注入エネルギー等を制御してイオン注入することにより、SOI層の厚さを制御できる。
Next, FIG. 2 is explanatory drawing which shows another example of the manufacturing method of the bonding SOI wafer of this invention. This method is called a so-called ion implantation separation method.
First, in the first step (see FIG. 2A), a
次の工程(図2(b)参照)では、ボンドウェーハ24を、CVD装置(不図示)のサセプター22に保持し、ボンドウェーハ24の貼り合わせ面となる側の主面にCVD法により第1シリコン酸化膜23を形成した後、必要に応じて第1シリコン酸化膜23の表面を研磨する。ボンドウェーハ24の貼り合わせ面は、通常イオン注入をした面と同一となる。
この時、ボンドウェーハ24ではなく、ベースウェーハ21に第1シリコン酸化膜を形成するようにしても良いし、両ウェーハに形成することもできる。
In the next step (see FIG. 2B), the
At this time, the first silicon oxide film may be formed on the
次の工程(図2(c)参照)では、第1シリコン酸化膜23を介してボンドウェーハ24とベースウェーハ21とを貼り合わせて貼り合わせウェーハ25を形成する。
In the next step (see FIG. 2C), a bonded
次の工程(図2(d)参照)では、貼り合わせウェーハ25を、再びCVD装置(不図示)のサセプター22に保持し、ベースウェーハ21の貼り合わせ面とは反対側の主面にCVD法により第2シリコン酸化膜26を形成する。
In the next step (see FIG. 2D), the bonded
次の工程(図2(e)参照)では、ボンドウェーハ24をイオン注入層27で剥離することにより、ボンドウェーハ24を薄膜化する。例えば、貼り合わせウェーハ25に対して、不活性ガス雰囲気下約500℃以上の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによって、ボンドウェーハ24をイオン注入層27で剥離することができる。
In the next step (see FIG. 2E), the
この時、イオン注入層27での剥離は、第2シリコン酸化膜26の形成温度よりも高温で熱処理を加えることにより行うのが好ましい。これは、剥離を起こさない低温で第2シリコン酸化膜を形成し、その後、その酸化膜形成温度よりも高温の熱処理によりイオン注入層で剥離を行うためである。
尚、剥離熱処理が第2シリコン酸化膜の形成温度よりも高温で行われると、シリコン酸化膜に大きな収縮が発生することになるが、図2の方法によれば、ベースウェーハの上下面は、第2シリコン酸化膜と、第1シリコン酸化膜で覆われているので、ベースウェーハ上下面における熱収縮量の差が小さくなる。また、熱処理中にイオン注入層で剥離が発生するため、冷却過程ではすでにボンドウェーハは薄膜化されており、反りの発生を十分に防ぐことができる。
At this time, the separation at the
Note that, when the peeling heat treatment is performed at a temperature higher than the formation temperature of the second silicon oxide film, a large shrinkage occurs in the silicon oxide film, but according to the method of FIG. Since it is covered with the second silicon oxide film and the first silicon oxide film, the difference in thermal shrinkage between the upper and lower surfaces of the base wafer is reduced. In addition, since peeling occurs in the ion-implanted layer during the heat treatment, the bond wafer is already thinned in the cooling process, and warpage can be sufficiently prevented.
次の工程(図2(f)参照)では、第1及び第2シリコン酸化膜23,26の形成温度よりも高温で結合熱処理を行う。
この時も、ベースウェーハ21の上下面は、第2シリコン酸化膜26と、第1シリコン酸化膜23、すなわち埋め込み酸化膜(BOX)とで覆われている。このため、上記図1の方法で説明したのと同様に、結合熱処理中に発生する反りを十分に抑えることができる。
In the next step (see FIG. 2F), the bonding heat treatment is performed at a temperature higher than the temperature at which the first and second
Also at this time, the upper and lower surfaces of the
そして、最後の工程(図2(g)参照)では、SOI層を平坦化するための研磨や熱処理を行い、最終的に、第1シリコン酸化膜23を埋め込み酸化膜(BOX)とし、その上にSOI層28が形成された貼り合わせSOIウェーハ20が製造される。
In the last step (see FIG. 2G), polishing or heat treatment for planarizing the SOI layer is performed, and finally the first
ここで、上記図1,2の方法のいずれの場合でも、第2シリコン酸化膜の厚さを第1シリコン酸化膜の厚さと等しい厚さとするのが好ましい。このように、第2シリコン酸化膜の厚さを第1シリコン酸化膜の厚さと等しい厚さとすれば、ベースウェーハの上下面における熱収縮率の差を略同一とすることができる。これにより、BOXの厚さが極めて厚い場合であっても、結合熱処理中に発生する反りをより小さく抑えることができる。 Here, in any of the methods shown in FIGS. 1 and 2, it is preferable that the thickness of the second silicon oxide film is equal to the thickness of the first silicon oxide film. Thus, if the thickness of the second silicon oxide film is made equal to the thickness of the first silicon oxide film, the difference in thermal shrinkage rate between the upper and lower surfaces of the base wafer can be made substantially the same. Thereby, even if the thickness of the BOX is extremely large, the warp generated during the bonding heat treatment can be further suppressed.
そして、これら図1,2の方法によれば、たとえBOXの厚さが、4μm以上、特には10μm以上と非常に厚い貼り合わせSOIウェーハであっても、効率よく、かつ、反りの発生を抑えて製造することができる。 According to the methods shown in FIGS. 1 and 2, even if the bonded BOX is a very thick bonded SOI wafer having a BOX thickness of 4 μm or more, particularly 10 μm or more, the generation of warpage is suppressed efficiently. Can be manufactured.
以下、実施例及び比較例を示して本発明をさらに具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
図1の方法にしたがって、貼り合わせSOIウェーハ10を製造した。
先ず、図1(a)に示すように、直径200mm、面方位(100)、p型、10Ωcm、厚さ725μmで、片面鏡面研磨されたシリコン単結晶ウェーハからなるベースウェーハ11とボンドウェーハ14を準備した。
次に、図1(b)に示すように、ボンドウェーハ14を、CVD装置のサセプター12に保持し、ボンドウェーハ14の貼り合わせ面となる側(鏡面側)の主面にCVD法により第1シリコン酸化膜13を形成した。第1シリコン酸化膜13の堆積条件は次の通りである。原料ガス:SiH4、O2、 堆積温度:700℃、 堆積圧力:常圧、 堆積膜厚:10μm、 表面研磨:CMPにより研磨代 100nm。尚、第1シリコン酸化膜13を形成した後のボンドウェーハ14の反り量は、30μmであった。
次に、図1(c)に示すように、ボンドウェーハ14の第1シリコン酸化膜13の表面とベースウェーハ11の鏡面とを室温で貼り合わせて貼り合わせウェーハ15を形成した。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated further more concretely, this invention is not limited to these.
Example 1
A bonded
First, as shown in FIG. 1A, a base wafer 11 and a
Next, as shown in FIG. 1B, the
Next, as shown in FIG. 1C, the surface of the first
次に、図1(d)に示すように、貼り合わせウェーハ15を構成するベースウェーハ11の貼り合わせ面とは反対側の主面にCVD法により第2シリコン酸化膜16を形成した。第2シリコン酸化膜16の堆積条件は、表面研磨を行わなかったことを除いて、前記第1シリコン酸化膜13の堆積条件と同じとした。
次に、図1(e)に示すように、平面研削、表面研磨によりボンドウェーハ14を薄膜化した。この時の平面研削の研削代は、680μm、表面研磨の研磨代は15μmとした。
そして、最後に、図1(f)に示すように、1100℃、2時間、Ar100%雰囲気下で、結合熱処理を行った。この結合熱処理の温度は、前記第1及び第2シリコン酸化膜13,16の形成温度よりも高温である。
このようにして、貼り合わせSOIウェーハ10を製造した。製造した貼り合わせSOIウェーハの反り量は、15μmであった。
Next, as shown in FIG. 1D, a second
Next, as shown in FIG. 1E, the
Finally, as shown in FIG. 1 (f), bonding heat treatment was performed at 1100 ° C. for 2 hours in an Ar 100% atmosphere. The temperature of this bonding heat treatment is higher than the formation temperature of the first and second
In this way, a bonded
(比較例1)
ベースウェーハにCVD法により第2シリコン酸化膜を形成しなかったことを除いて、実施例1と同様にして貼り合わせSOIウェーハを製造した。ただし、ボンドウェーハの薄膜化は、結合熱処理後に実施した。
製造した貼り合わせSOIウェーハの反り量は、800μmであった。
(Comparative Example 1)
A bonded SOI wafer was manufactured in the same manner as in Example 1 except that the second silicon oxide film was not formed on the base wafer by the CVD method. However, the bond wafer was thinned after the bonding heat treatment.
The warpage amount of the manufactured bonded SOI wafer was 800 μm.
以下の表1は、実施例1、比較例1で製造した貼り合わせSOIウェーハの各製造条件をまとめたものである。 Table 1 below summarizes the manufacturing conditions of the bonded SOI wafer manufactured in Example 1 and Comparative Example 1.
比較例1を見ると、第1シリコン酸化膜形成時のボンドウェーハの反り量が、10μmであったのに対して、結合熱処理後の貼り合わせSOIウェーハの反り量が、800μmであった。すなわち、高温の結合熱処理前に、ベースウェーハにCVD法により第2シリコン酸化膜を形成することなく、高温の結合熱処理を行い、ボンドウェーハの薄膜化を行うと貼り合わせSOIウェーハが大きく反ってしまうことが判る。
これに対して、実施例1では、高温の結合熱処理前に、ベースウェーハにCVD法により第2シリコン酸化膜を形成し、これにより、ベースウェーハの上下面が、それぞれ、第2シリコン酸化膜と第1シリコン酸化膜に覆われており、結合熱処理前に薄膜化を行っているので、高温の結合熱処理中やその冷却過程に発生する反りを十分に抑えることができたことが判る。
Looking at Comparative Example 1, the warpage amount of the bond wafer when forming the first silicon oxide film was 10 μm, whereas the warpage amount of the bonded SOI wafer after the bonding heat treatment was 800 μm. That is, when a high-temperature bonding heat treatment is performed without forming a second silicon oxide film on the base wafer by a CVD method before the high-temperature bonding heat treatment, and the bond wafer is thinned, the bonded SOI wafer is greatly warped. I understand that.
On the other hand, in Example 1, before the high-temperature bonding heat treatment, the second silicon oxide film is formed on the base wafer by the CVD method, whereby the upper and lower surfaces of the base wafer are respectively formed with the second silicon oxide film. Since it is covered with the first silicon oxide film and thinned before the bonding heat treatment, it can be seen that the warpage generated during the high-temperature bonding heat treatment and the cooling process can be sufficiently suppressed.
(実施例2)
図2の方法にしたがって、貼り合わせSOIウェーハを製造した。
先ず、図2(a)に示すように、直径200mm、面方位(100)、p型、10Ωcm、厚さ725μmで、片面鏡面研磨されたシリコン単結晶ウェーハからなるベースウェーハ21とボンドウェーハ24を準備した。そして、ボンドウェーハ24の鏡面側の主面から水素イオンを注入してイオン注入層27を形成した。イオン注入条件は次の通りである。注入エネルギー:40keV、注入量:8E16/cm2(8×1016/cm2)、注入角度:7度。
次に、図2(b)に示すように、ボンドウェーハ24を、CVD装置(不図示)のサセプター22に保持し、ボンドウェーハ24の貼り合わせ面となる側(鏡面側)の主面にCVD法により第1シリコン酸化膜23を形成した。第1シリコン酸化膜23の堆積条件は次の通りである。原料ガス:SiH4、O2、堆積温度:400℃、堆積圧力:常圧、堆積膜厚:10μm、表面研磨:CMPにより研磨代 100nm。尚、第1シリコン酸化膜23を形成した後のボンドウェーハ24の反り量は、10μmであった。
次に、図2(c)に示すように、ボンドウェーハ24の第1シリコン酸化膜23の表面とベースウェーハ21の鏡面とを室温で貼り合わせて貼り合わせウェーハ25を形成した。
(Example 2)
A bonded SOI wafer was manufactured according to the method of FIG.
First, as shown in FIG. 2 (a), a
Next, as shown in FIG. 2B, the
Next, as shown in FIG. 2C, the surface of the first
次に、図2(d)に示すように、貼り合わせウェーハ25を構成するベースウェーハ21の貼り合わせ面とは反対側の主面にCVD法により第2シリコン酸化膜26を形成した。第2シリコン酸化膜26の堆積条件は、表面研磨を行わなかったことを除いて、前記第1シリコン酸化膜23の堆積条件と同じとした。
次に、図2(e)に示すように、ボンドウェーハ24をイオン注入層27で剥離することにより、ボンドウェーハ24を薄膜化した。剥離熱処理の条件は次の通りである。熱処理温度:500℃、熱処理時間:30分、熱処理雰囲気:Ar100%、剥離後SOI層厚:約350nm。
次に、図2(f)に示すように、1100℃、2時間、Ar100%雰囲気下で結合熱処理を行った。この結合熱処理の温度は、前記第1及び第2シリコン酸化膜23,26の形成温度および剥離熱処理温度よりも高温である。
最後に、図2(g)に示すように、SOI層平坦化のための研磨を行った。この時の研磨代は、100nmとした。
このようにして、貼り合わせSOIウェーハ20を製造した。製造した貼り合わせSOIウェーハの反り量は、12μmであった。
Next, as shown in FIG. 2D, a second
Next, as shown in FIG. 2 (e), the
Next, as shown in FIG. 2F, bonding heat treatment was performed at 1100 ° C. for 2 hours in an Ar 100% atmosphere. The temperature of the bonding heat treatment is higher than the formation temperature of the first and second
Finally, as shown in FIG. 2G, polishing for planarizing the SOI layer was performed. The polishing allowance at this time was 100 nm.
In this way, a bonded
(比較例2)
ベースウェーハにCVD法により第2シリコン酸化膜を形成しなかったことを除いて、実施例2と同様にして貼り合わせSOIウェーハを製造した。
製造した貼り合わせSOIウェーハの反り量は、790μmであった。
(Comparative Example 2)
A bonded SOI wafer was manufactured in the same manner as in Example 2 except that the second silicon oxide film was not formed on the base wafer by the CVD method.
The warpage amount of the manufactured bonded SOI wafer was 790 μm.
以下の表2は、実施例2、比較例2で製造した貼り合わせSOIウェーハの各製造条件をまとめたものである。 Table 2 below summarizes the manufacturing conditions of the bonded SOI wafer manufactured in Example 2 and Comparative Example 2.
比較例2を見ると、第1シリコン酸化膜形成時のボンドウェーハの反り量が、10μmであったのに対して、高温の結合熱処理後の貼り合わせSOIウェーハの反り量が、790μmであった。すなわち、貼り合わせウェーハを構成するベースウェーハの裏面にCVD法により第2シリコン酸化膜を形成することなく、高温の結合熱処理を行うと、貼り合わせSOIウェーハが大きく反ってしまうことが判る。
これに対して、実施例2では、剥離熱処理及び結合熱処理前に、ベースウェーハにCVD法により第2シリコン酸化膜を形成しているので、高温の結合熱処理中に発生する反りを十分に抑えることができたことが判る。
In Comparative Example 2, the warpage amount of the bond wafer when forming the first silicon oxide film was 10 μm, whereas the warpage amount of the bonded SOI wafer after the high-temperature bonding heat treatment was 790 μm. . That is, it can be seen that when the high-temperature bonding heat treatment is performed without forming the second silicon oxide film on the back surface of the base wafer constituting the bonded wafer by the CVD method, the bonded SOI wafer is greatly warped.
On the other hand, in Example 2, since the second silicon oxide film is formed on the base wafer by the CVD method before the peeling heat treatment and the bonding heat treatment, the warp generated during the high-temperature bonding heat treatment is sufficiently suppressed. You can see that
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
10,20…貼り合わせSOIウェーハ、 11,21…ベースウェーハ、
12,22…サセプター、 13,23…第1シリコン酸化膜、
14,24…ボンドウェーハ、 15,25…貼り合わせウェーハ、
16,26…第2シリコン酸化膜、 27…イオン注入層、
18,28…SOI層。
10, 20 ... Bonded SOI wafer, 11, 21 ... Base wafer,
12, 22 ... susceptor, 13, 23 ... first silicon oxide film,
14, 24 ... Bond wafer, 15, 25 ... Bonded wafer,
16, 26 ... second silicon oxide film, 27 ... ion implantation layer,
18, 28 ... SOI layer.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005259759A JP4802624B2 (en) | 2005-09-07 | 2005-09-07 | Manufacturing method of bonded SOI wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005259759A JP4802624B2 (en) | 2005-09-07 | 2005-09-07 | Manufacturing method of bonded SOI wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007073768A JP2007073768A (en) | 2007-03-22 |
JP4802624B2 true JP4802624B2 (en) | 2011-10-26 |
Family
ID=37934953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005259759A Active JP4802624B2 (en) | 2005-09-07 | 2005-09-07 | Manufacturing method of bonded SOI wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4802624B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5280015B2 (en) * | 2007-05-07 | 2013-09-04 | 信越半導体株式会社 | Manufacturing method of SOI substrate |
JP5183969B2 (en) | 2007-05-29 | 2013-04-17 | 信越半導体株式会社 | Method for forming silicon oxide film on SOI wafer |
US7763502B2 (en) * | 2007-06-22 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device |
FR2932899B1 (en) * | 2008-06-23 | 2010-07-30 | Commissariat Energie Atomique | METHOD FOR REMOVING THE ETCHING FAULT FROM A METAL LAYER DEPOSITED ON A FLEXIBLE SUPPORT |
JP2011029594A (en) * | 2009-06-22 | 2011-02-10 | Shin Etsu Handotai Co Ltd | Method of manufacturing soi wafer, and soi wafer |
EP2562789A4 (en) * | 2010-04-20 | 2015-03-04 | Sumitomo Electric Industries | METHOD FOR PRODUCING A COMPOSITE SUBSTRATE |
JPWO2016047534A1 (en) * | 2014-09-24 | 2017-07-27 | エア・ウォーター株式会社 | Semiconductor device provided with SiC layer |
JP6531743B2 (en) * | 2016-09-27 | 2019-06-19 | 信越半導体株式会社 | Method of manufacturing bonded SOI wafer |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3900741B2 (en) * | 1999-05-21 | 2007-04-04 | 信越半導体株式会社 | Manufacturing method of SOI wafer |
JP2003068593A (en) * | 2001-08-22 | 2003-03-07 | Shin Etsu Handotai Co Ltd | Semiconductor laminated substrate and method of manufacturing the same |
-
2005
- 2005-09-07 JP JP2005259759A patent/JP4802624B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007073768A (en) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220059341A1 (en) | Polycrystalline ceramic substrate and method of manufacture | |
US7221038B2 (en) | Method of fabricating substrates and substrates obtained by this method | |
JP6179530B2 (en) | Manufacturing method of bonded SOI wafer | |
JP3900741B2 (en) | Manufacturing method of SOI wafer | |
JP5183969B2 (en) | Method for forming silicon oxide film on SOI wafer | |
JPS61296709A (en) | Manufacturing method of semiconductor device | |
JPH0719738B2 (en) | Bonded wafer and manufacturing method thereof | |
EP1868230B1 (en) | Manufacting method of soi wafer and soi wafer manufactured by this method | |
JP4802624B2 (en) | Manufacturing method of bonded SOI wafer | |
JP2018085536A (en) | Method for low temperature layer transfer method in the preparation of multilayer semiconductor devices | |
CN103026460A (en) | Method for the preparation of a multi-layered crystalline structure | |
WO2016203677A1 (en) | Method of manufacturing soi wafer | |
EP3485505A1 (en) | Method of a donor substrate undergoing reclamation | |
CN111180317A (en) | Manufacturing method of bonded SOI wafer | |
US20080268621A1 (en) | Method for manufacturing compound material wafer and corresponding compound material wafer | |
JP5053252B2 (en) | Method for manufacturing a heterostructure comprising at least one thick layer of semiconductor material | |
US20180019169A1 (en) | Backing substrate stabilizing donor substrate for implant or reclamation | |
JP4539098B2 (en) | Manufacturing method of bonded substrate | |
CN117497477A (en) | Composite film and preparation method thereof | |
WO2018011731A1 (en) | Method of a donor substrate undergoing reclamation | |
KR20080020389A (en) | SOI wafer manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4802624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |