[go: up one dir, main page]

JP4798863B2 - Opto-electric wiring board - Google Patents

Opto-electric wiring board Download PDF

Info

Publication number
JP4798863B2
JP4798863B2 JP2001102687A JP2001102687A JP4798863B2 JP 4798863 B2 JP4798863 B2 JP 4798863B2 JP 2001102687 A JP2001102687 A JP 2001102687A JP 2001102687 A JP2001102687 A JP 2001102687A JP 4798863 B2 JP4798863 B2 JP 4798863B2
Authority
JP
Japan
Prior art keywords
optical
package
wiring board
wiring
subcarrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001102687A
Other languages
Japanese (ja)
Other versions
JP2002296464A (en
Inventor
裕司 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001102687A priority Critical patent/JP4798863B2/en
Publication of JP2002296464A publication Critical patent/JP2002296464A/en
Application granted granted Critical
Publication of JP4798863B2 publication Critical patent/JP4798863B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光通信用モジュールに用いられるベース配線基板に関し、LD,PD等の受発光素子とそれらを作動させるための電子素子とを混載し大容量かつ小型、高信頼に組み立て可能な光電気配線基板に関する。
【0002】
【従来の技術】
近年、公衆通信や構内通信(LAN)の分野において、光ファイバ通信が広く普及している。伝送される情報量の増大にともない伝送システムの大容量化が緊急の課題になっている。大容量化の技術として、従来から高密度波長分割多重(Denth Wavelength Multiplexing ; DWDM)、並列伝送(Parallel Link)といった技術が用いられ、飛躍的に伝送容量が拡大されている。
【0003】
しかしながら、その一方で、光実装技術における問題として、素子数の増大に対応するために配線の高密度化が課題となっている。すなわち、DWDMやParallel Linkでは複数の受発光素子を用いて信号の多重化が行われており、多重化の度合が増大するほど素子数と配線数が増大し、配線基板の大型化や複雑化による組立生産性が劣化することが課題となっている。
【0004】
以下に、従来の光電気配線基板について図面を用いて説明する。
【0005】
▲1▼従来の光電気配線基板P1を図5に示す。受発光素子がディスクリートにパッケージに実装された光モジュール100とそれらを動作させるための駆動用IC500とが各々複数個基板上に実装されて光電気配線基板が構成される。光モジュール100のパッケージング構造としては、バタフライ型と呼ばれるパッケージに数十cm程度の短尺のファイバ300が組み込まれたピグテール型と呼ばれる構造が一般的である。電気の入出力はパッケージの側面に列上に配列されたリード端子702で行われ、特に高周波の端子には同軸型コネクタ701が用いられ、パッケージ内部まで高周波信号が低損失に伝送される構成である。
【0006】
図5に示す光モジュール100はパッケージ1個につき1素子の光素子がパッケージングされ、通常このような光モジュールを複数個、基板80に実装されるか、もしくは、このような光電気配線基板を複数枚、架台に実装することによって複数チャネルの光電気配線が実現される。
【0007】
▲2▼また、半導体チップの集積度の向上と大規模チップの製造技術の向上に伴い、複数の光半導体素子をアレイ化した図6に示すような並列光半導体モジュールが提案されている。
【0008】
図6において200は光半導体素子アレイ、400はサブキャリア、300は光半導体素子アレイ200に光を入出力するためのファイバアレイ、720は電気端子、101はパッケージ、501は駆動用ICである。
【0009】
図6に示す並列伝送モジュールではファイバアレイ300をサブキャリア400上に形成されたV溝401によって高精度に整列させることが可能である。
【0010】
光半導体素子アレイ200の入出力光はピッチを合わせて配置したファイバアレイ300とそれぞれ結合され、パッケージ101側面に形成した光コネクタ600を介して外部に光配線される。ファイバは隣接線とのクロストークがほとんどなく、径が細いため、例えば0.125mm間隔といった狭い間隔で配線が可能である。
【0011】
光半導体素子アレイ200はパッケージ内部に実装された駆動用IC501に配線され、さらに駆動用IC501の電気配線がパッケージ101の側面に列状に配列されたリード端子720から基板800に取り出される。リード端子720はパッケージ101に例えば金ろう付け等、パッケージ800への固定に用いられるPbSn半田等の溶融温度よりも高温で取り付けられる。駆動用IC501の電気配線はデータ信号及びクロック信号の各々に対し差動配線(ペアライン)が用いられる構成が一般に用いられ、1素子につき4本の高周波配線がなされる。また、それ以外に、アナログ出力を調整するための制御線とIC自身の電源線が配線される。電気配線では隣接線へのクロストークの抑制や、特性インピーダンスの整合、実装性を考慮してピン間隔が定められ、例えば1.25mmピッチのピン間隔が用いられる。
【0012】
電気配線は、光配線と比較し配線数が4倍以上多く、配線間隔が広いのが特徴である。
【0013】
▲3▼また、特開2000−28871号公報では、パッケージ下面に格子状に電気端子を配列し半田バンプを介して、プリント配線基板に実装し配線する方法も開示されている。この方法では、電気配線とともに光配線についても同様にパッケージ下面に格子状に端子を配列する構造とし配線のアクセス方向を電気配線と同一方向とする構成である。
【0014】
【発明が解決しようとする課題】
しかしながら、上記光電気配線基板▲1▼では、基板上でパッケージが占有する面積が大きいため、単位面積当たりに実装可能な素子数が制限され、実装効率が著しく低い。
【0015】
また、コネクタ701の組立ては自動化が困難であり、締め付けトルクの管理に手間がかかる、同軸ケーブル700の余長処理に手間がかかる、ファイバピグテール300が障害となり、光モジュール100の実装の自動化が困難である等、組み立て生産性についても低い。
【0016】
また、上記光電気配線基板▲2▼についても電気配線密度が低く、光素子集積度が低い。すなわち、リード端子720の取り出しがパッケージ101外周の線上に限定されるため同一サイズのパッケージでは実装効率が低い。また、基板800上でリード端子101の実装面積を確保する必要があり、その分だけ光電気配線基板のサイズが大きくなってしまう。また、リード端子101のろう付け工程は接続部がずれないように制御する必要があり、リード端子720のピッチを狭くして配線密度を向上させることが難しい。また、一般にろう付けは高温で処理されるため、パッケージ101上に薄膜機能素子を作製した場合、素子特性の制御が難しくなり設計範囲が限定されてしまう問題もある。
【0017】
また、上記光電気配線基板▲3▼では、一般にプリント配線基板とパッケージとの間に熱膨張係数差があるため、環境温度の変化によりパッケージが変形し、光学接続部のアライメントにずれが生じ光接続特性が不安定になる問題がある。また、パッケージ内において光配線が電気配線と同一面であるため素子集積化の主要な要因である電気配線密度が低下する。また、ファイバに接続するために、プリント配線基板は出射光に対して透明かつ無反射コートされる必要があり、プリント配線基板の生産性が低下する上、光透過部には電気配線できないため電気配線の配線密度が低下する。また、多層配線が難しい。また、プリント配線基板に垂直方向に光配線されるため、プリント配線基板を複数重ねて筐体に実装する場合、ファイバの折り曲げ半径だけ実装間隔をとる必要があり、必ずしも実装密度は高くならない。また、プリント配線基板上に導波路を形成し、プリント配線基板に水平方向に光配線する場合、90度光路変換が必要となり結合効率や歩留まりの低下が問題となる。
【0018】
そこで本発明は、上記従来の問題に鑑み提案されたものであり、LD,PD等の受発光素子とそれらを作動させるための電子素子とを混載し大容量かつ小型、高信頼に組み立て可能な光電気配線基板を提供することを目的とする。
【0019】
【課題を解決するための手段】
上記目的を達成するために、本発明の光電気配線基板は、下面に複数の端子を配列し、上面に凹部を有するベース配線基板と、前記凹部に設けられた光素子基板であって、前記端子に電気的に接続される光半導体素子を配設面上に配設した光素子基板と、前記ベース配線基板及び前記光素子基板よりも弾性率が低く、板状であり、一方の主面の一端にて前記光素子基板の前記配設面を固定し且つ前記ベース配線基板の前記上面であって前記凹部の前記周囲に固定されたリード状板体と、を具備する。
【0020】
具体的には例えば、下面側に複数のボール状端子を配列したベース配線基板の上面側に、前記ボール状端子に電気的に接続される光半導体素子を備えた光素子基板を配設して成る光電気配線基板であって、前記ベース配線基板及び前記光素子基板よりも弾性率が低く板状の弾性部材に前記光素子基板を固定し、該弾性部材を前記ベース配線基板に固定したことを特徴とする。
【0021】
また、前記光素子基板の前記配設面に設けられたV溝と、前記V溝に設けられ、前記光半導体素子と光学的に結合された光ファイバと、をさらに具備することを特徴とする。
【0022】
また、前記リード状板体は、高周波配線用のリードであり、前記凹部において前記光素子基板の下面と接触する面に形成された接地導体と、前記リードと前記接地導体との間に設けられた誘電体ブロックと、をさらに具備することを特徴とする。
【0024】
【発明の実施の形態】
以下、本発明の光電気配線基板の実施形態を図面に基づき詳細に説明する。
【0025】
光電気配線基板M1を図1に示す。光電気配線基板M1は、光半導体素子アレイ2と光ファイバ(アレイ)3が実装された光素子基板であるサブキャリア4と、駆動用IC5が実装されたパッケージ1と、サブキャリア4が収容される凹部であるキャビティ41と、パッケージ1下面に実装された複数のボール状端子80と、光コネクタ6と駆動用IC5の配線用であるボンディングワイヤ70,光半導体素子2の配線用であるボンディングワイヤ71、パッケージ1の歪みを緩衝するための弾性部材である弾性体10と、から構成される。
【0026】
パッケージ1は高周波特性に優れる誘電体(例えばAl2O3,ガラス,AlN)から成るセラミック材料が好適に用いられ、マルチレイヤ構造とされる。すなわち、各レイヤ毎に配線パターンが形成されレイヤ間はスルーホール電極で配線される。これらにより、ボール状端子80の入出力端子と駆動用IC5との電気配線が形成される。また、駆動用IC5の実装面には駆動用IC5を動作させるための他の電子部品も搭載され回路が形成される。また、駆動用IC5の出力端子からサブキャリア4上の光半導体素子アレイ2まで配線される。
【0027】
キャビティ41において、サブキャリア4の下面が接触する面に接地電極が形成され、サブキャリア4上に高周波伝送線であるマイクロストリップ線路が構成され、光半導体素子アレイ2まで広帯域な電気配線が形成される。
【0028】
ボール状端子80はパッケージ1下面全体に配置可能であり、これにより、パッケージ1周囲に配線した場合と比較しN/4倍(Nは1辺当たりの配線数)配線密度が向上する。
【0029】
光半導体素子アレイ2からの光入出力は、サブキャリア4上の所定の位置に予め形成されたV溝によって整列されたファイバ3に結合され、光コネクタ6によってさらに遠方のファイバに結合され光配線が形成される。サブキャリア4の材質は単結晶Siが適している。単結晶Siを採用することによりサブキャリア4上に高精度V溝が形成可能である。サブキャリア4はパッケージ1に形成されたキャビティ41の内部に搭載され、弾性体10によって固定される。
【0030】
ファイバ3はパッケージ1上部に形成された開口からパッケージ実装面に水平に引き出される。これにより、光配線と電気配線は薄いレイヤ状に交互に実装可能であり、実装密度が高くなる。
【0031】
弾性体10はサブキャリア4に用いられるSiとパッケージ1の材質の弾性率よりも低く、かつ、パッケージ1の熱膨張係数に近い材質が適しており、例えば一般に用いられるAlではFeNiCo合金が好適に使用でき、パッケージ1への接合を容易にするため表面にAu/Niメッキが施工される。弾性体10は弾性変形し易くするため薄い板状の構造とし、接合部11で押圧されパッケージ1に接合される。接合にはAuSn半田を用いることができる。また、半田等を用いず、溶接してもよい。サブキャリア4は押圧加重による摩擦のみで固定される。サブキャリア4の曲げに対する剛性を弾性体10よりも高くすることにより、パッケージ1の歪みを弾性体10で緩衝しサブキャリア4の歪みが抑制される。
【0032】
サブキャリア4は光半導体素子アレイ2とファイバ3との光軸がずれないようにするために厚み方向の剛性を高める必要がある。しかしながら、剛性を高めるためにサブキャリア4の厚さを大きくするとパッケージ1の厚さも大きくなり、スルーホール電極の高周波特性が劣化する。サブキャリア4の厚みは例えば10Gbps伝送用では0.5〜1.0mm厚が好適である。
【0033】
また、図2は別の実施形態である光電気配線基板M2を示す。
【0034】
図2に示す光電気配線基板M2は光半導体素子アレイ2と光ファイバ3が実装された光素子基板であるサブキャリア4と駆動用IC5が実装されたパッケージ1とパッケージ1下面に実装されたボール状端子80と光コネクタ6と駆動用IC5の配線用であるボンディングワイヤ70,光半導体素子2の配線用であるボンディングワイヤ71と弾性部材である保持金具12とから構成される。
【0035】
光電気配線基板M2の配線は光電気配線基板1と同様に行われ、弾性部材として用いられる保持金具12上にサブキャリア4が実装される構造をとる。保持金具12はサブキャリア4が実装される領域の下面が空気層上に配置される構造をとり、前記下面以外の領域でパッケージ1に接合される。接合にはろう付け(例えばAu)や半田付け(例えばAuSn)を用いることができる。保持金具12はパッケージ1の熱膨張係数に近い材質が適しており、例えば一般に用いられるAl2O3ではFeNiCo合金が好適に使用でき、パッケージ1への接合を容易にするため表面にAu/Niメッキが施工される。サブキャリア4は保持金具12の剛性によって歪むことなくパッケージ1内部で接続状態が安定に維持される。保持金具12はパッケージの接地電極に接続され、サブキャリア4の接地電極として機能し高周波伝送線であるマイクロストリップ線路が構成される。これにより光素子まで広帯域な電気配線が形成される。
【0036】
また、図3は別の実施形態である光電気配線基板M3を示す。
【0037】
図3に示す光電気配線基板M3は光半導体素子アレイ2と光ファイバ3が実装された光素子基板であるサブキャリア4と駆動用IC5が実装されたパッケージ1とパッケージ1下面に実装されたボール状端子80と光コネクタ6と駆動用IC5の配線用であるボンディングワイヤ70,光半導体素子2の配線及び弾性部材としてリード状板体であるリード72とから構成される。
【0038】
光電気配線基板M2の配線は光電気配線基板1と同様に行われ、弾性部材として用いられるリード72に支持されてサブキャリア4がパッケージ1に実装される構造をとる。リード72はサブキャリア4上の電極パッドもしくは導体(例えば、上層/下層で、Au/Cr,Au/Cr/Ni,Au/Pt/Ti電極)に高温でろう付け(例えばAu)され、パッケージ1に半田付け(例えばAuSn)される。リード72の接合はろう付けや半田付け以外にも接着剤やガラス付けを用いる方法もある。サブキャリア4はリード72の弾性によって歪むことなくパッケージ1内部で接続状態が安定に維持される。高周波配線用のリード72の下部にはマイクロストリップ線路の誘電体として誘電体ブロック42が配置される。高周波配線用のリード72の幅と誘電体ブロック42の厚さ及び比誘電率は特性インピーダンスが調節される。これにより、光素子まで広帯域な電気配線が形成されると同時に誘電体ブロック42の内部に電磁界が集中するため隣接線とのクロストークが抑制される。
【0039】
図4は光電気配線基板M3が歪んだときの概略の様子を示す。
【0040】
通常、多くの場合多層セラミックパッケージが実装される基板はガラスエポキシ銅張り基板が使用される。しかしながら、これらの基板の熱膨張係数差は1桁程度異なり、ボール状端子で接続した場合、熱応力によってパッケージが歪み、周囲温度の変動によって歪み量が変動する。ボールの形状、配置が歪み量とボール接合部の実装信頼性に影響を与える。したがって、それらを最適化して実装信頼性を確保するためには、歪み量と独立に光素子基板の歪みを抑制する必要がある。光電気配線基板M3ではパッケージ1の歪みがリード72によって緩衝されるため、光素子基板であるサブキャリア4の剛性が保つことができ、安定な光接続状態が維持される。光電気配線基板M1,M2についても同様である。弾性部材としてパッケージ1及びサブキャリア4の弾性率よりも高い材質が選択されるため、弾性部材が弾性変形しサブキャリア4が歪まなく作用する。
したがって、これによって1つの基板上に高密度な光電気配線が可能になる。
【0041】
【発明の効果】
本発明の光電気配線基板によれば、以下に示す顕著な効果を奏することができる。
・電気端子の高密度化による光素子の高密度混載が可能である。それによって飛躍的に小型大容量化が実現される。
・光配線と電気配線がプレーナに配置されるため、空間的に垂直方向に複数枚、実装することによって効率良く機能を拡張できる。
・簡単な構造で光素子基板であるサブキャリアの弾性歪みを抑止できる。それによって、周囲の温度条件に影響されることなく、安定な光接続状態を維持できる。
簡単な構造で良好な気密封止が可能である。
パッケージとサブキャリアとの接点の熱抵抗を大きくすることができ、電子回路から発生する熱のサブキャリアへの流入が抑止される。それによって、光素子の動作点や光スペクトル等の特性が安定化される。
部品点数が少なく簡便な組立て工程である。
【0042】
以上の効果により、大容量、小型、高信頼かつ量産性に優れた光電気配線基板を提供することが可能になる。
【図面の簡単な説明】
【図1】 参考例に係る光電気配線基板を模式的に説明する平面図および断面図である。
【図2】 参考例に係る別の光電気配線基板を模式的に説明する平面図および断面図である。
【図3】 本発明に係るさらに別の光電気配線基板を模式的に説明する平面図および断面図である。
【図4】 本発明に係る光電気委配線基板を模式的に示す断面図であり、パッケージが歪む様子を説明する図である。
【図5】 従来の光電気配線基板を模式的に説明する平面図である。
【図6】 従来の光電気配線基板を模式的に説明する平面図である。
【符号の説明】
1:パッケージ
2:光半導体素子アレイ
3:ファイバ
4:サブキャリア
5:駆動用IC
6:光コネクタ
10:弾性体
11:接続部
12:保持金具
41:キャビティ
42:誘電体ブロック
70,71:ボンディングワイヤ
72:リード
80:ボール状端子
100:光モジュール
200:光半導体素子アレイ
300:光ファイバ
400:サブキャリア
500,501:駆動用IC
600:光コネクタ
700:同軸ケーブル
701:高周波コネクタ
702:リード
P1:従来の光電気配線基板
M1,M2,M3:光電気配線基板
[0001]
BACKGROUND OF THE INVENTION
TECHNICAL FIELD The present invention relates to a base wiring board used in an optical communication module, and is a photoelectric circuit that can be assembled with a large capacity, a small size, and a high reliability by incorporating light receiving and emitting elements such as LD and PD and electronic elements for operating them. The present invention relates to a wiring board.
[0002]
[Prior art]
In recent years, optical fiber communication has become widespread in the fields of public communication and local area communication (LAN). Increasing the capacity of transmission systems has become an urgent issue as the amount of information transmitted increases. Conventionally, techniques such as high-density wavelength division multiplexing (DWDM) and parallel transmission (Parallel Link) have been used as techniques for increasing the capacity, and the transmission capacity has been dramatically expanded.
[0003]
However, on the other hand, as a problem in the optical mounting technology, increasing the density of wiring has become an issue in order to cope with the increase in the number of elements. In other words, in DWDM and Parallel Link, signals are multiplexed using a plurality of light emitting / receiving elements, and as the degree of multiplexing increases, the number of elements and the number of wirings increase, and the size and complexity of the wiring board increase. The problem is that assembly productivity due to the deterioration of the assembly.
[0004]
A conventional optoelectric wiring board will be described below with reference to the drawings.
[0005]
(1) A conventional optoelectric wiring board P1 is shown in FIG. A plurality of optical modules 100 in which light emitting and receiving elements are discretely mounted in a package and a driving IC 500 for operating them are mounted on a substrate to constitute an optoelectric wiring substrate. As a packaging structure of the optical module 100, a structure called a pigtail type in which a short fiber 300 of about several tens of centimeters is incorporated in a package called a butterfly type is common. Electric input / output is performed by lead terminals 702 arranged in a row on the side of the package. In particular, a coaxial connector 701 is used for a high-frequency terminal, and a high-frequency signal is transmitted to the inside of the package with low loss. is there.
[0006]
In the optical module 100 shown in FIG. 5, one optical element is packaged per package, and a plurality of such optical modules are usually mounted on a substrate 80, or such an opto-electric wiring board is mounted. By mounting a plurality of sheets on a gantry, a multi-channel opto-electrical wiring is realized.
[0007]
{Circle around (2)} Further, along with the improvement of the degree of integration of semiconductor chips and the improvement of manufacturing technology for large-scale chips, a parallel optical semiconductor module as shown in FIG. 6 in which a plurality of optical semiconductor elements are arrayed has been proposed.
[0008]
In FIG. 6, 200 is an optical semiconductor element array, 400 is a subcarrier, 300 is a fiber array for inputting / outputting light to / from the optical semiconductor element array 200, 720 is an electrical terminal, 101 is a package, and 501 is a driving IC.
[0009]
In the parallel transmission module shown in FIG. 6, the fiber array 300 can be aligned with high accuracy by the V-groove 401 formed on the subcarrier 400.
[0010]
Input / output light of the optical semiconductor element array 200 is coupled to the fiber array 300 arranged at the same pitch, and optically wired to the outside via the optical connector 600 formed on the side surface of the package 101. Since the fiber has almost no crosstalk with the adjacent line and has a small diameter, it can be wired at a narrow interval such as an interval of 0.125 mm.
[0011]
The optical semiconductor element array 200 is wired to the driving IC 501 mounted inside the package, and the electric wiring of the driving IC 501 is taken out to the substrate 800 from the lead terminals 720 arranged in a row on the side surface of the package 101. The lead terminal 720 is attached to the package 101 at a temperature higher than the melting temperature of PbSn solder or the like used for fixing to the package 800 such as gold brazing. In general, the driving IC 501 is configured such that a differential wiring (pair line) is used for each of the data signal and the clock signal, and four high-frequency wirings are formed for each element. In addition, a control line for adjusting the analog output and a power line of the IC itself are wired. In electrical wiring, pin spacing is determined in consideration of suppression of crosstalk to adjacent lines, matching of characteristic impedance, and mountability. For example, pin spacing of 1.25 mm pitch is used.
[0012]
The electrical wiring is characterized in that the number of wirings is four times more than the optical wiring and the wiring interval is wide.
[0013]
(3) Japanese Patent Laid-Open No. 2000-28871 also discloses a method in which electrical terminals are arranged in a lattice pattern on the lower surface of a package and mounted on a printed wiring board via solder bumps. In this method, both the electrical wiring and the optical wiring are similarly configured such that terminals are arranged in a lattice pattern on the lower surface of the package, and the access direction of the wiring is the same direction as the electrical wiring.
[0014]
[Problems to be solved by the invention]
However, in the optoelectric wiring board {circle around (1)}, since the area occupied by the package on the board is large, the number of elements that can be mounted per unit area is limited, and the mounting efficiency is extremely low.
[0015]
Further, it is difficult to automate the assembly of the connector 701, it takes time to manage the tightening torque, it takes time to process the extra length of the coaxial cable 700, the fiber pigtail 300 becomes an obstacle, and it is difficult to automate the mounting of the optical module 100. For example, assembly productivity is low.
[0016]
The photoelectric wiring board {circle around (2)} also has a low electrical wiring density and a low degree of optical element integration. That is, since the extraction of the lead terminal 720 is limited to the line on the outer periphery of the package 101, the mounting efficiency is low in the same size package. In addition, it is necessary to secure the mounting area of the lead terminals 101 on the substrate 800, and the size of the opto-electric wiring board is increased accordingly. Further, it is necessary to control the brazing process of the lead terminals 101 so that the connecting portions do not shift, and it is difficult to improve the wiring density by narrowing the pitch of the lead terminals 720. In general, since brazing is processed at a high temperature, when a thin film functional element is manufactured on the package 101, it is difficult to control the element characteristics, and the design range is limited.
[0017]
In the above-mentioned opto-electric wiring board (3), since there is generally a difference in thermal expansion coefficient between the printed wiring board and the package, the package is deformed due to a change in environmental temperature, and the alignment of the optical connection portion is shifted and light is emitted. There is a problem that connection characteristics become unstable. Also, since the optical wiring is in the same plane as the electrical wiring in the package, the electrical wiring density, which is a major factor for device integration, is reduced. Also, in order to connect to the fiber, the printed wiring board needs to be transparent and non-reflective coated with respect to the emitted light, which reduces the productivity of the printed wiring board and prevents electrical wiring in the light transmission part. The wiring density of the wiring decreases. Also, multilayer wiring is difficult. Further, since optical wiring is performed in a direction perpendicular to the printed wiring board, when a plurality of printed wiring boards are mounted on the housing, it is necessary to take a mounting interval by the fiber bending radius, and the mounting density does not necessarily increase. In addition, when a waveguide is formed on a printed wiring board and optical wiring is performed on the printed wiring board in the horizontal direction, 90-degree optical path conversion is required, which causes a problem of reduction in coupling efficiency and yield.
[0018]
Accordingly, the present invention has been proposed in view of the above-described conventional problems, and can be assembled with a large capacity, a small size, and a high reliability by incorporating a light emitting / receiving element such as an LD or PD and an electronic element for operating them. An object is to provide an optoelectric wiring board.
[0019]
[Means for Solving the Problems]
In order to achieve the above object, an optoelectric wiring board of the present invention is a base wiring board having a plurality of terminals arranged on the lower surface and having a recess on the upper surface, and an optical element substrate provided in the recess, An optical element substrate in which an optical semiconductor element electrically connected to a terminal is disposed on a disposition surface, and has a lower elastic modulus than that of the base wiring substrate and the optical element substrate, has a plate shape, and one main surface of the arrangement surface of the optical element substrate is fixed at one end and includes a lead-shaped plate member fixed to the periphery of said recess said a top surface of the base wiring board.
[0020]
Specifically, for example, an optical element substrate provided with an optical semiconductor element electrically connected to the ball-shaped terminals is disposed on the upper surface side of the base wiring board in which a plurality of ball-shaped terminals are arranged on the lower surface side. An optoelectric wiring board comprising: an optical element substrate fixed to a plate-like elastic member having a lower elastic modulus than the base wiring board and the optical element substrate, and the elastic member fixed to the base wiring board. It is characterized by.
[0021]
Further, a V-shaped groove provided in the bearing surface of the front Symbol photonic device substrate, provided in the V-groove, and characterized by further comprising a said optical semiconductor element and optically coupled to an optical fiber To do.
[0022]
Further, the front cut over de shaped plate body, a lead for a high-frequency wiring between a ground conductor formed on the surface in contact with the lower surface of the optical device substrate in the recess, and the lead and the ground conductor And a dielectric block provided on the substrate .
[0024]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of an optoelectric wiring board according to the present invention will be described in detail based on the drawings.
[0025]
The optoelectric wiring board M1 is shown in FIG. The optoelectric wiring board M1 accommodates a subcarrier 4 which is an optical element substrate on which an optical semiconductor element array 2 and an optical fiber (array) 3 are mounted, a package 1 on which a driving IC 5 is mounted, and a subcarrier 4. A cavity 41, a plurality of ball terminals 80 mounted on the lower surface of the package 1, a bonding wire 70 for wiring the optical connector 6 and the driving IC 5, and a bonding wire for wiring the optical semiconductor element 2. 71, and an elastic body 10 which is an elastic member for buffering the distortion of the package 1.
[0026]
The package 1 is preferably made of a ceramic material made of a dielectric (eg, Al 2 O 3, glass, AlN) having excellent high frequency characteristics, and has a multilayer structure. That is, a wiring pattern is formed for each layer, and the layers are wired with through-hole electrodes. As a result, electric wiring between the input / output terminals of the ball-shaped terminal 80 and the driving IC 5 is formed. Further, other electronic components for operating the driving IC 5 are also mounted on the mounting surface of the driving IC 5 to form a circuit. Further, the wiring is provided from the output terminal of the driving IC 5 to the optical semiconductor element array 2 on the subcarrier 4.
[0027]
In the cavity 41, a ground electrode is formed on the surface where the lower surface of the subcarrier 4 contacts, a microstrip line as a high-frequency transmission line is formed on the subcarrier 4, and a wide-band electrical wiring is formed up to the optical semiconductor element array 2. The
[0028]
The ball-shaped terminals 80 can be arranged on the entire lower surface of the package 1, thereby improving the wiring density by N / 4 times (N is the number of wirings per side) compared to the case where wiring is provided around the package 1.
[0029]
The optical input / output from the optical semiconductor element array 2 is coupled to a fiber 3 aligned by a V-groove formed in advance at a predetermined position on the subcarrier 4 and further coupled to a farther fiber by an optical connector 6 and optical wiring. Is formed. Single crystal Si is suitable for the material of the subcarrier 4. By adopting single crystal Si, a high-precision V-groove can be formed on the subcarrier 4. The subcarrier 4 is mounted inside a cavity 41 formed in the package 1 and fixed by the elastic body 10.
[0030]
The fiber 3 is drawn horizontally from the opening formed in the upper part of the package 1 to the package mounting surface. Thereby, the optical wiring and the electrical wiring can be alternately mounted in a thin layer shape, and the mounting density is increased.
[0031]
The elastic body 10 is preferably made of a material having a lower modulus of elasticity than the material of Si and the package 1 used for the subcarrier 4 and close to the thermal expansion coefficient of the package 1. For example, a commonly used Al 2 O 3 FeFeCo alloy In order to facilitate the bonding to the package 1, Au / Ni plating is applied to the surface. The elastic body 10 has a thin plate-like structure so as to be easily elastically deformed, and is pressed by the joint portion 11 and joined to the package 1. AuSn solder can be used for bonding. Further, welding may be performed without using solder or the like. The subcarrier 4 is fixed only by friction caused by pressing load. By making the bending of the subcarrier 4 more rigid than the elastic body 10, the distortion of the package 1 is buffered by the elastic body 10 and the distortion of the subcarrier 4 is suppressed.
[0032]
The subcarrier 4 needs to have increased rigidity in the thickness direction so that the optical axes of the optical semiconductor element array 2 and the fiber 3 do not shift. However, if the thickness of the subcarrier 4 is increased in order to increase the rigidity, the thickness of the package 1 is also increased, and the high frequency characteristics of the through-hole electrode are deteriorated. For example, the thickness of the subcarrier 4 is preferably 0.5 to 1.0 mm for 10 Gbps transmission.
[0033]
FIG. 2 shows an optoelectric wiring board M2 which is another embodiment.
[0034]
The optoelectric wiring board M2 shown in FIG. 2 includes a subcarrier 4 which is an optical element substrate on which the optical semiconductor element array 2 and the optical fiber 3 are mounted, a package 1 on which a driving IC 5 is mounted, and a ball mounted on the lower surface of the package 1. The bonding wire 70 for wiring the optical terminal 6, the optical connector 6, and the driving IC 5, the bonding wire 71 for wiring the optical semiconductor element 2, and the holding fitting 12 that is an elastic member.
[0035]
Wiring of the opto-electric wiring board M2 is performed in the same manner as the opto-electric wiring board 1, and has a structure in which the subcarrier 4 is mounted on a holding metal fitting 12 used as an elastic member. The holding metal 12 has a structure in which the lower surface of the region where the subcarrier 4 is mounted is disposed on the air layer, and is joined to the package 1 in the region other than the lower surface. For joining, brazing (for example, Au) or soldering (for example, AuSn) can be used. A material close to the thermal expansion coefficient of the package 1 is suitable for the holding metal 12. For example, an FeNiCo alloy can be suitably used for commonly used Al 2 O 3, and Au / Ni plating is applied to the surface to facilitate bonding to the package 1. Is done. The subcarrier 4 is stably connected in the package 1 without being distorted by the rigidity of the holding metal 12. The holding metal fitting 12 is connected to the ground electrode of the package, and functions as a ground electrode of the subcarrier 4 to constitute a microstrip line that is a high-frequency transmission line. As a result, a wide-band electrical wiring to the optical element is formed.
[0036]
FIG. 3 shows an optoelectric wiring board M3 which is another embodiment.
[0037]
The optoelectric wiring board M3 shown in FIG. 3 includes a subcarrier 4 which is an optical element substrate on which the optical semiconductor element array 2 and the optical fiber 3 are mounted, a package 1 on which a driving IC 5 is mounted, and a ball mounted on the lower surface of the package 1. And a lead wire 72 that is a lead plate as an elastic member and a bonding wire 70 for wiring the optical connector 6 and the driving IC 5.
[0038]
Wiring of the opto-electric wiring board M2 is performed in the same manner as the opto-electric wiring board 1, and has a structure in which the subcarrier 4 is mounted on the package 1 supported by leads 72 used as elastic members. The lead 72 is brazed (for example, Au) at a high temperature to an electrode pad or a conductor (for example, an Au / Cr, Au / Cr / Ni, Au / Pt / Ti electrode in the upper layer / lower layer) on the subcarrier 4, and the package 1 Is soldered (for example, AuSn). In addition to brazing and soldering, the lead 72 may be joined by using an adhesive or glass. The subcarrier 4 is stably connected in the package 1 without being distorted by the elasticity of the leads 72. A dielectric block 42 is disposed below the high-frequency wiring lead 72 as a dielectric of a microstrip line. The characteristic impedance of the width of the lead 72 for high frequency wiring, the thickness of the dielectric block 42, and the relative dielectric constant is adjusted. As a result, wide-band electrical wiring to the optical element is formed, and at the same time, the electromagnetic field concentrates inside the dielectric block 42, so that crosstalk with adjacent lines is suppressed.
[0039]
FIG. 4 shows a schematic state when the photoelectric wiring board M3 is distorted.
[0040]
Usually, in many cases, a glass epoxy copper-clad substrate is used as a substrate on which a multilayer ceramic package is mounted. However, the difference in coefficient of thermal expansion of these substrates differs by about an order of magnitude, and when connected by ball-shaped terminals, the package is distorted due to thermal stress, and the amount of distortion varies due to variations in ambient temperature. The shape and arrangement of the balls affect the amount of distortion and the mounting reliability of the ball joint. Therefore, in order to optimize them and ensure mounting reliability, it is necessary to suppress distortion of the optical element substrate independently of the distortion amount. In the photoelectric circuit board M3, the distortion of the package 1 is buffered by the leads 72, so that the rigidity of the subcarrier 4 that is an optical element substrate can be maintained, and a stable optical connection state is maintained. The same applies to the photoelectric wiring boards M1 and M2. Since a material higher than the elastic modulus of the package 1 and the subcarrier 4 is selected as the elastic member, the elastic member is elastically deformed and the subcarrier 4 acts without distortion.
Therefore, this enables high-density optoelectronic wiring on one substrate.
[0041]
【The invention's effect】
According to the optoelectric wiring board of the present invention, the following remarkable effects can be obtained.
・ High-density mounting of optical elements by increasing the density of electrical terminals is possible. As a result, the size and capacity can be dramatically increased.
-Since the optical wiring and electrical wiring are arranged in the planar, the function can be efficiently expanded by mounting a plurality of pieces in a spatially vertical direction.
-It is possible to suppress the elastic distortion of the subcarrier that is the optical element substrate with a simple structure. As a result, a stable optical connection state can be maintained without being affected by ambient temperature conditions.
Good structure can be hermetically sealed with a simple structure.
The thermal resistance at the contact point between the package and the subcarrier can be increased, and the heat generated from the electronic circuit is prevented from flowing into the subcarrier. Thereby, characteristics such as an operating point and an optical spectrum of the optical element are stabilized.
This is a simple assembly process with a small number of parts.
[0042]
With the above effects, it is possible to provide an optoelectric wiring board having a large capacity, a small size, high reliability, and excellent mass productivity.
[Brief description of the drawings]
1A and 1B are a plan view and a cross-sectional view schematically illustrating an optoelectric wiring board according to a reference example .
2A and 2B are a plan view and a cross-sectional view schematically illustrating another optoelectric wiring board according to a reference example .
FIGS. 3A and 3B are a plan view and a cross-sectional view schematically illustrating still another photoelectric wiring board according to the present invention. FIGS.
FIG. 4 is a cross-sectional view schematically showing an optoelectric wiring board according to the present invention, and is a view for explaining how a package is distorted.
FIG. 5 is a plan view schematically illustrating a conventional optoelectric wiring board.
FIG. 6 is a plan view schematically illustrating a conventional optoelectric wiring board.
[Explanation of symbols]
1: Package 2: Optical semiconductor element array 3: Fiber 4: Subcarrier 5: Driving IC
6: Optical connector 10: Elastic body 11: Connection portion 12: Holding metal fitting 41: Cavity 42: Dielectric block 70, 71: Bonding wire 72: Lead 80: Ball-shaped terminal 100: Optical module 200: Optical semiconductor element array 300: Optical fiber 400: subcarrier 500, 501: driving IC
600: Optical connector 700: Coaxial cable 701: High-frequency connector 702: Lead P1: Conventional opto-electric wiring boards M1, M2, M3: Opto-electric wiring boards

Claims (3)

下面側に複数の端子を配列し、上面側に凹部を有するベース配線基板と、
前記凹部に設けられた光素子基板であって、前記端子に電気的に接続される光半導体素子を配設面上に配設した光素子基板と、
前記ベース配線基板及び前記光素子基板よりも弾性率が低く、板状であり、一方の主面の一端にて前記光素子基板の前記配設面を固定し且つ前記ベース配線基板の前記上面であって前記凹部の前記周囲に固定されたリード状板体と、
を具備する光電気配線基板。
A base wiring board having a plurality of terminals arranged on the lower surface side and a recess on the upper surface side;
An optical element substrate provided in the recess, the optical element substrate having an optical semiconductor element electrically connected to the terminal disposed on an arrangement surface;
The elastic modulus is lower than that of the base wiring substrate and the optical element substrate, and is in the form of a plate, fixing the arrangement surface of the optical element substrate at one end of one main surface , and And a lead plate fixed to the periphery of the recess ,
An opto-electric wiring board comprising:
前記光素子基板の前記配設面に設けられたV溝と、
前記V溝に設けられ、前記光半導体素子と光学的に結合された光ファイバと、
をさらに具備する請求項1記載の光電気配線基板。
A V-groove provided on the arrangement surface of the optical element substrate;
An optical fiber provided in the V-groove and optically coupled to the optical semiconductor element;
Photoelectric circuit board according to claim 1 Symbol mounting further comprising.
前記リード状板体は、高周波配線用のリードであり、
前記凹部において前記光素子基板の下面と接触する面に形成された接地導体と、
前記リードと前記接地導体との間に設けられた誘電体ブロックと、
をさらに具備する請求項記載の光電気配線基板。
The lead plate is a lead for high frequency wiring,
A ground conductor formed on a surface of the recess that contacts the lower surface of the optical element substrate;
A dielectric block provided between the lead and the ground conductor;
Photoelectric circuit board according to claim 1, further comprising a.
JP2001102687A 2001-03-30 2001-03-30 Opto-electric wiring board Expired - Fee Related JP4798863B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001102687A JP4798863B2 (en) 2001-03-30 2001-03-30 Opto-electric wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001102687A JP4798863B2 (en) 2001-03-30 2001-03-30 Opto-electric wiring board

Publications (2)

Publication Number Publication Date
JP2002296464A JP2002296464A (en) 2002-10-09
JP4798863B2 true JP4798863B2 (en) 2011-10-19

Family

ID=18955850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001102687A Expired - Fee Related JP4798863B2 (en) 2001-03-30 2001-03-30 Opto-electric wiring board

Country Status (1)

Country Link
JP (1) JP4798863B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5654317B2 (en) * 2010-10-29 2015-01-14 パナソニックIpマネジメント株式会社 Optical module
JP2012104660A (en) 2010-11-10 2012-05-31 Fujitsu Optical Components Ltd Electronic device, method for implementing device, and optical communication device
WO2013162550A1 (en) 2012-04-25 2013-10-31 Hewlett-Packard Development Company, L. P. Electrical/optical connector
US20150098680A1 (en) * 2012-07-27 2015-04-09 Kevin B. Leigh Optically connecting a chip package to an optical connector
KR102752340B1 (en) * 2022-12-01 2025-01-10 주식회사 펨토리 Optical signal transmitting and receiving module and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3865186B2 (en) * 1998-09-08 2007-01-10 富士通株式会社 Optical semiconductor module and manufacturing method thereof
JP3586574B2 (en) * 1998-11-06 2004-11-10 日本電気株式会社 Optical communication module

Also Published As

Publication number Publication date
JP2002296464A (en) 2002-10-09

Similar Documents

Publication Publication Date Title
JP3803596B2 (en) Package type semiconductor device
KR100704390B1 (en) Transmission line headers for large integrated circuit packages and e-packages with interface modules
JP4015440B2 (en) Optical communication module
EP0704731B1 (en) Optical semiconductor module & method for manufacturing the same
EP1022822B1 (en) Optical module
CN113327990B (en) Optical module
US7039083B2 (en) High speed optical transmission assembly
JP2002359426A (en) Optical module and optical communication system
WO2016210335A1 (en) Optical module and optical module package incorporating a high-thermal-expansion ceramic substrate
US20030002820A1 (en) Optical communication module
JP7545349B2 (en) Optical Modules
US20030099444A1 (en) Submount for opto-electronic module and packaging method using the same
JP4798863B2 (en) Opto-electric wiring board
TW201909436A (en) Light module
JP2004093606A (en) Optical module and optical transmitter
US6315465B1 (en) Optical module
US6833999B2 (en) Optical module and method of making the same
JPH0926530A (en) Optical module
JP4816397B2 (en) Photoelectric conversion module
JP3371954B2 (en) Optical / Electric hybrid module
JP5385116B2 (en) Optical module
US12210231B2 (en) Optical module and manufacturing method of optical module for optical communication
US20240332273A1 (en) Optical module and flexible substrate
JP5195476B2 (en) Optical transmission module
JP2001156381A (en) Optical module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees