JP4794600B2 - 電磁ブレーキ用直流電源装置 - Google Patents

Description

本発明は、電磁ブレーキを駆動するための電磁ブレーキ用直流電源装置に関する。

無励磁作動形の電磁ブレーキは、このコイルへの通電を遮断した場合にモータ又はアクチュエータ等の運動状態に制動をかけて停止させ、コイルへの通電を行った場合に制動を解除する。このような電磁ブレーキは、制動を解除するために通電を行った場合に、コイルのリアクタンスによってコイル励磁による電磁力が十分でなく、制動の解除が遅れるという問題がある。電磁ブレーキのコイルへ印加する電圧を高めることによって制動の解除を高速化することはできるが、制動を解除した後の消費電流が増大し、発熱量が増大するという問題がある。これらの問題を解決するため、電磁ブレーキを駆動する直流電源装置は、電磁ブレーキのコイルへの通電を開始した直後は高電圧を印加し、一定時間が経過して制動が解除された後はコイルへの印加電圧を低減するように、印加電圧の制御を行っている。これにより、制動の解除を高速化できると共に、制動を解除した後の消費電流を低減することができる。

また、上記の点も含み、電磁ブレーキを駆動する直流電源装置に必要とされる主な機能は以下の（１）〜（４）に示す通りである。
（１）通電開始時に電磁ブレーキを高速に制動解除させる機能（過励磁出力機能）。
（２）通電終了時に電磁ブレーキへの電流を高速に遮断して制動を瞬時に行う機能（早切り機能）。
（３）制動／解除を短期間に切り替える場合（インチング動作）であっても、制動のために通電を開始した際には必ず過励磁出力を行う機能。
（４）制動の解除完了後に消費電流を低減して発熱量を低減する機能。

特許文献１においては、通電開始時には電磁機器へ高電圧を与え、時間の経過と共に電圧を徐々に低下させていく構成とすることによって、電磁機器の制動解除を迅速に行わせることができ、制動解除後には消費電力を抑制することができ、再制動の直後に制動を解除する場合にも速やかに制動力の完全解除を行うことができる効率のよい電磁機器の直流電源装置が提案されている。特許文献１では、電磁機器の直流電源装置が、２つのＳＣＲ（Silicon Controlled Rectifier、シリコン制御整流素子）を直列接続した全波整流回路と、ＳＣＲのゲートに接続されたトリガ素子を介してトリガ信号を与える第１コンデンサと、反対極性での第１コンデンサへの充電を防止するダイオードと、第１コンデンサの充電回路に介装された第２コンデンサと、第２コンデンサの放電回路に介装されて給電停止時に閉路するスイッチとを備えて、第２コンデンサの充電電圧の上昇に伴って、第１コンデンサからＳＣＲへ与えるトリガ信号の位相を遅らせる技術が開示されている。

特許文献２においては、通電開始時からの所定時間を限時するスレッショルド電圧を切替可能な第１の単安定マルチバイブレータと、この第１の単安定マルチバイブレータの出力信号に同期して導通され、導通角の制御により負荷に電流を供給するパワースイッチ素子と、商用電源の正及び負のサイクルを検出することで起動され、パワースイッチ素子の導通角を決定する第２の単安定マルチバイブレータとを備える電磁機器の電源供給装置が提案されている。特許文献２では、電源供給装置は、電磁機器のコイルへ通電を開始した後の過励磁時に、商用交流電源を全波整流した電圧を一定時間印加するため、電磁機器の応答性が向上すること、及び、過励磁終了後の定常時に、導通角を制御した全波整流電圧を印加することができるため、省エネルギー運転が実現できることについて言及されている。

また、商用交流電源から供給される交流電圧により動作する装置においては、交流電圧の周波数の違い（５０Ｈｚ又は６０Ｈｚ）が問題となる場合がある。この対策として、特許文献３においては、電源電圧のゼロクロスを検出し、検出結果のゼロクロスパルスから電源周波数を判別し、判別結果に基づいてポンプの制御位相を切り替えることによって、ポンプ出力を一定に維持することができるポンプ駆動回路が提案されている。
特公平２−６１２３６号公報 特許第３４１３５４７号公報 特開昭５８−７９４９７号公報

電磁機器を駆動する従来の直流電源装置においては、電磁機器への通電／非通電を切り替えるために、有接点リレーが用いられている。電磁機器の直流電源装置に用いられる有接点リレーは、切り替えの電気的寿命が２０万回程度である。容量（接点開閉の最大電圧及び最大電流）が大きい有接点リレーを利用することで電気的寿命を延ばすことができるが、有接点リレーの形状が大きくなり、直流電源装置における有接点リレーの取り付け上の問題が発生すると共に、コストの上昇を招くという問題がある。特許文献１に記載の直流電源装置についても同様である。

また、電磁機器を駆動する直流電源装置は、上記（１）〜（４）の機能を有していることが望まれる。特許文献２に記載の電源供給装置は、通電開始時には高電圧を印加し、その後に印加電圧を低減させることができるため、上記の（１）過励磁出力機能と、（４）発熱量を低減する機能とを有している。しかしながら、この電源供給装置は、（２）早切り機能と、（３）インチング動作時の過励磁出力機能とについては考慮されていない。また、特許文献３に記載のポンプ駆動回路についても上記の（１）過励磁出力機能、（２）早切り機能及び（３）インチング動作時の過励磁出力機能については考慮されていない。

本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、有接点リレーを用いることによる短寿命及び装置の大型化等の問題を解決して、長寿命化及び小型化を実現すると共に、通電開始時に負荷へ高電圧を印加することができ、負荷を流れる電流を高速に遮断することができ、制動／解除を短時間に切り替える場合であっても通電開始時の高電圧印加を必ず行うことができ、制動の解除完了後に消費電流を低減できる電磁ブレーキ用直流電源装置を提供することにある。

第１発明に係る電磁ブレーキ用直流電源装置は、入力された交流電圧を全波整流して直流電圧を出力する全波整流回路と、該全波整流回路が出力する直流電圧の電磁ブレーキへの印加／非印加を切り替える切替回路と、該切替回路の切り替えを制御する制御回路とを備える電磁ブレーキ用直流電源装置であって、前記直流電圧の印加により前記電磁ブレーキを流れる電流の経路に配された半導体スイッチング素子を有し、交流電圧の入力が停止されて前記電磁ブレーキへの通電が終了した後に前記半導体スイッチング素子による電流の遮断を行う遮断回路を備え、前記切替回路は、印加／非印加の切り替えを行うためのシリコン制御整流素子を有し、前記全波整流回路は、ブリッジ接続された３つのダイオード及び１つのシリコン制御整流素子を有し、該シリコン制御整流素子の制御により、直流電圧の出力停止期間を設けるようにしてあり、前記制御回路は、交流電圧の入力開始から所定期間が経過するまで、前記直流電圧を連続的に印加することで前記ブレーキへ高電圧を印加し、前記所定期間の経過後は、印加時間を調整し、前記直流電圧の印加／非印加を繰り返すことで前記電磁ブレーキへ低電圧を印加することが可能なように、前記切替回路の切り替えを制御し、前記印加時間は、前記交流電圧の周期の半分未満であることを特徴とする。

本発明においては、直流電源装置が入力された交流電圧を全波整流回路にて全波整流し、全波整流した電圧の負荷への印加／非印加を切替回路にて切り替える。切替回路の切り替えを適切に制御することによって、例えば電磁ブレーキなどの負荷に対して通電開始時には高電圧を印加して高速動作させ、その後には印加電圧を低減して消費電流を低減させることができる。
直流電源装置は、交流電圧の入力が停止された場合の負荷を流れる電流の遮断を、有接点リレーを用いずに、接点のない半導体スイッチング素子（例えば、電界効果トランジスタ）を用いて行う。半導体スイッチング素子は有接点リレーと比較して長寿命且つ小型であるため、直流電源装置を長寿命化及び小型化することができる。
また、直流電源装置は、シリコン制御整流素子を用いて、全波整流回路が全波整流した電圧の負荷への印加／非印加を切り替える。シリコン制御整流素子は小型且つ安価であり、導通／非導通を容易に制御することが可能である。ただし、シリコン制御整流素子を導通状態から非導通状態へ切り替えるためには、シリコン制御整流素子を流れる電流をある程度の期間停止させる（電流を０にする）必要がある。そこで、全波整流回路は、３つのダイオード及び１つのシリコン制御整流素子をブリッジ接続して構成し、シリコン制御整流素子を制御することによって全波整流回路の電圧出力を停止する期間を設ける。これにより、切替用のシリコン制御整流素子に流れる電流を停止することができ、このシリコン制御整流素子を導通状態から非導通状態へ確実に切り替えることができる。
また本発明においては、交流電圧の入力開始後から所定期間が経過するまで、全波整流回路が全波整流した出力電圧を連続的に負荷へ印加するように切り替えを制御する。これにより、例えば電磁ブレーキなどの負荷に対して通電開始時に高電圧を印加させることができ、制動解除を高速に行うことができる。
また、所定期間の経過後は、全波整流回路の出力電圧の負荷への印加／非印加を繰り返すと共に、印加時間を調整することによって負荷を流れる電流の量を調整する。即ち、所定期間の経過後は、所謂位相制御により負荷への印加／非印加の制御を行う。これにより、所定期間経過後に消費電流を低減することができる。

また、第２発明に係る電磁ブレーキ用直流電源装置は、前記全波整流回路が、前記シリコン制御整流素子のゲート及びアノード間に、直列に接続されたダイオード及び抵抗器を有することを特徴とする。

本発明においては、直列に接続されたダイオード及び抵抗を、全波整流回路のシリコン制御整流素子のゲート及びアノード間に接続し、このダイオード及び抵抗を用いてシリコン制御整流素子の動作を制御する。これにより、抵抗及びダイオードを介してシリコン制御整流素子のゲートへ流れる電流が一定量を超えるまでの期間は全波整流回路の出力を停止することができ、また、抵抗器の抵抗値を調整することでシリコン制御整流素子のゲートに流れる電流を調整でき、全波整流回路が出力を停止する期間を調整することができる。

また、第３発明に係る電磁ブレーキ用直流電源装置は、前記半導体スイッチング素子が、前記電磁ブレーキに直列に接続してあり、直列接続された前記電磁ブレーキ及び半導体スイッチング素子に並列に接続されたダイオードを備え、前記遮断回路は、前記全波整流回路の出力電圧に応じて前記半導体スイッチング素子による遮断を行うようにしてあることを特徴とする。

本発明においては、負荷に並列に接続されるダイオード（所謂、フライホイールダイオード又はフリーホイールダイオード）を直流電源装置が有する場合、遮断回路の半導体スイッチング素子を負荷に直列に接続し、直列接続された負荷及び半導体スイッチング素子に対して並列に上記のダイオードを接続する。また、直流電源装置は、全波整流回路の出力電圧に応じて半導体スイッチング素子の導通／非導通を制御する。これにより、誘導型の負荷によってダイオードに流れる電流を遮断することができるため、交流電圧の停止時には、負荷を流れる電流の高速遮断を実現することができる。

また、第４発明に係る電磁ブレーキ用直流電源装置は、前記遮断回路が、前記全波整流回路の高電位側出力及び低電位側出力の間に直列接続された第１抵抗及び第２抵抗と、該第２抵抗にそれぞれ並列に接続されたコンデンサ及びツェナーダイオードとを有し、前記第１抵抗及び前記第２抵抗間の電圧に応じて前記半導体スイッチング素子の制御を行うようにしてあることを特徴とする。

本発明においては、全波整流回路の出力電圧の低下に応じて半導体スイッチング素子を非通電とすることができる。

また、第５発明に係る電磁ブレーキ用直流電源装置は、前記制御回路が、前記印加時間を決める抵抗器及びコンデンサの時定数回路と、入力される交流電圧の正振幅期間又は負振幅期間を検出するフォトカプラとを有し、該フォトカプラの検出結果に基づいて交流電圧の周波数を判別し、該周波数に応じて前記時定数回路の時定数を調整するようにしてあることを特徴とする。

本発明においては、上述のように交流電圧の入力開始から所定期間が経過した後には、印加時間を調整して全波整流回路の出力電圧の負荷への印加／非印加を繰り返し行うが、このときの印加時間を抵抗器及びコンデンサによる時定数回路の時定数にて決定する構成とする。更に、入力される交流電圧の正振幅期間又は負振幅期間をフォトカプラにて検出し、検出結果に基づいて交流電圧の周波数を判別して、周波数に応じて時定数回路の時定数を調整する。例えば商用交流電源の周波数は５０Ｈｚ又は６０Ｈｚの２種類であるが、この周波数を検出して適した時定数に自動調整することによって、直流電源装置をいずれの周波数の商用交流電源に接続しても使用することができる。

また、第６発明に係る電磁ブレーキ用直流電源装置は、前記制御回路が、前記所定期間を決める抵抗器及びコンデンサの時定数回路と、交流電圧の入力が停止された場合に、前記時定数回路のコンデンサに蓄えられた電荷を放電する放電回路とを有することを特徴とする。

本発明においては、交流電圧の入力開始からの所定期間を抵抗器及びコンデンサの時定数回路の時定数にて決定する構成とし、所定期間の経過後に負荷への印加電圧を低減する。また、交流電圧の入力が停止された場合に、時定数回路のコンデンサに蓄えられた電荷を放電する放電回路を設ける。時定数回路はタイマとして動作するが、放電回路はタイマのリセット回路として動作する。交流電圧の入力が停止された場合にコンデンサの放電を行うことによって、その後すぐに交流電圧の入力が再開された場合（即ち、インチング動作が行われた場合）であっても、時定数回路による所定期間の計時が短縮されることがなく、通電開始時の負荷への高電圧印加を確実に行うことができる。

第１発明による場合は、半導体スイッチング素子を用いて負荷を流れる電流の遮断を行う構成とすることにより、有接点リレーを用いて遮断を行う場合と比較して、半導体スイッチング素子は長寿命且つ小型であるため、直流電源装置を長寿命化及び小型化することができる。
また、全波整流回路が全波整流した電圧の負荷への印加／非印加を切替回路にて切り替える構成とすることにより、例えば電磁ブレーキなどの負荷に対して通電開始時には高電圧を印加して高速動作させ、その後には印加電圧を低減して消費電流を低減させることができる。このとき、切替回路はシリコン制御整流素子を用いて印加／非印加を切り替え、全波整流回路が電圧出力を停止する期間を設けることにより、シリコン制御整流素子を用いた電圧印加の切り替えを確実に行うことができる。
これらのことから、通電開始時に負荷へ高電圧を印加することができ、負荷への電流を高速に遮断することができ、制動の解除完了後に消費電流を低減することができるなどの直流電源装置に必要な機能を満たして、直流電源装置の長寿命化及び小型化を実現できる。
また、交流電圧の入力開始後から所定期間が経過するまでの間は全波整流回路の出力電圧を連続的に負荷へ印加し、所定期間経過後は全波整流回路の出力電圧の印加時間を調整して印加／非印加を繰り返す構成とすることにより、通電開始時には負荷へ高電圧を印加することができ、所定期間経過後には負荷への印加電圧を低減することができる。よって、例えば電磁ブレーキなどの負荷に対して通電開始時に高電圧を印加して制動解除を高速に行うことができ、所定期間経過後に負荷への印加電圧を低減して消費電流を低減し、発熱量を低減することができる。

また、第２発明による場合は、直列接続されたダイオード及び抵抗をシリコン制御整流素子のゲート及びアノード間に接続する構成とすることにより、抵抗及びダイオードを介してシリコン制御整流素子のゲートへ流れる電流が一定量を超えるまでの期間は全波整流回路の出力を停止することができるため、容易且つ確実に全波整流回路が電圧出力を停止する期間を設けることができる。

また、第３発明による場合は、遮断回路の半導体スイッチング素子を負荷に直列に接続し、直列接続された負荷及び半導体スイッチング素子に対して並列に上記のダイオードを接続すると共に、全波整流回路の出力電圧に応じて半導体スイッチング素子の導通／非導通を制御する構成とすることにより、ダイオードに流れる電流を遮断し、負荷を流れる電流を遮断することができる。よって、交流電源の停止時には負荷を流れる電流を半導体スイッチング素子により速やかに遮断することができるため、例えば電磁ブレーキなどの負荷に対して通電終了時に電流を高速に遮断して制動を高速に行わせることができる。

また、第４発明による場合は、全波整流回路の出力電圧の低下に応じて半導体スイッチング素子を非通電とすることができるため、交流電圧の入力が停止された場合に電磁ブレーキを流れる電流を半導体スイッチング素子により速やかに遮断することができる。

また、第５発明による場合は、所定期間経過後の負荷への電圧印加時間を時定数回路の時定数にて決定し、フォトカプラを用いて検出した交流電圧の周波数に応じて時定数回路の時定数を調整する構成とすることにより、交流電圧の周波数に影響されることなく負荷への出力電圧を一定に保つことができる。よって、例えば５０Ｈｚ又は６０Ｈｚの商用交流電源のいずれに接続しても直流電源装置を利用することができるため、直流電源装置の汎用性及び利便性を向上することができる。

また、第６発明による場合は、所定期間を決定する抵抗器及びコンデンサの時定数回路に対して、交流電圧の入力が停止された場合にコンデンサに蓄えられた電荷を放電する構成とすることにより、その後すぐに交流電圧の入力が再開された場合であっても、時定数回路による所定期間の計時が短縮されることがなく、通電開始時の負荷への高電圧印加を確実に行うことができる。よって、例えば電磁ブレーキなどの負荷に直流電圧を印加して動作を行わせる場合に、制動及び制動解除を高速に繰り返して行うことができる、即ちインチング動作を行うことができる。

以下、本発明をその実施の形態を示す図面に基づき具体的に説明する。図１は、本発明に係る直流電源装置の構成を示す回路図である。図２は、本発明に係る直流電源装置の動作を説明するための模式図である。本発明に係る直流電源装置は、全波整流回路１、切替回路２、遮断回路３及び制御回路４を備えて構成されており、交流電源８から入力される交流電圧を直流電圧に変換して負荷９へ印加する回路である。

交流電源８は、周波数が５０Ｈｚ又は６０Ｈｚの交流電圧を出力する電源であり、直流電源装置の２つの入力端子１１、１２に接続されている。なお、交流電源８から直流電源装置へ入力される交流電圧をＶ１とする。また負荷９は、例えば無励磁作動形の電磁ブレーキ（のコイル）であり、直流電源装置から通電（直流電圧の印加）が行われた場合にモータ又はアクチュエータ等の制動を解除し、通電が遮断された場合に制動を行うことができる。負荷９は、直流電源装置の２つの出力端子１５、１６に接続されている。なお、直流電源装置から負荷９へ印加される電圧をＶ３とする。

交流電源８からの交流電圧は、直流電源装置の全波整流回路１へ入力される。全波整流回路１は、直流電源装置の入力端子１１、１２に接続された交流電源８が橋絡を行うように、３つのダイオードＤ１１、Ｄ１２及びＤ１３と、１つのシリコン制御整流素子ＳＣＲ１１（以下、単にＳＣＲ１１と記載する）とを所謂ブリッジ接続した構成である。詳しくは、ダイオードＤ１１のアノードにダイオード１２のカソードが接続され、ＳＣＲ１１のアノードにダイオードＤ１３のカソードが接続され、ダイオードＤ１１のカソードとＳＣＲ１１のカソードが接続され、ダイオードＤ１２のアノードとダイオードＤ１３のアノードとが接続されている。ダイオードＤ１１及びＤ１２の接続点が入力端子１１に接続され、ＳＣＲ１１及びダイオードＤ１３の接続点が入力端子１２に接続されている。また、全波整流回路１は、ダイオードＤ１１のカソード及びＳＣＲ１１のカソードの接続点を高電位側出力とし、ダイオードＤ１２及びＤ１３のアノードの接続点を低電位側出力としてある。

また、全波整流回路１は、ＳＣＲ１１の通電／非通電を制御するためのダイオードＤ１４及び抵抗器Ｒ１１を有している。ダイオードＤ１４及び抵抗器Ｒ１１は、ＳＣＲ１１のゲート及びアノード間に直列に接続されている。詳しくは、ＳＣＲ１１のゲートにはダイオードＤ１４のカソードが接続され、ダイオードＤ１４のアノードには抵抗器Ｒ１１の一端が接続され、抵抗器Ｒ１１の他端はＳＣＲ１１のアノードに接続されている。なお、ダイオードＤ１４及び抵抗器Ｒ１１の接続は逆であってもよい。

交流電源８は、図２（ａ）に示すように振幅が正負に周期的に変化する交流電圧Ｖ１を出力する。全波整流回路１は、交流電圧Ｖ１の振幅が正の場合（入力端子１１側が高電位の場合）、ダイオードＤ１１の順方向電圧が閾値電圧（ダイオードを導通させる電圧であり約０．７Ｖである）を超えた時点で電圧Ｖ２を出力する。これに対して交流電圧Ｖ１の振幅が負の場合（入力端子１２側が高電位の場合）、ダイオードＤ１４の順方向電圧が閾値電圧を超えてＳＣＲ１１にゲート電流が流れ、このゲート電流が所定量を超えた時点でＳＣＲ１１が導通し、全波整流回路１が電圧Ｖ２を出力する。よって全波整流回路１は、入力される交流電圧Ｖ１の振幅が正の場合には短期間で出力を開始するが、振幅が負の場合には所定期間（出力停止期間Ｔｂ）は出力を行わず（出力電圧が０Ｖ）、出力停止期間Ｔｂを経過した後で出力を開始する（図２（ｂ）参照）。出力停止期間Ｔｂは、抵抗器Ｒ１１の抵抗値を調節することによってその長さを調節することが可能である。

全波整流回路１が全波整流した電圧Ｖ２は切替回路２へ入力される。切替回路２は、全波整流回路１から入力された電圧Ｖ２の負荷９への印加／非印加を切り替えるための回路である。切替回路２は、全波整流回路１の高電位側出力に接続されて全波整流回路１から負荷９への経路の導通／非導通を切り替えるためのＳＣＲ２１と、ＳＣＲ２１のカソード及び全波整流回路１の低電位側出力の間に接続されたダイオードＤ２１とを備えて構成されている。ＳＣＲ２１は、アノードに全波整流回路１の高電位側出力が入力され、カソードが切替回路２の高電位側出力とされ、ゲートは制御回路４に接続されており、導通／非導通の切り替えは制御回路４により制御されている。ダイオードＤ２１は、負荷９にて発生した逆起電力による電圧を吸収するため、負荷９に並列に接続される所謂フライホイールダイオード又はフリーホイールダイオードであり、アノードが全波整流回路１の低電位側出力に接続され、カソードがＳＣＲ２１のカソードに接続されている。なお、本実施の形態においては切替回路２がダイオードＤ２１を有する構成としたが、負荷９が誘導性負荷でない場合には、必ずしも切替回路２がダイオードＤ２１を有する必要はない。一方、負荷９が誘導性負荷の場合、直流電源回路において少なくとも負荷９と並列にダイオードＤ２１が接続されていればよい。

切替回路２の出力電圧は、遮断回路３を介して直流電源回路の出力端子１５、１６から出力され、負荷９へ印加される。遮断回路３は、負荷９に直列に接続された半導体スイッチング素子である電界効果トランジスタＴ３１と、この電界効果トランジスタＴ３１の導通／非導通を制御するための抵抗器Ｒ３１、Ｒ３２、コンデンサＣ３１及びツェナーダイオードＺＤ３１により構成される回路とを備えている。詳しくは、電界効果トランジスタＴ３１のドレインが出力端子１６を介して負荷９に接続され、ソースが全波整流回路１の（切替回路２の）低電位側出力に接続されている。また、遮断回路３の抵抗器Ｒ３１及びＲ３２は、全波整流回路１の高電位側出力及び低電位側出力の間に直列に接続されており、抵抗器Ｒ３１及びＲ３２の接続点の電位が電界効果トランジスタＴ３１のゲートに入力されている。また、抵抗器Ｒ３２に対して並列にコンデンサＣ３１及びツェナーダイオードＺＤ３１が接続されている。抵抗器Ｒ３１、Ｒ３２、コンデンサＣ３１及びツェナーダイオードＺＤ３１により構成される回路は、全波整流回路１の出力電圧に応じて電界効果トランジスタＴ３１の導通／非導通を制御する。なお、電界効果トランジスタＴ３１のゲート−ソース間の電圧をＶ４とする（図２（ｄ）参照）。

交流電源８が交流電圧Ｖ１の出力を開始し、全波整流回路１が電圧Ｖ２の出力を開始した場合、遮断回路３の抵抗器Ｒ３１及びＲ３２に電流が流れてコンデンサＣ３１を充電するため、電界効果トランジスタＴ３１のゲート−ソース間の電圧Ｖ４は上昇する。交流電源８の出力開始直後は制御回路４が切替回路２のＳＣＲ２１が導通状態となるように制御を行っているが、電圧Ｖ４が閾値電圧を超えるまで電界効果トランジスタＴ３１は非導通状態であるため、負荷９に電流Ｉは流れない。その後、電圧Ｖ４が閾値電圧を超えて電界効果トランジスタＴ３１が導通した場合、負荷９に電圧Ｖ３が印加されて電流Ｉが流れ始める（図２（ｅ）参照）。なお、電界効果トランジスタＴ３１のゲート−ソース間の電圧Ｖ４は、ツェナーダイオードＺＤ３１により一定に保たれる。

制御回路４は、交流電源８が交流電圧Ｖ１の出力を開始した後から所定期間が経過するまでの間（過励磁出力期間Ｔａ）、切替回路２のＳＣＲ２１を導通状態となるように制御する。よって、過励磁出力期間Ｔａにおいて遮断回路３の電界効果トランジスタＴ３１が導通した後は、全波整流回路１が全波整流した電圧Ｖ２が切替回路２のＳＣＲ２１を通して負荷９へ印加され続けるため、負荷９を流れる電流Ｉは増加して一定値に達する。

過励磁出力期間Ｔａが経過した後、制御回路４は、切替回路２のＳＣＲ２１を一定周期Ｔｃで導通させることによって、全波整流回路１が全波整流した電圧Ｖ２を周期的に負荷９に印加する（図２（ｃ）の電圧Ｖ３参照）。このとき、負荷９を流れる電流Ｉは、周期的に増減を繰り返す。

その後、交流電源８の交流電圧Ｖ１の出力が停止された場合、全波整流回路１が電圧Ｖ２を出力しないため、負荷９への電圧Ｖ３の印加が停止される。このとき、遮断回路３の電界効果トランジスタＴ３１のゲート−ソース間電圧Ｖ４は、コンデンサＣ３１に蓄えられた電荷が抵抗器Ｒ３２を介して放電されるため徐々に低下し、電界効果トランジスタＴ３１は通電状態から非通電状態へと推移する。直流電源回路による電圧Ｖ３の印加が停止された後、負荷９を流れる電流Ｉは、徐々に減少するが、遮断回路３の電界効果トランジスタＴ３１が非導通となった場合に遮断される。

上述のように、制御回路４は、切替回路２のＳＣＲ２１のゲート電流を制御することによって、ＳＣＲ２１の導通／非導通を切り替え、負荷９への直流電圧の印加／非印加を制御する。制御回路４は、交流電源８から入力される交流電圧Ｖ１の正振幅期間を検出するためのフォトカプラＰＣ４１と、この検出結果に基づいて交流電圧Ｖ１の出力開始、出力停止及び周波数等を監視するための電源監視用回路４１と、切替回路２のＳＣＲ２１の導通／非導通を切り替えるタイミングを規定する時定数切替回路４２と、過励磁出力期間Ｔａを規定するタイマ回路４３及びタイマリセット回路４４と、時定数切替回路４２及びタイマ回路４３の制御によりＳＣＲ２１を駆動する駆動回路４５とを備えて構成されている。

フォトカプラＰＣ４１は、パッケージ内部に発光素子及び受光素子が収められ、入力された電気信号を発光素子により光に変換し、この光を受光素子にて受光して電気信号に変換することによって、電気的に絶縁された状態での信号授受を行う素子である。フォトカプラＰＣ４１は、直流電源装置の入力端子１１及び１２間に接続されて、交流電源８から入力される交流電圧Ｖ１が入力される。フォトカプラＰＣ４１では、交流電圧Ｖ１によって発光ダイオードなどの発光素子に順方向の電圧が印加されて発光している期間に、フォトトランジスタなどの受光素子が受光を行って検出信号を出力することができる。本実施の形態においては、フォトカプラＰＣ４１は交流電圧Ｖ１の振幅が正の場合に発光素子に順方向の電圧が印加されて発光し、受光素子が検出信号として”Ｈ”信号を出力するものとする。ただし、フォトカプラＰＣ４１を逆に接続して交流電圧Ｖ１の振幅が負の場合に”Ｈ”信号を出力する構成であってもよい。

電源監視用回路４１は、フォトカプラＰＣ４１の検出信号が入力されている。フォトカプラＰＣ４１の検出信号からは、交流電圧Ｖ１が入力されているか否か、交流電圧Ｖ１の立ち上がりタイミング、又は交流電圧Ｖ１の周波数等の情報を得ることができる。電源監視用回路４１は、これらの情報に応じた出力信号を時定数切替回路４２及びタイマ回路４３へ出力する。

時定数切替回路４２は、過励磁出力期間Ｔａの経過後に切替回路２のＳＣＲ２１の導通／非導通を切り替えるタイミング（負荷９への電圧Ｖ３の印加／非印加を切り替えるタイミング）を規定する時定数回路を有していると共に、交流電圧Ｖ１の周波数に応じて時定数回路の時定数を切り替えることができる。時定数切替回路４２は、時定数の切り替えにより交流電圧Ｖ１の周波数に適したタイミングを規定し、このタイミングに応じた出力信号を駆動回路４５へ出力する。

タイマ回路４３は、交流電源８による交流電圧Ｖ１の出力開始後からの過励磁出力期間Ｔａを規定する回路であり、過励磁出力期間Ｔａの経過を駆動回路４５に伝達する。また、タイマリセット回路４４は、交流電源８による交流電圧Ｖ１の出力が停止された場合に、タイマ回路４３による過励磁出力期間Ｔａの計時をリセットする回路である。これによりタイマ回路４３は、交流電源８による交流電圧Ｖ１の出力が停止された直後に、交流電圧Ｖ１の出力が再開された場合であっても、過励磁出力期間Ｔａの計時を精度よく行うことができる。

駆動回路４５は、切替回路２のＳＣＲ２１へ入力するゲート電流を生成するための回路である。駆動回路４５は、交流電源８による交流電圧Ｖ１の出力開始後からタイマ回路４３が計時する過励磁出力期間Ｔａが経過するまでの間、ＳＣＲ２１が導通し続けるようにゲート電流を生成して出力する。また過励磁出力期間Ｔａの経過後、駆動回路４５は、時定数切替回路４２により規定されるタイミングに応じてＳＣＲ２１が周期的に導通するようにゲート電流を生成して出力する。

図３は、制御回路４の詳細な構成の一例を示す回路図である。また、図４は、交流電圧Ｖ１の周波数が５０Ｈｚの場合における制御回路４の動作を説明するための模式図である。図５は、交流電圧Ｖ１の周波数が６０Ｈｚの場合における制御回路４の動作を説明するための模式図である。制御回路４のフォトカプラＰＣ４１は、交流電源８から入力される交流電圧Ｖ１の振幅が正の場合（入力端子１１側が高電位の場合）に、発光素子の発光ダイオードに順方向電圧が加わり、この電圧が閾値電圧を超えた場合に発光ダイオードが発光するため、受光素子のフォトトランジスタにより”Ｈ”の検出信号が出力される（図４（ｂ）及び図５（ｂ）参照）。

制御回路４は、フォトカプラＰＣ４１の検出信号が入力されるマルチバイブレータＭＢ４１を有している。マルチバイブレータＭＢ４１は、所謂リトリガブルマルチバイブレータであり、トリガ信号が入力されると一定期間のパルス信号を出力すると共に、パルス信号の出力中にトリガ信号が再度入力された場合には、出力中のパルス信号を更に一定期間出力することができる回路である。マルチバイブレータＭＢ４１は、入力信号の立ち上がりエッジに応じて一定期間の”Ｈ”信号を出力１（図４（ｃ）参照）から出力すると共に、一定期間の”Ｌ”信号を出力２（図４（ｄ）参照）から出力する（出力２は出力１の反転信号である）。なお、本実施例においてはマルチバイブレータＭＢ４１は入力信号の立ち上がりエッジに応じて動作するものとするが、これに限るものではなく、入力信号の立下りエッジに応じて動作する構成としてもよく、この場合にはフォトカプラＰＣ４１が出力する検出信号の論理を適宜に変更すればよい。

なお、マルチバイブレータＭＢ４１が入力信号の立ち上がりエッジの検出後に出力１から”Ｈ”信号を出力する一定期間は、約１８ｍｓに設定してある。これは、５０Ｈｚの交流電圧の周期が約２０ｍｓであり、６０Ｈｚの交流電圧の周期が約１６．７ｍｓであることから、１６．７ｍｓ〜２０ｍｓの間の時間としたものである。

また、制御回路４は、マルチバイブレータＭＢ４１の出力２の信号が入力されるマルチバイブレータＭＢ４２を有している。マルチバイブレータＭＢ４２は、マルチバイブレータＭＢ４１と同様の機能を有しているが、入力信号の立ち上がりエッジの検出後に出力１から”Ｈ”信号を出力する一定期間が約３０ｍｓに設定してある。２つのマルチバイブレータＭＢ４１及びＭＢ４２は、図１に示す電源監視用回路４１を構成する。

マルチバイブレータＭＢ４１の出力１には抵抗器Ｒ４１の一端が接続され、抵抗器Ｒ４１の他端にはコンデンサＣ４１の一端及びダイオードＤ４１のアノードが接続され、コンデンサＣ４１の他端は接地電位に接続されている。また、ダイオードＤ４１のカソードは抵抗器Ｒ４２の一端に接続され、抵抗器Ｒ４２の他端は抵抗器Ｒ４１の一端に接続されている。抵抗器Ｒ４１及びコンデンサＣ４１は時定数により過励磁出力期間Ｔａを規定するタイマ回路４３を構成しており、ダイオードＤ４１及び抵抗器Ｒ４２はタイマ回路４３の計時をリセットするタイマリセット回路４４を構成している。抵抗器Ｒ４１及びコンデンサＣ４１の接続点の電位は、タイマ回路４３の出力として、ＮＰＮ型バイポーラトランジスタ（以下、ＮＰＮトランジスタという）Ｔ４３のベースに入力されている。

また、制御回路４は、フォトカプラＰＣ４１が出力する検出信号が一端に入力される抵抗器Ｒ４３及びＲ４４と、抵抗器Ｒ４３の他端にエミッタが接続され、マルチバイブレータＭＢ４２の出力１にベースが接続されたＰＮＰ型バイポーラトランジスタ（以下、ＰＮＰトランジスタという）Ｔ４１と、抵抗器Ｒ４４の他端及びＰＮＰトランジスタＴ４１のコレクタが一端に接続され、他端が接地電位に接続されたコンデンサＣ４２とを有している。抵抗器Ｒ４３、Ｒ４４、ＰＮＰトランジスタＴ４１及びコンデンサＣ４２は、ＳＣＲ２１の制御タイミングを交流電圧Ｖ１の周期に応じて切り替える時定数切替回路４２を構成している。コンデンサＣ４２の一端の電位は、時定数切替回路４２の出力として、ＮＰＮトランジスタＴ４２のベースに入力されている。

タイマ回路４３の出力がベースに入力されるＮＰＮトランジスタＴ４３は、コレクタが抵抗器Ｒ４５を介して電源電位に接続されると共にＮＰＮトランジスタＴ４４のベースに接続され、エミッタが接地電位に接続されている。時定数切替回路４２の出力がベースに入力されるＮＰＮトランジスタＴ４２は、コレクタがＮＰＮトランジスタＴ４４のコレクタに接続され、エミッタが接地電位に接続されている。また、アノードが電源電位に接続された発光ダイオードＤ４２のカソードが抵抗器Ｒ４６の一端に接続され、抵抗器Ｒ４６の他端がＮＰＮトランジスタＴ４４のコレクタに接続され、ＮＰＮトランジスタＴ４４のエミッタが接地電位に接続されている。なお、抵抗器Ｒ４５及び発光ダイオードＤ４２が接続される電源電位は、制御回路４のための直流電圧を供給する電源回路によるものであってよく、外部の直流電源によるものであってよく、又は、電池若しくはバッテリなどの電力供給源によるものであってもよい。

ＮＰＮトランジスタＴ４２、Ｔ４３及びＴ４４、抵抗器Ｒ４５及びＲ４６、並びに発光ダイオードＤ４２は、駆動回路４５を構成している。なお発光ダイオードＤ４２は、フォトカプラ又はフォトトライアック等の発光素子をなす発光ダイオードであり、受光素子（図示は省略する）の出力が制御回路４の出力として切替回路２のＳＣＲ２１のゲートに入力される。又は、制御回路４の発光ダイオードＤ４２及び切替回路２のＳＣＲ２１が１つのフォトトライアックを構成してもよい。

交流電源８から入力される交流電圧Ｖ１の周波数が５０Ｈｚの場合（図４（ａ）参照）、その周期は２０ｍｓである。制御回路４のフォトカプラＰＣ４１は、交流電圧Ｖ１が閾値電圧を超えて順方向に加えられた場合に、”Ｈ”の検出信号を出力する（図４（ｂ）参照）。マルチバイブレータＭＢ４１は、フォトカプラＰＣ４１が出力する検出信号の立ち上がりエッジに応じて１８ｍｓの”Ｈ”信号を出力１から出力する。よって、交流電圧Ｖ１の周期は２０ｍｓであるので、マルチバイブレータＭＢ４１は出力１から１８ｍｓの”Ｈ”信号と２ｍｓの”Ｌ”信号とを繰り返し出力する（図４（ｃ）参照）。また、マルチバイブレータＭＢ４１は出力２から１８ｍｓの”Ｌ”信号と２ｍｓの”Ｈ”信号とを繰り返し出力する（図４（ｄ）参照）。

マルチバイブレータＭＢ４１が出力１から”Ｈ”信号を出力することによって、抵抗器Ｒ４１を通してコンデンサＣ４１に電荷が蓄えられる。ＮＰＮトランジスタＴ４３のベースはコンデンサＣ４１に接続されており、コンデンサＣ４１の充電と共にベース電位が上昇する。よって、コンデンサＣ４１に電荷が十分に蓄えられるまでの間はＮＰＮトランジスタＴ４３がオフしており、コンデンサＣ４１に電荷が十分に蓄えられた後にＮＰＮトランジスタＴ４３はオンする（図４（ｈ）参照）。コンデンサＣ４１に電荷が蓄えられるのに要する時間は、抵抗器Ｒ４１の抵抗値及びコンデンサＣ４１の容量値による時定数で決定され、この時間により過励磁出力期間Ｔａが規定される。

ＮＰＮトランジスタＴ４３がオフしている場合（過励磁出力期間Ｔａ）、ＮＰＮトランジスタＴ４４はベース電位が上昇してオンし（図４（ｉ）参照）、電源から発光ダイオードＤ４２、抵抗器Ｒ４６及びＮＰＮトランジスタＴ４４へと電流が流れるため発光ダイオードＤ４２が発光し（図４（ｊ）参照）、切替回路２のＳＣＲ２１をオンさせて負荷９への電圧印加を行うことができる。これに対して、過励磁出力期間Ｔａが経過してＮＰＮトランジスタＴ４３がオンした場合、ＮＰＮトランジスタＴ４４のベース電位が低下してオフするため（図４（ｉ）参照）、ＮＰＮトランジスタＴ４４を電流経路として発光ダイオードＤ４２が発光することはなく、ＮＰＮトランジスタＴ４２のオン／オフにより発光ダイオードＤ４２の発光が制御される。

マルチバイブレータＭＢ４２には、マルチバイブレータＭＢ４１の出力２から出力される信号（図４（ｄ）参照）が入力されている。交流電圧Ｖ１が５０Ｈｚの場合、マルチバイブレータＭＢ４１の出力２からは２０ｍｓの周期で”Ｈ”信号が出力されるが、マルチバイブレータＭＢ４２は入力信号の立ち上がりエッジに応じて３０ｍｓの”Ｈ”信号を出力する設定としてあるため、マルチバイブレータＭＢ４２の出力１からは”Ｈ”信号が出力され続ける（図４（ｅ）参照）。

マルチバイブレータＭＢ４２の出力１はＰＮＰトランジスタＴ４１のベースに接続されており、出力１から”Ｈ”信号が出力されることによって、ＰＮＰトランジスタＴ４１はベース電位が上昇してオフする（図４（ｆ）参照）。ＰＮＰトランジスタＴ４１がオフした状態では、フォトカプラＰＣ４１の出力が”Ｈ”信号の場合に、抵抗器Ｒ４４のみを介してコンデンサＣ４２に電荷が蓄えられ、フォトカプラＰＣ４１の出力が”Ｌ”信号の場合にコンデンサＣ４２に蓄えられた電荷が放電される。ＮＰＮトランジスタＴ４２のベースはコンデンサＣ４２に接続されており、コンデンサＣ４２の充電と共にベース電位が上昇する。よって、コンデンサＣ４２に電荷が十分に蓄えられるまでの間はＮＰＮトランジスタＴ４２がオフしており、コンデンサＣ４２に電荷が十分に蓄えられた後にＮＰＮトランジスタＴ４２はオンする（図４（ｇ）参照）。コンデンサＣ４２に電荷が蓄えられるのに要する時間は、抵抗器Ｒ４４の抵抗値及びコンデンサＣ４２の容量値による時定数で決定され、この時間によりＳＣＲ２１の導通／非導通を切り替えるタイミングが規定される。

上述のように過励磁出力期間Ｔａが経過するまでの間は、ＮＰＮトランジスタＴ４４のオンにより発光ダイオードＤ４２が発光する。これに対して過励磁出力期間Ｔａの経過後は、ＮＰＮトランジスタＴ４２がオンしている場合に、電源から発光ダイオードＤ４２、抵抗器Ｒ４６及びＮＰＮトランジスタＴ４２へと電流が流れるため発光ダイオードＤ４２が発光し（図４（ｊ）参照）、切替回路２のＳＣＲ２１をオンさせて負荷９への電圧印加を行うことができる。

また、交流電源８からの交流電圧Ｖ１の入力が停止された場合、フォトカプラＰＣ４１は”Ｌ”信号を出力し続け、マルチバイブレータＭＢ４１の出力１は”Ｌ”信号を出力し続けるため、コンデンサＣ４１に蓄えられた電荷はダイオードＤ４１及び抵抗器Ｒ４２を介して放電される。これにより、交流電圧Ｖ１の入力が再開された場合には、コンデンサＣ４１に電荷が蓄えられておらず、ＮＰＮトランジスタＴ４３がオフして過励磁出力を行うことができる。

交流電源８から入力される交流電圧Ｖ１の周波数が６０Ｈｚの場合（図５（ａ）参照）、その周期は約１６．７ｍｓである。制御回路４のフォトカプラＰＣ４１は、交流電圧Ｖ１が閾値電圧を超えて順方向に加えられた場合に、”Ｈ”の検出信号を出力する（図５（ｂ）参照）。マルチバイブレータＭＢ４１は、フォトカプラＰＣ４１が出力する検出信号の立ち上がりエッジに応じて１８ｍｓの”Ｈ”信号を出力１から出力する。よって、交流電圧Ｖ１の周期は１６．７ｍｓであるので、マルチバイブレータＭＢ４１は出力１から”Ｈ”信号を出力し続け（図５（ｃ）参照）、出力２から”Ｌ”信号を出力し続ける（図５（ｄ）参照）。

マルチバイブレータＭＢ４１が出力１から”Ｈ”信号を出力し続けることによって、抵抗器Ｒ４１を通してコンデンサＣ４１に電荷が蓄えられる。ＮＰＮトランジスタＴ４３のベースはコンデンサＣ４１に接続されており、コンデンサＣ４１の充電と共にベース電位が上昇する。よって、コンデンサＣ４１に電荷が十分に蓄えられるまでの間はＮＰＮトランジスタＴ４３がオフしており、コンデンサＣ４１に電荷が十分に蓄えられた後にＮＰＮトランジスタＴ４３はオンする（図５（ｈ）参照）。コンデンサＣ４１に電荷が蓄えられるのに要する時間は、抵抗器Ｒ４１の抵抗値及びコンデンサＣ４１の容量値による時定数で決定され、この時間により過励磁出力期間Ｔａが規定される。

ＮＰＮトランジスタＴ４３がオフしている場合（過励磁出力期間Ｔａ）、ＮＰＮトランジスタＴ４４はベース電位が上昇してオンするため（図５（ｉ）参照）、電源から発光ダイオードＤ４２、抵抗器Ｒ４６及びＮＰＮトランジスタＴ４４へと電流が流れるため発光ダイオードＤ４２が発光し（図５（ｊ）参照）、切替回路２のＳＣＲ２１をオンさせて負荷９への電圧印加を行うことができる。これに対して、過励磁出力期間Ｔａが経過してＮＰＮトランジスタＴ４３がオンした場合、ＮＰＮトランジスタＴ４４のベース電位が低下してオフするため（図５（ｉ）参照）、ＮＰＮトランジスタＴ４４を電流経路として発光ダイオードＤ４２が発光することはなく、ＮＰＮトランジスタＴ４２のオン／オフにより発光ダイオードＤ４２の発光が制御される。

このように、交流電源Ｖ１の周波数が５０Ｈｚであっても６０Ｈｚであっても、タイマ回路４３、タイマリセット回路４４及び駆動回路４５の動作は略同じである。

マルチバイブレータＭＢ４２には、マルチバイブレータＭＢ４１の出力２から出力される信号（図５（ｄ）参照）が入力されている。交流電圧Ｖ１が６０Ｈｚの場合、マルチバイブレータＭＢ４１の出力２からは”Ｌ”信号が出力され続けるため、マルチバイブレータＭＢ４２の出力１からは”Ｌ”信号が出力され続ける（図５（ｅ）参照）。

マルチバイブレータＭＢ４２の出力１はＰＮＰトランジスタＴ４１のベースに接続されており、出力１から”Ｌ”信号が出力されることによって、ＰＮＰトランジスタＴ４１はベース電位が減少してオンする（図５（ｆ）参照）。ＰＮＰトランジスタＴ４１がオンした状態では、フォトカプラＰＣ４１の出力が”Ｈ”信号の場合に、２つの抵抗器Ｒ４３及びＲ４４を介してコンデンサＣ４２に電荷が蓄えられ、フォトカプラＰＣ４１の出力が”Ｌ”信号の場合にコンデンサＣ４２に蓄えられた電荷が放電される。ＮＰＮトランジスタＴ４２のベースはコンデンサＣ４２に接続されており、コンデンサＣ４２の充電と共にベース電位が上昇する。よって、コンデンサＣ４２に電荷が十分に蓄えられるまでの間はＮＰＮトランジスタＴ４２がオフしており、コンデンサＣ４２に電荷が十分に蓄えられた後にＮＰＮトランジスタＴ４２はオンする（図５（ｇ）参照）。コンデンサＣ４２に電荷が蓄えられるのに要する時間は、２つの抵抗器Ｒ４３及びＲ４４の合成抵抗値、並びにコンデンサＣ４２の容量値による時定数で決定され、この時間によりＳＣＲ２１の導通／非導通を切り替えるタイミングが規定される。

過励磁出力期間Ｔａが経過するまでの間は、ＮＰＮトランジスタＴ４４のオンにより発光ダイオードＤ４２が発光する。これに対して過励磁出力期間Ｔａの経過後は、ＮＰＮトランジスタＴ４２がオンしている場合に、電源から発光ダイオードＤ４２、抵抗器Ｒ４６及びＮＰＮトランジスタＴ４２へと電流が流れるため発光ダイオードＤ４２が発光し（図５（ｊ）参照）、切替回路２のＳＣＲ２１をオンさせて負荷９への電圧印加を行うことができる。

交流電圧Ｖ１の周波数が５０Ｈｚの場合には、ＰＮＰトランジスタＴ４１がオフするため、ＳＣＲ２１を制御するタイミングは抵抗器Ｒ４４の抵抗値とコンデンサＣ４２の容量値とによる時定数にて規定される。これに対して交流電圧Ｖ１の周波数が６０Ｈｚの場合にはＰＮＰトランジスタＴ４１がオンするため、ＳＣＲ２１を制御するタイミングは２つの抵抗器Ｒ４３及びＲ４４の合成抵抗値とコンデンサＣ４２の容量値とによる時定数にて規定される。２つの抵抗器Ｒ４３及びＲ４４は並列に接続されているため、交流電圧Ｖ１の周波数が６０Ｈｚの場合に、コンデンサＣ４２はより速く電荷が蓄積され、より早いタイミングでＳＣＲ２１を導通させることができる。

図６及び図７は、時定数切替回路４２による時定数の切り替えを説明するための模式図であり、図６には交流電圧Ｖ１の周波数が５０Ｈｚの場合を示し、図７には交流電圧Ｖ１の周波数が６０Ｈｚの場合を示してある。なお、図６及び図７において（ａ）に示す波形は交流電圧Ｖ１である。また、（ｂ１）及び（ｂ２）は時定数切替回路４２を備えない直流電源装置の出力電圧Ｖ３の波形であり、（ｂ１）は周波数５０Ｈｚに適するように時定数を設定した場合であり、（ｂ２）は周波数６０Ｈｚに適するように時定数を設定した場合である。（ｃ）は時定数切替回路４２を備える本発明の直流電源装置の出力電圧Ｖ３の波形である。

例えば、交流電圧Ｖ１の周波数が５０Ｈｚの場合に負荷９への出力が４５ＶＤＣ（ＤＣ電圧に換算して４５Ｖに相当する電圧を表す、以下同様）となるように、交流電圧Ｖ１の立ち上がりから５ｍｓのタイミングで切替回路２のＳＣＲ２１を導通するよう時定数を設定する（図６（ｂ１）参照）。周波数５０Ｈｚに適するように時定数を設定した場合、この直流電源装置に周波数６０Ｈｚの交流電圧Ｖ１を入力すると、ＳＣＲ２１の導通タイミングが遅れて負荷９への出力が３１ＶＤＣ程度に低下する（図７（ｂ１）参照）。

また例えば、交流電圧Ｖ１の周波数が６０Ｈｚの場合に負荷９への出力が４５ＶＤＣとなるように、交流電圧Ｖ１の立ち上がりから４．１７ｍｓのタイミングで切替回路２のＳＣＲ２１を導通するよう時定数を設定する（図７（ｂ２）参照）。周波数６０Ｈｚに適するように時定数を設定した場合、この直流電源装置に周波数５０Ｈｚの交流電圧Ｖ１を入力すると、ＳＣＲ２１の導通タイミングが早いため、負荷９への出力が５７ＶＤＣ程度に上昇する（図６（ｂ２）参照）。

本発明の直流電源装置は時定数切替回路４２を備えており、ＳＣＲ２１を導通させるタイミングは、周波数５０Ｈｚの場合には抵抗器Ｒ４４とコンデンサＣ４２との時定数で決定され、周波数６０Ｈｚの場合には抵抗器Ｒ４３及びＲ４４とコンデンサＣ４２との時定数で決定される。そこで、周波数５０Ｈｚに適するように抵抗器Ｒ４４の抵抗値とコンデンサＣ４２の容量値とによる時定数を設定すると共に、周波数６０Ｈｚに適するように抵抗器Ｒ４３及びＲ４４の合成抵抗値とコンデンサＣ４２の容量値とによる時定数を設定することができる。

これにより、周波数が５０Ｈｚの交流電圧Ｖ１が入力された場合、抵抗器Ｒ４４とコンデンサＣ４２とによる時定数にて、ＳＣＲ２１を交流電圧Ｖ１の立ち上がりから５ｍｓのタイミングで導通させることができ（図６（ｃ）参照）、負荷９への出力を４５ＶＤＣとすることができる。また、周波数が６０Ｈｚの交流電圧Ｖ１が入力された場合、抵抗器Ｒ４３及びＲ４４とコンデンサＣ４２とによる時定数にて、ＳＣＲ２１を交流電圧Ｖ１の立ち上がりから４．１７ｍｓのタイミングで導通させることができ（図７（ｃ）参照）、負荷９への出力を４５ＶＤＣとすることができる。

以上の構成の直流電源装置においては、交流電源８による交流電圧Ｖ１の入力が停止された場合の負荷９への通電の遮断を、従来のような有接点リレーを用いるのではなく、無接点の半導体スイッチング素子である電界効果トランジスタＴ３１を用いて遮断回路３が行う構成とすることにより、有接点リレーを用いる場合と比較して直流電源装置を長寿命化及び小型化することができる。また、電界効果トランジスタＴ３１を負荷９に直列接続し、全波整流回路１の出力間には２つの抵抗器Ｒ３１及びＲ３２を直列接続し、低電位側の抵抗器Ｒ３２にツェナーダイオードＺＤ３１及びコンデンサＣ３１を並列接続し、抵抗器Ｒ３１及びＲ３２の接続点の電位を電界効果トランジスタＴ３１のゲートへ入力する構成とすることにより、全波整流回路１の出力電圧Ｖ２の低下に応じて電界効果トランジスタＴ３１を非通電とすることができるため、交流電源８による交流電圧Ｖ１の入力が停止された場合に負荷９を流れる電流を電界効果トランジスタＴ３１により速やかに遮断することができる。

また、全波整流回路１が全波整流した電圧Ｖ２の負荷９への印加／非印加を切替回路２のＳＣＲ２１を用いて切り替える構成とし、３つのダイオードＤ１１〜Ｄ１３及び１つのＳＣＲ１１をブリッジ接続して全波整流回路１を構成し、ＳＣＲ１１の導通／非導通を制御して全波整流回路１が電圧出力を停止する期間Ｔｂを設けることにより、切替回路２のＳＣＲ２１を導通状態から非導通状態へ切り替えるためにはＳＣＲ２１を流れる電流をある程度の期間停止させる必要があるが、期間Ｔｂによりこれを実現できるため、ＳＣＲ２１を導通状態から非導通状態へ確実に切り替えることができ、ＳＣＲ２１を用いた負荷９への電圧印加制御を確実に行うことができる。

また、全波整流回路１のＳＣＲ１１のゲート−アノード間にダイオードＤ１４及び抵抗器Ｒ１１を直列接続して、ＳＣＲ１１の導通／非導通の制御を行う構成とすることにより、抵抗器Ｒ１１及びダイオードＤ１４を介してＳＣＲ１１のゲートへ流れる電流が一定量を超えるまでの期間は全波整流回路１の出力を停止することができ、容易且つ確実に上述の期間Ｔｂを設けることができる。また、抵抗器Ｒ１１の抵抗値を調整することでＳＣＲ１１のゲートに流れる電流を調節できるため、期間Ｔｂの調節を容易に行うことができる。

また、交流電圧Ｖ１の入力開始からタイマ回路４３にて決定される過励磁出力期間Ｔａが経過するまでの間は全波整流回路１の出力電圧Ｖ２を負荷９へ印加し続け、過励磁出力期間Ｔａの経過後は全波整流回路１の出力電圧Ｖ２を周期的に負荷９へ印加する構成とすることにより、過励磁出力期間Ｔａには負荷９へ高電圧を印加することができ（即ち、過励磁出力を行うことができ）、過励磁出力期間Ｔａの経過後は負荷９への印加電圧を低減して消費電流を低減することができる。

また、過励磁出力期間Ｔａを決定するタイマ回路４３の抵抗器Ｒ４１及びコンデンサＣ４１による時定数回路に対して、交流電圧Ｖ１の入力が停止された場合に、タイマリセット回路４４がコンデンサＣ４１に蓄えられた電荷を放電する構成とすることにより、その後すぐに交流電圧Ｖ１の入力が再開された場合であっても、タイマ回路４３による過励磁出力期間Ｔａの計時が短縮されるなどの不具合が発生することがなく、負荷９に対して過励磁出力を確実に行うことができる。

また、過励磁出力期間Ｔａが経過した後にＳＣＲ２１の導通／非導通を切り替えるタイミングを、抵抗器Ｒ４３及びＲ４４とコンデンサＣ４２との時定数回路にて規定し、この時定数回路の時定数を交流電圧Ｖ１の周波数に応じて調整する構成とすることにより、交流電圧Ｖ１の周波数に影響されることなく負荷９への出力電圧を一定に保つことができる。また、フォトカプラＰＣ４１による交流電圧Ｖ１の変化に応じた検出信号をマルチバイブレータＭＢ４１に入力すると共に、マルチバイブレータＭＢ４１が出力１から”Ｈ”信号を出力する期間を、周波数５０Ｈｚの周期２０ｍｓと周波数６０Ｈｚの周期１６．７ｍｓの間の１８ｍｓに設定する構成とすることにより、交流電圧Ｖ１の周波数が５０Ｈｚ又は６０ＨｚのいずれであるかをマルチバイブレータＭＢ４１を用いて容易に判断することができ、交流電圧Ｖ１の周波数に応じた時定数の調整を確実に且つ低コストで行うことができる。

なお、本実施の形態においては、負荷９は無励磁作動形の電磁ブレーキのコイルとしたが、これに限るものではなく、例えば電磁クラッチのコイルなどその他の負荷であってもよい。また、直流電源装置へ交流電圧Ｖ１を入力する交流電源８は商用交流電源であってもよく、商用交流電源でない他の交流電源であってもよい。また、負荷９を流れる電流を遮断する半導体スイッチング素子として電界効果トランジスタＴ３１を用いる構成としたが、これに限るものではなく、バイポーラトランジスタを用いて電流を遮断する構成であってもよい。また、図２、図４〜図７に示した入出力電圧の波形などは一例であって、これに限るものではない。また、図３に示した制御回路４の回路構成は一例であって、これに限るものではない。

本発明に係る直流電源装置の構成を示す回路図である。 本発明に係る直流電源装置の動作を説明するための模式図である。 制御回路の詳細な構成の一例を示す回路図である。 交流電圧の周波数が５０Ｈｚの場合における制御回路の動作を説明するための模式図である。 交流電圧の周波数が６０Ｈｚの場合における制御回路の動作を説明するための模式図である。 時定数切替回路による時定数の切り替えを説明するための模式図である。 時定数切替回路による時定数の切り替えを説明するための模式図である。

符号の説明

１ 全波整流回路
２ 切替回路
３ 遮断回路
４ 制御回路
８ 交流電源
９ 負荷
４１ 電源監視用回路
４２ 時定数切替回路（時定数回路）
４３ タイマ回路（時定数回路）
４４ タイマリセット回路（放電回路）
４５ 駆動回路
Ｃ３１、Ｃ４１、Ｃ４２ コンデンサ
Ｄ１１〜Ｄ１４、Ｄ２１、Ｄ４１ ダイオード
Ｄ４２ 発光ダイオード
ＭＢ４１、ＭＢ４２ マルチバイブレータ
ＰＣ４１ フォトカプラ
Ｒ１１、Ｒ３１、Ｒ３２、Ｒ４１〜Ｒ４６ 抵抗器
ＳＣＲ１１、ＳＣＲ２１ シリコン制御整流素子
Ｔ３１ 電界効果トランジスタ（半導体スイッチング素子）
Ｔ４１ ＰＮＰトランジスタ
Ｔ４２〜Ｔ４４ ＮＰＮトランジスタ
ＺＤ３１ ツェナーダイオード

Claims (6)

1. 入力された交流電圧を全波整流して直流電圧を出力する全波整流回路と、該全波整流回路が出力する直流電圧の電磁ブレーキへの印加／非印加を切り替える切替回路と、該切替回路の切り替えを制御する制御回路とを備える電磁ブレーキ用直流電源装置であって、
   前記直流電圧の印加により前記電磁ブレーキを流れる電流の経路に配された半導体スイッチング素子を有し、交流電圧の入力が停止されて前記電磁ブレーキへの通電が終了した後に前記半導体スイッチング素子による電流の遮断を行う遮断回路を備え、
   前記切替回路は、印加／非印加の切り替えを行うためのシリコン制御整流素子を有し、
   前記全波整流回路は、ブリッジ接続された３つのダイオード及び１つのシリコン制御整流素子を有し、該シリコン制御整流素子の制御により、直流電圧の出力停止期間を設けるようにしてあり、
   前記制御回路は、
   交流電圧の入力開始から所定期間が経過するまで、前記直流電圧を連続的に印加することで前記ブレーキへ高電圧を印加し、
   前記所定期間の経過後は、印加時間を調整し、前記直流電圧の印加／非印加を繰り返すことで前記電磁ブレーキへ低電圧を印加することが可能なように、
   前記切替回路の切り替えを制御し、
   前記印加時間は、前記交流電圧の周期の半分未満であること
   を特徴とする電磁ブレーキ用直流電源装置。
2. 前記全波整流回路は、前記シリコン制御整流素子のゲート及びアノード間に、直列に接続されたダイオード及び抵抗器を有すること
   を特徴とする請求項１に記載の電磁ブレーキ用直流電源装置。
3. 前記半導体スイッチング素子は、前記電磁ブレーキに直列に接続してあり、
   直列接続された前記電磁ブレーキ及び半導体スイッチング素子に並列に接続されたダイオードを備え、
   前記遮断回路は、前記全波整流回路の出力電圧に応じて前記半導体スイッチング素子による遮断を行うようにしてあること
   を特徴とする請求項１又は請求項２に記載の電磁ブレーキ用直流電源装置。
4. 前記遮断回路は、
   前記全波整流回路の高電位側出力及び低電位側出力の間に直列接続された第１抵抗及び第２抵抗と、
   該第２抵抗にそれぞれ並列に接続されたコンデンサ及びツェナーダイオードと
   を有し、
   前記第１抵抗及び前記第２抵抗間の電圧に応じて前記半導体スイッチング素子の制御を行うようにしてあること
   を特徴とする請求項１乃至請求項３のいずれか１つに記載の電磁ブレーキ用直流電源装置。
5. 前記制御回路は、
   前記印加時間を決める抵抗器及びコンデンサの時定数回路と、
   入力される交流電圧の正振幅期間又は負振幅期間を検出するフォトカプラと
   を有し、
   該フォトカプラの検出結果に基づいて交流電圧の周波数を判別し、該周波数に応じて前記時定数回路の時定数を調整するようにしてあること
   を特徴とする請求項１乃至請求項４のいずれか１つに記載の電磁ブレーキ用直流電源装置。
6. 前記制御回路は、
   前記所定期間を決める抵抗器及びコンデンサの時定数回路と、
   交流電圧の入力が停止された場合に、前記時定数回路のコンデンサに蓄えられた電荷を放電する放電回路と
   を有すること
   を特徴とする請求項１乃至請求項５のいずれか１つに記載の電磁ブレーキ用直流電源装置。

Images