[go: up one dir, main page]

JP4791865B2 - 多層型プローブピンおよびプローブカード - Google Patents

多層型プローブピンおよびプローブカード Download PDF

Info

Publication number
JP4791865B2
JP4791865B2 JP2006080848A JP2006080848A JP4791865B2 JP 4791865 B2 JP4791865 B2 JP 4791865B2 JP 2006080848 A JP2006080848 A JP 2006080848A JP 2006080848 A JP2006080848 A JP 2006080848A JP 4791865 B2 JP4791865 B2 JP 4791865B2
Authority
JP
Japan
Prior art keywords
probe pin
multilayer
probe
layer
conductive metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006080848A
Other languages
English (en)
Other versions
JP2007256078A (ja
Inventor
本 慎 一 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Materials Co Ltd
Original Assignee
Toshiba Corp
Toshiba Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Materials Co Ltd filed Critical Toshiba Corp
Priority to JP2006080848A priority Critical patent/JP4791865B2/ja
Publication of JP2007256078A publication Critical patent/JP2007256078A/ja
Application granted granted Critical
Publication of JP4791865B2 publication Critical patent/JP4791865B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、多層型プローブピンおよびプローブカードに関するものである。より詳細には、本発明は、鉛フリーハンダによっても容易にかつ迅速、確実にハンダつけ処理が可能な多層型プローブピンおよびこれを用いてなるプローブカードに関するものである。
従来より、基板上に形成された半導体集積回路や液晶表示装置等の電気的特性の検査を行う際には、複数のプローブピンが配列したプローブカード(プローブピンの保持具)が用いられている。この検査は、通常、基板上に形成された検査対象物である半導集積回路素子や液晶表示装置等の複数の端子のそれぞれに、プローブピンを接触させることによって行われている。
このようなプローブピンには、信頼性の高い検査結果が得られるように、繰り返し検査に使用されても同様の検査結果が長期間安定して得られることが求められている。さらに、近年半導体装置等の高集積化に伴う端子の狭ピッチ化に対応するため、プローブピンの細線化および各プローブピンの設置間隔(ピンピッチ)を狭めることが求められている。
プローブピンは、検査対象と接触させる端部においては良好な導電性が求められる一方、プローブカードとの間、および隣接した他のプローブピンとの間には電気絶縁性が必要であることから、検査対象物との接触部では金属からなる中心部材が露出し、他の部分には絶縁性被覆が形成された多層型プローブピンが広く用いられている。このような多層型プローブピンでは、プローブピンとプローブカードとの固定をハンダ付けにて行えるようにするために、前記の絶縁層の外周面に導電性金属層を形成することが行われている。例えば、特開2003−80364号公報(特許文献1)など。
特開2003−80364号公報
昨今、環境問題から、プローブピンとプローブカードとの固着を行うハンダについても鉛フリー化に対応したハンダが使用される様になったが、このような鉛フリーハンダは従来の共晶ハンダと比較してハンダの濡れ性がよくないために接合強度が十分でなく、また予備ハンダ処理等が必要になる場合があって、ハンダ付け作業を効率的に行うことができなかった。ハンダ接合強度の更なる向上およびハンダ作業の効率化を図ることは、プローブピンの細線化および狭ピンピッチ化に対応するうえで益々重要になっている。
本発明は、多層型プローブピンにおいてハンダの濡れ性およびハンダ接合強度を向上させ、予備ハンダ工程、ハンダ付け工程でのリードタイムを短縮できる、鉛フリー化に対応した多層型プローブピンを提供するものである。
したがって、本発明による多層型プローブピンは、中心部材と、この中心部材を被覆する絶縁層と、この絶縁層の外周面に形成された導電性金属層とが組み合わされてなるプローブピンであって、前記の導電性金属層の表面粗さがRa30μm以下であり、かつこの導電性金属層の表面の少なくとも一部に導電性薄膜層が形成されていることを特徴とするもの、である。
このような本発明による多層型プローブピンは、好ましい態様として、前記の導電性薄膜層が、前記の多層型プローブピンをプローブカードに接合する際の接合部分に形成されているもの、を包含する。
このような本発明による多層型プローブピンは、好ましい態様として、前記の中心部材が、W、Mo、Re、Ta、Nb、Au、Ag、Pt、Ni、Co、Cuの少なくとも1種を主成分と金属材料からなるもの、を包含する。
このような本発明による多層型プローブピンは、好ましい態様として、前記の導電性薄膜層が、Sn、Au、Ag、Pt、Ni、Cuの少なくとも1種を主成分とする金属材料からなるもの、を包含する。また、導電性薄膜層はメッキ膜であることが好ましい。
このような本発明による多層型プローブピンは、好ましい態様として、前記の絶縁層と前記の導電性金属層とが、カシメ、エポキシ溶着、ヤキバメ、ろう接のいずれによって接合されているもの、を包含する。
このような本発明による多層型プローブピンは、好ましい態様として、前記の導電性薄膜層の層厚が0.1μm以上50μm以下であるもの、を包含する。
そして、本発明によるプローブカードは、前記いずれかの多層型プローブピンが鉛フリーハンダによって接合されてなるもの、である。
本発明による多層型プローブピンは、中心部材と、この中心部材を被覆する絶縁層と、この絶縁層の外周面に形成された導電性金属層とが組み合わされてなるプローブピンであって、前記の導電性金属層の表面粗さがRa30μm以下であり、かつこの導電性金属層の表面の少なくとも一部に導電性薄膜層が形成されていることから、鉛フリーハンダのぬれ性が向上したものである。
よって、本発明によれば、プローブピンをプローブカードに接合に鉛フリーハンダを用いた場合であっても、十分なハンダ接合強度が得られるとともに、ハンダ付け作業を効率的にかつ確実に行うことができる。
<多層型プローブピン>
本発明による多層型プローブピンは、中心部材と、この中心部材を被覆する絶縁層と、この絶縁層の外周面に形成された導電性金属層とが組み合わされてなるプローブピンであって、前記の導電性金属層の表面粗さがRa30μm以下であり、かつこの導電性金属層の表面の少なくとも一部に導電性薄膜層が形成されていることを特徴とするもの、である。
図1は、本発明による多層型プローブピンの好ましい一具体例の概要を示す断面図である。
図1に示される本発明による多層型プローブピン1は、中心部材2と、この中心部材2を被覆する絶縁層3と、この絶縁層3の外周面に形成された導電性金属層4とが組み合わされてなるプローブピンであって、前記の導電性金属層3の表面粗さがRa30μm以下であり、かつこの導電性金属層3の表面の少なくとも一部に導電性薄膜層5が形成されているものである。
中心部材2の先端部2aは、検査対象を電気的に検査する際に、検査対象と接触する部分であることから、中心部材2の少なくとも検査対象に接触させるその部分については、絶縁層3が被覆されておらず中心部材2が露出している必要がある。
中心部材2としては、例えばW、Mo、Re、Ta、Nb、Au、Ag、Pt、Ni、Co、Cuの少なくとも1種を主成分とする金属材料からなるものが好ましい。特に、高融点金属、例えばW、Mo、Re、Ta、Nbの少なくとも1種を成分として、好ましくは50重量%以上含む金属材料からなるものが好ましい。ここで、「主成分」とは、中心部材2を構成する金属材料の中で最も存在比率(重量比)が高い成分を意味する。中心部材2には、上記以外の成分、例えばSi、C、O等が含有されていてもよい。
中心部材2の太さ、長さ、断面形状、その先端部2aの形状、先端部2aの露出部分の長さ、露出面積等は、例えばプローブピンの形態、大きさ、検査対象、具体的使用条件、製造条件、その他の条件等に応じて適宜定めることができる。本発明による好ましい多層型プローブピンの中心部材2について、その太さ、長さ等を示せば下記の通りになる。
太さ=Φ0.4mm以下、長さ=50mm以下である。また、検出器として使用される中心部2の先端部2aの太さはφ0.2mm以下、長さ20mm以下が目安になる。
中心部材2の、検査の際に電気的接触が必要とされない部分、例えば中心部材2の先端部2a以外の表面、には、絶縁層3が被覆されている。なお、絶縁層3は、絶縁性が必要な部分、例えばプローブカードの基板6との接合部分、のみに形成されていてもよい。本発明の絶縁層3は、エポキシ樹脂、テフロン等のフッ素系樹脂、シリコーン樹脂などの絶縁性の高い樹脂を用いて形成することが好ましい。この中では特にテフロン4弗化樹脂が好ましい。
絶縁層3の厚さや形成位置等は任意であって、例えば、プローブピンの形態、大きさや、プローブピンが接合されるプローブカードの形状、大きさ、組み立て方法ならびに使用目的、使用条件等に応じて適宜定めることができる。特に、絶縁層3の厚さは1μm以上30μm以下が適当である。 1μm未満の場合には、プローブピンの屈曲や他のプローブピンとの接触によって被覆層が損傷して絶縁性が保てなくなる場合があり、一方、30μmを超過する場合は、挟ピッチのプローブピン装置への適用が困難になり、またプローブピンの柔軟性低下や重量増加によって、検査対象物との接触精度が低下する心配がある。
通常、プローブピンの先端部2aは、検査に繰り返し使用されることによって次第に摩耗、変質ないし汚染する場合があるが、先端部形状や表面性状等の調整あるいは変質または汚染部位の除去のために研磨処理を行う場合には、それらの処理を考慮したうえで中心部材2および絶縁層3の被覆部分等を定めることができる。
本発明による多層型プローブピン1の絶縁層3の外周面には、導電性金属層4が形成されている。この導電性金属層4の形成目的は、主として多層型プローブピン1とプローブカードの基板6との固定をハンダ付けにて行えるようにすることにあるので、この導電性金属層4は少なくともハンダ付け部分には形成されている必要がある。
導電性金属層4としては、例えばCu、Ni、Cr、Co、Au、Ag、Pt、Pdの少なくとも1種を主成分とする金属材料からなるものが好ましい。特に、Cuの少なくとも1種を主成分とする金属材料からなるものが好ましい。ここで、「主成分」とは、導電性金属層4を構成する金属材料の中で最も存在比率(重量比)が高い成分を意味する。
導電性金属層4の層厚は、好ましくは10μm以上100μm以下である。絶縁層3と導電性金属層4との接合方法は任意であり、従来から多層型プローブピンにおいて用いられてきたものを本発明でも採用することができる。絶縁層3と導電性金属層4とは、好ましくは、カシメ、エポキシ溶着、ヤキバメ、ろう接のいずれによって接合することができる。
そして、本発明による多層型プローブピン1では、この導電性金属層4の表面の少なくとも一部に、導電性薄膜層5が形成される。この導電性薄膜層5は、本発明による多層型プローブピン1とプローブカードの基板6とを接合する際に、少なくとも鉛フリーハンダによって接合される部分の一部に形成されていることが必要である。なお、プローブカードの基板6と接合されない部分、あるいは鉛フリーハンダ以外の方法によって接合がなされる部分については、導電性薄膜層5は形成されていても形成されていなくてもよい。ここで、導電性金属層4の表面は、少なくとも導電性薄膜層5が形成される部分については、表面粗さがRa30μm以下であることが重要である。ここでの表面粗さRaは、JIS−B−0601によって規定されたものである。Raは、好ましくは0.1μm以上30μm以下、特に好ましくは0.5μm以上3μm以下、である。
導電性金属層4の表面粗さRaを上記範囲内にする方法として、エミリー紙による研磨加工方法が特に好ましいが、例えば、ダイヤモンド刃物やセラミックス刃物による砥石による研磨、化学処理によるエッチング、ペーストによるバフ研磨も採用することもできる。
導電性薄膜層5としては、Sn、Au、Ag、Pt、Ni、Cuの少なくとも1種を主成分とする金属材料からなるものが好ましい。ここで、「主成分」とは、導電性薄膜層5を構成する金属材料の中で最も存在比率が高い成分を意味する。導電性薄膜層5には、上記以外の成分、例えばSi、C、O等が含有されていてもよい。
導電性薄膜層5の層厚は、好ましくは0.1μm以上500μm以下、特に好ましくは1μm以上20μm以下、である。導電性薄膜層の厚さが0.1μm未満である場合には界面での密着力が弱くなり、一方、500μm超過の場合にはアセンブリし難いことから好ましくない。
導電性薄膜層5の形成方法は、上記の金属からなる層を上記厚さで効率よく形成できるのであれば任意の方法を用いることができる。好ましい方法としては、めっき法、ゾルゲル、機械的なはめあい方式等を挙げることができる。
本発明による多層型プローブピン1は直線状のものであっても、プローブピンの一箇所または複数箇所で屈曲ないし湾曲しているものであってもよい。本発明では、特に曲げ加工されて、図1に示されるように屈曲ないし湾曲しているものが好ましい。このような加工によって多層型プローブピンにばね性を持たせることができる。
このようにばね性を持たせることによって、プローブカードに組込んで検査に使用する際に、プローブピン先端部の摩耗が低減しかつプローブピン接触時の衝撃が低減して耐久性が向上すると共に、プローブピンと検査対象物との接触状態を安定させることができる。なお、プローブピンの屈曲角度あるいは湾曲の程度は、例えばプローブピンの長さ、太さ、先端部の形状、検査対象物との接触角、プローブピンの配置位置、ならびに検査対象物の大きさ、形状、その端子位置やピッチ等に応じて決定することができる。このように屈曲ないし湾曲しているプローブピンは、検査対象物との接触の際にたわみが生じて、特に狭ピッチのプローブカードの場合には、そのプローブピンと近傍の他のプローブピンとが干渉することがある。前記の絶縁層が形成された本発明による多層型プローブピンは、プローブピンが干渉し接触した場合にも各プローブピン間の電気的絶縁性が良好に維持されているものである。
上記の本発明による多層型プローブピンは、中心部材と、この中心部材を被覆する絶縁層と、この絶縁層の外周面に形成された導電性金属層とが組み合わされてなるプローブピンであって、前記の導電性金属層の表面粗さがRa30μm以下であり、かつこの導電性金属層の表面の少なくとも一部に導電性薄膜層が形成されているものであることから、鉛フリーハンダに対する濡れ性が良好であるので、多層型プローブピンを鉛フリーハンダを用いて効率的にかつ十分な強度で接合することができるものである。
本発明の効果が特に顕著に観察される鉛フリーハンダの具体例としては、例えばSn−Cu系、Sn−Ag等系、およびSn−Ag−Bi等系等の鉛フリーハンダを例示することができる。
<プローブカード>
本発明によるプローブカードは、前記の多層型プローブピンが鉛フリーハンダによって接合されてなるもの、である。
図2および図3は、本発明によるプローブカードの好ましい具体例の概要を示すものである。
図2には、本発明による多層型プローブピン1を複数具備するプローブカード7が示されている。このプローブカード7において、各多層型プローブピン1は、その先端部が鋭角状に加工されかつその胴体部に絶縁層3を有するものであり、胴体部に曲げ加工による屈曲を有するものであって、それぞれ鉛フリーハンダによってプローブカードの基板6に接合されている。各多層型プローブピンの長さ、屈曲角度(屈曲の大きさ)、屈曲方向(屈曲の方向)は、同一であっても異なっていてもよく、それが接触する検査対象物12の端子13との対応関係(検査対象物8の端子9との対応関係は、図2において矢印で示されている)等に応じて適宜決定することができる。例えば多層型プローブピンが平行に配置され、かつ多層型プローブピンが狭ピッチで(即ち、プローブピン間距離が短く)配置されているプローブカードの場合には、プローブピン同士の干渉(接触)が避けられるように屈曲方向を同一にすることが好ましい。
本発明による多層型プローブピン1と端子9との接触は、通常、多層型プローブピン1が設置されたプローブカード7と、端子9を有する検査対象物8とを、両者間の平行状態を維持したまま接近させて行う。これらの各多層型プローブピン1の先端部と各端子9との接触によって、多層型プローブピン1の先端部と端子9とが電気的に接続されると共に多層型プローブピン1はたわみ、プローブピン1のばね特性によってプローブピン1の先端部が端子9に押圧されることになる。
図3は、ウエハ上に形成された検査対象物10の検査に適したプローブカード11の一つの具体例の概要を示す斜視図である。この図3の本発明によるプローブカード11では、多層型プローブピン1は貫通孔12の縁に平行に配置されている。
この図3に示されるプローブカード11は、ウエハ上に形成された多数の集積回路のうち、一列の集積回路を同時に検査するものである。具体的には、このプローブカード11を、先ずウエハ上の一列の複数の集積回路のそれぞれの端子にプローブピンを接触させてこれら一列の集積回路の検査を同時に行い、次いでプローブカード11を横にずらして、先に検査を行った隣の一列の集積回路の検査を行うことからなる工程を繰り返すことによって、ウエハ上の全ての集積回路の検査を効率的に行うものである。
以下、本発明の具体的な実施例について説明する。
<実施例1>
鉛フリー化に対する濡れ性の向上を解決する為の多層型プローブピンを以下のように作製した。
まず、高融点金属からなる中心部材に3%Re−Wを用いた。線径は0.15mm、長さは50.8mmである。次に、中心部材に、テフロン4弗化樹脂からなる絶縁性被覆層を、直径0.2mmのテフロンのパイプ形状を中心部材に被せることによって形成した。この絶縁層の厚さは直径方向で0.2mmであった。ここで、絶縁層の絶縁抵抗を測定したところ、1×1012Ωであった。
そして、この絶縁層の外周部に、黄銅を用いて厚さ0.4mmの導電性金属層を設け、エポキシ溶着にて、中心部材と絶縁性被覆層と導電性金属層とを接合させた。その後、この黄銅表面をエメリー紙#800で研磨した。導電性金属層の表面粗さはRa=10μmであった。
次に、この表面にSn電解メッキを行なった。膜厚は、直径方向で3μmである。
以上のようにして、本発明による多層型プローブピンを作製し、Sn−Cu系の鉛フリーハンダとの濡れ性およびはんだ接合強度を、下記方法によって評価した。
はんだ濡れ性:はんだの濡れ広がる速度が速いものを◎、普通のものを○、遅いものを×とした。はんだの濡れ広がる速度が速いということは均一なはんだ膜を形成し易いので結果として強固な接合を形成できるものである。
はんだ接合強度:スコッチテープ法により測定した。具体的にははんだ面にテープを張り、それを剥がした際に残存するはんだ層の割合(残存したはんだ層の面積/テープを剥がす前のはんだ層の面積)×100(%)で測定し、残存率が90%以上を◎、70%以上90%未満を○、70%未満を×として表示した。
結果は、表1に示される通りである。
<実施例2〜5および比較例1〜4>
中心部材、絶縁性被覆層、導電性金属層および導電性薄膜層を、それぞれ表1の通りに変更した以外は実施例1と同様にして多層型プローブピンを製造した。
結果は、表1に示される通りである。
Figure 0004791865
表1に示したようにRa30μm以下の導電性薄膜層(めっき層)を設けたものははんだ濡れ性、接合強度が良いことが分かった。特にRaが3μm以下のものははんだ濡れ性のみならず接合強度も高いことが分かった。
本発明による多層型プローブピンの好ましい一具体例を示す断面図 本発明のプローブカードの上面図 本発明のプローブカードの斜視図
符号の説明
1 多層型プローブピン
2 中心部材
3 絶縁層
4 導電性金属層
5 導電性薄膜層
6 プローブカードの基板

Claims (7)

  1. 中心部材と、この中心部材を被覆する絶縁層と、この絶縁層の外周面に形成されたCuを主成分とする金属材料からなる導電性金属層とが組み合わされてなるプローブピンであって、
    前記の導電性金属層の厚さが0.4mm以上0.8mm以下であり、この導電性金属層の表面粗さがRa30μm以下であり、かつこの導電性金属層の表面の少なくとも一部にSnを主成分とする金属材料からなる導電性薄膜層が形成されていることを特徴とする、多層型プローブピン。
  2. 前記の導電性薄膜層が、前記の多層型プローブピンをプローブカードに接合する際の接合部分に形成されている、請求項1に記載の多層型プローブピン。
  3. 前記の中心部材が、W、Mo、Re、Ta、Nb、Au、Ag、Pt、Ni、Co、Cuの少なくとも1種を主成分とする金属材料からなるものである、請求項1または2に記載の多層型プローブピン。
  4. 前記の絶縁層と前記の導電性金属層とが、カシメ、エポキシ溶着、ヤキバメ、ろう接のいずれによって接合されている、請求項1〜のいずれか1項に記載の多層型プローブピン。
  5. 前記の導電性薄膜層の層厚が0.1μm以上50μm以下である、請求項1〜のいずれれか1項に記載の多層型プローブピン。
  6. 前記導電性薄膜層がメッキ膜である、請求項1〜のいずれか1項に記載の多層型プローブピン。
  7. 前記の請求項1〜6のいずれかに記載の多層型プローブピンが鉛フリーハンダによって接合されてなる、プローブカード。
JP2006080848A 2006-03-23 2006-03-23 多層型プローブピンおよびプローブカード Active JP4791865B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006080848A JP4791865B2 (ja) 2006-03-23 2006-03-23 多層型プローブピンおよびプローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006080848A JP4791865B2 (ja) 2006-03-23 2006-03-23 多層型プローブピンおよびプローブカード

Publications (2)

Publication Number Publication Date
JP2007256078A JP2007256078A (ja) 2007-10-04
JP4791865B2 true JP4791865B2 (ja) 2011-10-12

Family

ID=38630480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006080848A Active JP4791865B2 (ja) 2006-03-23 2006-03-23 多層型プローブピンおよびプローブカード

Country Status (1)

Country Link
JP (1) JP4791865B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10514391B2 (en) * 2016-08-22 2019-12-24 Kla-Tencor Corporation Resistivity probe having movable needle bodies
JP7586645B2 (ja) * 2020-01-24 2024-11-19 ミネベアミツミ株式会社 プローブ、測定装置、及び測定方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722268A (ja) * 1993-06-18 1995-01-24 Murata Mfg Co Ltd チップ型電子部品
JP3621365B2 (ja) * 2000-09-18 2005-02-16 第一電子工業株式会社 電気コネクタ
JP3922166B2 (ja) * 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP4563751B2 (ja) * 2004-08-31 2010-10-13 富士通セミコンダクター株式会社 プローブ針の製造方法

Also Published As

Publication number Publication date
JP2007256078A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
TW588483B (en) Sharpened, oriented contact tip structures
JP6112792B2 (ja) 電気接触子の使用方法及び電気接触子
JP2008518209A (ja) 心棒上に作成された、他の表面に移動可能な電気鋳造バネ
KR20040017250A (ko) 전도성 접촉자
WO2003005042A1 (fr) Contact conducteur
KR100559611B1 (ko) 반도체장치, 반도체장치의 실장방법, 및 실장체와 그제조방법
JPH09505437A (ja) 高密度電子装置用はんだ付け可能なコネクタ
CA2327810C (en) Material for electronic components, method of connecting material for electronic components, ball grid array type electronic components and method of connecting ball grid array type electronic components
JP2014025737A (ja) 検査用治具及び接触子
JP2004093355A (ja) Pd合金系プローブピンおよびそれを用いたプローブピン装置
JP5297200B2 (ja) プローブボンディング方法及びこれを用いるプローブカードの製造方法
KR20030071511A (ko) 반도체 장치 및 전자 장치의 제조 방법, 접속 조건의 산출방법
JP4791865B2 (ja) 多層型プローブピンおよびプローブカード
CN100553035C (zh) 具有汇流条组件及由焊接装在其上的电子部件的电子装置
JP5929722B2 (ja) 端子構造、プリント配線板、モジュール基板、電子デバイス及び端子構造の製造方法
JP2008060510A (ja) 半導体チップ搭載回路の製造方法および実装回路
JP2016011925A (ja) コンタクトプローブ及びコンタクトプローブユニット
JP2005116685A (ja) プリント配線基板、電子部品モジュール及び電子機器
JPH06281670A (ja) 集積回路検査用コンタクトピン
JP2006010588A (ja) コンタクトプローブおよびその製造方法
JP4074297B2 (ja) プローブユニットの製造方法
JP4384073B2 (ja) 電子部品の製造方法
KR100840444B1 (ko) 전자부품
JPH11204590A (ja) 電極板およびそれを用いた電子部品用通電検査装置
JP4828361B2 (ja) 電気接点への半田上がり防止方法及び該防止方法を用いた電気接点

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4791865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150