JP4787395B2

JP4787395B2 - 表示装置

Info

Publication number: JP4787395B2
Application number: JP2000056715A
Authority: JP
Inventors: 幸一郎原; 泰夫村上
Original assignee: NEC Display Solutions Ltd
Current assignee: Sharp NEC Display Solutions Ltd
Priority date: 2000-03-02
Filing date: 2000-03-02
Publication date: 2011-10-05
Anticipated expiration: 2020-03-02
Also published as: JP2001249637A; US6686969B1

Description

【０００１】
【発明の属する技術分野】
この発明は、映像信号のサンプリングの位相を自動的に調整する表示装置に関し、特に、サンプリングの位相に表れるジッタの影響を排して、適正な位相でのサンプリングを実現するための改良に関する。
【０００２】
【従来の技術】
図１２は、この発明の背景となる従来の表示装置の構成を示すブロック図である。この装置は、特開平１１−１７７８４７号公報に開示されており、入力されるアナログ形式の映像信号に対するサンプリングの位相を自動調整する液晶表示装置として構成されている。
【０００３】
入力された映像信号は、Ａ／Ｄ変換器７１によって、デジタル形式へ変換される。映像信号処理回路７２は、デジタル形式の映像信号に対して、ガンマ補正等を施すとともに、液晶パネル７３の入力信号に適した形式へ変換する。ＰＬＬ回路７６は、電圧制御型発振器（ＶＣＯ）７７および分周器７８を備えており、映像信号に付随して入力される同期信号の一つである水平同期信号ＨＤを逓倍することにより、映像周期と同一周期のクロックを生成する。分周器７８の分周率によって、生成されるクロックの逓倍率が決定される。
【０００４】
位相補正回路７９は、ＰＬＬ回路７６が生成するクロックの位相を補正し、サンプリングクロックVCLKとしてＡ／Ｄ変換器７１へ供給する。Ａ／Ｄ変換器７１は、サンプリングクロックVCLKに同期して、映像信号をサンプリングし、デジタル化する。Ａ／Ｄ変換器７１によって、サンプリングクロックVCLKの１周期（＝映像周期）ごとにデジタル化される映像信号を、交互に、左データＤＬおよび右データＤＲと仮称する。
【０００５】
演算器８０は、左データＤＬおよび右データＤＲの差の絶対値である絶対差分値ΔＤ＝abs（ＤＬ−ＤＲ）を、サンプリングクロックVCLKの２周期ごとに算出し、さらに、絶対差分値ΔＤの１画面にわたる最大値である最大絶対差分値Dmax＝Max（ΔＤ）を算出する。ここで、記号「abs（）」は、絶対値を表現する。
【０００６】
ＣＰＵ８１は、絶対差分値Ｄmaxを比較する比較器１２と、比較の結果にもとづいて絶対差分値Ｄmaxが最大となるように位相補正回路７９を制御する制御回路８３と、を有している。制御回路８３は、さらに、入力される映像信号のフォーマット（例えば、ＶＧＡフォーマットなど）に応じて、ＰＬＬ回路７６の逓倍率を設定する役割も果たしている。
【０００７】
タイミング発生回路７４は、サンプリングクロックVCLK、水平同期信号ＨＤ、および、垂直同期信号ＶＤにもとづいて、水平および垂直の走査開始点を示す水平基準信号と垂直基準信号を生成する。液晶駆動回路７５は、液晶パネル７３を駆動する駆動信号を生成する。液晶パネル３は、液晶駆動回路７５からの駆動信号と映像信号処理回路７２からの映像信号とを受信することにより、映像信号が表現する映像を表示する。
【０００８】
図１３〜図１５は、サンプリングクロックVCLKの位相を調整する動作を示す説明図である。これらの説明図では、説明を簡素化するために、映像信号が、画素ごとに「白」「黒」「白」「黒」・・・と交互に変化する画像パターンを表現するものとしている。また、位相補正回路７９は、映像周期に相当する0°〜360°の可変範囲で、かつ、設定０〜設定３１にわたる３２段階で、クロックの位相を変えることができるものと想定されている。これらの図において、「ＡＤＣサンプリング」は、Ａ／Ｄ変換器７１によるサンプリングのタイミングを表している。
【０００９】
図１３は、入力される映像信号が正弦波に近い波形を有する場合、図１４は、正弦波と矩形波の中間の波形を有する場合、そして、図１５は、矩形波に近い波形を有する場合での最大絶対差分値Dmaxの特性を、それぞれ示している。位相補正回路７９で設定される位相の補正値である位相値が０（すなわち、補正による遅延量が０°）の時のサンプリングクロックVCLKと映像信号との間での位相の関係は、これらの図に示すとおりであると仮定している。この時間的関係がどうであっても、以下の説明の一般性は損なわれない。
【００１０】
入力される映像信号が正弦波に近い場合（図１３）には、最大絶対差分値Dmaxは、位相値の変化にともなって、山形のカーブを描くように変化し、最大となる位相値が最適値に対応し、最小となる位相値が最悪値に対応している。映像信号が矩形波に近づく（図１４および図１５）にともない、最大絶対差分値Dmaxは、位相値のより幅広い範囲にわたって、最大値ないしそれに近い値を保持する。したがって、最適な位相値を探索するためには、最大絶対差分値Dmaxが最小となる位相値、すなわち最悪値を検出し、この最悪値から180°ずれた逆位相を、最適な位相値として設定するのが望ましい。
【００１１】
図１２に示した従来の表示装置は、以上のように動作することにより、入力されるアナログ形式の映像信号に対するサンプリングの位相が、自動的に適正化される。
【００１２】
【発明が解決しようとする課題】
しかしながら、一般に回路がもつ周波数特性の影響により、入力される映像信号は、映像周波数（映像周期の逆数）が高いほど、正弦波に近づき、低いほど矩形波に近づく。また、ＰＬＬ回路７６が出力するクロックには、クロックジッタが表れるのが通例であるが、クロックジッタは、映像周波数が低いほど大きい。このため、映像周波数が低いときには、図１２の従来の表示装置では、最適な位相値の探索が困難となるという問題点があった。
【００１３】
図１６は、この問題点を示す説明図であり、クロックに１０％のジッタが含まれる場合の最大絶対差分値Dmaxの特性例を示している。図１６が示すように、ジッタの影響によって、最大絶対差分値Dmaxの落ち込みが消滅し、最大絶対差分値Dmaxは、位相値のほとんどの範囲にわたって一定の値を維持する。その結果、最適な位相値を探索することができなくなる。このようなジッタの影響は、映像周波数が低いほど顕著となる。
【００１４】
この発明は、従来の装置における上記した問題点を解消するためになされたもので、映像周波数に関わりなく、映像信号に対するサンプリングの位相に表れるジッタの影響を排して、適正な位相でのサンプリングを実現する表示装置を得ることを目的とする。
【００１５】
【課題を解決するための手段】
第１の発明の装置は、表示装置であって、映像信号をそのドットクロックの周期である映像周期の１／２倍の周期である半周期でサンプリングするサンプリング部と、前記半周期でサンプリングされた映像信号であるサンプリング信号を１つおきに表示信号として出力する選択部と、前記サンプリング部によるサンプリングの位相を、所定の可変範囲内で調整する位相調整部と、前記サンプリング信号の一つを基準としてサンプリングの時期に沿って順に付番したときの奇数番目のサンプリング信号とその後に隣接する偶数番目のサンプリング信号との差の絶対値である絶対差分値を算出する絶対差分値演算部と、複数個の前記絶対差分値の最大値である最大絶対差分値を算出する最大絶対差分値演算部と、前記位相の可変範囲の中で、位相を段階的に変更するように前記位相調整部を制御して、前記最大絶対差分値の位相に対する変化を求め、前記奇数番目にサンプリングされたサンプリング信号が前記表示信号となるときは、前記最大絶対差分値が前記位相の遅れる方向への変化に対して増加する方向へ遷移する立ち上がり遷移において前記遷移の上端の位相と下端の中央値である前記遷移の中心の位相ないしその付近に設定される位相に最も近い位相で、前記映像信号がサンプリングされるように、また、前記偶数番目にサンプリングされたサンプリング信号が前記表示信号となるときは、前記最大絶対差分値が前記位相の遅れる方向への変化に対して減少する方向へ遷移する立ち下がり遷移において前記遷移の上端の位相と下端の位相の中央値である前記位相の中心の位相ないしその付近に設定される位相に最も近い位相で、前記映像信号がサンプリングされるように、前記位相の可変範囲の中で前記位相調整部を制御する位相制御部と、を備える。
【００１６】
第２の発明の装置では、第１の発明の表示装置において、前記位相制御部は、前記最大絶対差分値が、所定の閾値を超えて増加する位相を、前記立ち上がり遷移の中心の位相ないしその付近に設定される前記位相とし、前記最大絶対差分値が、前記所定の閾値を超えて減少する位相を、前記立ち上がり遷移の中心の位相ないしその付近に設定される前記位相とする。
【００１７】
第３の発明の装置では、第１または第２の発明の表示装置において、前記位相調整部が、前記映像周期の半周期に相当する位相範囲を前記位相の可変範囲とする。
【００１８】
第４の発明の装置では、第１ないし第４のいずれかの発明の表示装置において、前記選択部は、前記奇数番目のサンプリング信号と前記偶数番目のサンプリング信号との間で、いずれかを自在に選択可能なデータ切換部を備えており、前記位相制御部は、前記位相の遅れる方向への変化に対して、前記立ち上がり遷移の中心の位相ないしその付近に設定される前記位相に最も近い位相でサンプリングするときに、前記奇数番目にサンプリングされたサンプリング信号が、前記表示信号となるように、前記位相の遅れる方向への変化に対して、前記立ち下がり遷移の中心の位相ないしその付近に設定される前記位相に最も近い位相でサンプリングするときに、前記偶数番目にサンプリングされたサンプリング信号が、前記表示信号となるように、前記位相調整部とともに、前記データ切換部を制御する。
【００１９】
第５の発明の装置では、第１または第２の発明の表示装置において、前記位相調整部は、前記映像周期に相当する位相範囲を前記位相の可変範囲とする。
【００２０】
第６の発明の装置では、第１ないし第５のいずれかの発明の表示装置において、前記位相制御部は、前記遷移の中心の位相ないしその付近に設定される前記位相として、前記サンプリングの位相のジッタの大きさと前記遷移の中心の位相の変位との間の既知の関係にもとづいて、前記変位を減殺する方向に補正を加えた値を採用する。
【００２１】
第７の発明の装置では、第１ないし第６のいずれかの発明の表示装置において、前記位相調整部が、前記映像信号に付随して入力される同期信号を逓倍することにより、前記半周期を１周期とするクロックを生成するＰＬＬ回路と、当該逓倍回路が生成するクロックの位相を、前記可変範囲内で補正し、サンプリングクロックとして出力する位相補正回路と、を備え、前記サンプリング部は、前記サンプリングクロックに同期して前記映像信号をサンプリングする。
【００２２】
【発明の実施の形態】
実施の形態１．
はじめに、本発明による実施の形態１について説明する。
【００２３】
（装置の構成）
図１は、実施の形態１による表示装置の構成を示すブロック図である。この装置は、アナログ形式の映像信号を受信する液晶表示装置として構成されている。
【００２４】
ＰＬＬ回路６は、電圧制御型発振器（ＶＣＯ）７、分周器８、および位相比較器２０を備えており、入力される映像信号に付随して入力される同期信号の一つである水平同期信号ＨＤを逓倍することにより、映像周期の１／２倍の周期（「半周期」と仮称する）のクロック、言い換えると、映像周波数の２倍の周波数（「倍周波数」と仮称する）のクロックを生成する。
【００２５】
後述するＣＰＵ１１に等価的に備わる周波数制御部２３によって、分周器８の分周率が制御され、それによって、クロックの逓倍率が設定される。位相補正回路９は、ＰＬＬ回路６が生成するクロックの位相を、与えられた可変範囲内で補正し、サンプリングクロックVCLKとしてＡ／Ｄ変換器１およびその他の装置部へ供給する。サンプリングクロックVCLKは、表示装置のシステムクロックとして機能する。位相補正回路９の可変範囲は、半周期、すなわち、サンプリングクロックVCLKの周期に、設定されている。
【００２６】
Ａ／Ｄ変換器１は、入力されるアナログ形式の映像信号を、サンプリングクロックVCLKに同期してサンプリングするとともに、デジタル形式へ変換して出力する。Ａ／Ｄ変換器７１によって半周期ごとに得られるデジタル形式の映像信号であるサンプリング信号を、交互に、左データＤＬおよび右データＤＲと仮称する。左データＤＬおよび右データＤＲは、サンプリング信号の一つを基準としてサンプリングの時期に沿って順に付番したときの奇数番目および偶数番目のサンプリング信号に、それぞれ対応する。また、左データＤＬおよび右データＤＲは、サンプリングクロックVCLKに交互に同期して入力信号を保持する左データラッチ１４および右データラッチ１５に、それぞれ、保持される。
【００２７】
データ切換部１６は、後述するＣＰＵ１１に備わる位相制御部１９の制御にもとづいて、左データラッチ１４が保持する左データＤＬ、および、右データラッチ１５が保持する右データＤＲのいずれかを選択して、表示信号として映像信号処理回路２へ伝える。映像信号処理回路２は、表示信号に対して、ガンマ補正等を施すとともに、表示画面である液晶パネル３の入力信号に適した形式への変換を施す。
【００２８】
演算器１０は、差分値演算部２１で、左データラッチ１４に保持される左データＤＬと、この左データＤＬの直後のサンプリング信号であって右データラッチ１５に保持される右データＤＲとを受信し、それらの差の絶対値である絶対差分値ΔＤ＝abs（ＤＬ−ＤＲ）を、サンプリングクロックVCLKの２周期ごと（すなわち、映像周期ごと）に算出する。演算器１０は、さらに、最大絶対差分値演算部２２で、絶対差分値ΔＤのある範囲にわたる最大値、例えば１画面にわたる最大値である最大絶対差分値Dmax＝Max（ΔＤ）を算出する。
【００２９】
ＣＰＵ１１は、プログラムが規定する手順にしたがって動作する装置部分であり、絶対差分値Ｄmaxにもとづいて、適正な位相でサンプリングされたサンプリング信号が、表示信号としてデータ切換部１６から出力されるように、位相補正回路９およびデータ切換部１６を制御する位相制御部１９と、分周器８の分周率を制御する周波数制御部２３とを、等価的に備えている。位相制御部１９の動作の詳細については、後述する。
【００３０】
周波数制御部２３は、入力される映像信号のフォーマット（例えば、ＶＧＡフォーマットなど）に応じて、映像周波数の２倍の周波数のクロックが生成されるように、分周器８の分周率を制御する。周波数制御部２３の制御自体は、従来周知であり、その詳細な説明を略する。
【００３１】
タイミング発生回路４は、サンプリングクロックVCLK、水平同期信号ＨＤ、および、垂直同期信号ＶＤにもとづいて、水平および垂直の走査開始点を示す水平基準信号と垂直基準信号を生成する。液晶駆動回路５は、液晶パネル３を駆動する駆動信号を生成する。液晶パネル３は、液晶駆動回路５からの駆動信号と映像信号処理回路２からの映像信号とを受信することにより、映像信号が表現する映像を表示する。
【００３２】
なお、Ａ／Ｄ変換器１は、本発明のサンプリング部３０に含まれ、左データラッチ１４、右データラッチ１５、および、データ切換部１６は、選択部３１に含まれ、ＰＬＬ回路６および位相補正回路９は、位相調整部３２に含まれる。これらのサンプリング部３０、選択部３１、および、位相調整部３２に関して、より広い形態については、変形例で後述する。
【００３３】
（装置の動作）
図２〜図４は、サンプリングクロックVCLKの位相を調整する動作を示す説明図である。これらの説明図では、図１３〜図１６と同様に、説明を簡素化するために、映像信号が、画素ごとに「白」「黒」「白」「黒」・・・と交互に変化する画像パターンを表現するものとしているが、一般に、最大絶対差分値演算部２２が、最大絶対差分値Dmaxの算出の対象とする絶対差分値ΔＤの中に、「白」と「黒」との絶対差分値が含まれておれば、結果は同様である。最大絶対差分値Dmaxとして、例えば、絶対差分値ΔＤの１画面にわたる最大値が算出される場合には、隣接する「白」と「黒」が、１画面の中の１箇所に存在すれば足りる。
【００３４】
また、図２〜図４では、位相補正回路９は、サンプリングクロックVCLKの周期に相当する0°〜360°の可変範囲で、かつ、設定０〜設定３１にわたる３２段階で（すなわち、0°〜348.75°の範囲で）、クロックの位相を変えることができるものとしている。
【００３５】
図２は、入力される映像信号が正弦波に近い波形を有する場合、図３は、正弦波と矩形波の中間の波形を有する場合、そして、図４は、矩形波に近い波形を有する場合での最大絶対差分値Dmaxの特性を、それぞれ示している。位相補正回路９で設定される位相の補正値である位相値が０（すなわち、補正による遅延量が０°）の時のサンプリングクロックVCLKと映像信号との間での位相の関係は、これらの図に示すとおりであると仮定している。この時間的関係がどうであっても、以下の説明の一般性は損なわれない。
【００３６】
最大絶対差分値Dmaxの特性は、最大絶対差分値Dmaxとして１画面にわたる絶対差分値ΔＤの最大値が算出される場合には、１画面ごとに位相値を段階的に変更することによって得られる。この場合には、最大絶対差分値Dmaxの特性を得るために、３２×垂直同期信号ＶＤの周期に等しい時間が必要とされる。このことは、図１２に示した従来の装置と同等である。最大絶対差分値Dmaxの特性を得るという動作は、例えば、入力される映像のフォーマットが変化したときなど、水平同期信号ＨＤまたは垂直同期信号ＶＤの周期が変化したときに行われる。
【００３７】
図２〜図４が示すように、入力された映像信号の波形が、矩形波に近いほど、最大絶対差分値Dmaxの波形も、矩形波に近くなり、最大絶対差分値Dmaxの立ち上がり、および、立ち下がりが急峻となる。また、すでに述べたように、映像周波数が高いほど、映像信号の波形は正弦波に近くなり、逆に、低いほど矩形波に近くなる。
【００３８】
しかしながら、図２〜図４が示すように、入力された映像信号の波形に関わらず、位相値の増加（位相の遅れ）にともなって最大絶対差分値Dmaxが増加する方向へ遷移する立ち上がり遷移の中心の位相値が、入力される映像信号の画素の中心に位置する。逆に、位相値の増加にともなって最大絶対差分値Dmaxが減少する方向へ遷移する立ち下がり遷移の中心の位相値が、入力される映像信号の画素の境界に位置する。ここで、遷移の中心の位相とは、遷移の上端の位相と下端の位相の中央値である。
【００３９】
したがって、位相値を、立ち上がり遷移の中心の位相値に設定するならば、左データＤＬが最適なサンプリング信号となる。逆に、位相値を、立ち下がり遷移の中心の位相値に設定すると、右データＤＲが最適なサンプリング信号となる。位相制御部１９は、位相値の可変範囲内で、最大絶対差分値Dmaxの立ち上がり、および、立ち下がりのいずれが表れるかに応じて、いずれかに位相値を設定するよう位相補正回路９を制御するとともに、左データＤＬと右データＤＲのいずれかを選択すべくデータ切換部１６を制御する。それにより、データ切換部１６からは、表示信号として、つねに、立ち上がり遷移の中心の位相でサンプリングされた最適なサンプリング信号が出力される。
【００４０】
上記のように、最適な位相値は、遷移の中心の位相値であるが、これに代えて、ある範囲内で遷移の中心付近の位相値を選ぶことも可能であり、それによっても、十分に適正な画像を得ることができ、本発明の目的を達成することができる。例えば、最大絶対差分値Dmaxが、ある閾値を超えて増加あるいは減少するときの位相値を、遷移の中心の位相値の近似値として選択することも可能である。図１に示した表示装置では、位相制御部１９が、最大絶対差分値Dmaxを所定の閾値と比較する比較器２４を備えている。位相制御部１９は、比較器２４の出力にもとづいて、位相補正回路９の位相値、および、データ切換部１６の選択動作を制御する。
【００４１】
本実施の形態の表示装置は、図２〜図４に示したように動作するので、サンプリングクロックVCLKにジッタが表れても、ジッタに影響されることなく適正なサンプリング信号が得られる。図５〜図８は、このことを示す説明図である。図５はジッタが含まれない場合、図６は１０％のジッタが含まれる場合、図７は２０％のジッタが含まれる場合、および、図８は４０％のジッタが含まれる場合を、それぞれ例示している。
【００４２】
最大絶対差分値Dmaxとして、例えば１画面にわたる絶対差分値ΔＤの最大値が算出されるので、クロックジッタが存在する図６〜図８の場合には、最大絶対差分値Dmaxの波形は、ジッタを考慮して描かれた曲線群の外側の軌跡（全ての曲線の最大値を表す波形）で与えられる。この軌跡は、太い実線で描かれている。したがって、立ち上がり遷移に注目すると、遷移の中心の位相値は、ジッタが大きいほど、低い位相値の側（位相が進む方向）へ変位する。
【００４３】
しかしながら、図８が示すように、ジッタの大きさが４０％に達しても、遷移の中心の位相値を探索することは可能であり、しかも、変位の大きさは、映像周期のわずか１０％に過ぎない。したがって、表示信号として、適正なサンプリング信号を得ることができる。このように、実施の形態１の表示装置では、ジッタの影響を排して、適正なサンプリング信号を得ることが可能である。
【００４４】
また、映像周波数とジッタの大きさとの関係を、あらかじめ把握しておき、映像周波数に応じて、位相値に対して変位量を減殺する方向に、さらに補正を加えるように、周波数制御部２３を構成することも可能である。それにより、さらに適正なサンプリング信号を得ることが可能となる。この処理は、映像周波数が低いとき（すなわち、映像周期が大きいとき）に、特に効果が顕著であるため、サンプリングクロックVCLKの周波数がある値より低いとき（すなわち、映像周期が一定値より大きいとき）に限って、この処理を行うように、周波数制御部２３を構成しても良い。
【００４５】
実施の形態２．
図９は、実施の形態２による表示装置の構成を示すブロック図である。この装置は、データ切換部１６が除去され、映像信号処理回路２に、左データラッチ１４が出力する左データＤＬが、固定的に入力される点において、図１に示した実施の形態１の表示装置とは、特徴的に異なっている。実施の形態１とは異なり、表示信号として、つねに左データＤＬが選択されるので、位相補正回路９が設定する位相値として、立ち上がり遷移の中心の位相ないしその近似値に、可変範囲内でもっとも近い値が選ばれる。
【００４６】
図１０は、サンプリングクロックVCLKの位相を調整する動作を示す説明図である。図１０においても、図１３〜図１６と同様に、説明を簡素化するために、映像信号が、画素ごとに「白」「黒」「白」「黒」・・・と交互に変化する画像パターンを表現するものとしている。また、位相補正回路９は、サンプリングクロックVCLKの周期に相当する0°〜360°の可変範囲で、かつ、設定０〜設定３１にわたる３２段階で（すなわち、0°〜348.75°の範囲で）、クロックの位相を変えることができるものとしている。
【００４７】
図１０の中のグラフ(a)は、最大絶対差分値Dmaxの立ち上がり遷移の中心が、可変範囲の中に含まれる例を示している。このとき、位相補正回路９が設定する位相値として、立ち上がり遷移の中心ないしその付近の位相値が選ばれる。図において黒丸記号が、選択された位相値を示している。
【００４８】
グラフ(b)は、最大絶対差分値Dmaxが、可変範囲の全体にわたって、高い値をもつ例を示している。このとき、立ち上がり遷移の中心は、位相値０よりもマイナス側に位置するので、位相補正回路９が設定する位相値として、０が選択される。
【００４９】
グラフ(c)は、立ち下がり遷移の中心が、可変範囲の中心（＝180°または第１６段階の値）よりも高い範囲に位置する例を示している。このとき、立ち上がり遷移の中心は、位相値０に近いので、位相補正回路９が設定する位相値として、０が選択される。
【００５０】
グラフ(d)は、立ち下がり遷移の中心が、可変範囲の中心よりも低い範囲に位置する例を示している。このとき、立ち上がり遷移の中心は、位相値360°（または第３１段階の値）に近いので、位相補正回路９が設定する位相値として、360°（または第３１段階の値）が選択される。
【００５１】
グラフ(e)は、最大絶対差分値Dmaxが、可変範囲の全体にわたって、低い値をもつ例を示している。このとき、立ち上がり遷移の中心は、位相値360°（または第３１段階の値）よりもプラス側に位置するので、位相補正回路９が設定する位相値として、360°（または第３１段階の値）が選択される。
【００５２】
遷移の中心の代わりに、その近似値を用いてもよい点は、実施の形態１と同様である。したがって、図９が示すように、位相制御部１９が比較器２４を備えてもよい。比較器２４は、閾値を設定し、入力される最大絶対差分値Dmaxが、閾値よりも低ければ“Ｌ”レベル、閾値より高ければ“Ｈ”レベルを出力する。
【００５３】
位相制御部１９は、位相値の増加にともなって、比較器２４の出力が“Ｌ”レベルから“Ｈ”レベルに変化する位相値が存在すれば、最大絶対差分値Dmaxの波形が、グラフ(a)のパターンであると判定し、可変範囲の全体を通じて“Ｈ”レベルであれば、グラフ(b)のパターンであると判定し、“Ｈ”レベルから“Ｌ”レベルに変化する位相値が存在すれば、グラフ(c)またはグラフ(d)のパターンであると判定し、可変範囲の全体を通じて“Ｌ”レベルであれば、グラフ(e)のパターンであると判定する。グラフ(c)またはグラフ(d)のパターンでは、“Ｈ”レベルから“Ｌ”レベルに変化する位相値と、180°または第１６段階の値との間で、比較を行うことにより、グラフ(c)およびグラフ(d)の中で、いずれのパターンに該当するかが判定される。
【００５４】
また、位相補正回路９の位相値の可変範囲を、サンプリングクロックVCLKの２周期、すなわち、映像周期へと広く設定することも可能である。この場合には、最大絶対差分値Dmaxの立ち上がり遷移の中心が、可変範囲の中にかならず含まれる。このため、位相補正回路９が設定する位相値として、つねに、立ち上がり遷移の中心の位相値を選択することが可能となり、より適正なサンプリング信号を表示信号として得ることができる。この場合においても、立ち上がり遷移の中心の位相値の代わりに、その近似値を用いても良い。
【００５５】
実施の形態３．
図１１は、実施の形態２による表示装置の構成を示すブロック図である。この装置は、映像信号処理回路２に、右データラッチ１５が出力する右データＤＲが、固定的に入力される点において、図９に示した実施の形態２の表示装置とは、特徴的に異なっている。
【００５６】
表示信号として、つねに右データＤＲが選択されるので、位相補正回路９が設定する位相値として、立ち下がり遷移の中心の位相ないしその近似値に、可変範囲内でもっとも近い値が選ばれる。その結果、実施の形態２と同様に、表示信号として、立ち上がり遷移の中心ないしその付近の位相でサンプリングされたサンプリング信号が、表示信号として得られる。
【００５７】
すなわち、可変範囲がサンプリングクロックVCLKの１周期に設定される場合には、図１０のグラフ(a)〜(e)において、立ち上がり遷移と立ち下がり遷移とを入れ替えた形態で、位相値の制御が行われる。また、可変範囲が、サンプリングクロックVCLKの２周期に設定される場合には、位相補正回路９が設定する位相値として、立ち下がり遷移の中心の位相値ないしその近似値が選択される。
【００５８】
変形例．
（1.）位相制御部１９、および、周波数制御部２３は、プログラムで動作するＣＰＵ１１によって等価的に形成される代わりに、ハードウェアで構成されても良い。あるいは、選択部３１の各要素、演算器１０など、表示装置の他の要素をも、ＣＰＵ１１の一部として、等価的に形成することも可能である。本明細書では、演算器１０、ラッチ１４，１５などの回路名称は、このようにＣＰＵの一部として等価的に形成された形態をも、表現するものとしている。
【００５９】
（2.）以上の実施の形態では、液晶表示装置を例示したが、本発明の表示装置は、液晶表示装置に限らず、サンプリング信号を画素ごとに表示する形式の表示画面に対応するように、映像信号のサンプリングを行う表示装置一般に適用可能である。
【００６０】
（3.）サンプリング部３０、選択部３１、および、位相値調整部３２は、図１、図９、および図１１に例示した形態に限らず、より一般的形態を採ることができる。例えば、サンプリング部３０は、サンプリングは行うが、デジタル信号に変換しない形態を採ることも可能である。表示装置がアナログ形式のサンプリング信号を画素ごとに表示する表示画面に対応するのであれば、デジタル変換は無用である。
【００６１】
また。選択部３１は、サンプリング部３０が出力するサンプリング信号を１つおきに表示信号として出力するものであれば、他の形態を採ることも可能である。さらに、位相値調整部３２は、サンプリング部３０によるサンプリングの位相を、所定の可変範囲内で調整するものであれば、他の形態を採ることも可能である。
【００６２】
また、位相制御部１９は、一般に、最大絶対差分値Dmaxの立ち上がり遷移の中心ないしその付近に設定される位相に、最も近い位相でサンプリングされたサンプリング信号が、表示信号として得られるように、可変範囲という制約の中で位相調整部を制御する。実施の形態１〜３の位相制御部１９は、いずれもその一例となっている。
【００６３】
（4.）最大絶対差分値Dmaxとして、１画面にわたる絶対差分値ΔＤの最大値が算出される代わりに、１ラインにわたる最大値が算出されても良い。より一般には、複数の絶対差分値ΔＤの最大値が算出されても良い。ただし、最大絶対差分値Dmaxとして、絶対差分値ΔＤの１画面にわたる最大値が算出される場合には、隣接する画素の値が白と黒である部分が１画面の中に１点存在するだけで、適正な位相の探索が可能になるという利点がある。
【００６４】
【発明の効果】
第１の発明の装置では、映像信号が半周期でサンプリングされ、遷移の中心の位相ないしその付近に設定される位相に、最も近い位相でサンプリングされたサンプリング信号が、表示信号として出力される。サンプリングの位相にジッタが表れても、遷移の中心の位相ないしその付近に設定される位相の探索は妨げられないので、ジッタの影響を排して適正な位相でサンプリングが行われ得る。
【００６５】
第２の発明の装置では、遷移の中心の位相ないしその付近に設定される位相が、最大絶対差分値と所定の閾値との比較にもとづいて定められるので、位相制御部の構成を簡素化することができる。
【００６６】
第３の発明の装置では、位相調整部が、半周期の範囲で位相を調整するので、表示信号の位相として、適正な位相が必ず得られる。
【００６７】
第４の発明の装置では、選択部が、奇数番目と偶数番目のサンプリング信号のいずれかを選択自在なデータ切換部を備えており、位相制御部が位相調整部とともにデータ切換部をも制御するので、位相の可変範囲が半周期に相当する位相範囲であるにもかかわらず、表示信号の位相として、遷移の中心の位相ないしその付近に設定される位相に一致する最適な位相が、必ず得られる。
【００６８】
第５の発明の装置では、位相調整部が、映像周期に相当する位相範囲で位相を調整するので、表示信号の位相として、遷移の中心の位相ないしその付近に設定される位相に一致する最適な位相が、必ず得られる。
【００６９】
第６の発明の装置では、遷移の中心の位相ないしその付近に設定される位相として、前記映像周期が一定値よりも大きいときには、ジッタによる遷移の中心の位相の変位を減殺する方向に補正を加えた値が採用されるので、ジッタの影響が比較的大きいときに、表示信号として、より適正なサンプリング信号を得ることができる。
【００７０】
第７の発明の装置では、位相調整部が、ＰＬＬ回路と位相補正回路とを用いることにより、簡単に構成される。
【図面の簡単な説明】
【図１】実施の形態１の装置のブロック図である。
【図２】実施の形態１の装置の動作説明図である。
【図３】実施の形態１の装置の動作説明図である。
【図４】実施の形態１の装置の動作説明図である。
【図５】実施の形態１の装置の動作説明図である。
【図６】実施の形態１の装置の動作説明図である。
【図７】実施の形態１の装置の動作説明図である。
【図８】実施の形態１の装置の動作説明図である。
【図９】実施の形態２の装置のブロック図である。
【図１０】実施の形態２の装置の動作説明図である。
【図１１】実施の形態３の装置のブロック図である。
【図１２】従来の装置のブロック図である。
【図１３】従来の装置の動作説明図である。
【図１４】従来の装置の動作説明図である。
【図１５】従来の装置の動作説明図である。
【図１６】従来の装置の動作説明図である。
【符号の説明】
６ＰＬＬ回路、９位相補正回路、１６データ切換部、１９位相制御部、２１絶対差分値演算部、２２最大絶対差分値演算部、３０サンプリング部、３１選択部、３２位相調整部、ＤＬ左データ（奇数番目のサンプリング信号）、ＤＲ右データ（偶数番目のサンプリング信号）、ΔＤ絶対差分値、Dmax 最大絶対差分値、ＨＤ水平同期信号（同期信号）、VCLK サンプリングクロック。

Claims

映像信号をそのドットクロックの周期である映像周期の１／２倍の周期である半周期でサンプリングするサンプリング部と、
前記半周期でサンプリングされた映像信号であるサンプリング信号を１つおきに表示信号として出力する選択部と、
前記サンプリング部によるサンプリングの位相を、所定の可変範囲内で調整する位相調整部と、
前記サンプリング信号の一つを基準としてサンプリングの時期に沿って順に付番したときの奇数番目のサンプリング信号とその後に隣接する偶数番目のサンプリング信号との差の絶対値である絶対差分値を算出する絶対差分値演算部と、
複数個の前記絶対差分値の最大値である最大絶対差分値を算出する最大絶対差分値演算部と、
前記位相の可変範囲の中で、位相を段階的に変更するように前記位相調整部を制御して、前記最大絶対差分値の位相に対する変化を求め、前記奇数番目にサンプリングされたサンプリング信号が前記表示信号となるときは、前記最大絶対差分値が前記位相の遅れる方向への変化に対して増加する方向へ遷移する立ち上がり遷移において前記遷移の上端の位相と下端の中央値である前記遷移の中心の位相ないしその付近に設定される位相に最も近い位相で、前記映像信号がサンプリングされるように、また、前記偶数番目にサンプリングされたサンプリング信号が前記表示信号となるときは、前記最大絶対差分値が前記位相の遅れる方向への変化に対して減少する方向へ遷移する立ち下がり遷移において前記遷移の上端の位相と下端の位相の中央値である前記位相の中心の位相ないしその付近に設定される位相に最も近い位相で、前記映像信号がサンプリングされるように、前記位相の可変範囲の中で前記位相調整部を制御する位相制御部と、
を備える表示装置。
前記位相制御部は、前記最大絶対差分値が、所定の閾値を超えて増加する位相を、前記立ち上がり遷移の中心の位相ないしその付近に設定される前記位相とし、前記最大絶対差分値が、前記所定の閾値を超えて減少する位相を、前記立ち下がり遷移の中心の位相ないしその付近に設定される前記位相とする、請求項１に記載の表示装置。
前記位相調整部は、前記映像周期の半周期に相当する位相範囲を前記位相の可変範囲とする、請求項１または請求項２に記載の表示装置。
前記位相調整部は、前記映像周期に相当する位相範囲を前記位相の可変範囲とする、請求項１または請求項２に記載の表示装置。
前記選択部は、前記奇数番目のサンプリング信号と前記偶数番目のサンプリング信号との間で、いずれかを自在に選択可能なデータ切換部を備えており、
前記位相制御部は、前記位相の遅れる方向への変化に対して、前記立ち上がり遷移の中心の位相ないしその付近に設定される前記位相に最も近い位相でサンプリングするときに、前記奇数番目にサンプリングされたサンプリング信号が、前記表示信号となるように、前記位相の遅れる方向への変化に対して、前記立ち下がり遷移の中心の位相ないしその付近に設定される前記位相に最も近い位相でサンプリングするときに、前記偶数番目にサンプリングされたサンプリング信号が、前記表示信号となるように、前記位相調整部とともに、前記データ切換部を制御する、請求項１ないし請求項４のいずれかに記載の表示装置。
前記位相制御部は、前記遷移の中心の位相ないしその付近に設定される前記位相として、前記サンプリングの位相のジッタの大きさと前記遷移の中心の位相の変位との間の既知の関係にもとづいて、前記変位を減殺する方向に補正を加えた値を採用する、請求項１ないし請求項５のいずれかに記載の表示装置。
前記位相調整部は、
前記映像信号に付随して入力される同期信号を逓倍することにより、前記半周期を１周期とするクロックを生成するＰＬＬ回路と、
当該逓倍回路が生成するクロックの位相を、前記可変範囲内で補正し、サンプリングクロックとして出力する位相補正回路と、を備え、
前記サンプリング部は、前記サンプリングクロックに同期して前記映像信号をサンプリングする、請求項１ないし請求項６のいずれかに記載の表示装置。