JP4785364B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4785364B2 JP4785364B2 JP2004276376A JP2004276376A JP4785364B2 JP 4785364 B2 JP4785364 B2 JP 4785364B2 JP 2004276376 A JP2004276376 A JP 2004276376A JP 2004276376 A JP2004276376 A JP 2004276376A JP 4785364 B2 JP4785364 B2 JP 4785364B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- conductivity type
- semiconductor layer
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置がオフのときに空乏層が形成される半導体層（ドリフト層またはベース層等と一般的に称される）内の電界強度分布を均一化することによって、半導体装置の耐圧能力を向上する技術に関する。本発明は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）や、その他の種々の半導体装置に有効な技術として利用され得る。
ＩＧＢＴやＭＯＳＦＥＴ等の半導体装置の開発が活発である。この種の半導体装置は、半導体装置がオフのときに空乏層が形成される不純物濃度が低い半導体層を備えている。この半導体層は、半導体装置がオフのときに形成される空乏層によって、半導体装置の耐圧能力（半導体装置がオフし続けられる電圧をいい、以下では単に耐圧という）を確保する。この種の半導体装置の耐圧には、空乏層が伸びる半導体層の層厚が大きく影響する。この半導体層を厚く形成すると、半導体装置の耐圧は向上する。一方、この半導体層は、半導体装置がオンのときにはキャリアの通過経路でもあるので、この半導体層を厚く形成すると、オン電圧（あるいはオン抵抗）が増大してしまう。即ち、この半導体層の層厚に関しては、オン電圧（あるいはオン抵抗）と耐圧との間にトレードオフの関係が存在している。
この種の半導体装置では、オン電圧（あるいはオン抵抗）を増大させることなく、耐圧を向上させる技術が必要とされている。そのために有効な一つの方策は、空乏層が伸びた半導体層内の電界強度分布を均一化することである。電界強度分布を均一化することができれば、最大値を半導体装置が破壊されない範囲に押さえることができるとともに、電界強度分布を層厚方向に積分した値（これが耐圧を決める。以下では電界積分量という）を大きくすることができる。
ここでいう均一化は、従来の層厚方向の電界強度分布の最大値を下げて最小値を上げることをいう。最大値と最小値の間に無視できないほどの差異があっても、従来の差異よりも低減されていれば、より均一化されている。
この種の半導体装置では、オン電圧（あるいはオン抵抗）を増大させることなく、耐圧を向上させる技術が必要とされている。そのために有効な一つの方策は、空乏層が伸びた半導体層内の電界強度分布を均一化することである。電界強度分布を均一化することができれば、最大値を半導体装置が破壊されない範囲に押さえることができるとともに、電界強度分布を層厚方向に積分した値（これが耐圧を決める。以下では電界積分量という）を大きくすることができる。
ここでいう均一化は、従来の層厚方向の電界強度分布の最大値を下げて最小値を上げることをいう。最大値と最小値の間に無視できないほどの差異があっても、従来の差異よりも低減されていれば、より均一化されている。
以下では縦型のＩＧＢＴについて例示する。しかし、本明細書で説明する技術は、縦型のＩＧＢＴに限らず、種々の半導体装置に同様に適用できることに留意されたい。
一般的に、縦型ＩＧＢＴは、裏面側のｐ＋型のコレクタ層と表面側のｐ−型のボディ層を隔てる位置に、ｎ−型のドリフト層（ｎ型の不純物が低濃度の層）を備えている。ｐ＋型コレクタ層とｎ−型ドリフト層の間に、ｎ＋型のバッファ層を有する場合もある。
縦型ＩＧＢＴがオフのときには、ｐ−型ボディ層とｎ−型ドリフト層のｐｎ接合界面から、ｎ−型ドリフト層内に空乏層が伸びる。空乏層が伸びる範囲では、層厚方向に電界強度が分布する。
一般的に、縦型ＩＧＢＴは、裏面側のｐ＋型のコレクタ層と表面側のｐ−型のボディ層を隔てる位置に、ｎ−型のドリフト層（ｎ型の不純物が低濃度の層）を備えている。ｐ＋型コレクタ層とｎ−型ドリフト層の間に、ｎ＋型のバッファ層を有する場合もある。
縦型ＩＧＢＴがオフのときには、ｐ−型ボディ層とｎ−型ドリフト層のｐｎ接合界面から、ｎ−型ドリフト層内に空乏層が伸びる。空乏層が伸びる範囲では、層厚方向に電界強度が分布する。
ｎ−型ドリフト層内（空乏層内でもある）の電界強度分布を詳細に検討すると、ｐ−型ボディ層とｎ−型ドリフト層のｐｎ接合界面で最大の電界強度となり、ｐ＋型コレクタ層方向に向けて低くなることが判明してきた。即ち、ｎ−型ドリフト層内の電界強度分布は均一ではなく、ｐ−型ボディ層側で大きく、ｐ＋型コレクタ層側で低いという偏りが生じている。このため、ｐ−型ボディ層とｎ−型ドリフト層のｐｎ接合界面における最大電界強度と、ｎ−型ドリフト層内のｐ＋型コレクタ層側における最小電界強度の差分を小さくできれば、半導体装置の耐圧は向上すると考えられる。差分を小さくおさえることができれば、最大電界強度を半導体装置が破壊されない範囲に押さえることができるとともに、電界積分量を大きくすることができる。従来と同等の耐圧を確保する場合には、耐圧を確保するのに必要なｎ−型ドリフト層の層厚を薄くすることができ、オン電圧（あるいはオン抵抗）を低減することができる。
ｎ−型ドリフト層内の電界強度分布を均一化するために、ｎ−型ドリフト層内の層厚方向に酸化膜を分散して埋め込む技術が開発されており、非特許文献１で提案されている。
この埋め込み酸化膜は、埋め込まれた深さにおける電界強度を高くする。したがって、ｎ−型ドリフト層内の層厚方向に酸化膜を分散して埋め込むと、ｎ−型ドリフト層内の電界強度分布を均一化することができる。
Proceeding ISPSD 2000 「Dielectric Charge Traps:A New Structure Element for Power Devices」 P205
この埋め込み酸化膜は、埋め込まれた深さにおける電界強度を高くする。したがって、ｎ−型ドリフト層内の層厚方向に酸化膜を分散して埋め込むと、ｎ−型ドリフト層内の電界強度分布を均一化することができる。
Proceeding ISPSD 2000 「Dielectric Charge Traps:A New Structure Element for Power Devices」 P205
本発明者らは、空乏層内の最大電界強度と最小電界強度の差分を小さく抑制するための効果的な方策を、様々に研究した。この結果、空乏層を伸ばす不純物低濃度層と、空乏層がそれ以上に伸びることを抑制する不純物高濃度層の界面における電界強度が最小となることから、その界面における電界強度を向上させることが極めて重要であるという知見を得た。
非特許文献１の半導体装置では、ｎ−型ドリフト層内の層厚方向に酸化膜を分散して埋め込むことによってｎ−型ドリフト層内の電界強度分布を均一化することに成功しているが、その効果は不十分である。もっとも重要な前記界面における電界強度を直接的に向上させるものではないからである。非特許文献１の技術は、半導体装置の高耐圧化、あるいはオン電圧（あるいはオン抵抗）の低減化に不十分と言える。
本発明は、半導体装置がオフのときに空乏層が伸びる不純物低濃度層と、空乏層がそれ以上に伸びることを抑制する不純物高濃度層の界面における電界強度を直接的に向上させることによって空乏層内の最大電界強度と最小電界強度の差分を小さく抑制し、もってオン電圧（あるいはオン抵抗）の増大を招かずに半導体装置の高耐圧化を図る技術を提供する。あるいは半導体装置の耐圧を損ねないでオン電圧（あるいはオン抵抗）の低減化を図る技術を提供する。
非特許文献１の半導体装置では、ｎ−型ドリフト層内の層厚方向に酸化膜を分散して埋め込むことによってｎ−型ドリフト層内の電界強度分布を均一化することに成功しているが、その効果は不十分である。もっとも重要な前記界面における電界強度を直接的に向上させるものではないからである。非特許文献１の技術は、半導体装置の高耐圧化、あるいはオン電圧（あるいはオン抵抗）の低減化に不十分と言える。
本発明は、半導体装置がオフのときに空乏層が伸びる不純物低濃度層と、空乏層がそれ以上に伸びることを抑制する不純物高濃度層の界面における電界強度を直接的に向上させることによって空乏層内の最大電界強度と最小電界強度の差分を小さく抑制し、もってオン電圧（あるいはオン抵抗）の増大を招かずに半導体装置の高耐圧化を図る技術を提供する。あるいは半導体装置の耐圧を損ねないでオン電圧（あるいはオン抵抗）の低減化を図る技術を提供する。
本発明の半導体装置は、第１主電極を備えている。その第１主電極に接して不純物高濃度半導体層が形成されている。その不純物高濃度半導体層に接して第１導電型不純物低濃度半導体層が形成されている。その第１導電型不純物低濃度半導体層によって、高濃度半導体層から隔てられた位置に、第２導電型不純物低濃度半導体層が形成されている。その第２導電型不純物低濃度半導体層によって、第１導電型不純物低濃度半導体層から隔てられた位置に、第１導電型不純物高濃度半導体領域（この領域は層に広がっている必要がないことから層といわずに領域という）が形成されている。その第１導電型不純物高濃度半導体領域に接して第２主電極が形成されている。第１導電型不純物低濃度半導体層と第１導電型不純物高濃度半導体領域を隔てている第２導電型不純物低濃度半導体層に、ゲート絶縁膜を介して対向するゲート電極が形成されている。さらに、第１導電型不純物低濃度半導体層内を伸びて不純物高濃度半導体層に達する絶縁領域が形成されている。この絶縁領域は、第１導電型不純物低濃度半導体層と不純物高濃度半導体層の界面に沿って分散配置されている。また、高抵抗半導体領域が形成されている。高抵抗半導体領域は、第２導電型の半導体領域と、第１導電型不純物低濃度半導体層よりも不純物濃度が薄い第１導電型の半導体領域の少なくともいずれか一方を有する。高抵抗半導体領域は、絶縁領域を囲繞して絶縁領域と第１導電型不純物低濃度半導体層を隔てている。
不純物高濃度半導体層は、第１主電極と第１導電型不純物低濃度半導体層を隔てるように形成されていてもよく、あるいは第１主電極と第１導電型不純物低濃度半導体層が接する間隙が不純物高濃度半導体層に形成されていてもよい。要は、第１主電極に不純物高濃度半導体層が接しており、その不純物高濃度半導体層に第１導電型不純物低濃度半導体層が接していればよい。第１導電型不純物低濃度半導体層が第１主電極に接することを禁止しない。
不純物高濃度半導体層の導電型は、第１導電型であってもよく、第２導電型であってもよい。不純物高濃度半導体層が第２導電型で形成されている場合、この不純物高濃度半導体層と第１導電型不純物低濃度半導体層の間に、第１導電型不純物が高濃度のバッファ層が設けられていてもよい。このバッファ層は、不純物高濃度半導体層として評価される。したがって、この場合、不純物高濃度半導体層と第１導電型不純物低濃度半導体層の界面とは、バッファ層と第１導電型不純物低濃度半導体層の界面と言うことができる。
絶縁領域の形状に関しては、とくに制限はない。第１導電型不純物低濃度半導体層と不純物高濃度半導体層の界面で、絶縁領域を断面視したときに、例えば、ストライプ状、多角形状、円状、あるいは格子状等のいずれであってもよく、またその組み合わせであってもよい。なお、ここでいう絶縁領域とは、誘電体の材料を用いる場合も含めて広義の意味で解釈される。
不純物高濃度半導体層は、第１主電極と第１導電型不純物低濃度半導体層を隔てるように形成されていてもよく、あるいは第１主電極と第１導電型不純物低濃度半導体層が接する間隙が不純物高濃度半導体層に形成されていてもよい。要は、第１主電極に不純物高濃度半導体層が接しており、その不純物高濃度半導体層に第１導電型不純物低濃度半導体層が接していればよい。第１導電型不純物低濃度半導体層が第１主電極に接することを禁止しない。
不純物高濃度半導体層の導電型は、第１導電型であってもよく、第２導電型であってもよい。不純物高濃度半導体層が第２導電型で形成されている場合、この不純物高濃度半導体層と第１導電型不純物低濃度半導体層の間に、第１導電型不純物が高濃度のバッファ層が設けられていてもよい。このバッファ層は、不純物高濃度半導体層として評価される。したがって、この場合、不純物高濃度半導体層と第１導電型不純物低濃度半導体層の界面とは、バッファ層と第１導電型不純物低濃度半導体層の界面と言うことができる。
絶縁領域の形状に関しては、とくに制限はない。第１導電型不純物低濃度半導体層と不純物高濃度半導体層の界面で、絶縁領域を断面視したときに、例えば、ストライプ状、多角形状、円状、あるいは格子状等のいずれであってもよく、またその組み合わせであってもよい。なお、ここでいう絶縁領域とは、誘電体の材料を用いる場合も含めて広義の意味で解釈される。
上記の半導体装置によると、絶縁領域が、第１導電型不純物低濃度半導体層を伸びて不純物高濃度半導体層に達している。この絶縁領域は、第１導電型不純物低濃度半導体層と不純物高濃度半導体層の界面に直接的に接して形成されている。第１導電型不純物低濃度半導体層と不純物高濃度半導体層の界面は、半導体装置がオフしたときに、第１導電型不純物低濃度半導体層内の電界強度が最も低くなる領域である。上記の半導体装置は、この界面に絶縁領域が形成されているので、この界面の電界強度が高くなる。空乏層において電界強度が最も低くなる領域での電界強度が高くなることから、空乏層内の電界積分量が増加する効果が極めて大きい。これにより、半導体装置の高耐圧化が効果的に実現される。また従来と同等の耐圧を確保するのに必要とされる第１導電型不純物低濃度半導体層の層厚を薄くすることができるので、オン電圧（あるいはオン抵抗）を小さくすることができる。
この絶縁領域は、第１導電型不純物低濃度半導体層と不純物高濃度半導体層の界面に沿って分散配置されている。半導体装置がオンしたとき、キャリアはこの界面を通過する。本発明の絶縁領域は、この界面内で分散配置されているので、その間隙をキャリアが通過することができる。絶縁領域がキャリアの通過を阻害することがほとんどなく、絶縁領域によってオン電圧（あるいはオン抵抗）が上昇することはほとんどない。
本発明によると、半導体装置の高耐圧化、あるいはオン電圧（あるいはオン抵抗）の低減化を実現することができる。
また、本発明の高抵抗半導体領域は、第２導電型の半導体領域であってもよい。この場合、第１導電型不純物低濃度半導体層とｐｎ接合を形成するので、高抵抗半導体領域として作用する。あるいは、第１導電型の半導体領域であって、その不純物濃度が第１導電型不純物低濃度半導体層よりもさらに低い半導体領域であってもよい。この場合、不純物濃度が第１導電型不純物低濃度半導体層よりも低いので、高抵抗半導体領域として作用する。
本発明の絶縁領域は、半導体装置がオフのときには、電界強度を均一化する効果がある一方で、半導体装置がオンのときに、キャリアの移動を阻害する可能性がある（もちろん本発明では、絶縁領域を第１導電型不純物低濃度半導体層と不純物高濃度半導体層の界面内で分散配置することで、キャリアの移動を阻害しない対策を講じている。ここで説明するのは、それとは別の手法でオン抵抗あるいはオン電圧を阻害しないで半導体装置の高耐圧化を図る技術であり、絶縁領域を分散配置する技術と組み合わせることで、極めて有効に利用し得る技術であることに留意されたい）。一方、高抵抗半導体領域は、電界強度を高くする効果は絶縁領域より小さいものの、キャリアの移動を阻害しづらい物性を備えている。即ち、絶縁領域と高抵抗半導体領域は、電界強度分布の均一化とキャリアの移動に関して、それぞれの特徴を相互に補完し得る物性を有していると言える。
上記本発明の半導体装置は、絶縁領域と高抵抗半導体領域を組み合わせて、第１導電型不純物低濃度半導体層内に形成する。これにより、電界強度を均一化することと、キャリアの移動の阻害しないこととの作用を効果的に実現することができる。
この絶縁領域は、第１導電型不純物低濃度半導体層と不純物高濃度半導体層の界面に沿って分散配置されている。半導体装置がオンしたとき、キャリアはこの界面を通過する。本発明の絶縁領域は、この界面内で分散配置されているので、その間隙をキャリアが通過することができる。絶縁領域がキャリアの通過を阻害することがほとんどなく、絶縁領域によってオン電圧（あるいはオン抵抗）が上昇することはほとんどない。
本発明によると、半導体装置の高耐圧化、あるいはオン電圧（あるいはオン抵抗）の低減化を実現することができる。
また、本発明の高抵抗半導体領域は、第２導電型の半導体領域であってもよい。この場合、第１導電型不純物低濃度半導体層とｐｎ接合を形成するので、高抵抗半導体領域として作用する。あるいは、第１導電型の半導体領域であって、その不純物濃度が第１導電型不純物低濃度半導体層よりもさらに低い半導体領域であってもよい。この場合、不純物濃度が第１導電型不純物低濃度半導体層よりも低いので、高抵抗半導体領域として作用する。
本発明の絶縁領域は、半導体装置がオフのときには、電界強度を均一化する効果がある一方で、半導体装置がオンのときに、キャリアの移動を阻害する可能性がある（もちろん本発明では、絶縁領域を第１導電型不純物低濃度半導体層と不純物高濃度半導体層の界面内で分散配置することで、キャリアの移動を阻害しない対策を講じている。ここで説明するのは、それとは別の手法でオン抵抗あるいはオン電圧を阻害しないで半導体装置の高耐圧化を図る技術であり、絶縁領域を分散配置する技術と組み合わせることで、極めて有効に利用し得る技術であることに留意されたい）。一方、高抵抗半導体領域は、電界強度を高くする効果は絶縁領域より小さいものの、キャリアの移動を阻害しづらい物性を備えている。即ち、絶縁領域と高抵抗半導体領域は、電界強度分布の均一化とキャリアの移動に関して、それぞれの特徴を相互に補完し得る物性を有していると言える。
上記本発明の半導体装置は、絶縁領域と高抵抗半導体領域を組み合わせて、第１導電型不純物低濃度半導体層内に形成する。これにより、電界強度を均一化することと、キャリアの移動の阻害しないこととの作用を効果的に実現することができる。
絶縁領域は、不純物高濃度半導体層を貫通して、第１主電極に接することが好ましい。
この場合、第１導電型不純物低濃度半導体層内の電界強度のみならず、不純物高濃度半導体層（バッファ層も含む）内の電界強度も高くすることができるので、さらに半導体装置の高耐圧化、あるいはオン電圧（あるいはオン抵抗）の低減化が可能となる。
なお、この態様は、半導体装置が薄く形成された薄板化構造において特に有効である。薄板化構造の不純物高濃度半導体層は、不純物高濃度半導体層自体の層厚も薄くする必要があることから、一般的にイオン注入法などによって作成されている。そのため、不純物濃度が従来構造（エピタキシャル法などによって作成する）に比して低い場合が多い。従来構造の不純物高濃度半導体層は、不純物濃度が十分に大きいので、この層内に電界強度分布がほとんど形成されなかった。一方、薄板化構造の不純物高濃度半導体層は、上記したように不純物濃度が従来よりも低くなる場合が多く、この層内に電界強度分布が形成され得る。したがって、薄板化構造の場合、この不純物高濃度半導体層内の電界強度分布に対しても対策を講ずることが、半導体装置の高耐圧化に重要になってくる。
本発明によれば、絶縁領域が不純物高濃度半導体層を貫通して形成されているので、不純物高濃度半導体層内の電界強度を高くすることができる。したがって本発明によると、半導体装置の高耐圧化、あるいはオン電圧（あるいはオン抵抗）の低減化を実現することができる。
また、絶縁領域が不純物高濃度半導体層を貫通している場合、製造の面からも有利である。つまり、半導体層（不純物高濃度半導体層、あるいは第１導電型不純物低濃度半導体層、あるいはその他の層である）の一方の面からトレンチを形成し、そのトレンチ内に絶縁材料を埋め込んだ後に、その一方の面に第１電極を形成することで、本発明の半導体装置を容易に作成することができる。とくに、薄板化構造のように、製造工程中のハンドリングが難しい場合、極めて作り易い半導体装置であると言える。
この場合、第１導電型不純物低濃度半導体層内の電界強度のみならず、不純物高濃度半導体層（バッファ層も含む）内の電界強度も高くすることができるので、さらに半導体装置の高耐圧化、あるいはオン電圧（あるいはオン抵抗）の低減化が可能となる。
なお、この態様は、半導体装置が薄く形成された薄板化構造において特に有効である。薄板化構造の不純物高濃度半導体層は、不純物高濃度半導体層自体の層厚も薄くする必要があることから、一般的にイオン注入法などによって作成されている。そのため、不純物濃度が従来構造（エピタキシャル法などによって作成する）に比して低い場合が多い。従来構造の不純物高濃度半導体層は、不純物濃度が十分に大きいので、この層内に電界強度分布がほとんど形成されなかった。一方、薄板化構造の不純物高濃度半導体層は、上記したように不純物濃度が従来よりも低くなる場合が多く、この層内に電界強度分布が形成され得る。したがって、薄板化構造の場合、この不純物高濃度半導体層内の電界強度分布に対しても対策を講ずることが、半導体装置の高耐圧化に重要になってくる。
本発明によれば、絶縁領域が不純物高濃度半導体層を貫通して形成されているので、不純物高濃度半導体層内の電界強度を高くすることができる。したがって本発明によると、半導体装置の高耐圧化、あるいはオン電圧（あるいはオン抵抗）の低減化を実現することができる。
また、絶縁領域が不純物高濃度半導体層を貫通している場合、製造の面からも有利である。つまり、半導体層（不純物高濃度半導体層、あるいは第１導電型不純物低濃度半導体層、あるいはその他の層である）の一方の面からトレンチを形成し、そのトレンチ内に絶縁材料を埋め込んだ後に、その一方の面に第１電極を形成することで、本発明の半導体装置を容易に作成することができる。とくに、薄板化構造のように、製造工程中のハンドリングが難しい場合、極めて作り易い半導体装置であると言える。
半導体装置がオフのときに、前記絶縁領域の第２導電型不純物低濃度半導体層側の端部の電界強度が、前記界面の電界強度よりも高いことが好ましい。
絶縁領域が形成されていない場合の第１導電型不純物低濃度半導体層内の電界強度分布は、第２導電型不純物低濃度半導体層との界面側から、不純物高濃度半導体層との界面に向けて徐々に低くなっている。そして、その電界強度は、第１導電型不純物低濃度半導体層と不純物高濃度半導体層との界面で最も低くなる。
本発明の第１導電型不純物低濃度半導体層内の電界強度分布を、第２導電型不純物低濃度半導体層との界面側から不純物高濃度半導体層との界面に向けて観測すると、第２導電型不純物低濃度半導体層との界面において最も高く、それから徐々に低くなり、絶縁領域が出現する深さで再び高くなり、それから徐々に低くなって不純物高濃度半導体層との界面での電界強度となる。本発明の絶縁領域は、第１導電型不純物低濃度半導体層と不純物高濃度半導体層の界面に接して形成されているので、不純物高濃度半導体層との界面での電界強度を高くする。
このとき、前記絶縁領域の第２導電型不純物低濃度半導体層側の端部の電界強度、即ち
第２導電型不純物低濃度半導体層との界面から徐々に低くなり、絶縁領域が出現することによって増大した電界強度が、不純物高濃度半導体層との界面での電界強度よりも大きいという関係を満たすだけ、絶縁領域が層厚方向に伸びていると、第１導電型不純物低濃度半導体層内の電界強度分布は、不純物高濃度半導体層との界面の持ち上げられた電界強度を下限値として、電界強度分布が均一化される。本発明によると、半導体装置の高耐圧化、あるいはオン電圧（あるいはオン抵抗）の低減化を実現することができる。
絶縁領域が形成されていない場合の第１導電型不純物低濃度半導体層内の電界強度分布は、第２導電型不純物低濃度半導体層との界面側から、不純物高濃度半導体層との界面に向けて徐々に低くなっている。そして、その電界強度は、第１導電型不純物低濃度半導体層と不純物高濃度半導体層との界面で最も低くなる。
本発明の第１導電型不純物低濃度半導体層内の電界強度分布を、第２導電型不純物低濃度半導体層との界面側から不純物高濃度半導体層との界面に向けて観測すると、第２導電型不純物低濃度半導体層との界面において最も高く、それから徐々に低くなり、絶縁領域が出現する深さで再び高くなり、それから徐々に低くなって不純物高濃度半導体層との界面での電界強度となる。本発明の絶縁領域は、第１導電型不純物低濃度半導体層と不純物高濃度半導体層の界面に接して形成されているので、不純物高濃度半導体層との界面での電界強度を高くする。
このとき、前記絶縁領域の第２導電型不純物低濃度半導体層側の端部の電界強度、即ち
第２導電型不純物低濃度半導体層との界面から徐々に低くなり、絶縁領域が出現することによって増大した電界強度が、不純物高濃度半導体層との界面での電界強度よりも大きいという関係を満たすだけ、絶縁領域が層厚方向に伸びていると、第１導電型不純物低濃度半導体層内の電界強度分布は、不純物高濃度半導体層との界面の持ち上げられた電界強度を下限値として、電界強度分布が均一化される。本発明によると、半導体装置の高耐圧化、あるいはオン電圧（あるいはオン抵抗）の低減化を実現することができる。
高抵抗半導体領域は第２導電型の半導体領域のみを有していてもよい。高抵抗半導体領域と第１導電型不純物低濃度半導体層の一部は、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方向に沿って交互に繰返して形成されており、前記一方向に観測したときに、繰り返し現れる高抵抗半導体領域と第１導電型不純物低濃度半導体層の一部の各々において絶縁領域が囲繞されて形成されている。
上記の半導体装置では、高抵抗半導体領域と第１導電型不純物低濃度半導体層の一部が、一対の主電極を結ぶ方向に直交する方向に繰返して形成されており、この繰返し構造は、いわゆるスーパージャンクション構造と称される。この繰返し構造内の第１導電型不純物低濃度半導体層の一部（いわゆるコラム）は、周囲の第１導電型不純物低濃度半導体層と異なる不純物濃度で形成されていてもよい。この場合でも、第１導電型不純物低濃度半導体層の一部として評価する。このスーパージャンクション構造の繰返しパターンは、一対の主電極を結ぶ方向に直交する面内で見たときに、例えば、ストライプ状、多角形状、円状、あるいは格子状等のあらゆる形状を採用することができ、繰返し形成されていればよい。スーパージャンクション構造は不純物高濃度半導体層に接していてもよいし、離反して形成されていてもよい。上記の半導体装置では、この高抵抗半導体領域の各々と第１導電型不純物低濃度半導体層の一部の各々に絶縁領域が囲繞されて形成されている。
この場合、絶縁領域が形成されることで、繰返し構造内の電界強度を均一化することができる。したがって、本発明によると、半導体装置の高耐圧化、あるいはオン電圧（あるいはオン抵抗）の低減化を実現することができる。
上記の半導体装置では、高抵抗半導体領域と第１導電型不純物低濃度半導体層の一部が、一対の主電極を結ぶ方向に直交する方向に繰返して形成されており、この繰返し構造は、いわゆるスーパージャンクション構造と称される。この繰返し構造内の第１導電型不純物低濃度半導体層の一部（いわゆるコラム）は、周囲の第１導電型不純物低濃度半導体層と異なる不純物濃度で形成されていてもよい。この場合でも、第１導電型不純物低濃度半導体層の一部として評価する。このスーパージャンクション構造の繰返しパターンは、一対の主電極を結ぶ方向に直交する面内で見たときに、例えば、ストライプ状、多角形状、円状、あるいは格子状等のあらゆる形状を採用することができ、繰返し形成されていればよい。スーパージャンクション構造は不純物高濃度半導体層に接していてもよいし、離反して形成されていてもよい。上記の半導体装置では、この高抵抗半導体領域の各々と第１導電型不純物低濃度半導体層の一部の各々に絶縁領域が囲繞されて形成されている。
この場合、絶縁領域が形成されることで、繰返し構造内の電界強度を均一化することができる。したがって、本発明によると、半導体装置の高耐圧化、あるいはオン電圧（あるいはオン抵抗）の低減化を実現することができる。
本発明によると、半導体装置がオフのときに空乏層が形成される半導体層内の電界強度分布を均一化することができ、一様に高くすることができる。これにより、半導体装置の高耐圧化、あるいはオン電圧（あるいはオン抵抗）の低減化が実現される。
最初に実施例の主要な特徴を列記する。
（第１実施形態） 絶縁領域を一対の主電極を結ぶ方向に直交する断面で視たときに、その形状はストライプ状であるのが好ましい。
（第２実施形態） 第１実施形態の絶縁領域のストライプの繰返し方向は、ゲート電極の繰返し方向と一致しているのが好ましい。
（第３実施形態） 絶縁領域は、ＳＯＧ技術を用いて形成されるのが好ましい。絶縁領域を簡単に形成することができる。
（第４実施形態） 高抵抗半導体領域は、絶縁領域を囲繞して形成されるのが好ましい。この高抵抗半導体領域は、ＳＯＧ技術を用いて絶縁領域を形成するときに、適当な不純物をＳＯＧ塗布膜に添加して用いるだけで、絶縁領域を囲繞した状態で形成される。この高抵抗半導体領域は、極めて簡単に形成することができる。
（第１実施形態） 絶縁領域を一対の主電極を結ぶ方向に直交する断面で視たときに、その形状はストライプ状であるのが好ましい。
（第２実施形態） 第１実施形態の絶縁領域のストライプの繰返し方向は、ゲート電極の繰返し方向と一致しているのが好ましい。
（第３実施形態） 絶縁領域は、ＳＯＧ技術を用いて形成されるのが好ましい。絶縁領域を簡単に形成することができる。
（第４実施形態） 高抵抗半導体領域は、絶縁領域を囲繞して形成されるのが好ましい。この高抵抗半導体領域は、ＳＯＧ技術を用いて絶縁領域を形成するときに、適当な不純物をＳＯＧ塗布膜に添加して用いるだけで、絶縁領域を囲繞した状態で形成される。この高抵抗半導体領域は、極めて簡単に形成することができる。
図面を参照して以下に各実施例を詳細に説明する。
（第１実施例） 図１に、第１実施例の半導体装置の要部断面図を模式的に示す。本実施例は、縦型ＩＧＢＴを例に挙げている。本実施例の各構成要素は、シリコンを主成分とする半導体材料によって形成されているが、この例に限らず、種々の半導体材料が用いられていてもよい。また、この要部断面図は、半導体装置の一部の断面を示しており、実際は紙面左右の方向に同一構造が複数繰返し形成されている点に留意されたい。
（第１実施例） 図１に、第１実施例の半導体装置の要部断面図を模式的に示す。本実施例は、縦型ＩＧＢＴを例に挙げている。本実施例の各構成要素は、シリコンを主成分とする半導体材料によって形成されているが、この例に限らず、種々の半導体材料が用いられていてもよい。また、この要部断面図は、半導体装置の一部の断面を示しており、実際は紙面左右の方向に同一構造が複数繰返し形成されている点に留意されたい。
この半導体装置の構成要素を裏面側から説明すると、この半導体装置は、アルミニウムを主成分とするコレクタ電極２２（第１主電極の一例）を備えている。このコレクタ電極２２上に接して、ｐ型不純物が高濃度のコレクタ層２４（不純物高濃度半導体層の一例）が形成されている。このコレクタ層２４上に接して、ｎ型不純物が高濃度のバッファ層２６（不純物高濃度半導体層の一例）が形成されている。このコレクタ層２４とバッファ層２６を合わせて、本明細書では不純物高濃度半導体層と称している。
このバッファ層２６上に接して、ｎ型不純物が低濃度のドリフト層２８（第１導電型不純物低濃度半導体層の一例）が形成されている。このドリフト層２８上に接して、ｐ型不純物が低濃度のボディ層３２（第２導電型不純物低濃度半導体層の一例）が形成されている。このボディ層３２は、ドリフト層２８によってバッファ層２６から隔てられている。ボディ層３２内の表面側に、ｎ型不純物が高濃度のエミッタ領域３６（第１導電型不純物高濃度半導体領域の一例）が形成されている。このエミッタ領域３６は、ボディ層３２によってドリフト層２８から隔てられている。さらに、このボディ層３２内の表面側に、ｐ型不純物が高濃度のボディコンタクト領域３４が形成されている。このボディコンタクト領域３４とエミッタ領域３６は、アルミニウムを主成分とするエミッタ電極５２（第２主電極の一例）に接している。
ドリフト層２８とエミッタ領域３６を隔てているボディ層３２に、ゲート酸化膜４２（ゲート絶縁膜の一例）を介して、ポリシリコンを主成分とするゲート電極４４が対向して形成されている。このゲート電極４４は、ボディ層３２を貫通してドリフト層２８まで到達するトレンチタイプである。
さらに、酸化シリコンを主成分とする絶縁領域６２が、ドリフト層２８内を伸びてバッファ層２６に達するとともに、バッファ層２６とコレクタ層２４を貫通して、コレクタ電極２２に接している。この絶縁領域６２は、ドリフト層２８とバッファ層２６の界面に沿って分散配置して形成されている（なお、この面内の構造は、後に図３を用いて説明する）。さらに、この絶縁領域６２は、バッファ層２６とドリフト層２８の界面から、ボディ層３２に向けてドリフト層２８内に深く侵入して形成されている。
このバッファ層２６上に接して、ｎ型不純物が低濃度のドリフト層２８（第１導電型不純物低濃度半導体層の一例）が形成されている。このドリフト層２８上に接して、ｐ型不純物が低濃度のボディ層３２（第２導電型不純物低濃度半導体層の一例）が形成されている。このボディ層３２は、ドリフト層２８によってバッファ層２６から隔てられている。ボディ層３２内の表面側に、ｎ型不純物が高濃度のエミッタ領域３６（第１導電型不純物高濃度半導体領域の一例）が形成されている。このエミッタ領域３６は、ボディ層３２によってドリフト層２８から隔てられている。さらに、このボディ層３２内の表面側に、ｐ型不純物が高濃度のボディコンタクト領域３４が形成されている。このボディコンタクト領域３４とエミッタ領域３６は、アルミニウムを主成分とするエミッタ電極５２（第２主電極の一例）に接している。
ドリフト層２８とエミッタ領域３６を隔てているボディ層３２に、ゲート酸化膜４２（ゲート絶縁膜の一例）を介して、ポリシリコンを主成分とするゲート電極４４が対向して形成されている。このゲート電極４４は、ボディ層３２を貫通してドリフト層２８まで到達するトレンチタイプである。
さらに、酸化シリコンを主成分とする絶縁領域６２が、ドリフト層２８内を伸びてバッファ層２６に達するとともに、バッファ層２６とコレクタ層２４を貫通して、コレクタ電極２２に接している。この絶縁領域６２は、ドリフト層２８とバッファ層２６の界面に沿って分散配置して形成されている（なお、この面内の構造は、後に図３を用いて説明する）。さらに、この絶縁領域６２は、バッファ層２６とドリフト層２８の界面から、ボディ層３２に向けてドリフト層２８内に深く侵入して形成されている。
図１に示されるII-II線に対応する断面図を図２に示す。
図２に示すように、ゲート電極４４は、Ｙ方向に伸びるとともに、Ｘ方向に繰返し形成されているストライプ状のゲート電極である。
図１に示されるIII-III線に対応する断面図を図３に示す。
図３に示すように、絶縁領域６２は、Ｙ方向に伸びるとともに、Ｘ方向に繰返し形成されているストライプ状である。この絶縁領域６２の繰返し方向と、ゲート電極４４の繰返し方向は一致している。さらに、そのピッチ幅は、ゲート電極４４のピッチ幅に一致して形成されている。絶縁領域６２は、ドリフト層２８内において、一対の主電極間方向を直交する方向に、バランスよく配置されていると言える。
図２に示すように、ゲート電極４４は、Ｙ方向に伸びるとともに、Ｘ方向に繰返し形成されているストライプ状のゲート電極である。
図１に示されるIII-III線に対応する断面図を図３に示す。
図３に示すように、絶縁領域６２は、Ｙ方向に伸びるとともに、Ｘ方向に繰返し形成されているストライプ状である。この絶縁領域６２の繰返し方向と、ゲート電極４４の繰返し方向は一致している。さらに、そのピッチ幅は、ゲート電極４４のピッチ幅に一致して形成されている。絶縁領域６２は、ドリフト層２８内において、一対の主電極間方向を直交する方向に、バランスよく配置されていると言える。
次に、図１を参照して、この半導体装置の動作を説明する。まず、この半導体装置がオンのときの動作を説明する。
コレクタ電極２２に、エミッタ電極５２よりも正の電圧が印加されるとともに、ゲート電極４４に所定の正電圧が印加されると、この半導体装置はターンオンされる。このとき、エミッタ領域３６から電子が注入される。この電子は、ボディ層３２のうち、ゲート酸化膜４２の側壁に沿って進み、ドリフト層２８内に注入される。ドリフト層２８内に注入された電子は、ドリフト層２８内をコレクタ電極２２側に向かって進み、バッファ層２６内に蓄積される。バッファ層２６内に蓄積された電子によって、バッファ層２６とコレクタ層２４との接触電位差が小さくなると、コレクタ層２４からバッファ層２６とドリフト層２８に向けて正孔が注入される。これにより、バッファ層２６とドリフト層２８内において、電子と正孔による伝導度変調が発生する。
図１に示すように、絶縁領域６２は、ドリフト層２８とバッファ層２６の界面に沿って分散配置して形成されているので、この絶縁領域６２間に間隙６２ａが存在している。したがって、一対の主電極間は絶縁領域６２によって完全には隔てられておらず、ドリフト層２８が存在し、キャリアの通過する経路が確保されている。これにより、電子と正孔のいずれも、絶縁領域６２の存在によってその通過経路が阻害されることはほとんどない。絶縁領域６２の存在の有無によって、オン電圧が変化することはほとんどない。
コレクタ電極２２に、エミッタ電極５２よりも正の電圧が印加されるとともに、ゲート電極４４に所定の正電圧が印加されると、この半導体装置はターンオンされる。このとき、エミッタ領域３６から電子が注入される。この電子は、ボディ層３２のうち、ゲート酸化膜４２の側壁に沿って進み、ドリフト層２８内に注入される。ドリフト層２８内に注入された電子は、ドリフト層２８内をコレクタ電極２２側に向かって進み、バッファ層２６内に蓄積される。バッファ層２６内に蓄積された電子によって、バッファ層２６とコレクタ層２４との接触電位差が小さくなると、コレクタ層２４からバッファ層２６とドリフト層２８に向けて正孔が注入される。これにより、バッファ層２６とドリフト層２８内において、電子と正孔による伝導度変調が発生する。
図１に示すように、絶縁領域６２は、ドリフト層２８とバッファ層２６の界面に沿って分散配置して形成されているので、この絶縁領域６２間に間隙６２ａが存在している。したがって、一対の主電極間は絶縁領域６２によって完全には隔てられておらず、ドリフト層２８が存在し、キャリアの通過する経路が確保されている。これにより、電子と正孔のいずれも、絶縁領域６２の存在によってその通過経路が阻害されることはほとんどない。絶縁領域６２の存在の有無によって、オン電圧が変化することはほとんどない。
次に、半導体装置のオフのときの動作を説明する。
ゲート電極４４への正電圧の印加が停止されると、この半導体装置はターンオフされる。この半導体装置がオフされると、ボディ層３２とドリフト層３２のｐｎ接合界面から、ボディ層３２側とドリフト層２８側へ空乏層が伸びて形成される。本明細書は、ドリフト層２８側へ向けて伸びる空乏層に注目し説明する。
この空乏層は、コレクタ電極２２側へ向けてドリフト層２８内を伸びて形成される。この空乏層は、バッファ層２６の存在によってその伸びが停止され、コレクタ層２４まで延びてしまう事態が回避される。このドリフト層２８内を伸びた空乏層は、コレクタ電極２２とエミッタ電極５２間に印加される電圧に基づいて、そのドリフト層２８内の電界を緩和する。
ゲート電極４４への正電圧の印加が停止されると、この半導体装置はターンオフされる。この半導体装置がオフされると、ボディ層３２とドリフト層３２のｐｎ接合界面から、ボディ層３２側とドリフト層２８側へ空乏層が伸びて形成される。本明細書は、ドリフト層２８側へ向けて伸びる空乏層に注目し説明する。
この空乏層は、コレクタ電極２２側へ向けてドリフト層２８内を伸びて形成される。この空乏層は、バッファ層２６の存在によってその伸びが停止され、コレクタ層２４まで延びてしまう事態が回避される。このドリフト層２８内を伸びた空乏層は、コレクタ電極２２とエミッタ電極５２間に印加される電圧に基づいて、そのドリフト層２８内の電界を緩和する。
図１に示されるIV-IV線に対応した電界強度分布を図４に示す。図の縦軸は、半導体装置の深さを示している。なお、縦軸に付された番号は、半導体装置の各半導体層又は半導体領域の図番号と一致している。図の横軸は、電界強度を示している。
図４中の図示１が本実施例の電界強度分布である。図示１１は、本実施例の構造において、絶縁領域６２が形成されていない場合の電界強度分布を示している。
図４に示すように、絶縁領域６２が形成されていない場合（図示１１）、電界強度は、ボディ層３２とドリフト層２８の界面をピークに、バッファ層２６に向けて低くなっている。そして、ドリフト層２８とバッファ層２６の界面において、ドリフト層２８内の電界強度は最も低くなっている。
一方、本実施例の場合（図示１）、ドリフト層２８内のうち、絶縁領域６２が形成されている領域に対応して電界強度が高くなっている。電界強度が最も低くなるドリフト層２８とバッファ層２６の界面の電界強度が高くなっている（１ａ参照）ので、ドリフト層２８内の電界強度を膜厚方向に積分した値（本明細書では電界積分量と称している）が大きくなっている。
さらに、本実施例の絶縁領域６２は、ドリフト層２８内に深く侵入して伸びている点に特徴がある。図４の１ｂは、絶縁領域６２のボディ層３２（第２導電型低濃度半導体層の一例）側の端部に相当する。図４に示すように、本実施例の絶縁領域６２は、ドリフト層２８とバッファ層２６の界面での高くなった電界強度（１ａ参照）と同等以上の電界強度を有するドリフト層２８内の位置（１ｂ参照）まで、深く侵入して伸びて形成されている。ドリフト層２８内の電界強度分布を、ボディ層３２との界面側からバッファ層２６との界面に向けて観測すると、電界強度はボディ層３２との界面から徐々に低くなり、絶縁領域６２が出現することによって増大し、そこからさらにバッファ層２６との界面まで徐々に低くなっている（１ａ参照）。図に示すように、絶縁領域６２が出現することによって増大した電界強度は、バッファ層２６との界面での電界強度よりも大きい。したがって、ドリフト層２８内の電界強度分布は、バッファ層２６との界面での電界強度を下限値として均一化されており、電界積分量が極めて大きくなっている。
また、図４に示すように、本実施例の半導体装置は、バッファ層２６内の電界強度も高くなっている。これは、バッファ層２６を貫通して形成されている絶縁領域６２の存在によって、バッファ層２６内の電界強度が高くなっているからである。
図４中の図示１が本実施例の電界強度分布である。図示１１は、本実施例の構造において、絶縁領域６２が形成されていない場合の電界強度分布を示している。
図４に示すように、絶縁領域６２が形成されていない場合（図示１１）、電界強度は、ボディ層３２とドリフト層２８の界面をピークに、バッファ層２６に向けて低くなっている。そして、ドリフト層２８とバッファ層２６の界面において、ドリフト層２８内の電界強度は最も低くなっている。
一方、本実施例の場合（図示１）、ドリフト層２８内のうち、絶縁領域６２が形成されている領域に対応して電界強度が高くなっている。電界強度が最も低くなるドリフト層２８とバッファ層２６の界面の電界強度が高くなっている（１ａ参照）ので、ドリフト層２８内の電界強度を膜厚方向に積分した値（本明細書では電界積分量と称している）が大きくなっている。
さらに、本実施例の絶縁領域６２は、ドリフト層２８内に深く侵入して伸びている点に特徴がある。図４の１ｂは、絶縁領域６２のボディ層３２（第２導電型低濃度半導体層の一例）側の端部に相当する。図４に示すように、本実施例の絶縁領域６２は、ドリフト層２８とバッファ層２６の界面での高くなった電界強度（１ａ参照）と同等以上の電界強度を有するドリフト層２８内の位置（１ｂ参照）まで、深く侵入して伸びて形成されている。ドリフト層２８内の電界強度分布を、ボディ層３２との界面側からバッファ層２６との界面に向けて観測すると、電界強度はボディ層３２との界面から徐々に低くなり、絶縁領域６２が出現することによって増大し、そこからさらにバッファ層２６との界面まで徐々に低くなっている（１ａ参照）。図に示すように、絶縁領域６２が出現することによって増大した電界強度は、バッファ層２６との界面での電界強度よりも大きい。したがって、ドリフト層２８内の電界強度分布は、バッファ層２６との界面での電界強度を下限値として均一化されており、電界積分量が極めて大きくなっている。
また、図４に示すように、本実施例の半導体装置は、バッファ層２６内の電界強度も高くなっている。これは、バッファ層２６を貫通して形成されている絶縁領域６２の存在によって、バッファ層２６内の電界強度が高くなっているからである。
図４に示すように、本実施例の半導体装置は、ドリフト層２８とバッファ層２６の電界強度が高くなる。このため、電界積分量が高くなるので、一対の主電極間で保つことができる電位差が大きくなる。即ち、半導体装置の耐圧が向上される。なお、絶縁領域６２が形成されていない場合と同等の電界積分量を確保しようとした場合、ドリフト層２８の主電極間方向の厚みは小さくなる。したがって、ドリフト抵抗は低減され、ひいてはオン電圧が低減されるとも言える。
また、本実施例の絶縁領域は、図３に示したように、一対の主電極に直交する方向にバランスよく配置されているので、図４のIV-IV線に限らず、どの断面で測定しても、ドリフト層２８内の電界強度分布はほぼ同様の結果を示す。即ち、ドリフト層２８内の電界強度分布は、主電極間方向に均一化されているとともに、主電極間方向に直交する方向でも均一化されており、ドリフト層２８内の電界強度分布の偏りは極めて小さい構造である。したがって、絶縁領域６２が形成されていない場合に比して、耐圧向上の効果は極めて大きい。
また、本実施例の絶縁領域は、図３に示したように、一対の主電極に直交する方向にバランスよく配置されているので、図４のIV-IV線に限らず、どの断面で測定しても、ドリフト層２８内の電界強度分布はほぼ同様の結果を示す。即ち、ドリフト層２８内の電界強度分布は、主電極間方向に均一化されているとともに、主電極間方向に直交する方向でも均一化されており、ドリフト層２８内の電界強度分布の偏りは極めて小さい構造である。したがって、絶縁領域６２が形成されていない場合に比して、耐圧向上の効果は極めて大きい。
なお、本実施例は、次のような変形例であってもよい。
ゲート電極４４は、トレンチタイプに限らず、プレーナタイプやその他の様々なゲート電極を採用し得る。また、その形状もストライプに限定されない。
また、絶縁領域６２の断面構造は、図３に示すストライプ状に限定されない。図５に、絶縁領域１６２の変形例の一例の断面構造を示す。この変形例の絶縁領域１６２は、その断面形状が矩形であり、一対の主電極間方向に直交する面内に分散配置されている。この絶縁領域１６２は、Ｘ方向とＹ方向と、さらにＡ方向に繰返している。また、この変形例は、矩形を例示しているが、例えば、多角形や円状や楕円状など様々な断面形状であってよい。
また、本実施例は、バッファ層２６が形成されたパンチスルー型を例示しているが、このバッファ層２６が形成されていないノンパンチスルー型であってもよい。この場合、絶縁領域６２は、コレクタ層２４とドリフト層２８の界面に接して形成されているのが好ましい。
また、パンチスルー型またはノンパンチスルー型のいずれの場合も、コレクタ層２４は、コレクタ電極２２上を覆って形成されている必要はなく、一部に間隙が設けられていてもよい。このコレクタ層２４に間隙が設けられた構造は、一般的にコレクタショート型等の称される。
なお、本実施例は、縦型ＩＧＢＴに関して説明してきたが、ＭＯＳＦＥＴやその他の半導体装置においても、本実施例の絶縁領域６２に相当する構成は有効である。
ゲート電極４４は、トレンチタイプに限らず、プレーナタイプやその他の様々なゲート電極を採用し得る。また、その形状もストライプに限定されない。
また、絶縁領域６２の断面構造は、図３に示すストライプ状に限定されない。図５に、絶縁領域１６２の変形例の一例の断面構造を示す。この変形例の絶縁領域１６２は、その断面形状が矩形であり、一対の主電極間方向に直交する面内に分散配置されている。この絶縁領域１６２は、Ｘ方向とＹ方向と、さらにＡ方向に繰返している。また、この変形例は、矩形を例示しているが、例えば、多角形や円状や楕円状など様々な断面形状であってよい。
また、本実施例は、バッファ層２６が形成されたパンチスルー型を例示しているが、このバッファ層２６が形成されていないノンパンチスルー型であってもよい。この場合、絶縁領域６２は、コレクタ層２４とドリフト層２８の界面に接して形成されているのが好ましい。
また、パンチスルー型またはノンパンチスルー型のいずれの場合も、コレクタ層２４は、コレクタ電極２２上を覆って形成されている必要はなく、一部に間隙が設けられていてもよい。このコレクタ層２４に間隙が設けられた構造は、一般的にコレクタショート型等の称される。
なお、本実施例は、縦型ＩＧＢＴに関して説明してきたが、ＭＯＳＦＥＴやその他の半導体装置においても、本実施例の絶縁領域６２に相当する構成は有効である。
（第２実施例） 図６に、第２実施例の半導体装置の要部断面図を示す。本実施例の半導体装置の構成要素は、第１実施例の半導体装置の構成要素に加えて、ｐ型不純物が低濃度のｐ−型高抵抗半導体領域２７４を備えている。さらに、ｎ型不純物がドリフト層２２８よりも低いｎ−型高抵抗半導体領域２７２を備えている。ｐ−型高抵抗半導体領域２７４とｎ−型高抵抗半導体領域２７２はドリフト層２２８内に分散配置して形成されている。その他の構成要素に関しては、第１実施例とほぼ同一であるので、ここでは詳細な説明を省略する。
このｐ−型高抵抗半導体領域２７４とｎ−型高抵抗半導体領域２７２の電位はフローティング状態である。このｐ−型高抵抗半導体領域２７４とｎ−型高抵抗半導体領域２７２を断面視したときに、この両者は、絶縁領域２６２の長手方向に伸びているとともに、絶縁領域２６２の側壁に接して形成されている。
ｐ−型高抵抗半導体領域２７４は、ｎ−型のドリフト２２８との間でｐｎ接合を形成するので、高抵抗な領域となり、この領域の電界強度を高くすることができる。
ｎ−型高抵抗半導体領域２７２は、ドリフト層２２８の不純物濃度よりも低いために、高抵抗な領域となり、この領域の電界強度を高くすることができる。
このｐ−型高抵抗半導体領域２７４とｎ−型高抵抗半導体領域２７２の電位はフローティング状態である。このｐ−型高抵抗半導体領域２７４とｎ−型高抵抗半導体領域２７２を断面視したときに、この両者は、絶縁領域２６２の長手方向に伸びているとともに、絶縁領域２６２の側壁に接して形成されている。
ｐ−型高抵抗半導体領域２７４は、ｎ−型のドリフト２２８との間でｐｎ接合を形成するので、高抵抗な領域となり、この領域の電界強度を高くすることができる。
ｎ−型高抵抗半導体領域２７２は、ドリフト層２２８の不純物濃度よりも低いために、高抵抗な領域となり、この領域の電界強度を高くすることができる。
本実施例の半導体装置は、ドリフト層２２８内に、絶縁領域２６２とｐ−型高抵抗半導体領域２７４とｎ−型高抵抗半導体領域２７２が組み合わされて形成されている点に特徴がある。絶縁領域２６２は、その領域の電界強度を高くする一方で、半導体装置がオンしたときに、キャリアの通過を阻害する可能性がある。ｐ−型高抵抗半導体領域２７４とｎ−型高抵抗半導体領域２７２は、絶縁領域２６２に比して電界強度を高くする効果は小さいものの、半導体装置がオンしたときに、キャリアの通過を阻害する現象はほとんど発生しない。換言すると、絶縁領域２６２の特性と、ｐ−型高抵抗半導体領域２７４とｎ−型高抵抗半導体領域２７２の特性は、電界強度を高くする効果とキャリアの移動に関して、それぞれの特性を相互に補完し得る特性を有していると言える。例えば、絶縁領域２６２のみが設けられている場合、オン電圧が大きくなってしまう可能性がある。一方、ｐ−型高抵抗半導体領域２７４及び／又はｎ−型高抵抗半導体領域２７２のみが設けられている場合、電界強度を高くする効果が小さく、半導体装置の耐圧向上の効果が小さくなってしまう可能性がある。他方、キャリアの移動を阻害しない範囲内で、絶縁領域２６２を形成するとともに、さらにｐ−型高抵抗半導体領域２７４及び／又はｎ−型高抵抗半導体領域２７２を適宜形成すると、オン電圧が大きくなることなく、電界強度を効果的に一様に高くすることができ得る。絶縁領域２６２とｐ−型高抵抗半導体領域２７４とｎ−型高抵抗半導体領域２７２を組み合わせて形成することで、半導体装置に所望するオン電圧と耐圧を実現し易い。
なお、絶縁領域２６２の形状や、ｐ−型高抵抗半導体領域２７４とｎ−型高抵抗半導体領域２７２の形状や、それら両者の形状や濃度等の相対的なバランスは、対象とする半導体装置によって様々であり得る。対象とする半導体装置に応じて、適宜調整すればよい。
なお、絶縁領域２６２の形状や、ｐ−型高抵抗半導体領域２７４とｎ−型高抵抗半導体領域２７２の形状や、それら両者の形状や濃度等の相対的なバランスは、対象とする半導体装置によって様々であり得る。対象とする半導体装置に応じて、適宜調整すればよい。
次に、第２実施例の半導体装置の製造方法のうち、裏面側構造（ｐ−型高抵抗半導体領域２７４、ｎ−型高抵抗半導体領域２７２、絶縁領域２６２等）の製造方法に関して、図７を参照して説明する。なお、表面側構造（ボディ層２３２、ゲート電極２４４、エミッタ領域２３６等）に関しては、既知の製造方法によって容易に作成することができるので、ここでは詳細な説明を省略する。
まず、図７（ａ）に示すように、ｎ−型のドリフト層２２８を準備する。このドリフト層２２８は、ｎ−型のウェハなどが利用される。なお、図７において、このドリフト層２２８の表面側は省略して図示されているが、今から説明する裏面側構造の作成に先立って、ドリフト層２２８に表面側構造が予め作成されていてもよく、あるいは、裏面側構造を作成した後に、表面側構造を作成してもよく、あるいは、表面側構造を別個の半導体ウェハ等に作成した後に、その半導体ウェハをドリフト層２２８の表面側に張り合わせてもよい。または、その他の製造手法によって表面側構造を作成してもよい。
次に、図７（ｂ）に示すように、ドリフト層２２８の裏面側から、比較的に高い注入エネルギーでｐ型のイオン（例えば、Ｂ（ホウ素）、Ｈｅ（ヘリウム）など）を注入する。導電型が反転しない程度にカウンタードーピングすると、ドリフト層２２８よりもｎ型の不純物濃度が低い領域が形成される。この領域がｎ−型高抵抗半導体領域２７２となる。さらに、注入エネルギー等を調整して、イオンの注入深さを変更し、導電型が反転する程度にカウンタードーピングすると、ｐ型の領域が形成される。この領域がｐ−型高抵抗半導体領域２７４となる。
次に、図７（ｃ）に示すように、ドリフト層２２８の裏面側より、異方性のガスエッチングによってトレンチを形成する。次に、ＳＯＧ（Spin On Glass）技術を用いて、例えばシラノール（Si(OH)4）をアルコールに溶かしたＳＯＧ塗布膜を裏面側にスピン塗布した後に、アニール処理を実施する。これにより、トレンチ内に酸化シリコンが埋め込まれ、絶縁領域２６２が形成される。
次に、イオン注入技術を用いて、図示しないバッファ層２２６やコレクタ層２２４を形成した後に、スパッタリング等によってコレクタ電極２２２を形成する。これらの工程を経て、裏面側構造が作成される。
なお、絶縁領域２６２を埋め込み形成した後に、ドリフト層２２８が所望の厚みになるまで裏面側を研磨してもよい。
まず、図７（ａ）に示すように、ｎ−型のドリフト層２２８を準備する。このドリフト層２２８は、ｎ−型のウェハなどが利用される。なお、図７において、このドリフト層２２８の表面側は省略して図示されているが、今から説明する裏面側構造の作成に先立って、ドリフト層２２８に表面側構造が予め作成されていてもよく、あるいは、裏面側構造を作成した後に、表面側構造を作成してもよく、あるいは、表面側構造を別個の半導体ウェハ等に作成した後に、その半導体ウェハをドリフト層２２８の表面側に張り合わせてもよい。または、その他の製造手法によって表面側構造を作成してもよい。
次に、図７（ｂ）に示すように、ドリフト層２２８の裏面側から、比較的に高い注入エネルギーでｐ型のイオン（例えば、Ｂ（ホウ素）、Ｈｅ（ヘリウム）など）を注入する。導電型が反転しない程度にカウンタードーピングすると、ドリフト層２２８よりもｎ型の不純物濃度が低い領域が形成される。この領域がｎ−型高抵抗半導体領域２７２となる。さらに、注入エネルギー等を調整して、イオンの注入深さを変更し、導電型が反転する程度にカウンタードーピングすると、ｐ型の領域が形成される。この領域がｐ−型高抵抗半導体領域２７４となる。
次に、図７（ｃ）に示すように、ドリフト層２２８の裏面側より、異方性のガスエッチングによってトレンチを形成する。次に、ＳＯＧ（Spin On Glass）技術を用いて、例えばシラノール（Si(OH)4）をアルコールに溶かしたＳＯＧ塗布膜を裏面側にスピン塗布した後に、アニール処理を実施する。これにより、トレンチ内に酸化シリコンが埋め込まれ、絶縁領域２６２が形成される。
次に、イオン注入技術を用いて、図示しないバッファ層２２６やコレクタ層２２４を形成した後に、スパッタリング等によってコレクタ電極２２２を形成する。これらの工程を経て、裏面側構造が作成される。
なお、絶縁領域２６２を埋め込み形成した後に、ドリフト層２２８が所望の厚みになるまで裏面側を研磨してもよい。
図８に、第２実施例の変形例の半導体装置の一例を示す。本実施例のｐ−型高抵抗半導体領域３７３とｎ−型高抵抗半導体領域３７５は、絶縁領域３６２を囲繞して形成されている。本実施例のｐ−型高抵抗半導体領域３７３とｎ−型高抵抗半導体領域３７５は、絶縁領域３６２の繰り返しに沿って、交互に形成されている例を示している。しかしながら、本実施例の場合に限定されず、全てがｐ−型高抵抗半導体領域３７３であってもよく、あるいは全てがｎ−型高抵抗半導体領域３７５であってもよく、あるいはそれ以外のパターンで形成されていてもよい。
この変形例は、製造が容易であるという特徴がある。ＳＯＧ技術を用いて絶縁領域３６２を形成するときに、ＳＯＧ塗布膜に不純物（例えば、ｐ型の場合はＢ（ホウ素）など、ｎ型の場合はＰ（リン）など）を含むＳＯＧ塗布膜を用いると、形成される絶縁領域３６３内に不純物濃度の偏りが生じ、絶縁領域３６２の周囲の不純物濃度を高くすることができる。したがって、ＳＯＧの工程を実施するだけで、図８に示すように、絶縁領域３６２を囲繞するｐ−型高抵抗半導体領域３７３とｎ−型高抵抗半導体領域３７５を容易に形成することができる。イオン注入工程を実施しないで、ドリフト層３２８内に高抵抗な半導体領域を形成することができる。なお、ｐ−型高抵抗半導体領域３７３とｎ−型高抵抗半導体領域３７５の作り分けは、ＳＯＧの工程を２回実施すればよい。
この変形例は、製造が容易であるという特徴がある。ＳＯＧ技術を用いて絶縁領域３６２を形成するときに、ＳＯＧ塗布膜に不純物（例えば、ｐ型の場合はＢ（ホウ素）など、ｎ型の場合はＰ（リン）など）を含むＳＯＧ塗布膜を用いると、形成される絶縁領域３６３内に不純物濃度の偏りが生じ、絶縁領域３６２の周囲の不純物濃度を高くすることができる。したがって、ＳＯＧの工程を実施するだけで、図８に示すように、絶縁領域３６２を囲繞するｐ−型高抵抗半導体領域３７３とｎ−型高抵抗半導体領域３７５を容易に形成することができる。イオン注入工程を実施しないで、ドリフト層３２８内に高抵抗な半導体領域を形成することができる。なお、ｐ−型高抵抗半導体領域３７３とｎ−型高抵抗半導体領域３７５の作り分けは、ＳＯＧの工程を２回実施すればよい。
（第３実施例） 図９に、第３実施例の半導体装置の要部断面図を示す。本実施例の半導体装置の構成要素は、第１実施例の半導体装置の構成要素に加えて、ｐ型不純物が低濃度のｐ−型高抵抗半導体領域４７６と、ｎ型不純物がドリフト層４２８よりも低いｎ−型半導体領域４７８が備えられている。ｐ−型高抵抗半導体領域４７６は、ドリフト層４２８内に分散配置して形成されている。ｎ−型半導体領域４７８は、ドリフト層４２８の一部として評価できる。したがって、このｎ−型半導体領域４７８はバッファ層４２６と接して形成されているので、ドリフト層４２８はバッファ層４２６に接していると評価できる。その他の構成要素に関しては、第１実施例とほぼ同一であるので、ここでは詳細な説明を省略する。
図１０に、図９のＸ−Ｘ線に対応する断面図を示す。図１０に示すように、ｐ−型高抵抗半導体領域４７６とｎ−型半導体領域４７８のそれぞれはストライプ状であり、Ｘ方向に交互に繰返し形成されている。このｐ−型高抵抗半導体領域４７６とｎ−型半導体領域４７８を組みとする繰り返し構造は、いわゆるスーパージャンクション構造と称される。このｐ−型高抵抗半導体領域４７６とｎ−型半導体領域４７８のそれぞれの不純物濃度と繰返し方向の厚みは、半導体装置がオフのときに、両者のｐｎ接合界面から伸びる空乏層によって、両者の領域内が実質的に空乏化されるように設定されるのが好ましい。この各ｐ−型高抵抗半導体領域４７６と各ｎ−型半導体領域４７８内に、絶縁領域４６２が形成されている。
図９に示すように、ｐ−型高抵抗半導体領域４７６とｎ−型半導体領域４７８は、バッファ層４２６に接して形成されている。この例において、ドリフト層２２８内の電界強度が最も小さくなる領域は、スーパージャンクション構造とバッファ層４２６が接する界面である。
図９に示すように、絶縁領域４６２は、スーパージャンクション構造とバッファ層４２６との界面を含めて形成されているので、この最も電界強度が低くなり易い領域の電界強度を高くすることができる。この領域は、ドリフト層４２８内の電界強度を高くする効果が、他の位置に形成する場合に比して大きく、効果的に耐圧を向上することができる。さらに、絶縁領域４６２がスーパージャンクション構造内を深く侵入して伸びて形成されているので、ドリフト層４２８内の電界強度を一様に高くすることができる。この場合、絶縁領域４６２は、絶縁領域４６２のボディ層４３２側の端部の電界強度が、スーパージャンクション構造とバッファ層４２６との界面の高くなった電界強度よりも高い位置まで、伸びて形成されているのが好ましい。
さらに、本実施例の絶縁領域４６２は、バッファ層４２６とコレクタ層４２４を貫通して形成されているので、このバッファ層４２６内の電界強度も高くすることができる。これにより、電界積分量が極めて大きくなっており、半導体装置の耐圧は極めて向上している。
図１０に、図９のＸ−Ｘ線に対応する断面図を示す。図１０に示すように、ｐ−型高抵抗半導体領域４７６とｎ−型半導体領域４７８のそれぞれはストライプ状であり、Ｘ方向に交互に繰返し形成されている。このｐ−型高抵抗半導体領域４７６とｎ−型半導体領域４７８を組みとする繰り返し構造は、いわゆるスーパージャンクション構造と称される。このｐ−型高抵抗半導体領域４７６とｎ−型半導体領域４７８のそれぞれの不純物濃度と繰返し方向の厚みは、半導体装置がオフのときに、両者のｐｎ接合界面から伸びる空乏層によって、両者の領域内が実質的に空乏化されるように設定されるのが好ましい。この各ｐ−型高抵抗半導体領域４７６と各ｎ−型半導体領域４７８内に、絶縁領域４６２が形成されている。
図９に示すように、ｐ−型高抵抗半導体領域４７６とｎ−型半導体領域４７８は、バッファ層４２６に接して形成されている。この例において、ドリフト層２２８内の電界強度が最も小さくなる領域は、スーパージャンクション構造とバッファ層４２６が接する界面である。
図９に示すように、絶縁領域４６２は、スーパージャンクション構造とバッファ層４２６との界面を含めて形成されているので、この最も電界強度が低くなり易い領域の電界強度を高くすることができる。この領域は、ドリフト層４２８内の電界強度を高くする効果が、他の位置に形成する場合に比して大きく、効果的に耐圧を向上することができる。さらに、絶縁領域４６２がスーパージャンクション構造内を深く侵入して伸びて形成されているので、ドリフト層４２８内の電界強度を一様に高くすることができる。この場合、絶縁領域４６２は、絶縁領域４６２のボディ層４３２側の端部の電界強度が、スーパージャンクション構造とバッファ層４２６との界面の高くなった電界強度よりも高い位置まで、伸びて形成されているのが好ましい。
さらに、本実施例の絶縁領域４６２は、バッファ層４２６とコレクタ層４２４を貫通して形成されているので、このバッファ層４２６内の電界強度も高くすることができる。これにより、電界積分量が極めて大きくなっており、半導体装置の耐圧は極めて向上している。
なお、スーパージャンクション構造は、ストライプ状に限定されず、多角形状、円状、あるいは格子状等のあらゆる構造を採用してよい。この場合、絶縁領域は、そのスーパージャンクション構造に合わせて、多角形状、円状、あるいは格子状等に形成されてもよい。
また、図１１に示すように、絶縁領域５６２は、バッファ層５２６とコレクタ層５２４を貫通して形成されていなくてもよい。この例であっても、絶縁領域５６２は、スーパージャンクション構造とバッファ層５２６との界面に少なくとも接して形成されている。したがって、この絶縁領域５６２は、スーパージャンクション構造とバッファ層５２６との界面の電界強度を十分に高くすることができるので、半導体装置の耐圧は向上される。さらに、絶縁領域５６２がスーパージャンクション構造内を伸びて形成されているので、ドリフト層５２８内の電界強度を一様に高くすることができる。したがって、電界積分量は増大し、半導体装置の耐圧は極めて向上される。
図９や図１１に示すスーパージャンクション構造が、バッファ層から離反して形成されている場合、電界強度が最も小さくなる領域は、そのバッファ層とスーパージャンクション構造の間に介在するドリフト層と、バッファ層との界面である。したがって、この場合の絶縁領域も、電界強度が最も小さくなる界面に対応して形成されるのが好ましい。
また、図１１に示すように、絶縁領域５６２は、バッファ層５２６とコレクタ層５２４を貫通して形成されていなくてもよい。この例であっても、絶縁領域５６２は、スーパージャンクション構造とバッファ層５２６との界面に少なくとも接して形成されている。したがって、この絶縁領域５６２は、スーパージャンクション構造とバッファ層５２６との界面の電界強度を十分に高くすることができるので、半導体装置の耐圧は向上される。さらに、絶縁領域５６２がスーパージャンクション構造内を伸びて形成されているので、ドリフト層５２８内の電界強度を一様に高くすることができる。したがって、電界積分量は増大し、半導体装置の耐圧は極めて向上される。
図９や図１１に示すスーパージャンクション構造が、バッファ層から離反して形成されている場合、電界強度が最も小さくなる領域は、そのバッファ層とスーパージャンクション構造の間に介在するドリフト層と、バッファ層との界面である。したがって、この場合の絶縁領域も、電界強度が最も小さくなる界面に対応して形成されるのが好ましい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２２：コレクタ電極
２４：コレクタ層
２６：バッファ層
２８：ドリフト層
３２：ボディ層
３４：ボディコンタクト領域
３６：エミッタ領域
４２：ゲート酸化膜
４４：ゲート電極
４６：層間絶縁膜
５２：エミッタ電極
６２：絶縁領域
２７２、３７５：ｎ−型高抵抗半導体領域
４７８、５７８：ｎ−型半導体領域
２７４、３７３、４７６、５７６：ｐ−型高抵抗半導体領域
２４：コレクタ層
２６：バッファ層
２８：ドリフト層
３２：ボディ層
３４：ボディコンタクト領域
３６：エミッタ領域
４２：ゲート酸化膜
４４：ゲート電極
４６：層間絶縁膜
５２：エミッタ電極
６２：絶縁領域
２７２、３７５：ｎ−型高抵抗半導体領域
４７８、５７８：ｎ−型半導体領域
２７４、３７３、４７６、５７６：ｐ−型高抵抗半導体領域
Claims (5)
- 第１主電極と、
前記第１主電極に接する不純物高濃度半導体層と、
前記不純物高濃度半導体層に接する第１導電型不純物低濃度半導体層と、
前記第１導電型不純物低濃度半導体層によって前記不純物高濃度半導体層から隔てられている第２導電型不純物低濃度半導体層と、
前記第２導電型不純物低濃度半導体層によって前記第１導電型不純物低濃度半導体層から隔てられている第１導電型不純物高濃度半導体領域と、
前記第１導電型不純物高濃度半導体領域に接する第２主電極と、
前記第１導電型不純物高濃度半導体領域と前記第１導電型不純物低濃度半導体層を隔てている前記第２導電型不純物低濃度半導体層にゲート絶縁膜を介して対向するゲート電極と、
前記第１導電型不純物低濃度半導体層内を伸びて前記不純物高濃度半導体層に達するとともに、前記第１導電型不純物低濃度半導体層と前記不純物高濃度半導体層の界面に沿って分散配置されている絶縁領域と、
高抵抗半導体領域と、を備えており、
前記高抵抗半導体領域は、第２導電型の半導体領域と、前記第１導電型不純物低濃度半導体層よりも不純物濃度が薄い第１導電型の半導体領域の少なくともいずれか一方を有しており、
前記高抵抗半導体領域は、前記絶縁領域を囲繞して前記絶縁領域と前記第１導電型不純物低濃度半導体層を隔てている半導体装置。 - 前記絶縁領域は、前記不純物高濃度半導体層を貫通して、前記第１主電極に接することを特徴とする請求項１の半導体装置。
- 半導体装置がオフのときに、前記絶縁領域の前記第２導電型不純物低濃度半導体層側の端部の電界強度が、前記界面の電界強度よりも高いことを特徴とする請求項１又は２の半
導体装置。 - 前記高抵抗半導体領域は、第２導電型の半導体領域のみを有しており、
前記高抵抗半導体領域と前記第１導電型不純物低濃度半導体層の一部は、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方向に沿って交互に繰返して形成されており、
前記一方向に観測したときに、繰り返し現れる前記高抵抗半導体領域と前記第１導電型不純物低濃度半導体層の一部の各々において前記絶縁領域が囲繞されて形成されていることを特徴とする請求項１〜３のいずれかの半導体装置。 - 請求項１に記載の半導体装置の製造方法であって、
前記絶縁領域に対応した複数のトレンチ内に、ＳＯＧ塗布膜を充填するとともにアニール処理を実施して前記絶縁領域を形成する工程を備えており、
前記ＳＯＧ塗布膜は、第２導電型不純物を含むことを特徴とする製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004276376A JP4785364B2 (ja) | 2004-09-24 | 2004-09-24 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004276376A JP4785364B2 (ja) | 2004-09-24 | 2004-09-24 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006093374A JP2006093374A (ja) | 2006-04-06 |
| JP4785364B2 true JP4785364B2 (ja) | 2011-10-05 |
Family
ID=36234053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004276376A Expired - Lifetime JP4785364B2 (ja) | 2004-09-24 | 2004-09-24 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4785364B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5526811B2 (ja) | 2010-01-29 | 2014-06-18 | 富士電機株式会社 | 逆導通形絶縁ゲート型バイポーラトランジスタ |
| JP2012142537A (ja) * | 2010-12-16 | 2012-07-26 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタとその製造方法 |
| JP6441192B2 (ja) | 2015-09-11 | 2018-12-19 | 株式会社東芝 | 半導体装置 |
| KR102646517B1 (ko) * | 2023-10-24 | 2024-03-11 | 주식회사 더블유알지코리아 | 다중 전계 완화 구조를 갖는 전력 반도체 소자 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3392665B2 (ja) * | 1995-11-06 | 2003-03-31 | 株式会社東芝 | 半導体装置 |
| JP4062373B2 (ja) * | 1997-06-30 | 2008-03-19 | 株式会社豊田中央研究所 | Ｍｏｓ・バイポーラ複合型の半導体装置およびｍｏｓ型の半導体装置 |
| JP3506676B2 (ja) * | 2001-01-25 | 2004-03-15 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| JP4904625B2 (ja) * | 2001-02-14 | 2012-03-28 | 富士電機株式会社 | 半導体装置 |
| JP4212288B2 (ja) * | 2002-04-01 | 2009-01-21 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2004
- 2004-09-24 JP JP2004276376A patent/JP4785364B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006093374A (ja) | 2006-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7010275B2 (ja) | 半導体装置 | |
| JP6817443B2 (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
| JP5491723B2 (ja) | 電力用半導体装置 | |
| JP5531787B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5196766B2 (ja) | 半導体装置 | |
| JP5787853B2 (ja) | 電力用半導体装置 | |
| JP6708269B2 (ja) | 半導体装置 | |
| JP6679892B2 (ja) | 半導体装置 | |
| JP6648838B2 (ja) | 半導体装置 | |
| JP6356803B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JP5136578B2 (ja) | 半導体装置 | |
| JP2023065461A (ja) | 半導体装置 | |
| JP2008227441A (ja) | 半導体装置およびその製造方法 | |
| JP2015207588A (ja) | 半導体装置 | |
| JP2008258443A (ja) | 電力用半導体素子及びその製造方法 | |
| CN102403357A (zh) | 半导体装置及其制造方法 | |
| CN107251198B (zh) | 绝缘栅功率半导体装置以及用于制造这种装置的方法 | |
| JP6903222B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6454447B2 (ja) | 半導体装置の製造方法 | |
| JPWO2019116748A1 (ja) | 半導体装置およびその製造方法 | |
| JP2014060361A (ja) | 半導体装置 | |
| JP6750300B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20080197381A1 (en) | Semiconductor device and method for manufacturing same | |
| WO2023112547A1 (ja) | 半導体装置 | |
| JP2019068096A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110712 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4785364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |