JP4772707B2

JP4772707B2 - Mixer circuit

Info

Publication number: JP4772707B2
Application number: JP2007011728A
Authority: JP
Inventors: 史樹小野間; 真太郎新庄; 恒次堤; 充弘下沢; 憲治末松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-01-22
Filing date: 2007-01-22
Publication date: 2011-09-14
Anticipated expiration: 2027-01-22
Also published as: JP2008178027A

Description

この発明は、通信衛星、地上波マイクロ波通信、移動体通信などの通信回路に使用されるミクサ回路に関するものである。 The present invention relates to a mixer circuit used in a communication circuit such as a communication satellite, terrestrial microwave communication, and mobile communication.

一般にＢＪＴ、ＨＢＴなどのＮＰＮバイポーラトランジスタを用いている高周波回路においては、高飽和特性を得るために、ベース電圧を定電圧で動作させる定電圧ベースバイアス回路が用いられる。
しかしながら、抵抗を用いてベースバイアスを印加する場合、大電力の高周波信号が入力されると、ベース電流の増加に伴ってベース電位が降下し、飽和特性が劣化することがある。
したがって、ベース電流が増加しても、ベース電位が降下しないバイアス回路が必要である。 In general, in a high frequency circuit using NPN bipolar transistors such as BJT and HBT, a constant voltage base bias circuit that operates at a constant voltage is used in order to obtain high saturation characteristics.
However, when a base bias is applied using a resistor, if a high-power high-frequency signal is input, the base potential may drop as the base current increases, and the saturation characteristics may deteriorate.
Therefore, there is a need for a bias circuit in which the base potential does not drop even when the base current increases.

例えば、以下の非特許文献１に開示されている従来のミクサ回路は、高周波信号であるＲＦ信号を入力するＲＦ信号入力用バイポーラトランジスタを有し、局部発振波であるＬＯ信号を用いて、ＲＦ信号入力用バイポーラトランジスタにより入力されたＲＦ信号を中間周波数信号であるＩＦ信号に変換する信号変換回路の他に、ＲＦ信号入力用バイポーラトランジスタのベースに電圧を供給するバイアス回路を備えている。
バイアス回路は、次の（１）〜（５）の要素から構成されている。
（１）ＲＦ信号入力用バイポーラトランジスタとカレントミラーを構成するバイアス用バイポーラトランジスタ１
（２）ＲＦ信号入力用バイポーラトランジスタ及びバイアス用バイポーラトランジスタから構成されるカレントミラーのベース電流を補償するベース電流補償用バイポーラトランジスタ２
（３）一定の電圧をバイアス用バイポーラトランジスタに供給する電源３
（４）バイアス用バイポーラトランジスタ１のコレクタと電源３との間に接続されている抵抗４
（５）バイアス用バイポーラトランジスタ１のベースとＲＦ信号入力用バイポーラトランジスタのベースとの間に接続されている抵抗５ For example, a conventional mixer circuit disclosed in the following Non-Patent Document 1 includes an RF signal input bipolar transistor that inputs an RF signal that is a high-frequency signal, and uses an LO signal that is a local oscillation wave to generate an RF signal. In addition to the signal conversion circuit that converts the RF signal input by the signal input bipolar transistor into an IF signal that is an intermediate frequency signal, a bias circuit that supplies a voltage to the base of the RF signal input bipolar transistor is provided.
The bias circuit is composed of the following elements (1) to (5).
(1) RF signal input bipolar transistor and bias bipolar transistor 1 constituting a current mirror
(2) Base current compensating bipolar transistor 2 for compensating the base current of a current mirror composed of an RF signal input bipolar transistor and a bias bipolar transistor
(3) Power supply 3 for supplying a constant voltage to the bipolar transistor for bias
(4) A resistor 4 connected between the collector of the bias bipolar transistor 1 and the power supply 3
(5) A resistor 5 connected between the base of the bias bipolar transistor 1 and the base of the RF signal input bipolar transistor.

ＲＦ信号入力用バイポーラトランジスタに入力されるＲＦ信号が小信号である場合、ＲＦ信号入力用バイポーラトランジスタのベース電位Ｖｂは、次のように表される。
Ｖｂ＝Ｖｒｅｆ−Ｒ１×Ｉｒｅｆ−Ｒ２×Ｉｂ
ただし、Ｖｒｅｆは電源３から出力される電圧、Ｒ１は抵抗４の抵抗値、Ｉｒｅｆは抵抗４を流れる電流、Ｒ２は抵抗５の抵抗値、Ｉｂは抵抗５を流れる電流（ＲＦ信号入力用バイポーラトランジスタのベース電流）である。 When the RF signal input to the RF signal input bipolar transistor is a small signal, the base potential Vb of the RF signal input bipolar transistor is expressed as follows.
Vb = Vref−R1 × Iref−R2 × Ib
However, Vref is the voltage output from the power supply 3, R1 is the resistance value of the resistor 4, Iref is the current flowing through the resistor 4, R2 is the resistance value of the resistor 5, and Ib is the current flowing through the resistor 5 (RF signal input bipolar transistor) Base current).

一方、ＲＦ信号入力用バイポーラトランジスタに入力されるＲＦ信号が大信号である場合、ＲＦ信号入力用バイポーラトランジスタのベース電位Ｖｂは、次のように表される。
Ｖｂ＝Ｖｒｅｆ−Ｒ１×Ｉｒｅｆ−Ｒ２×Ｉｂ−Ｒ２×ΔＩｂ
ただし、ΔＩｂはＲＦ信号入力用バイポーラトランジスタのベース電流の増加量であり、ＲＦ信号入力用バイポーラトランジスタに入力されるＲＦ信号が小信号である場合より、ＲＦ信号入力用バイポーラトランジスタのベース電位ＶｂがＲ２×ΔＩｂだけ降下する。 On the other hand, when the RF signal input to the RF signal input bipolar transistor is a large signal, the base potential Vb of the RF signal input bipolar transistor is expressed as follows.
Vb = Vref−R1 × Iref−R2 × Ib−R2 × ΔIb
However, ΔIb is an increase amount of the base current of the RF signal input bipolar transistor, and the base potential Vb of the RF signal input bipolar transistor is smaller than that in the case where the RF signal input to the RF signal input bipolar transistor is a small signal. It falls by R2 × ΔIb.

電子情報通信学会の信学技報「ＭＷ２０００−１５４」IEICE Technical Report "MW2000-154"

従来のミクサ回路は以上のように構成されているので、ＲＦ信号入力用バイポーラトランジスタに入力されるＲＦ信号が大信号である場合、ＲＦ信号が小信号である場合より、ＲＦ信号入力用バイポーラトランジスタのベース電位Ｖｂが降下する。このため、バイアス点がＢ級よりにシフトして、飽和特性が劣化することがあるなどの課題があった。 Since the conventional mixer circuit is configured as described above, the RF signal input bipolar transistor is larger when the RF signal input to the RF signal input bipolar transistor is a large signal than when the RF signal is a small signal. The base potential Vb drops. Therefore, there is a problem that the bias point is shifted from the class B and the saturation characteristics may be deteriorated.

この発明は上記のような課題を解決するためになされたもので、ＲＦ信号入力用バイポーラトランジスタに入力されるＲＦ信号が大信号である場合でも、ＲＦ信号入力用バイポーラトランジスタのベース電位の降下を抑制して、高飽和特性を実現することができるミクサ回路を得ることを目的とする。 The present invention has been made to solve the above-described problems. Even when the RF signal input to the RF signal input bipolar transistor is a large signal, the base potential of the RF signal input bipolar transistor is reduced. An object of the present invention is to obtain a mixer circuit that can suppress and realize high saturation characteristics.

この発明に係るミクサ回路は、高周波入力用バイポーラトランジスタ及びバイアス用バイポーラトランジスタから構成されるカレントミラーのベース電流を補償するベース電流補償用バイポーラトランジスタと、ベースとコレクタが短絡され、かつ、エミッタがカレントミラーのベースに接続され、カレントミラーのベース電圧が所定電圧以上であればオフ状態で、カレントミラーのベース電圧が所定電圧より低下するとオン状態になるスイッチ用バイポーラトランジスタと、スイッチ用バイポーラトランジスタのベース及びコレクタに定電流を出力する電流源とを備えたものである。 The mixer circuit according to the present invention includes a base current compensating bipolar transistor that compensates a base current of a current mirror composed of a high frequency input bipolar transistor and a bias bipolar transistor , a base and a collector that are short-circuited, and an emitter that is a current. A switch bipolar transistor that is connected to the base of the mirror and is turned off when the base voltage of the current mirror is equal to or higher than a predetermined voltage and turned on when the base voltage of the current mirror falls below the predetermined voltage, and a base of the switch bipolar transistor And a current source that outputs a constant current to the collector .

この発明によれば、高周波入力用バイポーラトランジスタに入力される高周波の差動信号が大信号である場合でも、高周波入力用バイポーラトランジスタのベース電位の降下を抑制して、高飽和特性を実現することができる効果がある。 According to the present invention, even if a high frequency of the differential signal input to the high frequency input bipolar transistor is large signal, to suppress the drop of the base potential of the bipolar transistor for high frequency input, to achieve a high saturation characteristics There is an effect that can.

実施の形態１．
図１はこの発明の実施の形態１によるミクサ回路を示す構成図であり、図において、ＲＦ信号入力用バイポーラトランジスタ１３ａは例えばＢＪＴ、ＨＢＴなどのＮＰＮバイポーラトランジスタから構成されており、ベースがコンデンサ１２ａを介してＲＦ信号入力端子１１ａと接続され、エミッタがグランドと接続されている。
ＲＦ信号入力用バイポーラトランジスタ１３ｂはＮＰＮバイポーラトランジスタから構成されており、ベースがコンデンサ１２ｂを介してＲＦ信号入力端子１１ｂと接続され、エミッタがグランドと接続されている。
なお、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂから、ＲＦ信号の差動信号（高周波の差動信号）を入力する高周波入力用バイポーラトランジスタが構成されている。 Embodiment 1 FIG.
FIG. 1 is a block diagram showing a mixer circuit according to Embodiment 1 of the present invention. In FIG. 1, an RF signal input bipolar transistor 13a is formed of an NPN bipolar transistor such as BJT or HBT, and a base is a capacitor 12a. Is connected to the RF signal input terminal 11a, and the emitter is connected to the ground.
The RF signal input bipolar transistor 13b is composed of an NPN bipolar transistor. The base is connected to the RF signal input terminal 11b via the capacitor 12b, and the emitter is connected to the ground.
The RF signal input bipolar transistors 13a and 13b constitute a high-frequency input bipolar transistor that inputs a differential signal of an RF signal (a high-frequency differential signal).

信号変換部１４はＬＯ信号の差動信号（局部発振波の差動信号）を用いて、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂにより入力されたＲＦ信号の差動信号をＩＦ信号の差動信号（中間周波の差動信号）に変換し、ＩＦ信号の差動信号をＩＦ信号出力端子１８ａ，１８ｂに出力する。なお、信号変換部１４は信号変換手段を構成している。
ＬＯ信号入力用バイポーラトランジスタ１６ａはＮＰＮバイポーラトランジスタから構成されており、ベースがＬＯ信号入力端子１５ａと接続され、エミッタがＲＦ信号入力用バイポーラトランジスタ１３ａのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗１７ａ及びＩＦ信号出力端子１８ａと接続されている。
ＬＯ信号入力用バイポーラトランジスタ１６ｂはＮＰＮバイポーラトランジスタから構成されており、ベースがＬＯ信号入力端子１５ｂと接続され、エミッタがＲＦ信号入力用バイポーラトランジスタ１３ａのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗１７ｂ及びＩＦ信号出力端子１８ｂと接続されている。 The signal conversion unit 14 uses the differential signal of the LO signal (the differential signal of the local oscillation wave) and converts the differential signal of the RF signal input by the RF signal input bipolar transistors 13a and 13b into the differential signal of the IF signal. The differential signal of the IF signal is output to the IF signal output terminals 18a and 18b. The signal converting unit 14 constitutes a signal converting unit.
The LO signal input bipolar transistor 16a is composed of an NPN bipolar transistor, the base is connected to the LO signal input terminal 15a, the emitter is connected to the collector of the RF signal input bipolar transistor 13a, and the collector is the collector bias application resistor. 17a and IF signal output terminal 18a.
The LO signal input bipolar transistor 16b is composed of an NPN bipolar transistor, the base is connected to the LO signal input terminal 15b, the emitter is connected to the collector of the RF signal input bipolar transistor 13a, and the collector is the collector bias application resistor. 17b and IF signal output terminal 18b.

ＬＯ信号入力用バイポーラトランジスタ１６ｃはＮＰＮバイポーラトランジスタから構成されており、ベースがＬＯ信号入力端子１５ｂと接続され、エミッタがＲＦ信号入力用バイポーラトランジスタ１３ｂのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗１７ａ及びＩＦ信号出力端子１８ａと接続されている。
ＬＯ信号入力用バイポーラトランジスタ１６ｄはＮＰＮバイポーラトランジスタから構成されており、ベースがＬＯ信号入力端子１５ａと接続され、エミッタがＲＦ信号入力用バイポーラトランジスタ１３ｂのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗１７ｂ及びＩＦ信号出力端子１８ｂと接続されている。 The LO signal input bipolar transistor 16c is composed of an NPN bipolar transistor, the base is connected to the LO signal input terminal 15b, the emitter is connected to the collector of the RF signal input bipolar transistor 13b, and the collector is the collector bias application resistor. 17a and IF signal output terminal 18a.
The LO signal input bipolar transistor 16d is composed of an NPN bipolar transistor, the base is connected to the LO signal input terminal 15a, the emitter is connected to the collector of the RF signal input bipolar transistor 13b, and the collector is the collector bias application resistor. 17b and IF signal output terminal 18b.

バイアス回路２１はＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースに電圧を供給するとともに、コレクタバイアス用印加抵抗１７ａ，１７ｂに電圧を供給する回路である。
バイアス用バイポーラトランジスタ２２はＮＰＮバイポーラトランジスタから構成されており、ベースがバイアス用印加抵抗２３を介してＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂと接続され、エミッタがグランドと接続されている。
なお、バイアス用バイポーラトランジスタ２２はＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂとカレントミラーを構成している。 The bias circuit 21 supplies a voltage to the bases of the RF signal input bipolar transistors 13a and 13b and supplies a voltage to the collector bias application resistors 17a and 17b.
The bias bipolar transistor 22 is composed of an NPN bipolar transistor, the base is connected to the RF signal input bipolar transistors 13a and 13b via the bias application resistor 23, and the emitter is connected to the ground.
The bias bipolar transistor 22 forms a current mirror with the RF signal input bipolar transistors 13a and 13b.

ベース電流補償用バイポーラトランジスタ２４はＮＰＮバイポーラトランジスタから構成されており、ベースがバイアス用バイポーラトランジスタ２２のコレクタと接続され、エミッタがバイアス用バイポーラトランジスタ２２のベースと接続されている。
なお、ベース電流補償用バイポーラトランジスタ２４はＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂ及びバイアス用バイポーラトランジスタ２２から構成されるカレントミラーのベース電流を補償する。 The base current compensating bipolar transistor 24 is composed of an NPN bipolar transistor. The base is connected to the collector of the bias bipolar transistor 22 and the emitter is connected to the base of the bias bipolar transistor 22.
The base current compensating bipolar transistor 24 compensates the base current of the current mirror composed of the RF signal input bipolar transistors 13a and 13b and the bias bipolar transistor 22.

電流供給回路２５はベース電流補償用バイポーラトランジスタ２４によるベース電流の補償量に応じた電流をバイアス用バイポーラトランジスタ２２に供給する回路である。なお、電流供給回路２５は電流供給手段を構成している。
電源２６は基準抵抗２７ａ，２７ｂを介して電圧をＰ型のカレントミラー回路２８に印加する。
カレントミラー回路２８は２つのＰ型トランジスタ２９ａ，２９ｂから構成されており、ベース電流補償用バイポーラトランジスタ２４によるベース電流の補償量に応じた電流をバイアス用バイポーラトランジスタ２２に供給する。 The current supply circuit 25 is a circuit that supplies a current corresponding to the compensation amount of the base current by the base current compensation bipolar transistor 24 to the bias bipolar transistor 22. The current supply circuit 25 constitutes current supply means.
The power supply 26 applies a voltage to the P-type current mirror circuit 28 via the reference resistors 27a and 27b.
The current mirror circuit 28 includes two P-type transistors 29a and 29b, and supplies a current corresponding to the compensation amount of the base current by the base current compensation bipolar transistor 24 to the bias bipolar transistor 22.

Ｐ型トランジスタ２９ａはゲートがベース電流補償用バイポーラトランジスタ２４のコレクタと接続され、ソースが基準抵抗２７ａと接続され、ドレインがバイアス用バイポーラトランジスタ２２のコレクタと接続されている。
Ｐ型トランジスタ２９ｂはゲート及びドレインがベース電流補償用バイポーラトランジスタ２４のコレクタと接続され、ソースが基準抵抗２７ｂと接続されている。 The P-type transistor 29 a has a gate connected to the collector of the base current compensating bipolar transistor 24, a source connected to the reference resistor 27 a, and a drain connected to the collector of the bias bipolar transistor 22.
The P-type transistor 29b has a gate and a drain connected to the collector of the base current compensating bipolar transistor 24, and a source connected to the reference resistor 27b.

次に動作について説明する。
ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂは、ＲＦ信号入力端子１１ａ，１１ｂからＲＦ信号の差動信号を入力する。
信号変換部１４は、ＬＯ信号入力用バイポーラトランジスタ１６ａ，１６ｂ，１６ｃ，１６ｄがＬＯ信号入力端子１５ａ，１５ｂからＬＯ信号の差動信号を入力すると、そのＬＯ信号の差動信号を用いて、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂにより入力されたＲＦ信号の差動信号をＩＦ信号の差動信号に変換し、そのＩＦ信号の差動信号をＩＦ信号出力端子１８ａ，１８ｂに出力する。 Next, the operation will be described.
The RF signal input bipolar transistors 13a and 13b receive RF signal differential signals from the RF signal input terminals 11a and 11b.
When the LO signal input bipolar transistors 16a, 16b, 16c, and 16d receive the LO signal differential signal from the LO signal input terminals 15a and 15b, the signal conversion unit 14 uses the LO signal differential signal to generate an RF signal. The differential signal of the RF signal input by the signal input bipolar transistors 13a and 13b is converted into the differential signal of the IF signal, and the differential signal of the IF signal is output to the IF signal output terminals 18a and 18b.

バイアス回路２１のバイアス用バイポーラトランジスタ２２は、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂとカレントミラーを構成しており、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースに電圧を供給しているが、ベース電流補償用バイポーラトランジスタ２４がＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電位Ｖｂが一定になるように、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電流Ｉｂを補償している。
具体的には、以下の通りである。 The bias bipolar transistor 22 of the bias circuit 21 forms a current mirror with the RF signal input bipolar transistors 13a and 13b, and supplies a voltage to the bases of the RF signal input bipolar transistors 13a and 13b. The current compensation bipolar transistor 24 compensates the base current Ib of the RF signal input bipolar transistors 13a and 13b so that the base potential Vb of the RF signal input bipolar transistors 13a and 13b is constant.
Specifically, it is as follows.

ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂに入力されるＲＦ信号が小信号である場合、バイアス回路２１の基準電流Ｉｒｅｆは、次のように表される。
Ｉｒｅｆ＝（Ｖｒｅｆ−Ｖｐｎｐ−２Ｖｂｅ）／Ｒ１（１）
ただし、Ｖｒｅｆは電源２６から出力される電圧、ＶｐｎｐはＰ型トランジスタ２９ａ，２９ｂのゲート・ソース間電圧、Ｖｂｅはベース電流補償用バイポーラトランジスタ２４のベース・エミッタ間電圧、Ｒ１は基準抵抗２７ａ，２７ｂの抵抗値である。 When the RF signal input to the RF signal input bipolar transistors 13a and 13b is a small signal, the reference current Iref of the bias circuit 21 is expressed as follows.
Iref = (Vref−Vpnp−2Vbe) / R1 (1)
Where Vref is the voltage output from the power supply 26, Vpnp is the gate-source voltage of the P-type transistors 29a and 29b, Vbe is the base-emitter voltage of the base current compensating bipolar transistor 24, and R1 is the reference resistors 27a and 27b. Resistance value.

この場合、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのコレクタ電流Ｉｃは、次のように表される。
Ｉｃ＝［Ｎ／{（１＋(（１＋Ｎ)／β(１＋β)））}］×Ｉｒｅｆ（２）
また、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電位Ｖｂとベース電流Ｉｂは、次のように表される。
Ｖｂ＝（Ｖｒｅｆ−Ｉｒｅｆ×Ｒ１−Ｖｐｎｐ）／２（３）
Ｉｂ＝Ｉｃ／β （４）
ただし、βはＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂの電流増幅率、ＮはＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのミラー比である。 In this case, the collector current Ic of the RF signal input bipolar transistors 13a and 13b is expressed as follows.
Ic = [N / {(1 + ((1 + N) / β (1 + β)))}] × Iref (2)
The base potential Vb and the base current Ib of the RF signal input bipolar transistors 13a and 13b are expressed as follows.
Vb = (Vref−Iref × R1−Vpnp) / 2 (3)
Ib = Ic / β (4)
Where β is the current amplification factor of the RF signal input bipolar transistors 13a and 13b, and N is the mirror ratio of the RF signal input bipolar transistors 13a and 13b.

一方、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂに入力されるＲＦ信号が大信号である場合、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電位Ｖｂの降下を抑制するために、ベース電流補償用バイポーラトランジスタ２４によるベース電流Ｉｂの補償量が増加する。
これにより、カレントミラー回路２８がバイアス用バイポーラトランジスタ２２に供給する電流、即ち、バイアス回路２１の基準電流Ｉｒｅｆが増加する。
その結果、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電流Ｉｂが、以下のように増加する。
Ｉｂ＿ｆｉｎａｌ＝ΔＩｂ｛１＋Σ（Ｎ×Ａ）ⁿ｝（５）
Ａ＝(β×β’／（β’−２）)
／｛β（β＋１）（β’＋２）−β×β'＋β’＋２｝（６）
ただし、Ｉｂ＿ｆｉｎａｌは増加後のベース電流、β’はベース電流補償用バイポーラトランジスタ２４の電流増幅率である。 On the other hand, when the RF signal input to the RF signal input bipolar transistors 13a and 13b is a large signal, the base current compensation bipolar is used to suppress the drop in the base potential Vb of the RF signal input bipolar transistors 13a and 13b. The compensation amount of the base current Ib by the transistor 24 increases.
As a result, the current supplied from the current mirror circuit 28 to the bias bipolar transistor 22, that is, the reference current Iref of the bias circuit 21 increases.
As a result, the base current Ib of the RF signal input bipolar transistors 13a and 13b increases as follows.
Ib_final = ΔIb {1 + Σ (N × A) ⁿ } (5)
A = (β × β ′ / (β′−2))
/ {Β (β + 1) (β ′ + 2) −β × β ′ + β ′ + 2} (6)
Here, Ib_final is the increased base current, and β ′ is the current amplification factor of the base current compensating bipolar transistor 24.

したがって、ＲＦ信号が大信号であるとき、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電流ＩｂがΔＩｂだけ増加すると、ベース電流ＩｂがΔＩｂ（Σ（Ｎ×Ａ）ⁿ）だけ補償されることになり、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電位Ｖｂも増加する。
ベース電流Ｉｂの補償量は、カレントミラー回路２８のミラー比Ｎによって調整することができる。
なお、Ｎ×Ａ＜１の条件を満足することにより、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電流Ｉｂの発散を抑えることができる。 Therefore, when the RF signal is a large signal, if the base current Ib of the RF signal input bipolar transistors 13a and 13b increases by ΔIb, the base current Ib is compensated by ΔIb (Σ (N × A) ⁿ ). Thus, the base potential Vb of the RF signal input bipolar transistors 13a and 13b also increases.
The compensation amount of the base current Ib can be adjusted by the mirror ratio N of the current mirror circuit 28.
When the condition of N × A <1 is satisfied, the divergence of the base current Ib of the RF signal input bipolar transistors 13a and 13b can be suppressed.

図２はこの発明の実施の形態１によるミクサ回路及び従来のミクサ回路におけるベース電圧と利得の出力電力依存性を示す説明図である。
従来のミクサ回路の場合、図２から明らかなように、ＲＦ信号が大信号であるとき、ベース電位Ｖｂが降下して、出力電力の利得も低下する。
これに対して、この実施の形態１のミクサ回路の場合、カレントミラー回路２８がベース電流補償用バイポーラトランジスタ２４によるベース電流Ｉｂの補償量に応じた電流をバイアス用バイポーラトランジスタ２２に供給するようにしているので、ＲＦ信号が大信号であるときも、ベース電位Ｖｂが降下せず、出力電力の利得の低下を抑制している。 FIG. 2 is an explanatory diagram showing the output power dependence of the base voltage and gain in the mixer circuit according to Embodiment 1 of the present invention and the conventional mixer circuit.
In the case of the conventional mixer circuit, as is clear from FIG. 2, when the RF signal is a large signal, the base potential Vb is lowered and the gain of the output power is also lowered.
In contrast, in the case of the mixer circuit of the first embodiment, the current mirror circuit 28 supplies a current corresponding to the compensation amount of the base current Ib by the base current compensation bipolar transistor 24 to the bias bipolar transistor 22. Therefore, even when the RF signal is a large signal, the base potential Vb does not drop, and a reduction in the gain of the output power is suppressed.

以上で明らかなように、この実施の形態１によれば、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂ及びバイアス用バイポーラトランジスタ２２から構成されるカレントミラーのベース電流Ｉｂを補償するベース電流補償用バイポーラトランジスタ２４を設け、電流供給回路２５がベース電流補償用バイポーラトランジスタ２４によるベース電流Ｉｂの補償量に応じた電流をバイアス用バイポーラトランジスタ２２に供給するように構成したので、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂに入力されるＲＦ信号が大信号である場合でも、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電位Ｖｂの降下を抑制して、高飽和特性を実現することができる効果を奏する。 As is apparent from the above, according to the first embodiment, the base current compensating bipolar transistor for compensating the base current Ib of the current mirror composed of the RF signal input bipolar transistors 13a and 13b and the bias bipolar transistor 22 is obtained. 24, and the current supply circuit 25 is configured to supply the bias bipolar transistor 22 with a current corresponding to the compensation amount of the base current Ib by the base current compensation bipolar transistor 24. Therefore, the RF signal input bipolar transistor 13a, Even when the RF signal input to 13b is a large signal, it is possible to suppress the drop in the base potential Vb of the RF signal input bipolar transistors 13a and 13b and achieve a high saturation characteristic.

なお、この実施の形態１では、バイアス印加素子として、バイアス用印加抵抗２３を用いるものについて示したが、これに限るものではなく、例えば、インダクタを用いてもよい。
また、この実施の形態１では、カレントミラー回路２８が２つのＰ型トランジスタ２９ａ，２９ｂから構成されているものについて示したが、図３に示すように、カレントミラー回路２８が２つのＰＮＰバイポーラトランジスタ２９ｃ，２９ｄから構成されていてもよく、同様の効果を奏することができる。 In the first embodiment, the bias application element using the bias application resistor 23 is shown. However, the present invention is not limited to this, and for example, an inductor may be used.
In the first embodiment, the current mirror circuit 28 includes two P-type transistors 29a and 29b. However, as shown in FIG. 3, the current mirror circuit 28 includes two PNP bipolar transistors. 29c and 29d may be comprised, and there can exist the same effect.

実施の形態２．
図４はこの発明の実施の形態２によるミクサ回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
ＩＦ信号入力用バイポーラトランジスタ３３ａはＮＰＮバイポーラトランジスタから構成されており、ベースがコンデンサ３２ａを介してＩＦ信号入力端子３１ａと接続され、エミッタがグランドと接続されている。
ＩＦ信号入力用バイポーラトランジスタ３３ｂはＮＰＮバイポーラトランジスタから構成されており、ベースがコンデンサ３２ｂを介してＩＦ信号入力端子３１ｂと接続され、エミッタがグランドと接続されている。
なお、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂから、ＩＦ信号の差動信号を入力する中間周波入力用バイポーラトランジスタが構成されている。 Embodiment 2. FIG.
4 is a block diagram showing a mixer circuit according to Embodiment 2 of the present invention. In the figure, the same reference numerals as those in FIG.
The IF signal input bipolar transistor 33a is composed of an NPN bipolar transistor, the base is connected to the IF signal input terminal 31a via the capacitor 32a, and the emitter is connected to the ground.
The IF signal input bipolar transistor 33b is composed of an NPN bipolar transistor, the base is connected to the IF signal input terminal 31b via the capacitor 32b, and the emitter is connected to the ground.
The IF signal input bipolar transistors 33a and 33b constitute an intermediate frequency input bipolar transistor for inputting a differential signal of the IF signal.

信号変換部３４はＬＯ信号の差動信号（局部発振波の差動信号）を用いて、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂにより入力されたＩＦ信号の差動信号をＲＦ信号の差動信号に変換し、ＲＦ信号の差動信号をＲＦ信号出力端子３８ａ，３８ｂに出力する。なお、信号変換部３４は信号変換手段を構成している。
ＬＯ信号入力用バイポーラトランジスタ３６ａはＮＰＮバイポーラトランジスタから構成されており、ベースがＬＯ信号入力端子３５ａと接続され、エミッタがＩＦ信号入力用バイポーラトランジスタ３３ａのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗３７ａ及びＲＦ信号出力端子３８ａと接続されている。
ＬＯ信号入力用バイポーラトランジスタ３６ｂはＮＰＮバイポーラトランジスタから構成されており、ベースがＬＯ信号入力端子３５ｂと接続され、エミッタがＩＦ信号入力用バイポーラトランジスタ３３ａのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗３７ｂ及びＲＦ信号出力端子１８ｂと接続されている。 The signal conversion unit 34 uses the differential signal of the LO signal (the differential signal of the local oscillation wave) to convert the differential signal of the IF signal input by the IF signal input bipolar transistors 33a and 33b into the differential signal of the RF signal. The differential signal of the RF signal is output to the RF signal output terminals 38a and 38b. The signal converter 34 constitutes a signal converter.
The LO signal input bipolar transistor 36a is composed of an NPN bipolar transistor, the base is connected to the LO signal input terminal 35a, the emitter is connected to the collector of the IF signal input bipolar transistor 33a, and the collector is the collector bias application resistor. 37a and the RF signal output terminal 38a.
The LO signal input bipolar transistor 36b is composed of an NPN bipolar transistor, the base is connected to the LO signal input terminal 35b, the emitter is connected to the collector of the IF signal input bipolar transistor 33a, and the collector is the collector bias application resistor. 37b and the RF signal output terminal 18b.

ＬＯ信号入力用バイポーラトランジスタ３６ｃはＮＰＮバイポーラトランジスタから構成されており、ベースがＬＯ信号入力端子３５ｂと接続され、エミッタがＩＦ信号入力用バイポーラトランジスタ３３ｂのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗３７ａ及びＲＦ信号出力端子３８ａと接続されている。
ＬＯ信号入力用バイポーラトランジスタ３６ｄはＮＰＮバイポーラトランジスタから構成されており、ベースがＬＯ信号入力端子３５ａと接続され、エミッタがＩＦ信号入力用バイポーラトランジスタ３３ｂのコレクタと接続され、コレクタがコレクタバイアス用印加抵抗３７ｂ及びＲＦ信号出力端子１８ｂと接続されている。 The LO signal input bipolar transistor 36c is composed of an NPN bipolar transistor, the base is connected to the LO signal input terminal 35b, the emitter is connected to the collector of the IF signal input bipolar transistor 33b, and the collector is the collector bias application resistor. 37a and the RF signal output terminal 38a.
The LO signal input bipolar transistor 36d is composed of an NPN bipolar transistor, the base is connected to the LO signal input terminal 35a, the emitter is connected to the collector of the IF signal input bipolar transistor 33b, and the collector is the collector bias application resistor. 37b and the RF signal output terminal 18b.

次に動作について説明する。
ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂは、ＩＦ信号入力端子３１ａ，３１ｂからＩＦ信号の差動信号を入力する。
信号変換部３４は、ＬＯ信号入力用バイポーラトランジスタ３６ａ，３６ｂ，３６ｃ，３６ｄがＬＯ信号入力端子３５ａ，３５ｂからＬＯ信号の差動信号を入力すると、そのＬＯ信号の差動信号を用いて、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂにより入力されたＩＦ信号の差動信号をＲＦ信号の差動信号に変換し、そのＲＦ信号の差動信号をＲＦ信号出力端子３８ａ，３８ｂに出力する。 Next, the operation will be described.
The IF signal input bipolar transistors 33a and 33b receive IF signal differential signals from the IF signal input terminals 31a and 31b.
When the LO signal input bipolar transistors 36a, 36b, 36c, and 36d receive the LO signal differential signal from the LO signal input terminals 35a and 35b, the signal conversion unit 34 uses the LO signal differential signal to generate an IF signal. The differential signal of the IF signal input by the signal input bipolar transistors 33a and 33b is converted into the differential signal of the RF signal, and the differential signal of the RF signal is output to the RF signal output terminals 38a and 38b.

バイアス回路２１のバイアス用バイポーラトランジスタ２２は、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂとカレントミラーを構成しており、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベースに電圧を供給しているが、ベース電流補償用バイポーラトランジスタ２４がＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電位Ｖｂが一定になるように、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電流Ｉｂを補償している。
具体的には、以下の通りである。 The bias bipolar transistor 22 of the bias circuit 21 forms a current mirror with the IF signal input bipolar transistors 33a and 33b, and supplies a voltage to the bases of the IF signal input bipolar transistors 33a and 33b. The current compensating bipolar transistor 24 compensates the base current Ib of the IF signal input bipolar transistors 33a and 33b so that the base potential Vb of the IF signal input bipolar transistors 33a and 33b is constant.
Specifically, it is as follows.

ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂに入力されるＩＦ信号が小信号である場合、バイアス回路２１の基準電流Ｉｒｅｆは、次のように表される。
Ｉｒｅｆ＝（Ｖｒｅｆ−Ｖｐｎｐ−２Ｖｂｅ）／Ｒ１（７）
ただし、Ｖｒｅｆは電源２６から出力される電圧、ＶｐｎｐはＰ型トランジスタ２９ａ，２９ｂのゲート・ソース間電圧、Ｖｂｅはベース電流補償用バイポーラトランジスタ２４のベース・エミッタ間電圧、Ｒ１は基準抵抗２７ａ，２７ｂの抵抗値である。 When the IF signal input to the IF signal input bipolar transistors 33a and 33b is a small signal, the reference current Iref of the bias circuit 21 is expressed as follows.
Iref = (Vref−Vpnp−2Vbe) / R1 (7)
Where Vref is the voltage output from the power supply 26, Vpnp is the gate-source voltage of the P-type transistors 29a and 29b, Vbe is the base-emitter voltage of the base current compensating bipolar transistor 24, and R1 is the reference resistors 27a and 27b. Resistance value.

この場合、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのコレクタ電流Ｉｃは、次のように表される。
Ｉｃ＝［Ｎ／{（１＋(（１＋Ｎ)／β(１＋β)））}］×Ｉｒｅｆ（８）
また、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電位Ｖｂとベース電流Ｉｂは、次のように表される。
Ｖｂ＝（Ｖｒｅｆ−Ｉｒｅｆ×Ｒ１−Ｖｐｎｐ）／２（９）
Ｉｂ＝Ｉｃ／β （１０）
ただし、βはＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂは電流増幅率、ＮはＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのミラー比である。 In this case, the collector current Ic of the IF signal input bipolar transistors 33a and 33b is expressed as follows.
Ic = [N / {(1 + ((1 + N) / β (1 + β)))}] × Iref (8)
The base potential Vb and the base current Ib of the IF signal input bipolar transistors 33a and 33b are expressed as follows.
Vb = (Vref−Iref × R1−Vpnp) / 2 (9)
Ib = Ic / β (10)
Here, β is the current amplification factor of the IF signal input bipolar transistors 33a and 33b, and N is the mirror ratio of the IF signal input bipolar transistors 33a and 33b.

一方、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂに入力されるＩＦ信号が大信号である場合、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電位Ｖｂの降下を抑制するために、ベース電流補償用バイポーラトランジスタ２４によるベース電流Ｉｂの補償量が増加する。
これにより、カレントミラー回路２８がバイアス用バイポーラトランジスタ２２に供給する電流、即ち、バイアス回路２１の基準電流Ｉｒｅｆが増加する。
その結果、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電流Ｉｂが、以下のように増加する。
Ｉｂ＿ｆｉｎａｌ＝ΔＩｂ｛１＋Σ（Ｎ×Ａ）ⁿ｝（１１）
Ａ＝(β×β’／β’−２)
／｛β（β＋１）（β’＋２）−β×β'＋β’＋２｝（１２）
ただし、Ｉｂ＿ｆｉｎａｌは増加後のベース電流、β’はベース電流補償用バイポーラトランジスタ２４の電流増幅率である。 On the other hand, when the IF signal input to the IF signal input bipolar transistors 33a and 33b is a large signal, the base current compensation bipolar is used to suppress the drop in the base potential Vb of the IF signal input bipolar transistors 33a and 33b. The compensation amount of the base current Ib by the transistor 24 increases.
As a result, the current supplied from the current mirror circuit 28 to the bias bipolar transistor 22, that is, the reference current Iref of the bias circuit 21 increases.
As a result, the base current Ib of the IF signal input bipolar transistors 33a and 33b increases as follows.
Ib_final = ΔIb {1 + Σ (N × A) ⁿ } (11)
A = (β × β ′ / β′−2)
/ {Β (β + 1) (β ′ + 2) −β × β ′ + β ′ + 2} (12)
Here, Ib_final is the increased base current, and β ′ is the current amplification factor of the base current compensating bipolar transistor 24.

したがって、ＩＦ信号が大信号であるとき、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電流ＩｂがΔＩｂだけ増加すると、ベース電流ＩｂがΔＩｂ（Σ（Ｎ×Ａ）ⁿ）だけ補償されることになり、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電位Ｖｂも増加する。
ベース電流Ｉｂの補償量は、カレントミラー回路２８のミラー比Ｎによって調整することができる。
なお、Ｎ×Ａ＜１の条件を満足することにより、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電流Ｉｂの発散を抑えることができる。 Therefore, when the IF signal is a large signal, if the base current Ib of the IF signal input bipolar transistors 33a and 33b increases by ΔIb, the base current Ib is compensated by ΔIb (Σ (N × A) ⁿ ). Thus, the base potential Vb of the IF signal input bipolar transistors 33a and 33b also increases.
The compensation amount of the base current Ib can be adjusted by the mirror ratio N of the current mirror circuit 28.
When the condition of N × A <1 is satisfied, the divergence of the base current Ib of the IF signal input bipolar transistors 33a and 33b can be suppressed.

以上で明らかなように、この実施の形態２によれば、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂ及びバイアス用バイポーラトランジスタ２２から構成されるカレントミラーのベース電流Ｉｂを補償するベース電流補償用バイポーラトランジスタ２４を設け、電流供給回路２５がベース電流補償用バイポーラトランジスタ２４によるベース電流Ｉｂの補償量に応じた電流をバイアス用バイポーラトランジスタ２２に供給するように構成したので、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂに入力されるＩＦ信号が大信号である場合でも、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電位Ｖｂの降下を抑制して、高飽和特性を実現することができる効果を奏する。 As is apparent from the above, according to the second embodiment, the base current compensating bipolar transistor for compensating the base current Ib of the current mirror composed of the IF signal input bipolar transistors 33a and 33b and the bias bipolar transistor 22 is obtained. 24, and the current supply circuit 25 is configured to supply the bias bipolar transistor 22 with a current corresponding to the compensation amount of the base current Ib by the base current compensation bipolar transistor 24. Therefore, the IF signal input bipolar transistor 33a, Even when the IF signal input to 33b is a large signal, it is possible to suppress the drop in the base potential Vb of the IF signal input bipolar transistors 33a and 33b and to achieve a high saturation characteristic.

なお、この実施の形態２では、カレントミラー回路２８が２つのＰ型トランジスタ２９ａ，２９ｂから構成されているものについて示したが、カレントミラー回路２８が２つのＰＮＰバイポーラトランジスタから構成されていてもよく、同様の効果を奏することができる。 In the second embodiment, the current mirror circuit 28 is constituted by two P-type transistors 29a and 29b. However, the current mirror circuit 28 may be constituted by two PNP bipolar transistors. The same effect can be produced.

実施の形態３．
図５はこの発明の実施の形態３によるミクサ回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
電流源４１は定電流である基準電流Ｉｒｅｆ２をバイアス用バイポーラトランジスタ２２のコレクタに供給する。 Embodiment 3 FIG.
FIG. 5 is a block diagram showing a mixer circuit according to Embodiment 3 of the present invention. In the figure, the same reference numerals as those in FIG.
The current source 41 supplies a reference current Iref2, which is a constant current, to the collector of the bias bipolar transistor 22.

ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂに入力されるＲＦ信号が小信号である場合、バイアス回路２１の基準電流Ｉｒｅｆ２は、次のように表される。
Ｉｒｅｆ２＝（Ｖｒｅｆ−Ｖｐｎｐ−２Ｖｂｅ）／Ｒ１（１３）
この場合、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのコレクタ電流Ｉｃは、次のように表される。
Ｉｃ＝Ｎ／{（１＋(１＋Ｎ)）／β(１＋β)}×（Ｉｒｅｆ１＋Ｉｒｅｆ２）
（１４）
また、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電位Ｖｂとベース電流Ｉｂは、次のように表される。
Ｖｂ＝（Ｖｒｅｆ−Ｉｒｅｆ２×Ｒ１−Ｖｐｎｐ）／２（１５）
Ｉｂ＝Ｉｃ／β （１６）
ただし、βはＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂの電流増幅率、ＮはＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのミラー比である。
また、Ｉｒｅｆ１は電流源４１からバイアス用バイポーラトランジスタ２２のコレクタに供給される基準電流である。 When the RF signal input to the RF signal input bipolar transistors 13a and 13b is a small signal, the reference current Iref2 of the bias circuit 21 is expressed as follows.
Iref2 = (Vref−Vpnp−2Vbe) / R1 (13)
In this case, the collector current Ic of the RF signal input bipolar transistors 13a and 13b is expressed as follows.
Ic = N / {(1+ (1 + N)) / β (1 + β)} × (Iref1 + Iref2)
(14)
The base potential Vb and the base current Ib of the RF signal input bipolar transistors 13a and 13b are expressed as follows.
Vb = (Vref−Iref2 × R1−Vpnp) / 2 (15)
Ib = Ic / β (16)
Where β is the current amplification factor of the RF signal input bipolar transistors 13a and 13b, and N is the mirror ratio of the RF signal input bipolar transistors 13a and 13b.
Iref1 is a reference current supplied from the current source 41 to the collector of the bias bipolar transistor 22.

一方、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂに入力されるＲＦ信号が大信号である場合、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電位Ｖｂの降下を抑制するために、ベース電流補償用バイポーラトランジスタ２４によるベース電流Ｉｂの補償量が増加する。
これにより、カレントミラー回路２８がバイアス用バイポーラトランジスタ２２に供給する電流、即ち、バイアス回路２１の基準電流Ｉｒｅｆ２が増加する。
その結果、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電流Ｉｂが、以下のように増加する。
Ｉｂ＿ｆｉｎａｌ＝ΔＩｂ｛１＋Σ（Ｎ×Ａ）ⁿ｝（１７）
Ａ＝(β×β’／（β’−２）)
／｛β（β＋１）（β’＋２）−β×β'＋β’＋２｝（１８）
ただし、Ｉｂ＿ｆｉｎａｌは増加後のベース電流、β’はベース電流補償用バイポーラトランジスタ２４の電流増幅率である。 On the other hand, when the RF signal input to the RF signal input bipolar transistors 13a and 13b is a large signal, the base current compensation bipolar is used to suppress the drop in the base potential Vb of the RF signal input bipolar transistors 13a and 13b. The compensation amount of the base current Ib by the transistor 24 increases.
As a result, the current supplied from the current mirror circuit 28 to the bias bipolar transistor 22, that is, the reference current Iref2 of the bias circuit 21 increases.
As a result, the base current Ib of the RF signal input bipolar transistors 13a and 13b increases as follows.
Ib_final = ΔIb {1 + Σ (N × A) ⁿ } (17)
A = (β × β ′ / (β′−2))
/ {Β (β + 1) (β ′ + 2) −β × β ′ + β ′ + 2} (18)
Here, Ib_final is the increased base current, and β ′ is the current amplification factor of the base current compensating bipolar transistor 24.

以上で明らかなように、この実施の形態３によれば、基準電流Ｉｒｅｆ１をバイアス用バイポーラトランジスタ２２のコレクタに供給する電流源４１を設けるように構成したので、上記実施の形態１と同様の効果を奏する他に、電源２６の基準電圧Ｖｒｅｆが低電圧化されている場合でも、同様に動作することが可能になる効果を奏する。
なお、この実施の形態３では、電流源４１をバイアス用バイポーラトランジスタ２２のコレクタに接続しているものについて示しているが、例えば、電圧源と高抵抗からなる電流源をバイアス用バイポーラトランジスタ２２のコレクタに接続するようにしてもよいし、バンドギャップ回路をバイアス用バイポーラトランジスタ２２のコレクタに接続するようにしてもよい。 As apparent from the above, according to the third embodiment, since the current source 41 for supplying the reference current Iref1 to the collector of the bias bipolar transistor 22 is provided, the same effect as the first embodiment is obtained. In addition to the above, even when the reference voltage Vref of the power source 26 is lowered, there is an effect that the same operation is possible.
In the third embodiment, the current source 41 is connected to the collector of the bias bipolar transistor 22. For example, a current source composed of a voltage source and a high resistance is connected to the bias bipolar transistor 22. You may make it connect to a collector, and you may make it connect a band gap circuit to the collector of the bipolar transistor 22 for bias.

また、この実施の形態３では、カレントミラー回路２８が２つのＰ型トランジスタ２９ａ，２９ｂから構成されているものについて示したが、図６に示すように、カレントミラー回路２８が２つのＰＮＰバイポーラトランジスタ２９ｃ，２９ｄから構成されていてもよく、同様の効果を奏することができる。 In the third embodiment, the current mirror circuit 28 includes two P-type transistors 29a and 29b. However, as shown in FIG. 6, the current mirror circuit 28 includes two PNP bipolar transistors. 29c and 29d may be comprised, and there can exist the same effect.

実施の形態４．
図７はこの発明の実施の形態４によるミクサ回路を示す構成図であり、図において、図４と同一符号は同一または相当部分を示すので説明を省略する。
図４のミクサ回路と比べて、電流源４１が実装されている点で相違している。 Embodiment 4 FIG.
FIG. 7 is a block diagram showing a mixer circuit according to Embodiment 4 of the present invention. In the figure, the same reference numerals as those in FIG.
Compared with the mixer circuit of FIG. 4, the current source 41 is different.

ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂに入力されるＩＦ信号が小信号である場合、バイアス回路２１の基準電流Ｉｒｅｆ２は、次のように表される。
Ｉｒｅｆ２＝（Ｖｒｅｆ−Ｖｐｎｐ−２Ｖｂｅ）／Ｒ１（１９）
この場合、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのコレクタ電流Ｉｃは、次のように表される。
Ｉｃ＝Ｎ／{（１＋(１＋Ｎ)）／β(１＋β)}×（Ｉｒｅｆ１＋Ｉｒｅｆ２）
（２０）
また、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電位Ｖｂとベース電流Ｉｂは、次のように表される。
Ｖｂ＝（Ｖｒｅｆ−Ｉｒｅｆ２×Ｒ１−Ｖｐｎｐ）／２（２１）
Ｉｂ＝Ｉｃ／β （２２）
ただし、βはＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂの電流増幅率、ＮはＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのミラー比である。
また、Ｉｒｅｆ１は電流源４１からバイアス用バイポーラトランジスタ２２のコレクタに供給される基準電流である。 When the IF signal input to the IF signal input bipolar transistors 33a and 33b is a small signal, the reference current Iref2 of the bias circuit 21 is expressed as follows.
Iref2 = (Vref−Vpnp−2Vbe) / R1 (19)
In this case, the collector current Ic of the IF signal input bipolar transistors 33a and 33b is expressed as follows.
Ic = N / {(1+ (1 + N)) / β (1 + β)} × (Iref1 + Iref2)
(20)
The base potential Vb and the base current Ib of the IF signal input bipolar transistors 33a and 33b are expressed as follows.
Vb = (Vref−Iref2 × R1−Vpnp) / 2 (21)
Ib = Ic / β (22)
Where β is the current amplification factor of the IF signal input bipolar transistors 33a and 33b, and N is the mirror ratio of the IF signal input bipolar transistors 33a and 33b.
Iref1 is a reference current supplied from the current source 41 to the collector of the bias bipolar transistor 22.

一方、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂに入力されるＩＦ信号が大信号である場合、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電位Ｖｂの降下を抑制するために、ベース電流補償用バイポーラトランジスタ２４によるベース電流Ｉｂの補償量が増加する。
これにより、カレントミラー回路２８がバイアス用バイポーラトランジスタ２２に供給する電流、即ち、バイアス回路２１の基準電流Ｉｒｅｆ２が増加する。
その結果、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電流Ｉｂが、以下のように増加する。
Ｉｂ＿ｆｉｎａｌ＝ΔＩｂ｛１＋Σ（Ｎ×Ａ）ⁿ｝（２３）
Ａ＝(β×β’／（β’−２）)
／｛β（β＋１）（β’＋２）−β×β'＋β’＋２｝（２４）
ただし、Ｉｂ＿ｆｉｎａｌは増加後のベース電流、β’はベース電流補償用バイポーラトランジスタ２４の電流増幅率である。 On the other hand, when the IF signal input to the IF signal input bipolar transistors 33a and 33b is a large signal, the base current compensation bipolar is used to suppress the drop in the base potential Vb of the IF signal input bipolar transistors 33a and 33b. The compensation amount of the base current Ib by the transistor 24 increases.
As a result, the current supplied from the current mirror circuit 28 to the bias bipolar transistor 22, that is, the reference current Iref2 of the bias circuit 21 increases.
As a result, the base current Ib of the RF signal input bipolar transistors 13a and 13b increases as follows.
Ib_final = ΔIb {1 + Σ (N × A) ⁿ } (23)
A = (β × β ′ / (β′−2))
/ {Β (β + 1) (β ′ + 2) −β × β ′ + β ′ + 2} (24)
Here, Ib_final is the increased base current, and β ′ is the current amplification factor of the base current compensating bipolar transistor 24.

以上で明らかなように、この実施の形態４によれば、基準電流Ｉｒｅｆ１をバイアス用バイポーラトランジスタ２２のコレクタに供給する電流源４１を設けるように構成したので、上記実施の形態２と同様の効果を奏する他に、電源２６の基準電圧Ｖｒｅｆが低電圧化されている場合でも、同様に動作することが可能になる効果を奏する。 As apparent from the above, according to the fourth embodiment, since the current source 41 for supplying the reference current Iref1 to the collector of the bias bipolar transistor 22 is provided, the same effect as the second embodiment is obtained. In addition to the above, even when the reference voltage Vref of the power source 26 is lowered, there is an effect that the same operation is possible.

なお、この実施の形態４では、カレントミラー回路２８が２つのＰ型トランジスタ２９ａ，２９ｂから構成されているものについて示したが、カレントミラー回路２８が２つのＰＮＰバイポーラトランジスタから構成されていてもよく、同様の効果を奏することができる。 In the fourth embodiment, the current mirror circuit 28 is composed of two P-type transistors 29a and 29b. However, the current mirror circuit 28 may be composed of two PNP bipolar transistors. The same effect can be produced.

実施の形態５．
図８はこの発明の実施の形態５によるミクサ回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
電流供給回路５１はＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂ及びバイアス用バイポーラトランジスタ２２から構成されるカレントミラーのベース電位Ｖｂが所定電圧より低下すると、直流電流をＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースに供給する回路である。なお、電流供給回路５１は電流供給手段を構成している。 Embodiment 5 FIG.
FIG. 8 is a block diagram showing a mixer circuit according to Embodiment 5 of the present invention. In the figure, the same reference numerals as those in FIG.
When the base potential Vb of the current mirror composed of the RF signal input bipolar transistors 13a and 13b and the bias bipolar transistor 22 falls below a predetermined voltage, the current supply circuit 51 converts the direct current into the RF signal input bipolar transistors 13a and 13b. A circuit to be supplied to the base. The current supply circuit 51 constitutes current supply means.

スイッチ用バイポーラトランジスタ５２はベースとコレクタが短絡され、かつ、エミッタがＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースと接続され、カレントミラーのベース電位Ｖｂが所定電圧以上であればオフ状態で、カレントミラーのベース電位Ｖｂが所定電圧より低下するとオン状態になる。
電流源５４は抵抗５３を介して、定電流をスイッチ用バイポーラトランジスタ５２のベース及びコレクタに出力する。 The switching bipolar transistor 52 has its base and collector short-circuited, and its emitter connected to the bases of the RF signal input bipolar transistors 13a and 13b. When the base potential Vb of the current mirror is equal to or higher than a predetermined voltage, When the mirror base potential Vb falls below a predetermined voltage, the mirror is turned on.
The current source 54 outputs a constant current to the base and collector of the switching bipolar transistor 52 via the resistor 53.

次に動作について説明する。
スイッチ用バイポーラトランジスタ５２は、ベースとコレクタが短絡されており、ダイオードとして動作し、ダイオード端子間の電位差によってオンとオフが切り替わる。理想的にはオン時に短絡状態になり、オフ時に開放状態になる。
スイッチ用バイポーラトランジスタ５２は、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂに入力されるＲＦ信号が小信号である場合、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電位Ｖｂが所定電圧より高いので、オフ状態になる。 Next, the operation will be described.
The switching bipolar transistor 52 is short-circuited at the base and collector, operates as a diode, and is switched on and off by a potential difference between the diode terminals. Ideally, it is short-circuited when it is on and open when it is off.
When the RF signal input to the RF signal input bipolar transistors 13a and 13b is a small signal, the switch bipolar transistor 52 is off because the base potential Vb of the RF signal input bipolar transistors 13a and 13b is higher than a predetermined voltage. It becomes a state.

この場合、電流源５４がＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースから切り離されるので、電流源５４から直流電流がＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースに供給されず、バイアス回路２１のベース電流補償用バイポーラトランジスタ２４からベース電流ＩｂがＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースに供給される。 In this case, since the current source 54 is disconnected from the bases of the RF signal input bipolar transistors 13a and 13b, no direct current is supplied from the current source 54 to the bases of the RF signal input bipolar transistors 13a and 13b. A base current Ib is supplied from the base current compensating bipolar transistor 24 to the bases of the RF signal input bipolar transistors 13a and 13b.

一方、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂに入力されるＲＦ信号が大信号である場合、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電位Ｖｂがバイアス用印加抵抗２３によって降下するので、ベース電位Ｖｂが所定電圧より低くなる。
これにより、ダイオード端子間の電位差が増加して、スイッチ用バイポーラトランジスタ５２がオン状態になる。 On the other hand, when the RF signal input to the RF signal input bipolar transistors 13a and 13b is a large signal, the base potential Vb of the RF signal input bipolar transistors 13a and 13b drops due to the bias application resistor 23. Vb becomes lower than a predetermined voltage.
As a result, the potential difference between the diode terminals is increased, and the switching bipolar transistor 52 is turned on.

この場合、電流源５４がＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースと接続され、電流源５４から直流電流がＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースに供給されるので、バイアス回路２１のベース電流補償用バイポーラトランジスタ２４からＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースに供給されるベース電流Ｉｂの増加量を緩和することができる。
このため、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電位Ｖｂの降下を抑圧することが可能になる。 In this case, the current source 54 is connected to the bases of the RF signal input bipolar transistors 13a and 13b, and a direct current is supplied from the current source 54 to the bases of the RF signal input bipolar transistors 13a and 13b. The increase amount of the base current Ib supplied from the base current compensating bipolar transistor 24 to the bases of the RF signal input bipolar transistors 13a and 13b can be reduced.
Therefore, it is possible to suppress the drop in the base potential Vb of the RF signal input bipolar transistors 13a and 13b.

以上で明らかなように、この実施の形態５によれば、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂ及びバイアス用バイポーラトランジスタ２２から構成されるカレントミラーのベース電位Ｖｂが所定電圧より低下すると、直流電流をＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースに供給する電流供給回路５１を設けるように構成したので、ベース電流補償用バイポーラトランジスタ２４からＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースに供給されるベース電流Ｉｂの増加量を緩和して、ＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベース電位Ｖｂの降下を抑圧することができる効果を奏する。 As is apparent from the above, according to the fifth embodiment, when the base potential Vb of the current mirror composed of the RF signal input bipolar transistors 13a and 13b and the bias bipolar transistor 22 falls below a predetermined voltage, the direct current Is supplied to the bases of the RF signal input bipolar transistors 13a and 13b from the base current compensation bipolar transistor 24. The increase in the base current Ib is mitigated, and an effect of suppressing a drop in the base potential Vb of the RF signal input bipolar transistors 13a and 13b is achieved.

なお、この実施の形態５では、ベース電流補償用バイポーラトランジスタ２４がベース電流ＩｂをＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースに供給するものについて示したが、ベース電流補償用バイポーラトランジスタ２４の代わりに、例えば、ウィルソン形ミラー回路がベース電流ＩｂをＲＦ信号入力用バイポーラトランジスタ１３ａ，１３ｂのベースに供給するようにしてもよい。 Incidentally, in the fifth embodiment, the base current compensation bipolar transistor 24 is the base current Ib of the RF signal input bipolar transistors 13a, it has been described to supply the base of the 13b, instead of the base current compensation bipolar transistor 24 For example, a Wilson mirror circuit may supply the base current Ib to the bases of the RF signal input bipolar transistors 13a and 13b.

実施の形態６．
図９はこの発明の実施の形態６によるミクサ回路を示す構成図であり、図において、図４及び図８と同一符号は同一または相当部分を示すので説明を省略する。 Embodiment 6 FIG.
FIG. 9 is a block diagram showing a mixer circuit according to Embodiment 6 of the present invention. In the figure, the same reference numerals as those in FIGS.

次に動作について説明する。
スイッチ用バイポーラトランジスタ５２は、ベースとコレクタが短絡されており、ダイオードとして動作し、ダイオード端子間の電位差によってオンとオフが切り替わる。理想的にはオン時に短絡状態になり、オフ時に開放状態になる。
スイッチ用バイポーラトランジスタ５２は、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂに入力されるＩＦ信号が小信号である場合、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電位Ｖｂが所定電圧より高いので、オフ状態になる。 Next, the operation will be described.
The switching bipolar transistor 52 is short-circuited at the base and collector, operates as a diode, and is switched on and off by a potential difference between the diode terminals. Ideally, it is short-circuited when it is on and open when it is off.
When the IF signal input to the IF signal input bipolar transistors 33a and 33b is a small signal, the switch bipolar transistor 52 is off because the base potential Vb of the IF signal input bipolar transistors 33a and 33b is higher than a predetermined voltage. It becomes a state.

この場合、電流源５４がＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベースから切り離されるので、電流源５４から直流電流がＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベースに供給されず、バイアス回路２１のベース電流補償用バイポーラトランジスタ２４からベース電流ＩｂがＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベースに供給される。 In this case, since the current source 54 is disconnected from the bases of the IF signal input bipolar transistors 33a and 33b, no direct current is supplied from the current source 54 to the bases of the IF signal input bipolar transistors 33a and 33b. A base current Ib is supplied from the base current compensating bipolar transistor 24 to the bases of the IF signal input bipolar transistors 33a and 33b.

一方、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂに入力されるＩＦ信号が大信号である場合、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電位Ｖｂがバイアス用印加抵抗２３によって降下するので、ベース電位Ｖｂが所定電圧より低くなる。
これにより、ダイオード端子間の電位差が増加して、スイッチ用バイポーラトランジスタ５２がオン状態になる。 On the other hand, when the IF signal input to the IF signal input bipolar transistors 33a and 33b is a large signal, the base potential Vb of the IF signal input bipolar transistors 33a and 33b drops due to the bias application resistor 23. Vb becomes lower than a predetermined voltage.
As a result, the potential difference between the diode terminals is increased, and the switching bipolar transistor 52 is turned on.

この場合、電流源５４がＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベースと接続され、電流源５４から直流電流がＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベースに供給されるので、バイアス回路２１のベース電流補償用バイポーラトランジスタ２４からＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベースに供給されるベース電流Ｉｂの増加量を緩和することができる。
このため、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電位Ｖｂの降下を抑圧することが可能になる。 In this case, the current source 54 is connected to the bases of the IF signal input bipolar transistors 33a and 33b, and a direct current is supplied from the current source 54 to the bases of the IF signal input bipolar transistors 33a and 33b. The increase amount of the base current Ib supplied from the base current compensating bipolar transistor 24 to the bases of the IF signal input bipolar transistors 33a and 33b can be reduced.
Therefore, it is possible to suppress the drop in the base potential Vb of the IF signal input bipolar transistors 33a and 33b.

以上で明らかなように、この実施の形態６によれば、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂ及びバイアス用バイポーラトランジスタ２２から構成されるカレントミラーのベース電位Ｖｂが所定電圧より低下すると、直流電流をＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベースに供給する電流供給回路５１を設けるように構成したので、ベース電流補償用バイポーラトランジスタ２４からＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベースに供給されるベース電流Ｉｂの増加量を緩和して、ＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベース電位Ｖｂの降下を抑圧することができる効果を奏する。 As is apparent from the above, according to the sixth embodiment, when the base potential Vb of the current mirror composed of the IF signal input bipolar transistors 33a and 33b and the bias bipolar transistor 22 falls below a predetermined voltage, the direct current Is supplied to the bases of the IF signal input bipolar transistors 33a and 33b from the base current compensation bipolar transistor 24. The amount of increase in the base current Ib is mitigated, and the effect of suppressing the drop in the base potential Vb of the IF signal input bipolar transistors 33a and 33b is achieved.

なお、この実施の形態６では、ベース電流補償用バイポーラトランジスタ２４がベース電流ＩｂをＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベースに供給するものについて示したが、ベース電流補償用バイポーラトランジスタ２４の代わりに、例えば、ウィルソン形ミラー回路がベース電流ＩｂをＩＦ信号入力用バイポーラトランジスタ３３ａ，３３ｂのベースに供給するようにしてもよい。
In the sixth embodiment, the base current compensation bipolar transistor 24 is the base current Ib of the IF signal input bipolar transistors 33a, it has been described to supply the base of the 33b, instead of the base current compensation bipolar transistor 24 For example, a Wilson mirror circuit may supply the base current Ib to the bases of the bipolar transistors 33a and 33b for IF signal input.

この発明の実施の形態１によるミクサ回路を示す構成図である。It is a block diagram which shows the mixer circuit by Embodiment 1 of this invention. この発明の実施の形態１によるミクサ回路及び従来のミクサ回路におけるベース電圧と利得の出力電力依存性を示す説明図である。It is explanatory drawing which shows the output power dependence of the base voltage and the gain in the mixer circuit by Embodiment 1 of this invention and the conventional mixer circuit. この発明の実施の形態１によるミクサ回路を示す構成図である。It is a block diagram which shows the mixer circuit by Embodiment 1 of this invention. この発明の実施の形態２によるミクサ回路を示す構成図である。It is a block diagram which shows the mixer circuit by Embodiment 2 of this invention. この発明の実施の形態３によるミクサ回路を示す構成図である。It is a block diagram which shows the mixer circuit by Embodiment 3 of this invention. この発明の実施の形態３によるミクサ回路を示す構成図である。It is a block diagram which shows the mixer circuit by Embodiment 3 of this invention. この発明の実施の形態４によるミクサ回路を示す構成図である。It is a block diagram which shows the mixer circuit by Embodiment 4 of this invention. この発明の実施の形態５によるミクサ回路を示す構成図である。It is a block diagram which shows the mixer circuit by Embodiment 5 of this invention. この発明の実施の形態６によるミクサ回路を示す構成図である。It is a block diagram which shows the mixer circuit by Embodiment 6 of this invention.

Explanation of symbols

１１ａ，１１ｂＲＦ信号入力端子、１２ａ，１２ｂ，３２ａ，３２ｂコンデンサ、１３ａ，１３ｂＲＦ信号入力用バイポーラトランジスタ（高周波入力用バイポーラトランジスタ）、１４，３４信号変換部（信号変換手段）、１５ａ，１５ｂ，３５ａ，３５ｂＬＯ信号入力端子、１６ａ，１６ｂ，１６ｃ，１６ｄ，３６ａ，３６ｂ，３６ｃ，３６ｄＬＯ信号入力用バイポーラトランジスタ、１７ａ，１７ｂコレクタバイアス用印加抵抗、１８ａ，１８ｂＩＦ信号出力端子、２１バイアス回路、２２バイアス用バイポーラトランジスタ、２３バイアス用印加抵抗、２４ベース電流補償用バイポーラトランジスタ、２５，５１電流供給回路（電流供給手段）、２６電源、２７ａ，２７ｂ基準抵抗、２８カレントミラー回路、２９ａ，２９ｂＰ型トランジスタ
３１ａ，３１ｂＩＦ信号入力端子、３３ａ，３３ｂＩＦ信号入力用バイポーラトランジスタ（中間周波入力用バイポーラトランジスタ）、３７ａ，３７ｂコレクタバイアス用印加抵抗、３８ａ，３８ｂＲＦ信号出力端子、４１，５４電流源、５２スイッチ用バイポーラトランジスタ、５３抵抗。 11a, 11b RF signal input terminal, 12a, 12b, 32a, 32b capacitor, 13a, 13b RF signal input bipolar transistor (high frequency input bipolar transistor), 14, 34 Signal converter (signal converter), 15a, 15b, 35a, 35b LO signal input terminal, 16a, 16b, 16c, 16d, 36a, 36b, 36c, 36d LO signal input bipolar transistor, 17a, 17b Collector bias application resistor, 18a, 18b IF signal output terminal, 21 bias circuit , 22 Bias bipolar transistor, 23 Bias applied resistor, 24 Base current compensation bipolar transistor, 25, 51 Current supply circuit (current supply means), 26 Power supply, 27a, 27b Reference resistor, 28 Current mirror circuit, 29a, 2 9b P-type transistor 31a, 31b IF signal input terminal, 33a, 33b IF signal input bipolar transistor (intermediate frequency input bipolar transistor), 37a, 37b Collector bias application resistor, 38a, 38b RF signal output terminal, 41, 54 Current source, 52 bipolar transistor for switch, 53 resistor.

Claims

Using a high-frequency input bipolar transistor that inputs a high-frequency differential signal and a local oscillation wave differential signal, the high-frequency differential signal input by the high-frequency input bipolar transistor is converted into an intermediate-frequency differential signal. Signal converting means, a high-frequency input bipolar transistor and a bias bipolar transistor constituting a current mirror, and a base current for compensating a base current of a current mirror composed of the high-frequency input bipolar transistor and the bias bipolar transistor When the compensating bipolar transistor, the base and the collector are short-circuited, the emitter is connected to the base of the current mirror, and the base voltage of the current mirror is equal to or higher than a predetermined voltage, the base voltage of the current mirror is Predetermined voltage Mixer circuit having the lowered and the switch for the bipolar transistor turned on, and a current source that outputs a constant current to the base and collector of the bipolar transistor for the switch Ri.

Using an intermediate frequency input bipolar transistor for inputting an intermediate frequency differential signal and a local oscillation wave differential signal, the intermediate frequency differential signal input by the intermediate frequency input bipolar transistor is converted into a high frequency differential signal. Signal conversion means for converting to a signal, the intermediate frequency input bipolar transistor and the bias bipolar transistor constituting the current mirror, the current mirror base current comprising the intermediate frequency input bipolar transistor and the bias bipolar transistor A base current compensating bipolar transistor that compensates for the current, the base and the collector are short-circuited, and the emitter is connected to the base of the current mirror. Mirror base voltage Mixer circuit having the lower than a predetermined voltage and switching bipolar transistors turned on, and a current source that outputs a constant current to the base and collector of the bipolar transistor for the switch.