[go: up one dir, main page]

JP4764155B2 - 絶縁膜形成方法、半導体装置の製造方法及びプログラム - Google Patents

絶縁膜形成方法、半導体装置の製造方法及びプログラム Download PDF

Info

Publication number
JP4764155B2
JP4764155B2 JP2005352498A JP2005352498A JP4764155B2 JP 4764155 B2 JP4764155 B2 JP 4764155B2 JP 2005352498 A JP2005352498 A JP 2005352498A JP 2005352498 A JP2005352498 A JP 2005352498A JP 4764155 B2 JP4764155 B2 JP 4764155B2
Authority
JP
Japan
Prior art keywords
flow rate
containing gas
condition
gas
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005352498A
Other languages
English (en)
Other versions
JP2007158112A (ja
Inventor
博 佐藤
錬平 中田
幸男 西山
竹人 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005352498A priority Critical patent/JP4764155B2/ja
Priority to TW095141990A priority patent/TW200733198A/zh
Priority to US11/633,484 priority patent/US7446061B2/en
Publication of JP2007158112A publication Critical patent/JP2007158112A/ja
Application granted granted Critical
Publication of JP4764155B2 publication Critical patent/JP4764155B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、絶縁膜形成方法、半導体装置の製造方法及びプログラムに関する。
半導体基板に形成されたアスペクト比（溝深さと間口幅の比の値）が、例えば１以上と高い溝部への絶縁膜形成は、高密度プラズマ化学気相堆積（ＨＤＰ−ＣＶＤ）技術を用いる方法が一般的である。近年では、水素分子（Ｈ２）を添加するＨＤＰ−ＣＶＤ技術が用いられている（例えば、特許文献１及び２参照。）。成膜時にＨ２を添加する事で、オーバーハングによる溝上部の間口閉塞を抑制しながら成膜を行なうことが可能となる。その結果、溝に埋め込まれた絶縁膜のボイド発生を防止することができ、溝部への埋め込み性能は向上する。
微細化によりアスペクト比が、例えば３以上と更に増大するため、ＨＤＰ−ＣＶＤを用いる上では、Ｈ２を添加することは必須となっている。しかし、Ｈ２による還元作用で絶縁膜中の酸素原子が欠乏し、絶縁膜品質に影響を与える。例えば、半導体装置の分離領域の絶縁特性が劣化する。このように、成膜における埋め込み性能と、絶縁膜品質とを同時に満足させることは困難である。
米国特許第６５９６６５３号明細書 米国特許第６５９６６５４号明細書
本発明の目的は、埋め込み性能を向上させ、且つ絶縁膜品質の劣化を抑制することが可能な絶縁膜形成方法、半導体装置の製造方法及びプログラムを提供することにある。
本発明の第１の態様によれば、溝が形成された被処理基板をプラズマが生成される反応室に載置し溝に絶縁膜を埋め込む絶縁膜形成方法であって、シリコン含有ガスの流量と酸素含有ガスの流量の和に対するシリコン含有ガス以外の水素含有ガスの流量の比を第１流量比、シリコン含有ガスの流量に対する酸素含有ガスの流量の比を第２流量比、第１流量比と第２流量比とのなす線形関係で規定される所定の臨界条件に対し、第１流量比を相対的に大きく第２流量比を相対的に小さく設定した流量条件をクラスタ発生条件、所定の臨界条件に対し、第１流量比を相対的に小さく第２流量比を相対的に大きく設定した流量条件をクラスタ抑制条件としたとき、クラスタ発生条件でシリコン含有ガス、酸素含有ガス、及び水素含有ガスを含むプロセスガスを反応室中に導入することと、クラスタ抑制条件で酸素含有ガス、並びにシリコン含有ガス及び水素含有ガスの少なくとも一方を含むプロセスガスを反応室中に導入することとを含む絶縁膜形成方法が提供される。
本発明の第２の態様によれば、半導体基板に溝を形成し、半導体基板をプラズマが生成される反応室に載置し、シリコン含有ガスの流量と酸素含有ガスの流量の和に対するシリコン含有ガス以外の水素含有ガスの流量の比を第１流量比、シリコン含有ガスの流量に対する酸素含有ガスの流量の比を第２流量比、第１流量比と第２流量比とのなす線形関係で規定される所定の臨界条件に対し、第１流量比を相対的に大きく第２流量比を相対的に小さく設定した流量条件をクラスタ発生条件、所定の臨界条件に対し、第１流量比を相対的に小さく第２流量比を相対的に大きく設定した流量条件をクラスタ抑制条件としたとき、クラスタ発生条件でシリコン含有ガス、酸素含有ガス、及び水素含有ガスを含むプロセスガスを反応室中に導入するステップ、及び、クラスタ抑制条件で酸素含有ガス、並びにシリコン含有ガス及び水素含有ガスの少なくとも一方を含むプロセスガスを反応室中に導入するステップを繰り返して、絶縁膜を溝に埋め込むことを含む半導体装置の製造方法が提供される。
本発明の第３の態様によれば、シリコン含有ガスの流量と酸素含有ガスの流量の和に対するシリコン含有ガス以外の水素含有ガスの流量の比を第１流量比、シリコン含有ガスの流量に対する酸素含有ガスの流量の比を第２流量比、第１流量比と第２流量比とのなす線形関係で規定される所定の臨界条件に対し、第１流量比を相対的に大きく第２流量比を相対的に小さく設定した流量条件をクラスタ発生条件、所定の臨界条件に対し、第１流量比を相対的に小さく第２流量比を相対的に大きく設定した流量条件をクラスタ抑制条件としたとき、クラスタ発生条件でシリコン含有ガス、酸素含有ガス、及び水素含有ガスを含むプロセスガスを反応室中に導入する手順と、クラスタ抑制条件で酸素含有ガス、並びにシリコン含有ガス及び水素含有ガスの少なくとも一方を含むプロセスガスを反応室中に導入する手順とを、プラズマ化学気相成長装置を制御するコンピュータに実施させるためのプログラムが提供される。
本発明によれば、埋め込み性能を向上させ、且つ絶縁膜品質の劣化を抑制することが可能な絶縁膜形成方法、半導体装置の製造方法及びプログラムを提供することが可能となる。
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
本発明の実施の形態に係るプラズマＣＶＤ（ＰＣＶＤ）装置は、図１に示すように、反応室１３、排気システム２２、ＲＦ電源２４、２６、ガス供給システム２８、制御装置３０等を備える。反応室１３は、金属製のベース部１４、及びベース部１４上のセラミック製のドーム部１２を備える。反応室１３の内部に、半導体基板１０を載置する電極１６が設けられる。半導体基板１０の表面とドーム部１２で囲まれた領域で、高密度プラズマ（ＨＤＰ）が生成される。
ベース部１４の底部には、反応室１３を真空排気する排気システム２２が接続される。また、ベース部１４の上部には、ノズル２０ａ、２０ｂが設けられる。ノズル２０ａ、２０ｂは、ガス供給システム２８に接続され、供給ライン２９を通してドーム部１２内の空間にプロセスガスを供給する。ガス供給システム２８には、例えば、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ6）、有機シラン等のシリコン（Ｓｉ）含有ガス、酸素分子（Ｏ２）、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ２Ｏ）等のＯ含有ガス、水素分子（Ｈ２）、水（Ｈ２Ｏ）、アンモニア（ＮＨ３）、メタン（ＣＨ４）、フォスフィン（ＰＨ３）、ジボラン（Ｂ２Ｈ６）等のＨ含有ガス、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）等の希ガス等のガス源が備えられる。また、プロセスガスそれぞれの供給量の制御に用いる質量流量計（ＭＦＣ）等の流量計も備えられる。
制御装置３０は、ＣＶＤ処理条件（レシピ）を記載したプログラムに基いて、ガス供給システム２８から供給される複数のガスの供給量を制御する。また、制御装置３０は、排気システム２２、及びＲＦ電源２４、２６の運転を制御する。
制御装置３０は、通常のコンピュータあるいは専用のハードウェアで構成される。プログラムは、制御装置３０のプログラム記憶部（図示省略）に格納される。また、プログラムは、外部からネットワークを介して制御装置３０のプログラム記憶部にインストールすることや、コンピュータ読取り可能な記録媒体に保存し、この記録媒体を制御装置３０のプログラム記憶部に読み込ませることにより、本発明の実施の形態の一連の操作を実行することができる。ここで、「コンピュータ読取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ等のプログラムを記録することができるような媒体などを意味する。具体的には、フレキシブルディスク、ＣＤ−ＲＯＭ，ＭＯディスク等が「コンピュータ読取り可能な記録媒体」に含まれる。更に、制御装置３０には入出力装置（図示省略）が接続されており、プログラム記憶部に格納されたプログラムにおける各パラメータの数値を入力して具体的なＣＶＤ処理条件を設定することや、設定されたＣＶＤ処理条件を出力すること等が可能となっている。
ドーム部１２の外壁に、コイル状に巻かれたアンテナ１８が設けられる。アンテナ１８は、ＲＦ電源２４に接続される。ＲＦ電源２４からアンテナ１８に印加されたＲＦ電力が誘導結合によりドーム部１２内の空間に供給されて、プラズマが生成される。電極１６は、ＲＦ電源２６に接続される。ＲＦ電源２６からバイアス電力が電極１６に印加され、ドーム部１２内に励起されたプラズマと電極１６上の半導体基板１０間にセルフバイアス電圧が印加される。
まず、半導体基板１０の表面に形成された素子分離用の溝に、酸化シリコン（ＳｉＯ２）絶縁膜を埋め込む通常のＨＤＰ−ＣＶＤプロセスについて説明する。例えば、図２に示すようなＨＤＰ−ＣＶＤのレシピにおける、加熱、成膜、及びパージの手順を実行するためのプログラムが制御装置３０のプログラム記憶部に格納される。プログラムには、各手順におけるプロセスガスの流量条件、バイアス電力及びプラズマ励起用のＲＦ電力（図示省略）の印加条件等の処理条件がパラメータとして記載されている。
図３に示すように、Ｓｉ等の半導体基板１０の上に成膜された窒化シリコン（Ｓｉ３Ｎ４）等の保護膜４２に、フォトリソグラフィ等により、溝形成用のマスクパターンが転写される。反応性イオンエッチング（ＲＩＥ）等により、例えばアスペクト比が約３以上の素子分離用の溝４４が半導体基板１０に形成される。
溝４４が形成された半導体基板１０が、ＰＣＶＤ装置の反応室１３の電極１６上に載置される。プログラムをプログラム記憶部から読み出し、制御装置３０によりプロセスガスの流量、バイアス電力、ＲＦ電力等が以下のように制御される。
加熱過程で、ガス供給システム２８から反応室１３にＡｒガスが導入される。ＲＦ電源２４からアンテナ１８にＲＦ電力が供給され、ドーム１２内に生成されたＡｒプラズマにより半導体基板１０が加熱される。
成膜過程で、Ａｒガスの供給が停止される。引き続き、例えば、ＳｉＨ４ガスが約１０ｓｃｃｍ、Ｏ２ガスが約２２ｓｃｃｍ、Ｈ２ガスが約７００ｓｃｃｍの流量で反応室１３に供給される。また、ＲＦ電源２６からバイアス電力が約２〜３ｋＷで電極１６に印加される。ＲＦ電源２４からアンテナ１８にプラズマ励起のＲＦ電力が供給される。
パージ過程で、ＳｉＨ４ガス、Ｏ２ガス、Ｈ２ガス、バイアス電力、プラズマ励起ＲＦ電力等の供給が停止される。Ａｒガスが導入され、反応室１３内がパージされる。
続いて、ＨＤＰ−ＣＶＤによりＳｉＯ２膜等の絶縁膜が成膜された半導体基板１０の断面を、走査型電子顕微鏡（ＳＥＭ）等で評価した。図４に示すように、溝４４に埋め込まれた絶縁膜４８にはボイドの発生は観察されない。しかし、成膜中のＨ２による還元作用で絶縁膜４８中の酸素原子が欠乏するため、絶縁膜４８には、保護膜４２の上方にＳｉクラスタ６０の生成が観察される。
Ｓｉクラスタ６０の生成により、絶縁膜４８の絶縁特性が劣化する。また、Ｓｉクラスタ６０が生成された部分の絶縁膜４８は、引き続き実施される平坦化工程のＣＭＰで研磨が困難となり、平坦化できない。
ここで本発明者らは、Ｓｉクラスタ６０の生成を評価するために、ＳｉＨ４ガス、Ｏ２ガス、及びＨ２ガスのそれぞれの流量を変化させて、絶縁膜を成膜した。この結果、図５に示すように、ＳｉＨ４ガスの流量とＯ２ガスの流量の和（ＳｉＨ４＋Ｏ２）の流量に対するＨ２ガスの流量の比｛Ｈ２／（ＳｉＨ４＋Ｏ２）｝を第１流量比ｙ、ＳｉＨ４ガスの流量に対するＯ２ガスの流量の比｛Ｏ２／ＳｉＨ４｝を第２流量比ｘとすると、Ｓｉクラスタが発生する流量条件（クラスタ発生条件）及びＳｉクラスタの発生が抑制される流量条件（クラスタ抑制条件）の間には、第１流量比ｙと第２流量比ｘとのなす線形関係で規定される臨界条件：y ＝16x - 18が存在するという知見を得た。
すなわち、Ｓｉクラスタが発生する流量条件（クラスタ発生条件）は、次式で表される。

y ≧ 16x - 18 （１）

クラスタ発生条件下では、Ｓｉクラスタが発生するが、溝への埋め込み性能は高くボイドの発生は抑制される。
また、Ｓｉクラスタの発生が抑制される流量条件（クラスタ抑制条件）は、次式で表される。

y < 16x - 18 （２）

クラスタ抑制条件下では、Ｓｉクラスタの発生は抑制されるが、溝への埋め込み性能が低下しボイドの発生の確率が高くなる。
本発明の実施の形態に係る絶縁膜形成方法では、図６に示すように、成膜過程においてプロセスガスがクラスタ発生条件及びクラスタ抑制条件で交互にプラズマ中に導入されるレシピが用いられる。したがって、プログラム記憶部に格納されるプログラムには、クラスタ発生条件とクラスタ抑制条件を繰り返す手順が、プロセスガス流量、印加電力等の処理条件をパラメータとして記載されている。ここでのレシピにおいては、クラスタ発生条件からＯ２ガス流量を増加させ、第１流量比ｙを減少させ、第２流量比ｘを増加させる。このようにして、クラスタ抑制条件が達成される。
例えば、期間Ｔａにおいて、ＳｉＨ４ガスが約１０ｓｃｃｍ、Ｏ２ガスが約２２ｓｃｃｍ、及びＨ２ガスが約７００ｓｃｃｍのクラスタ発生条件でプロセスガスが反応室１３に供給される。また、ＲＦ電源２６からバイアス電力が約２〜３ｋＷで電極１６に印加される。期間Ｔｂにおいては、Ｏ２ガスが約１００ｓｃｃｍに増加されたクラスタ抑制条件でプロセスガスが反応室１３に供給される。クラスタ発生条件及びクラスタ抑制条件の期間Ｔａ、Ｔｂを交互に複数回繰り返して、目標とする膜厚まで絶縁膜が成膜される。
期間Ｔａでは、絶縁膜が約５０ｎｍ以上、且つ約２００ｎｍ以下の膜厚で成膜されることが望ましい。期間Ｔｂは、約１秒以上、且つ約１０秒以内、望ましくは、約１秒以上、且つ約５秒以内である。
期間Ｔｂにおいては、プラズマ中のＯ濃度が高くなるため、期間Ｔａにおいて発生したＳｉクラスタは酸化される。その結果、Ｓｉクラスタの発生を抑制して絶縁膜を成膜することが可能となる。
期間Ｔａで成膜される膜厚が約５０ｎｍより薄いと、相対的に期間Ｔｂで成膜される膜厚が厚くなるため、溝の埋め込み性能が低下する。その結果、溝に埋め込まれた絶縁膜にボイドが発生するおそれがある。期間Ｔａで成膜される膜厚が約２００ｎｍより厚いと、絶縁膜中に発生したＳｉクラスタを期間Ｔｂで十分に酸化することができない。その結果、絶縁膜にＳｉクラスタが残ることがある。
また、期間Ｔｂが約１秒より短いと、期間Ｔａで発生したＳｉクラスタを十分に酸化することができない。その結果、絶縁膜にＳｉクラスタが残る場合がある。期間Ｔｂが約１０秒より長いと、溝の埋め込み性能が低下する。その結果、溝に埋め込まれた絶縁膜にボイドが発生する可能性が生じる。
なお、ＨＤＰ−ＣＶＤにおいては、半導体基板１０表面とプラズマの間に印加されたセルフバイアス電圧により、図３に示した溝４４の肩部に成膜するオーバーハングをスパッタしながら絶縁膜４８が成膜される。クラスタ抑制条件で絶縁膜４８を成膜すると、Ｈイオンより質量の大きなＯイオン等がプラズマ中で相対的に増加するため、スパッタ速度が増大する。その結果、図７に示すように、溝４４の肩部が削られて保護膜４２に傾斜側壁６２が形成される。
肩部の削れを防止するため、図８に示すように、クラスタ抑制条件で成膜する期間Ｔｂにおいて、バイアス電力を減少させることが望ましい。バイアス電力を減少させると半導体基板１０とプラズマ間のセルフバイアス電圧が減少し、スパッタ速度を低下させることができる。したがって、溝の肩部の削れを防止することが可能となる。
例えば、図９に示すように、図８に示したレシピに基いて、半導体基板１０に形成された溝を埋め込んで絶縁膜４８が成膜される。クラスタ発生条件は、ＳｉＨ４ガスが約１０ｓｃｃｍ、Ｏ２ガスが約２２ｓｃｃｍ、Ｈ２ガスが約７００ｓｃｃｍの流量で、バイアス電力は約２〜３ｋＷである。クラスタ抑制条件は、ＳｉＨ４ガスが約１０ｓｃｃｍ、Ｏ２ガスが約１００ｓｃｃｍ、Ｈ２ガスが約７００ｓｃｃｍの流量で、バイアス電力は約０．５ｋＷである。埋め込まれた絶縁膜４８には、ボイドの発生もなく、保護膜４２の上部にＳｉクラスタの発生も見られない。また、保護膜４２の肩部には削れも見られない。
本発明の実施の形態に係る絶縁膜形成方法では、埋め込み性能が高いクラスタ発生条件、及び発生したＳｉクラスタの酸化が可能なクラスタ抑制条件で交互にプロセスガスがプラズマ中に導入される。したがって、ボイド及びＳｉクラスタの発生を抑制して、絶縁膜をアスペクト比が３以上の溝に埋め込むことができる。このように、本発明の実施の形態によれば、埋め込み性能を向上させ、絶縁膜の品質の劣化を抑制することが可能となる。また、クラスタ抑制条件の期間Ｔｂでは、バイアス電力が低下される。その結果、溝の肩部の削れを防止して絶縁膜を成膜することが可能となる。
次に、本発明の実施の形態に係る半導体装置の製造方法を、素子分離形成工程を例にして説明する。
（イ）図１０に示すように、ＣＶＤ等により、Ｓｉ等の半導体基板１０の上に絶縁膜（図示省略）を介して、ゲート電極材としての多結晶（ポリ）Ｓｉ等の導電膜４０及びＳｉ３Ｎ４等の保護膜４２が成膜される。フォトリソグラフィ及びＲＩＥ等により、例えばアスペクト比が約７以上の素子分離用の溝４４が半導体基板１０に形成される。
（ロ）図１１に示すように、ポリシラザンＳｉＯ２等の塗布型絶縁膜４６を半導体基板１０に塗布して溝４４の中に充填する。
（ハ）図１２に示すように、ＣＭＰ等により、保護膜４２の表面が露出するように塗布型絶縁膜４６を研磨して平坦化する。
（ニ）図１３に示すように、ウェットエッチング等により、塗布型絶縁膜４６を選択的に除去して溝４４ａの底部に残す。溝４４ａのアスペクト比が約７未満、例えば約５：１になるように、塗布型絶縁膜４６の表面を半導体基板１０中まで後退させる。
（ホ）半導体基板１０を図１に示したＰＣＶＤ装置の反応室１３内の電極１６上に載置する。図１４に示すように、ＨＤＰ−ＣＶＤ等により、プロセスガスをクラスタ発生条件及びクラスタ抑制条件で導入するステップを交互に繰り返して、ＳｉＯ２等の絶縁膜４８を溝４４ａに埋め込む。
（ヘ）図１５に示すように、ＣＭＰ等により、保護膜４２の表面が露出するように絶縁膜４８を研磨して平坦化する。このようにして、塗布型絶縁膜４６及び絶縁膜４８を有する素子分離領域５０が形成される。
具体的には、ＨＤＰ−ＣＶＤは、図８に示したレシピに基いて実施される。例えば、ガス供給システム２８から反応室１３にＡｒガスが導入される。ＲＦ電源２４からアンテナ１８にＲＦ電力が供給され、ドーム１２内に生成されたＡｒプラズマにより半導体基板１０が加熱される。
Ａｒガスの供給が停止される。期間Ｔａにおいて、ＳｉＨ４ガスが約１０ｓｃｃｍ、Ｏ２ガスが約２２ｓｃｃｍ、Ｈ２ガスが約７００ｓｃｃｍのクラスタ発生条件で反応室１３に供給される。また、ＲＦ電源２６からバイアス電力が約２〜３ｋＷで電極１６に印加される。ＲＦ電源２４からアンテナ１８にプラズマ励起のＲＦ電力が供給される。期間Ｔｂにおいて、Ｏ２ガスが約１００ｓｃｃｍに増加されたクラスタ抑制条件で、且つバイアス電力が約０．５ｋＷに低減される。絶縁膜４８が所望の膜厚に成膜されるまで、期間Ｔａ、Ｔｂが交互に繰り返される。
ＳｉＨ４ガス、Ｏ２ガス、Ｈ２ガス、バイアス電力、プラズマ励起ＲＦ電力等の供給が停止される。Ａｒガスが導入され、反応室１３内がパージされる。
本発明の実施の形態に係る半導体装置の製造方法では、絶縁膜４８が、埋め込み性能が高いクラスタ発生条件、及び発生したＳｉクラスタの酸化が可能なクラスタ抑制条件で交互にプロセスガスをプラズマ中に導入して成膜される。したがって、ボイド及びＳｉクラスタの発生を抑制して溝４４ａに絶縁膜４８を埋め込むことができる。このように、本発明の実施の形態によれば、埋め込み性能を向上させ、絶縁膜の品質の劣化を抑制することが可能となる。また、クラスタ抑制条件で成膜時には、バイアス電力を低減しているので、保護膜４２等の肩部の削れを防止することができる。
また、現行のＨＤＰ−ＣＶＤでは、約７以上の高アスペクト比の溝に対する絶縁膜の埋め込み性能は劣化する。本発明の実施の形態では、約７以上の高アスペクト比の溝４４の底部に塗布型絶縁膜４６を埋め込み、溝４４ａのアスペクト比を約５としている。したがって、埋め込み性能の劣化を抑制して絶縁膜４８を成膜することができる。
なお、一般に塗布型絶縁膜の絶縁特性は、ＣＶＤ絶縁膜等に比べて劣る。本発明の実施の形態では、導電膜４０及び導電膜４０に近接する半導体基板１０が、ＨＤＰ−ＣＶＤによりＳｉクラスタの発生を抑制して成膜された絶縁膜４８で分離される。その結果、素子分離領域５０の絶縁特性の劣化を防止することが可能となる。
上述の実施の形態の説明では、クラスタ発生条件からＯ２ガス流量だけを増加させてクラスタ抑制条件を達成している。しかし、クラスタ発生条件からクラスタ抑制条件に変化させる方法は、Ｏ２ガス流量の増加に限定されず、他のプロセスガスの流量を変化させる方法であってもよい。
例えば、図１６に示すように、期間Ｔｂにおいて、クラスタ発生条件からＯ２ガス流量を増加させると共にＳｉＨ４ガス流量を減少させてクラスタ抑制条件としてもよい。例えば、期間Ｔａにおいて、ＳｉＨ４ガスが約１０ｓｃｃｍ、Ｏ２ガスが約２２ｓｃｃｍ、Ｈ２ガスが約７００ｓｃｃｍのクラスタ発生条件で、バイアス電力を約２〜３ｋＷとする。期間Ｔｂにおいて、ＳｉＨ４ガスが約３ｓｃｃｍ、Ｏ２ガスが約１００ｓｃｃｍ、Ｈ２ガスが約７００ｓｃｃｍのクラスタ抑制条件で、バイアス電力を約０．５ｋＷとする。
Ｏ２ガス流量を増加させると共にＳｉＨ４ガス流量を減少させているため、酸化能力が増大する。その結果、Ｓｉクラスタの発生を抑制して絶縁特性を向上させた絶縁膜を成膜することができる。なお、ＳｉＨ４ガス流量を０として更に酸化能力の増大を図ってもよい。この場合、期間Ｔｂにおいては、先行する期間Ｔａで生成されたＳｉクラスタの酸化だけが生じ、成膜はされない。
また、図１７に示すように、期間Ｔｂにおいて、クラスタ発生条件からＨ２ガス流量を減少させてクラスタ抑制条件としてもよい。例えば、期間Ｔａにおいて、ＳｉＨ４ガスが約１０ｓｃｃｍ、Ｏ２ガスが約２２ｓｃｃｍ、Ｈ２ガスが約７００ｓｃｃｍのクラスタ発生条件で、バイアス電力を約２〜３ｋＷとする。期間Ｔｂにおいて、ＳｉＨ４ガスが約１０ｓｃｃｍ、Ｏ２ガスが約２２ｓｃｃｍ、Ｈ２ガスが約２００ｓｃｃｍのクラスタ抑制条件で、バイアス電力を約０．５ｋＷとする。
Ｈ２ガス流量を減少させることにより、クラスタ発生条件からクラスタ抑制条件に変化するように第１流量比が減少する。したがって、Ｓｉクラスタの発生を抑制することができる。ここで、クラスタ発生条件からクラスタ抑制条件に変化させる際に、Ｈ２ガス流量の減少とＯ２ガス流量の増加を組合わせてもよい。
更に、期間Ｔｂにおいて、ＳｉＨ４ガス流量をＨ２ガス流量と共に減少させてクラスタ抑制条件としてもよく、この場合ＳｉＨ４ガス流量あるいはＨ２ガス流量を０としてもよい。ただし、反応室内の圧力変動を抑える観点から、ＳｉＨ４ガス及びＨ２ガスの少なくとも一方はクラスタ発生条件からクラスタ抑制条件に変化させた後も供給されるように、プロセスガス流量条件を設定する。
また、図１８に示すように、プロセスガスとして、ヘリウム（Ｈｅ）ガスを含めてもよい。例えば、期間Ｔａにおいて、ＳｉＨ４ガスが約１０ｓｃｃｍ、Ｏ２ガスが約２２ｓｃｃｍ、Ｈ２ガスが約７００ｓｃｃｍ、Ｈｅガスが約２００ｓｃｃｍのクラスタ発生条件で、バイアス電力を約２〜３ｋＷとする。期間Ｔｂにおいて、ＳｉＨ４ガスが約１０ｓｃｃｍ、Ｏ２ガスが約１００ｓｃｃｍ、Ｈ２ガスが約７００ｓｃｃｍ、Ｈｅガスが約２００ｓｃｃｍのクラスタ抑制条件で、バイアス電力を約０．５ｋＷとする。
Ｈｅガスは、Ｈ２ガスと同様に、埋め込み性能を向上させる。したがって、間口がより狭い高アスペクト比の溝に対しても、ボイドの発生を抑制して絶縁膜を埋め込むことが可能となる。なお、図１６及び図１７に示すレシピにおいて、同様にプロセスガスとしてＨｅガスを含め埋め込み性能を向上させてもよい。
（その他の実施の形態）
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
本発明の実施の形態においては、半導体基板に形成された素子分離用の溝に絶縁膜を埋め込む工程について説明したが、溝埋め込みは素子分離に限定されない。例えば、半導体基板上の配線層間に形成された溝内に埋め込まれる配線層間絶縁膜（ＩＭＤ）、プリメタル絶縁膜（ＰＭＤ）等の絶縁膜形成であってもよい。
また、絶縁膜のＰＣＶＤとしてＳｉＯ２膜について説明したが、ＳｉＯ２膜に限定されない。例えば、燐添加酸化膜（ＰＳＧ）、ボロン添加酸化膜（ＢＳＧ）、ボロン燐添加酸化膜（ＢＰＳＧ）、酸窒化膜（ＳｉＯＮ）等の絶縁膜のＰＣＶＤであってもよい。
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
本発明の実施の形態に係るＰＣＶＤ装置の一例を示す概略図である。 通常のＨＤＰ−ＣＶＤに用いるレシピの一例を示す図である。 ＨＤＰ−ＣＶＤで用いる半導体基板の一例を示す断面図である。 通常のＨＤＰ−ＣＶＤで成膜された半導体基板の一例を示す断面図である。 本発明の実施の形態に係る絶縁膜形成方法の説明に用いる流量比の関係の一例を示す図である。 本発明の実施の形態に係るレシピの一例を示す図である。 図６のレシピに基いて成膜された半導体基板の一例を示す断面図である。 本発明の実施の形態に係るレシピの他の例を示す図である。 図８のレシピに基いて成膜された半導体基板の一例を示す断面図である。 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その１）である。 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その２）である。 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その３）である。 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その４）である。 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その５）である。 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その６）である。 本発明の実施の形態に係るレシピの他の例を示す図である。 本発明の実施の形態に係るレシピの他の例を示す図である。 本発明の実施の形態に係るレシピの他の例を示す図である。
符号の説明
１０…半導体基板
１２…ドーム部
１３…反応室
１４…ベース部
１６…電極
１８…アンテナ
２０ａ、２０ｂ…ノズル
２２…排気システム
２４、２６…ＲＦ電源
２８…ガス供給システム
２９…供給ライン
３０…制御装置
４０…導電膜
４２…保護膜
４４、４４ａ…溝
４６…塗布型絶縁膜
４８…絶縁膜
５０…素子分離領域
６０…Ｓｉクラスタ
６２…傾斜側壁

Claims (5)

  1. 溝が形成された被処理基板をプラズマが生成される反応室に載置し前記溝に絶縁膜を埋め込む絶縁膜形成方法であって、
    シリコン含有ガスの流量と酸素含有ガスの流量の和に対する前記シリコン含有ガス以外の水素含有ガスの流量の比を第１流量比、前記シリコン含有ガスの流量に対する前記酸素含有ガスの流量の比を第２流量比、前記第１流量比と第２流量比とのなす線形関係で規定される所定の臨界条件に対し、第１流量比を相対的に大きく第２流量比を相対的に小さく設定した流量条件をクラスタ発生条件、前記所定の臨界条件に対し、第１流量比を相対的に小さく第２流量比を相対的に大きく設定した流量条件をクラスタ抑制条件としたとき、
    前記クラスタ発生条件で前記シリコン含有ガス、前記酸素含有ガス、及び前記水素含有ガスを含むプロセスガスを前記反応室中に導入することと、
    前記クラスタ抑制条件で前記酸素含有ガス、並びに前記シリコン含有ガス及び前記水素含有ガスの少なくとも一方を含むプロセスガスを前記反応室中に導入する
    こととを含むことを特徴とする絶縁膜形成方法。
  2. 前記プロセスガスを前記クラスタ発生条件で導入時に、前記被処理基板と前記プラズマ間にセルフバイアス電圧を印加するための第１バイアス電力を前記被処理基板に供給し、
    前記プロセスガスを前記クラスタ抑制条件で導入時に、前記第１バイアス電力より小さい第２バイアス電力を前記被処理基板に供給する
    ことを更に含むことを特徴とする請求項１に記載の絶縁膜形成方法。
  3. 前記第１流量比をｙ、前記第２流量比をｘとして、前記クラスタ発生条件が、
    ｙ≧１６ｘ−１８
    の条件を満たし、且つ前記クラスタ抑制条件が、
    ｙ＜１６ｘ−１８
    の条件を満たすことを特徴とする請求項１又は２に記載の絶縁膜形成方法。
  4. 半導体基板に溝を形成し、
    前記半導体基板をプラズマが生成される反応室に載置し、
    シリコン含有ガスの流量と酸素含有ガスの流量の和に対する前記シリコン含有ガス以外の水素含有ガスの流量の比を第１流量比、前記シリコン含有ガスの流量に対する前記酸素含有ガスの流量の比を第２流量比、前記第１流量比と第２流量比とのなす線形関係で規定される所定の臨界条件に対し、第１流量比を相対的に大きく第２流量比を相対的に小さく設定した流量条件をクラスタ発生条件、前記所定の臨界条件に対し、第１流量比を相対的に小さく第２流量比を相対的に大きく設定した流量条件をクラスタ抑制条件としたとき、前記クラスタ発生条件で前記シリコン含有ガス、前記酸素含有ガス、及び前記水素含有ガスを含むプロセスガスを前記反応室中に導入するステップ、及び、前記クラスタ抑制条件で前記酸素含有ガス、並びに前記シリコン含有ガス及び前記水素含有ガスの少なくとも一方を含むプロセスガスを前記反応室中に導入するステップを繰り返して、絶縁膜を前記溝に埋め込む
    ことを含むことを特徴とする半導体装置の製造方法。
  5. シリコン含有ガスの流量と酸素含有ガスの流量の和に対する前記シリコン含有ガス以外の水素含有ガスの流量の比を第１流量比、前記シリコン含有ガスの流量に対する前記酸素含有ガスの流量の比を第２流量比、前記第１流量比と第２流量比とのなす線形関係で規定される所定の臨界条件に対し、第１流量比を相対的に大きく第２流量比を相対的に小さく設定した流量条件をクラスタ発生条件、前記所定の臨界条件に対し、第１流量比を相対的に小さく第２流量比を相対的に大きく設定した流量条件をクラスタ抑制条件としたとき、
    前記クラスタ発生条件で前記シリコン含有ガス、前記酸素含有ガス、及び前記水素含有ガスを含むプロセスガスを反応室中に導入する手順と、
    前記クラスタ抑制条件で前記酸素含有ガス、並びに前記シリコン含有ガス及び前記水素含有ガスの少なくとも一方を含むプロセスガスを前記反応室中に導入する手順
    とを、プラズマ化学気相成長装置を制御するコンピュータに実施させるためのプログラム。
JP2005352498A 2005-12-06 2005-12-06 絶縁膜形成方法、半導体装置の製造方法及びプログラム Expired - Fee Related JP4764155B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005352498A JP4764155B2 (ja) 2005-12-06 2005-12-06 絶縁膜形成方法、半導体装置の製造方法及びプログラム
TW095141990A TW200733198A (en) 2005-12-06 2006-11-14 Method for forming insulating film, method for manufacturing semiconductor device, and controlling program
US11/633,484 US7446061B2 (en) 2005-12-06 2006-12-05 Method of forming insulating film, method of manufacturing semiconductor device and their controlling computer program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005352498A JP4764155B2 (ja) 2005-12-06 2005-12-06 絶縁膜形成方法、半導体装置の製造方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2007158112A JP2007158112A (ja) 2007-06-21
JP4764155B2 true JP4764155B2 (ja) 2011-08-31

Family

ID=38119350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005352498A Expired - Fee Related JP4764155B2 (ja) 2005-12-06 2005-12-06 絶縁膜形成方法、半導体装置の製造方法及びプログラム

Country Status (3)

Country Link
US (1) US7446061B2 (ja)
JP (1) JP4764155B2 (ja)
TW (1) TW200733198A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210909A (ja) * 2007-02-26 2008-09-11 Toshiba Corp 半導体装置の製造方法
JP2009253195A (ja) * 2008-04-10 2009-10-29 Toshiba Corp 半導体装置の製造方法、及び半導体装置
JP5616737B2 (ja) 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2013219198A (ja) * 2012-04-09 2013-10-24 Nissin Electric Co Ltd 薄膜製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3508321B2 (ja) * 1995-09-12 2004-03-22 ソニー株式会社 絶縁膜の形成方法
JPH09260484A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置の製造方法
US6660656B2 (en) * 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
JP4069966B2 (ja) * 1998-04-10 2008-04-02 東京エレクトロン株式会社 シリコン酸化膜の成膜方法および装置
US6596653B2 (en) * 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
US6596654B1 (en) * 2001-08-24 2003-07-22 Novellus Systems, Inc. Gap fill for high aspect ratio structures
JP4051619B2 (ja) * 2002-09-17 2008-02-27 キヤノンアネルバ株式会社 シリコン酸化膜作製方法
US6897163B2 (en) * 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
JP2005032844A (ja) * 2003-07-09 2005-02-03 Hitachi Ltd 半導体装置の製造方法および製造装置
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications

Also Published As

Publication number Publication date
JP2007158112A (ja) 2007-06-21
TW200733198A (en) 2007-09-01
US20070128865A1 (en) 2007-06-07
TWI334621B (ja) 2010-12-11
US7446061B2 (en) 2008-11-04

Similar Documents

Publication Publication Date Title
US9437423B2 (en) Method for fabricating an inter dielectric layer in semiconductor device
TWI878274B (zh) 用於高深寬比特徵部蝕刻期間之臨界尺寸控制及用於形成保護層的碳基沉積物
CN113270310A (zh) 形成介电材料层的方法、结构和装置及形成层的系统
KR100558999B1 (ko) 기판 함몰부 충진 방법
US20060265868A1 (en) Inter-metal dielectric fill
CN101556937B (zh) 制造非易失性存储器件的方法
US20130052795A1 (en) Trench filling method and method of manufacturing semiconductor integrated circuit device
US7202183B2 (en) Method of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition
JP2005302848A (ja) 半導体製造装置および半導体製造方法
US20040016987A1 (en) Semiconductor device with insulator and manufacturing method therefor
CN114381708A (zh) 用于沉积含硅材料的沉积方法和设备
US6329261B1 (en) Method for forming a shallow trench isolation structure
US12266535B2 (en) Mask encapsulation to prevent degradation during fabrication of high aspect ratio features
JP4764155B2 (ja) 絶縁膜形成方法、半導体装置の製造方法及びプログラム
US20090004839A1 (en) Method for fabricating an interlayer dielectric in a semiconductor device
CN109768010B (zh) 改善半导体器件良率的方法
KR20130059790A (ko) 메모리 소자의 형성방법
KR101168637B1 (ko) 반도체 소자의 절연막 형성방법
KR20090001229A (ko) 반도체 소자의 갭필 방법
KR20080013269A (ko) 반도체 소자 제조를 위한 박막형성방법
KR20080062724A (ko) 반도체 소자의 소자분리막 형성방법
KR20090004441A (ko) 반도체 소자의 층간절연막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees