JP4762440B2 - Video DAC device - Google Patents
Video DAC device Download PDFInfo
- Publication number
- JP4762440B2 JP4762440B2 JP2001150184A JP2001150184A JP4762440B2 JP 4762440 B2 JP4762440 B2 JP 4762440B2 JP 2001150184 A JP2001150184 A JP 2001150184A JP 2001150184 A JP2001150184 A JP 2001150184A JP 4762440 B2 JP4762440 B2 JP 4762440B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- analog
- channel
- video dac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Analogue/Digital Conversion (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ディジタルTV、DVD、ゲーム機等に用いられるIC化されたビデオDAC装置(ディジタル・アナログ変換器装置)に関し、特に多チャンネル化されたビデオDAC装置に関する。
【0002】
【従来の技術】
従前からのカラーTV信号は、輝度信号Y、クロマ信号Cや同期信号などが複合された複合カラー映像信号(コンポジット信号)Nとして形成されており、受像機において、複合されている輝度信号Yと色度信号(クロマ信号)Cとを分離することになる。この輝度信号Yとクロマ信号CとのY/C分離を精度良く行うことが困難であり、これが画質劣化の要因となっていた。
【0003】
これに対処するため、高画質を要求されるディジタルTV等のビデオDAC装置では、従前のコンポジット信号Nの他に、高解像度VTRのいわゆるS映像信号のように、輝度信号Yとクロマ信号Cとを別々に用意し、3チャンネル構成とすることが行われている。これにより、TV視聴者において、利用したい出力を用いるようにすることができる。
【0004】
【発明が解決しようとする課題】
クロマ信号Cは副搬送波(NTSC方式では3.58MHz、PAL方式では4.43MHz)で第1色差信号B−Y、第2色差信号R−Yを直交位相変調しているから、その副搬送波周波数近傍にエネルギーが分布している。この3チャンネルのビデオDAC装置はIC化されていることもあり、各チャンネルの信号配線間等に寄生容量Cpが形成されるから、クロマ信号Cと輝度信号Yとが分離されているにも関わらず輝度信号Yにクロマ信号Cのクロストークが発生することは避けられない。さらに、他チャンネルのコンポジット信号Nにはクロマ信号が同様に含まれているから、コンポジット信号N中のクロマ信号によっても、輝度信号Yはクロストークを受ける。
【0005】
このように、輝度信号Yのチャンネルは、並行する他の2チャンネルから、クロマ信号Cの高周波成分の影響を重畳して受けるから、輝度信号のアナログ出力におけるクロストークが一段と悪化し、画質の低下を招いてしまうという問題があった。
【0006】
そこで、本発明は、複合カラー映像信号チャンネル、輝度信号チャンネル、色度信号チャンネルを有するビデオDAC装置において、輝度信号チャンネルへの、他チャンネルからのクロストークを低減し、画質の低下を防止することを目的とする。
【0007】
【課題を解決するための手段】
本発明のビデオDAC装置は、ディジタルビデオ信号が入力され、これをビデオDACによりアナログビデオ信号に変換して出力する、複合カラー映像信号チャンネル、輝度信号チャンネル、色度信号チャンネルを有するビデオDAC装置において、前記色度信号チャンネルに位相反転手段を設けることを特徴としている。
【0008】
また、その位相反転手段は、色度信号チャンネルのビデオDACの入力側に設けられたディジタル反転回路により構成するとよい。
【0009】
また、色度信号Cとともにカラー信号群を構成する輝度信号Yのチャンネルに、位相反転手段での処理遅延時間に相当する遅延時間を有する遅延手段を設け、信号のタイミングを合わせることが望ましい。
【0010】
また、複合カラー映像信号チャンネルに、位相反転手段での処理遅延時間に相当する遅延時間を有する遅延手段を設け、輝度信号Yのチャンネルに対するクロストークの影響を完全に打ち消すようにすることが望ましい。
【0011】
これにより、複合カラー映像信号チャンネル、輝度信号チャンネル、色度信号チャンネルを有するビデオDAC装置において、色度信号チャンネルからのクロストーク成分と複合カラー映像信号チャンネルからのクロストーク成分とを打ち消すことで、輝度信号チャンネルへのクロストークを低減し、画質の低下を防止することができる。
【0012】
【発明の実施の形態】
以下、図面を参照して本発明のビデオDAC装置の実施の形態について説明する。
【0013】
図1は、本発明のビデオDAC装置10のDACに関する部分の概略構成を示す図であり、半導体集積回路装置として形成されている。図1において、Ndは、NTSC方式やPAL方式などのnビットのディジタルコンポジット信号であり、カラー映像に必要とされる輝度信号Yや、副搬送波(NTSC方式では3.58MHz、PAL方式では4.43MHz)で第1色差信号B−Y、第2色差信号R−Yを直交位相変調しているクロマ信号、水平・垂直同期信号などがすべて含まれているディジタルのカラーTV信号である。なお、nビットはたとえば10ビットであり、特に断らない限り他のディジタル信号も、同じビット数で形成されている。Ydは、ディジタル輝度信号であり、ここでは水平同期信号、垂直同期信号なども含まれている。Cdは、副搬送波で第1色差信号B−Y、第2色差信号R−Yを直交位相変調しているディジタルクロマ信号であり、副搬送波のバースト信号も含まれている。
【0014】
この3チャンネルの信号Nd、Yd、Cdのうち、ディジタル輝度信号Ydとディジタルクロマ信号Cdとで1つのカラー信号群が構成されており、ディジタル輝度信号Ydとディジタルクロマ信号Cdとが別々に形成されているため、モニタ側でY/C分離を行う必要がなく、精度の良いカラー画像を得ることができる。また、ディジタルコンポジット信号Ndは単独でカラー信号を構成する。
【0015】
これら3チャンネルの信号、すなわちディジタルコンポジット信号Nd、ディジタル輝度信号Yd、ディジタルクロマ信号Cdは、一組のカラー信号R,G,Bから形成され、各信号のタイミングが同一に調整された信号として供給される。
【0016】
そして、コンポジット信号チャンネルにおいて、ディジタルコンポジット信号Ndは第1ラッチ回路11でラッチされ、遅延時間τ1の第1遅延回路12で遅延され、nビットのデータが第1デコーダ13でデコードされ、第1ビデオDAC14でアナログ信号に変換され、アナログコンポジット信号Naとして、ビデオDAC装置10から出力される。なお、デコーダ13はnビットのディジタルデータを第1ビデオDAC14に適合した所定mビットのコードにデコードするものであり、第1ビデオDAC14の構成によっては設ける必要がない場合もある。この点は、他のチャンネルにおいても同様である。
【0017】
輝度信号チャンネルにおいて、ディジタル輝度信号Ydは第2ラッチ回路21でラッチされ、遅延時間τ1の第2遅延回路22で遅延され、nビットのデータが第2デコーダ23でデコードされ、第2ビデオDAC24でアナログ信号に変換され、アナログ輝度信号Naとして、ビデオDAC装置10から出力される。
【0018】
同様に、クロマ信号チャンネルにおいて、ディジタルクロマ信号Cdは第3ラッチ回路31でラッチされ、ディジタル反転回路32で信号位相が反転され、nビットのデータが第3デコーダ33でデコードされ、第3ビデオDAC34でアナログ信号に変換され、アナログクロマ信号Naとして、ビデオDAC装置10から出力される。
【0019】
ここで、反転回路32は、インバータ回路によりディジタルクロマ信号Cdに含まれる副搬送波のバースト信号の期間も含めて全ての信号の位相を反転するものである。この反転処理に要する時間をτ1とすると、第1遅延回路12及び第2遅延回路22の遅延を遅延時間τ1とし、各チャンネルのタイミングを合致させている。
【0020】
CLKは、外部から供給されるシステムクロックであり、各チャンネルに共通に供給される。
【0021】
Cpは、第1ビデオDAC14,第2ビデオDAC24及び第3ビデオDAC34の各出力間に、ビデオDAC装置10の内部で発生する寄生静電容量であり、Cp′は同じくビデオDAC装置10の外部で発生する寄生静電容量である。
【0022】
この図1で、アナログ輝度信号Ya及びアナログクロマ信号Caにより構成されるカラー信号群と、アナログコンポジット信号Naのカラー信号がそれぞれ、TV受像機やモニタに供給される。そして、TV受像機やモニタ内において、入力されるカラー信号に応じた信号処理、例えば色信号の復調処理や、RGBマトリクス処理などが施されて、R信号、G信号、B信号を得ることになる。
【0023】
次に、本発明のビデオDAC装置の作用について、図2の動作説明用回路構成図及び図3の動作説明用信号波形図を用いて説明する。
【0024】
図2は、図1のデコーダ13,23,33を省略して説明しやすくした図であり、コンポジット信号チャンネルの第1ビデオDAC14の出力側、輝度信号チャンネルの第2ビデオDAC24の出力側、及びクロマ信号チャンネルの第3ビデオDAC34の出力側の各相互間には、ビデオDAC装置10の内部で発生する寄生静電容量Cpおよび外部で発生する寄生静電容量Cp′(図示省略)が存在する。これらの寄生静電容量Cp、Cp′を介して各チャンネル相互間で、それぞれの信号に応じて、影響を及ぼし合うことになる。
【0025】
なお、外部で発生する寄生静電容量Cp′による影響は、内部で発生する寄生静電容量Cpと同様であるので、以後の説明は、内部で発生する寄生静電容量Cpのみについて行う。
【0026】
また、負荷等価回路40は、アナログコンポジット信号Na、アナログ輝度信号Ya、アナログクロマ信号Caの各出力端子から見た、信号処理回路などの等価回路であり、それぞれコンデンサC1と抵抗R1とから形成される。抵抗R1は通常75オームであり、コンデンサC1は大容量である。電源電位Vcc及び基準電位Vssから駆動用電源が供給されるが、この電源電位Vcc及び基準電位Vssには、寄生抵抗Rp、寄生インダクタンスLpが、IC構成上存在している。
【0027】
図3において、アナログ輝度信号Yaは同図(b)のように、黒レベルを基準として、負方向に水平同期信号があり、正方向に画面に応じた輝度レベルを有している。この輝度レベルの上限は破線で示している白レベルであり、下限は黒レベルである。この輝度レベルは画面の輝度に対応して変動するものであるが、ここでは説明の都合上所定の傾きを持った直線で表している。アナログクロマ信号Caは同図(c)のように、副搬送波のバースト信号及び、副搬送波で第1色差信号B−Y、第2色差信号R−Yを直交位相変調しているクロマレベルを有している。
【0028】
また、アナログコンポジット信号Naは同図(a)のように、黒レベルを基準として負方向に水平同期信号、副搬送波のバースト信号及び、黒レベルを基準として正方向に画面に応じた輝度レベルと、この輝度レベルに重畳されている、副搬送波で第1色差信号B−Y、第2色差信号R−Yを直交位相変調しているクロマレベルを有している。
【0029】
このように、アナログコンポジット信号Naは、アナログ輝度信号Yaとアナログクロマ信号Caとを加算したものとなっている。ただ、ディジタルクロマ信号Cdを反転回路32により位相反転しているから、アナログクロマ信号Caの位相は、アナログコンポジット信号Naに含まれるクロマ信号成分(バースト信号及びクロマレベル)とは、その位相が逆位相となっている。なお、アナログクロマ信号Caの位相を反転しているが、色再生の基準として使用されるバースト信号も含めて位相反転を行うから、モニタなどでの使用に際して何らの不都合もない。
【0030】
さて、ビデオDAC装置10が動作を開始すると、コンポジット信号チャンネルでは、ディジタルコンポジット信号Ndが所定時間τ1だけ遅延された上で第1DAC14により変換されて、アナログコンポジット信号Naとして出力される。同様に、輝度信号チャンネルでは、ディジタル輝度信号Ndが所定時間τ1だけ遅延された上で第2DAC24により変換されて、アナログ輝度信号Yaとして出力される。さらに、クロマ信号チャンネルでは、ディジタルクロマ信号Ndが反転回路32で位相反転された上で、第3DAC34により変換されて、アナログクロマ信号Caとして出力される。
【0031】
アナログコンポジット信号Na、アナログ輝度信号Ya、アナログクロマ信号Caの相互間で、寄生静電容量Cpを介して、それぞれの信号に応じて、影響を及ぼし合うことになる。特に、アナログコンポジット信号Na及びアナログクロマ信号Caには副搬送波周波数成分(バースト信号及びクロマレベル)が含まれているから、図中一点鎖線矢印で示すように、アナログ輝度信号Yaにこの副搬送波周波数成分によるクロストークによる影響が大きくなりやすい。
【0032】
しかし、本発明においては、アナログクロマ信号Caと、アナログコンポジット信号Naに含まれているアナログクロマ信号とが逆位相となるように設定されているから、アナログ輝度信号Yaに対する、アナログクロマ信号Caによるクロストークと、アナログコンポジット信号Naに含まれているアナログクロマ信号によるクロストークとが互いに打ち消し合う。したがって、輝度信号チャンネルへのクロストークは低減され、画質の低下が防止される。
【0033】
クロストークをよりよく打ち消すため、ビデオDAC装置10内において、輝度信号チャンネルに対する、コンポジット信号チャンネルからの影響及びクロマ信号チャンネルからの影響が等しくなるように、輝度信号チャンネルに対してそれらの配置を対称にするなどの考慮をすることが望ましい。
【0034】
なお、アナログコンポジット信号Naに含まれているアナログ輝度信号成分及び輝度信号Yaにも周波数成分を含んでいるが、これらの周波数成分による影響度は小さいので特に問題とならない。
【0035】
また、3チャンネルの輝度信号Yとクロマ信号C及びコンポジット信号Nとが同時に使用される場合(例えばCRTモニタとビデオデッキを使用する場合とか、複数台のモニタを使用する場合)には、複数の負荷を同時に駆動することになる。この場合、IC化されているビデオDAC装置にとっては、予定されている出力電流より大きい出力電流を供給することになり、かつそれらの出力電流がまったく同時に増減するから、そのICの電源電圧が揺らぎ、画質劣化の原因となってしまうことがある。
【0036】
本発明では、アナログコンポジット信号Naに含まれているアナログクロマ信号成分と、アナログクロマ信号Caとが逆位相にされているから、3チャンネルの輝度信号Yとクロマ信号C及びコンポジット信号Nとが同時に使用される場合にも、アナログクロマ信号成分による電流と、アナログクロマ信号Caによる電流とが重なることはなく、逆位相であるから一方が吐き出し電流のときには、他方は吸い込み電流の関係にあるから、その分だけICの電源電圧の揺らぎを低減することができる。
【0037】
この同時駆動の場合の動作を図2により説明すると、アナログコンポジット信号Naに含まれているアナログクロマ信号成分による電流i1が、電源電位Vccから第1ビデオDAC14を介して負荷等価回路40の所定の負荷に流れる。このとき同時に、アナログクロマ信号Naによる電流i2が、負荷等価回路40の他の所定の負荷から第3ビデオDAC34を介して基準電位Vssに流れる。
【0038】
電源電位Vcc(或いは基準電位Vss)の変動は、寄生抵抗Rpによる抵抗電圧降下は勿論であるが、寄生インダクタンスLpに流れる電流の変化にともなう誘導電圧降下の影響が大きい。つまり、その電圧降下は、Rp(i1+i2)+Lp(di1/dt+di2/dt)で表現されるから、電流i1と電流i2とが同時に同方向に変化する場合には、特に大きくなる。
【0039】
しかし、本発明では、図2中に、実線矢印線及び破線矢印線で示すように、電流i1,i2の増減方向が逆になるから、誘導電圧降下が打ち消し合い、抵抗電圧降下の半減と相俟って、電源電位Vcc(或いは基準電位Vss)の変動は少なくなる。
【0040】
このように、電流i1と電流i2が電源電位Vcc(或いは基準電位Vss)に重畳して流れることはないから、同時駆動の場合の電源電位Vcc(或いは基準電位Vss)の揺らぎが、低減される。したがって、その分だけ、高画質を提供することができる。
【0041】
以上の実施の形態では、反転回路32での反転処理に要する時間τ1と同じ遅延時間を有する、第1遅延回路12及び第2遅延回路22を、それぞれコンポジット信号チャンネル中及び輝度信号チャンネル中に設けることとしている。しかし、反転処理に要する時間τ1が短く、アナログコンポジット信号Naに含まれているアナログクロマ信号成分による電流i1とアナログクロマ信号Caによる電流i2との位相差が小さな範囲に収まる場合には、第1遅延回路12を設ける必要がなく、削除することができる。
【0042】
また、第2遅延回路22については、アナログクロマ信号Caとアナログ輝度信号とで1つのカラー信号を形成するから、極力タイミングをそろえることが望ましいが、反転処理に要する時間τ1が短く、その時間τ1の差がカラー画像として許容できる場合には、やはり削除することができる。
【0043】
また、第1ビデオDAC14〜第3ビデオDAC34の駆動能力によっては、その出力側にそれぞれドライバ回路を設けて、各ドライバ回路から出力するように構成しても良い。
【0044】
【発明の効果】
本明細書中に記載のビデオDAC装置によれば、複合カラー映像信号チャンネル、輝度信号チャンネル、色度信号チャンネルを有するビデオDAC装置において、色度信号チャンネルに位相反転手段を設けることにより、色度信号チャンネルからのクロストーク成分と複合カラー映像信号チャンネルからのクロストーク成分とを打ち消して、輝度信号チャンネルへのクロストークを低減し、画質の低下を防止することができる。
【0045】
また、本明細書中に記載のビデオDAC装置によれば、位相反転手段は、色度信号チャンネルのビデオDACの入力側に設けられたディジタル反転回路により構成するから、その反転処理が容易である。
【0046】
また、本明細書中に記載のビデオDAC装置によれば、色度信号Cとともにカラー信号群を構成する輝度信号Yのチャンネルに、位相反転手段での処理遅延時間に相当する遅延時間を有する遅延手段を設けるから、各チャンネルの信号のタイミングを合わせることができ、画質を向上することができる。
【0047】
また、本明細書中に記載のビデオDAC装置によれば、複合カラー映像信号チャンネルに、位相反転手段での処理遅延時間に相当する遅延時間を有する遅延手段を設けるから、輝度信号Yのチャンネルに対するクロストークの影響を完全に打ち消すようにすることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るビデオDAC装置の構成図。
【図2】本発明の動作説明用回路構成図。
【図3】本発明の動作説明用信号波形図。
【符号の説明】
10 ビデオDAC装置
11 第1ラッチ回路
12 第1遅延回路
13 第1デコーダ
14 第1ビデオDAC
21 第2ラッチ回路
22 第2遅延回路
23 第2デコーダ
24 第2ビデオDAC
31 第3ラッチ回路
32 反転回路
33 第3デコーダ
34 第3ビデオDAC
Yd ディジタル輝度信号
Nd ディジタルコンポジット信号
Cd ディジタルクロマ信号
Ya アナログ輝度信号
Na アナログコンポジット信号
Ca アナログクロマ信号
40 負荷等価回路
Vcc 電源電位
Vss 基準電位[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an IC video DAC device (digital / analog converter device) used for a digital TV, DVD, game machine, etc., and more particularly to a multi-channel video DAC device.
[0002]
[Prior art]
A conventional color TV signal is formed as a composite color video signal (composite signal) N in which a luminance signal Y, a chroma signal C, a synchronization signal, and the like are combined, and is combined with the combined luminance signal Y in the receiver. The chromaticity signal (chroma signal) C is separated. It has been difficult to accurately perform Y / C separation between the luminance signal Y and the chroma signal C, which has been a cause of image quality degradation.
[0003]
In order to cope with this, in a video DAC device such as a digital TV that requires high image quality, in addition to the conventional composite signal N, a luminance signal Y and a chroma signal C, as in a so-called S video signal of a high resolution VTR, Are prepared separately to form a three-channel configuration. As a result, the TV viewer can use the desired output.
[0004]
[Problems to be solved by the invention]
Since the chroma signal C is a subcarrier (3.58 MHz in the NTSC system, 4.43 MHz in the PAL system), the first color difference signal BY and the second color difference signal RY are quadrature-phase modulated. Energy is distributed in the vicinity. This three-channel video DAC device may be integrated into an IC, and a parasitic capacitance Cp is formed between the signal wirings of each channel, so that the chroma signal C and the luminance signal Y are separated. It is inevitable that crosstalk of the chroma signal C occurs in the luminance signal Y. Further, since the chroma signal is similarly included in the composite signal N of the other channel, the luminance signal Y is also subjected to crosstalk by the chroma signal in the composite signal N.
[0005]
Thus, since the channel of the luminance signal Y is superimposed and influenced by the high frequency component of the chroma signal C from the other two channels in parallel, the crosstalk in the analog output of the luminance signal is further deteriorated and the image quality is lowered. There was a problem of inviting.
[0006]
Therefore, the present invention reduces crosstalk from other channels to a luminance signal channel in a video DAC device having a composite color video signal channel, a luminance signal channel, and a chromaticity signal channel, and prevents deterioration in image quality. With the goal.
[0007]
[Means for Solving the Problems]
The video DAC device of the present invention is a video DAC device having a composite color video signal channel, a luminance signal channel, and a chromaticity signal channel, which receives a digital video signal, converts the digital video signal into an analog video signal by the video DAC, and outputs the analog video signal. The chromaticity signal channel is provided with phase inversion means.
[0008]
The phase inversion means may be constituted by a digital inversion circuit provided on the video DAC input side of the chromaticity signal channel.
[0009]
In addition, it is desirable to provide delay means having a delay time corresponding to the processing delay time in the phase inversion means in the channel of the luminance signal Y constituting the color signal group together with the chromaticity signal C so that the timing of the signals is matched.
[0010]
Further, it is desirable to provide delay means having a delay time corresponding to the processing delay time in the phase inversion means in the composite color video signal channel so as to completely cancel the influence of crosstalk on the channel of the luminance signal Y.
[0011]
Thereby, in the video DAC device having the composite color video signal channel, the luminance signal channel, and the chromaticity signal channel, by canceling the crosstalk component from the chromaticity signal channel and the crosstalk component from the composite color video signal channel, It is possible to reduce crosstalk to the luminance signal channel and prevent deterioration of image quality.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the video DAC device of the present invention will be described with reference to the drawings.
[0013]
FIG. 1 is a diagram showing a schematic configuration of a DAC portion of a
[0014]
Among the three-channel signals Nd, Yd, and Cd, the digital luminance signal Yd and the digital chroma signal Cd constitute one color signal group, and the digital luminance signal Yd and the digital chroma signal Cd are formed separately. Therefore, it is not necessary to perform Y / C separation on the monitor side, and an accurate color image can be obtained. The digital composite signal Nd alone constitutes a color signal.
[0015]
These three-channel signals, that is, the digital composite signal Nd, the digital luminance signal Yd, and the digital chroma signal Cd are formed from a set of color signals R, G, and B, and are supplied as signals in which the timing of each signal is adjusted to be the same. Is done.
[0016]
In the composite signal channel, the digital composite signal Nd is latched by the
[0017]
In the luminance signal channel, the digital luminance signal Yd is latched by the
[0018]
Similarly, in the chroma signal channel, the digital chroma signal Cd is latched by the
[0019]
Here, the inverting
[0020]
CLK is a system clock supplied from the outside, and is supplied to each channel in common.
[0021]
Cp is a parasitic capacitance generated inside the
[0022]
In FIG. 1, a color signal group composed of an analog luminance signal Ya and an analog chroma signal Ca and a color signal of an analog composite signal Na are supplied to a TV receiver and a monitor, respectively. Then, in the TV receiver or monitor, signal processing corresponding to the input color signal, for example, color signal demodulation processing, RGB matrix processing, etc. is performed to obtain an R signal, a G signal, and a B signal. Become.
[0023]
Next, the operation of the video DAC device of the present invention will be described with reference to the circuit diagram for explaining operation in FIG. 2 and the signal waveform diagram for explaining operation in FIG.
[0024]
FIG. 2 is a diagram for simplifying the description by omitting the
[0025]
The influence of the externally generated parasitic capacitance Cp ′ is the same as that of the internally generated parasitic capacitance Cp. Therefore, the following description will be made only on the internally generated parasitic capacitance Cp.
[0026]
The load
[0027]
In FIG. 3, the analog luminance signal Ya has a horizontal synchronizing signal in the negative direction with the black level as a reference, and has a luminance level corresponding to the screen in the positive direction, as shown in FIG. The upper limit of the luminance level is the white level indicated by a broken line, and the lower limit is the black level. This luminance level varies depending on the luminance of the screen, but here it is represented by a straight line having a predetermined inclination for convenience of explanation. The analog chroma signal Ca has a sub-carrier burst signal and a chroma level obtained by quadrature-modulating the first color difference signal BY and the second color difference signal RY with the subcarrier as shown in FIG. is doing.
[0028]
The analog composite signal Na has a horizontal sync signal in the negative direction with reference to the black level, a subcarrier burst signal, and a luminance level according to the screen in the positive direction with the black level as a reference, as shown in FIG. The chroma level superimposed on the luminance level is obtained by quadrature-modulating the first color difference signal BY and the second color difference signal RY with the subcarrier.
[0029]
Thus, the analog composite signal Na is obtained by adding the analog luminance signal Ya and the analog chroma signal Ca. However, since the phase of the digital chroma signal Cd is inverted by the inverting
[0030]
When the
[0031]
The analog composite signal Na, the analog luminance signal Ya, and the analog chroma signal Ca influence each other through the parasitic capacitance Cp according to the respective signals. In particular, since the analog composite signal Na and the analog chroma signal Ca include subcarrier frequency components (burst signal and chroma level), the analog luminance signal Ya includes this subcarrier frequency as indicated by a dashed line arrow in the figure. The effect of crosstalk due to components tends to increase.
[0032]
However, in the present invention, the analog chroma signal Ca and the analog chroma signal included in the analog composite signal Na are set so as to be in opposite phases, so that the analog chroma signal Ca with respect to the analog luminance signal Ya is used. The crosstalk and the crosstalk due to the analog chroma signal included in the analog composite signal Na cancel each other. Therefore, crosstalk to the luminance signal channel is reduced, and deterioration in image quality is prevented.
[0033]
In order to better cancel out the crosstalk, in the
[0034]
Note that the analog luminance signal component and the luminance signal Ya included in the analog composite signal Na also contain frequency components, but there is no particular problem because the degree of influence by these frequency components is small.
[0035]
Further, when the luminance signal Y of three channels, the chroma signal C, and the composite signal N are used at the same time (for example, when using a CRT monitor and a video deck, or when using a plurality of monitors), The load is driven simultaneously. In this case, for the video DAC device that is made into an IC, an output current that is larger than the planned output current is supplied, and these output currents increase and decrease at the same time, so that the power supply voltage of the IC fluctuates. This may cause image quality degradation.
[0036]
In the present invention, since the analog chroma signal component included in the analog composite signal Na and the analog chroma signal Ca are in opposite phases, the three-channel luminance signal Y, the chroma signal C, and the composite signal N are simultaneously transmitted. Even when it is used, the current due to the analog chroma signal component and the current due to the analog chroma signal Ca do not overlap each other, and since they are in opposite phase, when one is the discharge current, the other is in the relationship of the sink current. Accordingly, fluctuations in the power supply voltage of the IC can be reduced.
[0037]
The operation in the case of the simultaneous drive will be described with reference to FIG. 2. A current i1 due to the analog chroma signal component included in the analog composite signal Na is supplied from the power supply potential Vcc via the
[0038]
The fluctuation of the power supply potential Vcc (or the reference potential Vss) is not only the resistance voltage drop due to the parasitic resistance Rp but also the influence of the induced voltage drop due to the change of the current flowing through the parasitic inductance Lp. That is, since the voltage drop is expressed by Rp (i1 + i2) + Lp (di1 / dt + di2 / dt), it becomes particularly large when the current i1 and the current i2 change simultaneously in the same direction.
[0039]
However, in the present invention, as shown by the solid arrow line and the broken arrow line in FIG. 2, the increasing and decreasing directions of the currents i1 and i2 are reversed, so that the induced voltage drops cancel each other, and the resistance voltage drop is reduced by half. Therefore, the fluctuation of the power supply potential Vcc (or the reference potential Vss) is reduced.
[0040]
Thus, since the current i1 and the current i2 do not flow superimposed on the power supply potential Vcc (or reference potential Vss), fluctuations in the power supply potential Vcc (or reference potential Vss) in the case of simultaneous driving are reduced. . Accordingly, high image quality can be provided accordingly.
[0041]
In the above embodiment, the
[0042]
For the
[0043]
Further, depending on the driving capability of the
[0044]
【The invention's effect】
According to the video DAC device described in this specification, in the video DAC device having the composite color video signal channel, the luminance signal channel, and the chromaticity signal channel, the chromaticity signal channel is provided with the phase inversion means, By canceling the crosstalk component from the signal channel and the crosstalk component from the composite color video signal channel, the crosstalk to the luminance signal channel can be reduced and the deterioration of the image quality can be prevented.
[0045]
Further , according to the video DAC device described in the present specification , the phase inversion means is constituted by the digital inversion circuit provided on the input side of the video DAC of the chromaticity signal channel, so that the inversion process is easy. .
[0046]
Further , according to the video DAC device described in the present specification , the delay of the channel of the luminance signal Y constituting the color signal group together with the chromaticity signal C has a delay time corresponding to the processing delay time in the phase inversion means. Since the means is provided, the timing of the signal of each channel can be matched, and the image quality can be improved.
[0047]
Further , according to the video DAC device described in this specification , the composite color video signal channel is provided with delay means having a delay time corresponding to the processing delay time in the phase inversion means. It is possible to completely cancel the influence of crosstalk.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a video DAC device according to a first embodiment of the present invention.
FIG. 2 is a circuit configuration diagram for explaining the operation of the present invention.
FIG. 3 is a signal waveform diagram for explaining the operation of the present invention.
[Explanation of symbols]
10
21
31
Yd Digital luminance signal Nd Digital composite signal Cd Digital chroma signal Ya Analog luminance signal Na Analog composite signal Ca
Claims (5)
前記色度信号チャンネルに位相反転手段を設け、
前記輝度信号チャンネルに、前記位相反転手段での処理遅延時間に相当する遅延時間を有する遅延手段を設けたことを特徴とするビデオDAC装置。In a video DAC apparatus having a composite color video signal channel, a luminance signal channel, and a chromaticity signal channel, to which a digital video signal is inputted, converted into an analog video signal by a video DAC, and output.
Phase inverting means is provided in the chromaticity signal channel ,
A video DAC device comprising delay means having a delay time corresponding to a processing delay time in the phase inversion means in the luminance signal channel .
前記色度信号チャンネルに位相反転手段を設け、 Phase inverting means is provided in the chromaticity signal channel,
前記複合カラー映像信号チャンネルに、前記位相反転手段での処理遅延時間に相当する遅延時間を有する遅延手段を設けたことを特徴とするビデオDAC装置。 A video DAC device comprising delay means having a delay time corresponding to a processing delay time in the phase inversion means in the composite color video signal channel.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001150184A JP4762440B2 (en) | 2001-05-18 | 2001-05-18 | Video DAC device |
US10/146,384 US6989779B2 (en) | 2001-05-18 | 2002-05-14 | Semiconductor device having DAC channels for video signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001150184A JP4762440B2 (en) | 2001-05-18 | 2001-05-18 | Video DAC device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002344991A JP2002344991A (en) | 2002-11-29 |
JP4762440B2 true JP4762440B2 (en) | 2011-08-31 |
Family
ID=18995238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001150184A Expired - Fee Related JP4762440B2 (en) | 2001-05-18 | 2001-05-18 | Video DAC device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4762440B2 (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3429403B2 (en) * | 1994-10-25 | 2003-07-22 | 松下電器産業株式会社 | D / A converter |
-
2001
- 2001-05-18 JP JP2001150184A patent/JP4762440B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002344991A (en) | 2002-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8717338B2 (en) | Display drive circuit | |
CN100477755C (en) | Panel-type image display device and liquid crystal television | |
JPS59105791A (en) | Digital television receiver | |
US8233092B2 (en) | Video signal processing device | |
US4543599A (en) | Analog-to-digital conversion apparatus including double dither signal sources | |
KR100808709B1 (en) | Delay circuit and image signal prosessing circuit using the same | |
KR19980026776A (en) | External input / output connection adaptive video line connection device | |
US6989779B2 (en) | Semiconductor device having DAC channels for video signals | |
JP4762440B2 (en) | Video DAC device | |
US5864371A (en) | Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation | |
JPH06232744A (en) | Signal processor | |
US6141064A (en) | Luminance signal generation circuit with single clamp in closed loop configuration | |
JP3451583B2 (en) | Liquid crystal display clamp circuit | |
US11641291B2 (en) | Signal transmission device and signal transmission method | |
JP2002344988A (en) | Video digital/analog converter | |
JP3910332B2 (en) | Character display circuit | |
JP2002176658A (en) | Video signal, video apparatus outputting especially s- video signal | |
KR100561720B1 (en) | Screen display system and display method using screen division serial transmission method | |
US6292231B1 (en) | Color signal generation circuit | |
WO1998051090A1 (en) | Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation | |
KR980013456A (en) | Image data processing apparatus (Image Data Processing Apparatus) | |
JP2844630B2 (en) | Switching circuit for horizontal S-shaped correction capacitance | |
US20190075278A1 (en) | Video encoding circuit, video output system, and corresponding video signal encoding method | |
US5477260A (en) | Apparatus for reducing a level difference between image signals | |
Johnson et al. | Low cost picture-in-picture for color TV receivers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080516 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090121 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110608 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |