[go: up one dir, main page]

JP4749160B2 - Integrated circuit - Google Patents

Integrated circuit Download PDF

Info

Publication number
JP4749160B2
JP4749160B2 JP2006010324A JP2006010324A JP4749160B2 JP 4749160 B2 JP4749160 B2 JP 4749160B2 JP 2006010324 A JP2006010324 A JP 2006010324A JP 2006010324 A JP2006010324 A JP 2006010324A JP 4749160 B2 JP4749160 B2 JP 4749160B2
Authority
JP
Japan
Prior art keywords
circuit
potential
photodiode
integrated circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006010324A
Other languages
Japanese (ja)
Other versions
JP2007194368A (en
Inventor
誠 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006010324A priority Critical patent/JP4749160B2/en
Publication of JP2007194368A publication Critical patent/JP2007194368A/en
Application granted granted Critical
Publication of JP4749160B2 publication Critical patent/JP4749160B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、光が照射された場合、誤動作を起こす被保護回路及び該被保護回路に並設されており、被保護回路を誤動作させる光を検出するために逆バイアスで接続されたフォトダイオードを備え、該フォトダイオードのカソード電位に応じて、被保護回路の動作を制限するように構成してある集積回路に関する。   The present invention relates to a protected circuit that causes a malfunction when irradiated with light, and a photodiode connected in reverse bias to detect light that causes the malfunction of the protected circuit. And an integrated circuit configured to limit the operation of the protected circuit in accordance with the cathode potential of the photodiode.

メモリカード又はICカード等の半導体集積回路に格納された情報又は該半導体集積回路の動作は秘匿すべきであるが、半導体集積回路の不正使用者は、半導体集積回路に物理的外乱を与えることで、半導体集積回路を誤動作させ、半導体集積回路に格納された情報を取得若しくは改竄し、又は半導体集積回路の動作アルゴリズムを解析して半導体集積回路を模倣若しくは複製する虞がある。
例えば、不正使用者は、物理的外乱として、半導体集積回路に光を照射する。半導体集積回路、特に半導体集積回路のPN接合部に光が照射された場合、光電効果によってPN接合部に光逆電流が発生する。光の照射によって、十分な大きさの光逆電流が発生した場合、照射された半導体集積回路は誤動作する。
Information stored in a semiconductor integrated circuit such as a memory card or an IC card or the operation of the semiconductor integrated circuit should be kept secret, but an unauthorized user of the semiconductor integrated circuit may give a physical disturbance to the semiconductor integrated circuit. There is a possibility that the semiconductor integrated circuit malfunctions, information stored in the semiconductor integrated circuit is acquired or falsified, or an operation algorithm of the semiconductor integrated circuit is analyzed to imitate or duplicate the semiconductor integrated circuit.
For example, an unauthorized user irradiates light to a semiconductor integrated circuit as a physical disturbance. When light is irradiated to a semiconductor integrated circuit, in particular, a PN junction portion of the semiconductor integrated circuit, a photoelectric reverse current is generated in the PN junction portion due to the photoelectric effect. When a sufficiently large photoreverse current is generated by light irradiation, the irradiated semiconductor integrated circuit malfunctions.

このような不正使用に対抗するために、半導体集積回路内の特定回路に欺瞞した光検出回路、及び光検出回路の検出信号に応じて、半導体集積回路が備える被保護回路の動作を停止させる制御回路を備えた半導体集積回路が提案されている(例えば、特許文献1)。   In order to counter such illegal use, a photodetection circuit deceived by a specific circuit in the semiconductor integrated circuit, and a control for stopping the operation of the protected circuit included in the semiconductor integrated circuit according to the detection signal of the photodetection circuit A semiconductor integrated circuit including a circuit has been proposed (for example, Patent Document 1).

図8は、特許文献1における半導体集積回路の回路図である。
半導体集積回路は、逆バイアスで接続されたフォトダイオード1、及びフォトダイオード1のカソードに接続されたインバータ91を備えている。フォトダイオード1のカソードには、MOSトランジスタ90のソースが接続されており、MOSトランジスタ90のドレインは、電源電位に接続されている。
FIG. 8 is a circuit diagram of a semiconductor integrated circuit in Patent Document 1. In FIG.
The semiconductor integrated circuit includes a photodiode 1 connected with a reverse bias, and an inverter 91 connected to the cathode of the photodiode 1. The source of the MOS transistor 90 is connected to the cathode of the photodiode 1, and the drain of the MOS transistor 90 is connected to the power supply potential.

このように構成された半導体集積回路にあっては、フォトダイオード1に光が照射されていない場合、インバータ91は、グランド電位を出力する。フォトダイオード1に光が照射され、カソード電位が所定の閾値電位以下に下降した場合、インバータ91は、電源電位の光検出信号を出力する。制御回路は、インバータ91の出力電位に応じて、被保護回路の動作を停止させる。   In the semiconductor integrated circuit configured as described above, the inverter 91 outputs a ground potential when the photodiode 1 is not irradiated with light. When light is irradiated to the photodiode 1 and the cathode potential falls below a predetermined threshold potential, the inverter 91 outputs a light detection signal of the power supply potential. The control circuit stops the operation of the protected circuit in accordance with the output potential of the inverter 91.

図9は、特許文献1における他の実施の形態に係る半導体集積回路の回路図である。
半導体集積回路は、逆バイアスで接続されたフォトダイオード1及び該フォトダイオード1のカソードに接続された検出回路92を備えている。
FIG. 9 is a circuit diagram of a semiconductor integrated circuit according to another embodiment in Patent Document 1. In FIG.
The semiconductor integrated circuit includes a photodiode 1 connected in reverse bias and a detection circuit 92 connected to the cathode of the photodiode 1.

検出回路92は、フォトダイオード1に光が照射されていない場合、グランド電位を出力し、フォトダイオード1に光が照射され、カソード電位が所定の閾値電位以下に下降した場合、電源電位の光検出信号を出力する。制御回路は、検出回路92の出力電位に応じて、被保護回路の動作を停止させる。
特開2004−206680号公報
The detection circuit 92 outputs a ground potential when the photodiode 1 is not irradiated with light, and detects the power supply potential when the photodiode 1 is irradiated with light and the cathode potential falls below a predetermined threshold potential. Output a signal. The control circuit stops the operation of the protected circuit in accordance with the output potential of the detection circuit 92.
JP 2004-206680 A

しかしながら、特許文献1に係る半導体集積回路においては、パルス幅が数nsの短パルス状の光がフォトダイオード1に照射された場合、インバータ91又は検出回路92から出力される検出信号も、照射した光と同様の極めて短いパルス状の信号となるため、制御回路が正常に動作せず、被保護回路の動作を停止させることができない虞があった。   However, in the semiconductor integrated circuit according to Patent Document 1, when the photodiode 1 is irradiated with short pulse light having a pulse width of several ns, the detection signal output from the inverter 91 or the detection circuit 92 is also irradiated. Since the signal is an extremely short pulse signal similar to light, the control circuit may not operate normally, and the operation of the protected circuit may not be stopped.

本発明は斯かる事情に鑑みてなされたものであり、一端がフォトダイオードのカソードに接続されており、他端が電源電位側に接続される電気抵抗、フォトダイオードのカソード電位が入力されるシュミット回路のような比較回路、及び該比較回路が所定電位を出力した場合、被保護回路の動作を制限する制御回路を備えることにより、照射された短パルス状の光を、従来の半導体集積回路に比べてより確実に検出して、被保護回路の動作を制限することができ、集積回路に格納された情報の取得若しくは改竄、又は集積回路の模倣若しくは複製を効果的に防ぐことができる集積回路を提供することを目的とする。   The present invention has been made in view of such circumstances, and one end is connected to the cathode of the photodiode, the other end is connected to the power supply potential side, and the Schmitt to which the photodiode cathode potential is input. By providing a comparison circuit such as a circuit and a control circuit that limits the operation of the protected circuit when the comparison circuit outputs a predetermined potential, the irradiated short-pulse light is transmitted to a conventional semiconductor integrated circuit. Integrated circuit capable of more reliably detecting and limiting the operation of the protected circuit and effectively preventing the acquisition or falsification of information stored in the integrated circuit, or imitation or duplication of the integrated circuit The purpose is to provide.

本発明の他の目的は、P−半導体基板に形成されたP−N+接合部を有するフォトダイオードを備えることにより、P+N−接合部を有するフォトダイオードに比べて占有面積を小さく構成することができるため、フォトダイオードの配置自由度を高くすることができ、より効果的に照射された光を検出することができる集積回路を提供することにある。   Another object of the present invention is to provide a photodiode having a P-N + junction formed on a P-semiconductor substrate, so that the occupation area can be made smaller than that of a photodiode having a P + N- junction. Therefore, an object of the present invention is to provide an integrated circuit that can increase the degree of freedom of arrangement of the photodiodes and can detect the irradiated light more effectively.

本発明の他の目的は、複数のフォトダイオードを備えることにより、より効果的に照射された光を検出して、被保護回路の動作を制限することができる集積回路を提供することにある。   Another object of the present invention is to provide an integrated circuit that can detect the light emitted more effectively and limit the operation of the protected circuit by providing a plurality of photodiodes.

本発明の他の目的は、比較回路をCMOSトランジスタで構成することにより、不要な消費電力を抑えることができる集積回路を提供することにある。   Another object of the present invention is to provide an integrated circuit in which unnecessary power consumption can be suppressed by configuring the comparison circuit with a CMOS transistor.

本発明の他の目的は、被保護回路を覆うように配された第1配線、該第1配線の一端側で分岐した第2配線、第1配線の一端側に周期的な信号を与える回路、第1配線の他端側に到達した信号と第2配線の他端側に到達した信号の位相とを比較し、比較結果に応じた電位を出力する位相比較回路を備え、位相比較回路の出力電位に応じて、被保護回路の動作を制限するように構成することにより、集積回路を外部から視認不能にし、また第1配線が切断又は短絡した場合、被保護回路の動作を制限することができるため、集積回路の不正使用をより効果的に防ぐことができる集積回路を提供することにある。   Another object of the present invention is to provide a first wiring arranged so as to cover a protected circuit, a second wiring branched at one end of the first wiring, and a circuit for supplying a periodic signal to one end of the first wiring. A phase comparison circuit that compares the phase of the signal that has reached the other end of the first wiring with the phase of the signal that has reached the other end of the second wiring, and outputs a potential according to the comparison result. By restricting the operation of the protected circuit according to the output potential, the integrated circuit is made invisible from the outside, and the operation of the protected circuit is limited when the first wiring is cut or short-circuited. Therefore, an object of the present invention is to provide an integrated circuit that can more effectively prevent unauthorized use of the integrated circuit.

本発明に係る集積回路は、光が照射された場合、誤動作を起こす被保護回路と、該被保護回路を誤動作させる光を検出するために、逆バイアスで接続されたフォトダイオードとを備え、該フォトダイオードのカソード電位に応じて前記被保護回路の動作を制限するようにしてある集積回路において、一端が前記フォトダイオードのカソードに接続されており、他端が電源電位側に接続される電気抵抗と、入力部が前記フォトダイオードのカソード及び前記電気抵抗の一端に接続されており、カソード電位に対して、夫々第1閾値電位及び該第1閾値電位より高い第2閾値電位を有し、下降するカソード電位が前記第1閾値電位を下回った場合、所定電位を出力し、上昇するカソード電位が前記第2閾値電位を上回った場合、所定電位の出力を停止するシュミット回路と、該シュミット回路が所定電位を出力した場合、前記被保護回路の動作を制限する制御回路とを備えることを特徴とする。 Integrated circuit according to the present invention, when light is irradiated includes a circuit to be protected to malfunctions, in order to detect the light which malfunction 該被 protection circuit, and a photodiode connected in reverse bias, the In an integrated circuit configured to limit the operation of the protected circuit in accordance with the cathode potential of the photodiode, an electrical resistance having one end connected to the cathode of the photodiode and the other end connected to the power supply potential side And the input portion is connected to the cathode of the photodiode and one end of the electrical resistance, and has a first threshold potential and a second threshold potential higher than the first threshold potential, respectively, with respect to the cathode potential, If the cathode potential is lower than said first threshold potential, and outputs the Jo Tokoro potential, when the cathode potential increases exceeds said second threshold potential, the output of the predetermined potential A Schmitt circuit for stopping, when the Schmitt circuits outputs a predetermined potential, characterized in that it comprises a control circuit for limiting the operation of the circuit to be protected.

本発明にあっては、フォトダイオードは逆バイアスで接続されており、フォトダイオードのカソードには電気抵抗の一端が接続され、電気抵抗の他端は電源電位側に接続されているため、フォトダイオードに光が照射されていない場合、フォトダイオードには光逆電流が流れず、フォトダイオードのカソード電位は、電源電位になる。シュミット回路は、カソード電位が第1及び第2閾値電位より高い場合、所定電位を出力しない。従って、制御回路は、前記被保護回路の動作を制限しない。
フォトダイオードに光が照射された場合、フォトダイオードには、光逆電流が流れ、フォトダイオードのカソード電位は下降する。シュミット回路は、下降するカソード電位に対して第1閾値電位を有しているため、カソード電位が第1閾値電位より低くなった場合、シュミット回路は、所定電位を出力し、制御回路は、被保護回路の動作を制限する。
被保護回路の動作が制限された場合、光が照射されて誤動作を起こす虞はない。
フォトダイオードのカソードには、電気抵抗が直列接続されているため、光の照射が停止した場合、電気抵抗及び浮遊容量に応じてカソード電位は徐々に上昇する。シュミット回路は、上昇するカソード電位に対して第1閾値電位より高い第2閾値電位を有しているため、カソード電位が第1及び第2閾値電位以上になるまで、所定電位を出力する。
従って、第2閾値電位と第1閾値電位との差が大きい程、シュミット回路は、光が照射された時間よりも長い時間、所定電位を出力し、制御回路は、光が照射された時間が短い場合であっても、より確実に被保護回路の動作を制限することができる。
また、第1閾値電位が低い程、シュミット回路は、入力されるノイズの電位に対して、所定電位を出力する虞は低く、制御回路が誤って被保護回路の動作を制限する虞は低い。
In the present invention, the photodiode is connected in reverse bias, and one end of the electrical resistance is connected to the cathode of the photodiode, and the other end of the electrical resistance is connected to the power supply potential side. When no light is irradiated to the photodiode, no reverse photocurrent flows through the photodiode, and the cathode potential of the photodiode becomes the power supply potential. The Schmitt circuit does not output a predetermined potential when the cathode potential is higher than the first and second threshold potentials. Therefore, the control circuit does not limit the operation of the protected circuit.
When the photodiode is irradiated with light, a reverse photocurrent flows through the photodiode, and the cathode potential of the photodiode drops. Since the Schmitt circuit has the first threshold potential with respect to the decreasing cathode potential, when the cathode potential becomes lower than the first threshold potential, the Schmitt circuit outputs a predetermined potential, and the control circuit Limit the operation of the protection circuit.
When the operation of the protected circuit is restricted, there is no possibility of malfunction due to light irradiation.
Since the electrical resistance is connected in series to the cathode of the photodiode, the cathode potential gradually rises according to the electrical resistance and stray capacitance when light irradiation stops. Since the Schmitt circuit has a second threshold potential higher than the first threshold potential with respect to the rising cathode potential, the Schmitt circuit outputs a predetermined potential until the cathode potential becomes equal to or higher than the first and second threshold potentials.
Therefore, as the difference between the second threshold potential and the first threshold potential is larger, the Schmitt circuit outputs a predetermined potential for a longer time than the light irradiation time, and the control circuit outputs the light irradiation time. Even in a short case, the operation of the protected circuit can be more reliably restricted.
In addition, the lower the first threshold potential, the lower the possibility that the Schmitt circuit outputs a predetermined potential with respect to the input noise potential, and the lower the possibility that the control circuit will erroneously limit the operation of the protected circuit.

本発明に係る集積回路は、前記フォトダイオードが、P−半導体基板に形成されたP−N+接合部を有することを特徴とする。   The integrated circuit according to the present invention is characterized in that the photodiode has a PN + junction formed on a P− semiconductor substrate.

本発明にあっては、フォトダイオードは、P−半導体基板に形成されたP−N+接合部を有するため、P+N−接合部を有するフォトダイオードに比べて、より小さく構成することができる。従って、光を検出するフォトダイオードの配置自由度は高い。被保護回路を保護するための適宜箇所にフォトダイオードを多く配することで、より効果的に照射された光を検出し、被保護回路の動作を制限することができる。   In the present invention, since the photodiode has a PN + junction formed on a P− semiconductor substrate, the photodiode can be made smaller than a photodiode having a P + N− junction. Therefore, the degree of freedom of arrangement of the photodiode for detecting light is high. By arranging a large number of photodiodes at appropriate locations for protecting the protected circuit, it is possible to detect more effectively irradiated light and limit the operation of the protected circuit.

本発明に係る集積回路は、前記フォトダイオードを複数備えることを特徴とする。   An integrated circuit according to the present invention includes a plurality of the photodiodes.

本発明にあっては、光を検出するフォトダイオードを複数備えているため、より効果的に照射された光を検出し、被保護回路の動作を制限することができる。   In the present invention, since a plurality of photodiodes for detecting light are provided, it is possible to detect the irradiated light more effectively and limit the operation of the protected circuit.

本発明に係る集積回路は、前記シュミット回路がCMOSトランジスタにて構成されていることを特徴とする。 The integrated circuit according to the present invention is characterized in that the Schmitt circuit is composed of a CMOS transistor.

本発明にあっては、シュミット回路がCMOSトランジスタで構成されているため、光が照射されていない場合、光の照射を検出する回路で消費される電力は、シュミット回路を構成するCMOSトランジスタ及びフォトダイオードにおける拡散リーク電流による消費電力のみである。 In the present invention, since the Schmitt circuit is composed of CMOS transistors, when light is not irradiated, the power consumed by the circuit that detects the light irradiation is the CMOS transistor and the photo diode that configure the Schmitt circuit. Only the power consumption due to the diffusion leakage current in the diode.

本発明に係る集積回路は、前記被保護回路を覆うように配された第1配線と、該第1配線の一端側で分岐した第2配線と、前記第1配線の一端側に周期的な信号を与える回路と、前記第1配線の他端側に到達した信号及び前記第2配線の他端側に到達した信号の位相を比較し、比較結果に応じた電位を前記制御回路へ出力する位相比較回路とを備え、前記制御回路は、前記位相比較回路が出力した電位に応じて、前記被保護回路の動作を制限するようにしてあることを特徴とする。   An integrated circuit according to the present invention includes a first wiring arranged so as to cover the protected circuit, a second wiring branched on one end side of the first wiring, and a periodic connection on one end side of the first wiring. The circuit that gives the signal is compared with the phase of the signal that has reached the other end of the first wiring and the signal that has reached the other end of the second wiring, and a potential corresponding to the comparison result is output to the control circuit. And a phase comparator circuit, wherein the control circuit limits the operation of the protected circuit in accordance with the potential output from the phase comparator circuit.

本発明にあっては、第1配線が被保護回路を覆うように配されているため、外部から被保護回路を視認することはできない。
また、第1配線の一端側に周期的な信号が与えられた場合、該信号は、第1及び第2配線の他端側に所定の時間差をもって到達するため、各信号には所定の位相差が生じる。第1配線が短絡又は切断した場合、各信号の位相差が変化する。位相比較回路は、各信号の位相を比較することで、位相差の変化を検出し、比較結果に応じた電位を制御回路へ出力する。
制御回路は、位相比較回路により与えられた電位に応じて、第1配線が短絡又は切断したことを検出することができ、該電位に応じて、被保護回路の動作を制限することができる。つまり、第1配線が短絡又は切断した場合、被保護回路の動作は制限される。
In the present invention, since the first wiring is arranged so as to cover the protected circuit, the protected circuit cannot be visually recognized from the outside.
Further, when a periodic signal is given to one end of the first wiring, the signal reaches the other end of the first and second wirings with a predetermined time difference, so that each signal has a predetermined phase difference. Occurs. When the first wiring is short-circuited or disconnected, the phase difference of each signal changes. The phase comparison circuit detects the change in the phase difference by comparing the phases of the signals, and outputs a potential corresponding to the comparison result to the control circuit.
The control circuit can detect that the first wiring is short-circuited or disconnected in accordance with the potential given by the phase comparison circuit, and can limit the operation of the protected circuit in accordance with the potential. That is, when the first wiring is short-circuited or disconnected, the operation of the protected circuit is limited.

本発明にあっては、照射された短パルス状の光を、従来の半導体集積回路に比べてより確実に検出して、被保護回路の動作を制限することができ、集積回路に格納された情報の取得若しくは改竄、又は体集積回路の模倣若しくは複製を効果的に防ぐことができる。
また、第1閾値電位を電源電位に比べて十分低く設定することにより、ノイズの電位がシュミット回路に入力した場合であっても、シュミット回路が所定電位を出力せず、誤って被保護回路の動作が制限されることを防ぐことができる。
In the present invention, the irradiated short pulse light can be detected more reliably than the conventional semiconductor integrated circuit, and the operation of the protected circuit can be limited and stored in the integrated circuit. Acquisition or alteration of information, or imitation or duplication of a body integrated circuit can be effectively prevented.
In addition, by setting the first threshold potential sufficiently lower than the power supply potential, the Schmitt circuit does not output a predetermined potential even if a noise potential is input to the Schmitt circuit, and the protected circuit is erroneously detected. It is possible to prevent the operation from being restricted.

本発明にあっては、P+N−接合部を有するフォトダイオードに比べて占有面積を小さく構成することができるため、フォトダイオードの配置自由度を高くすることができ、より効果的に光の照射を検出することができる。   In the present invention, since the occupation area can be made smaller than that of a photodiode having a P + N− junction, the degree of freedom of arrangement of the photodiode can be increased, and light irradiation can be performed more effectively. Can be detected.

本発明にあっては、複数のフォトダイオードを備えることにより、より効果的に照射された光を検出して、被保護回路の動作を制限することができる。   In the present invention, by providing a plurality of photodiodes, it is possible to more effectively detect the irradiated light and limit the operation of the protected circuit.

本発明にあっては、被保護回路の動作に無関係なシュミット回路における不要な消費電力を抑えることができる。 In the present invention, unnecessary power consumption in the Schmitt circuit that is irrelevant to the operation of the protected circuit can be suppressed.

本発明にあっては、第1配線により、集積回路を外部から視認不能にし、また第1配線が切断又は短絡した場合、つまり、フォトダイオードが配されていない部分に光を照射するために、第1配線が加工された場合、被保護回路の動作を制限することができ、集積回路の不正使用をより効果的に防ぐことができる。   In the present invention, the first wiring makes the integrated circuit invisible from the outside, and when the first wiring is cut or short-circuited, that is, for irradiating light to a portion where the photodiode is not arranged, When the first wiring is processed, the operation of the protected circuit can be limited, and unauthorized use of the integrated circuit can be more effectively prevented.

以下、本発明をその実施の形態を示す図面に基づいて詳述する。
(実施の形態1)
図1は、本発明の実施の形態に係る半導体集積回路の回路図、図2は、半導体集積回路の略示側断面図、図3は、半導体集積回路の回路配置図である。
図中1は、逆バイアスで接続された第1フォトダイオードであり、第1フォトダイオード1は、P−のウェハー基板10に低濃度ホール注入されたP−型半導体、及び高濃度キャリア注入されたN+型半導体のPN接合によって構成されている。第1フォトダイオード1のPN接合部は、保護対象の第1被保護回路7を構成するNchトランジスタ7a及びPchトランジスタ7b間に配されている。
第1被保護回路7は、光が照射された場合、誤動作を起こし、第1被保護回路7に格納された情報が取得若しくは改竄され、又は動作アルゴリズムの解析によって模倣又は複製される虞がある回路である。
Hereinafter, the present invention will be described in detail with reference to the drawings illustrating embodiments thereof.
(Embodiment 1)
1 is a circuit diagram of a semiconductor integrated circuit according to an embodiment of the present invention, FIG. 2 is a schematic side sectional view of the semiconductor integrated circuit, and FIG. 3 is a circuit layout diagram of the semiconductor integrated circuit.
In the figure, reference numeral 1 denotes a first photodiode connected in reverse bias. The first photodiode 1 is a P− type semiconductor in which low concentration holes are injected into a P− wafer substrate 10 and high concentration carriers are injected. It is configured by an N + type semiconductor PN junction. The PN junction of the first photodiode 1 is disposed between the Nch transistor 7a and the Pch transistor 7b that constitute the first protected circuit 7 to be protected.
The first protected circuit 7 may malfunction when irradiated with light, and information stored in the first protected circuit 7 may be acquired or altered, or imitated or duplicated by analysis of an operation algorithm. Circuit.

第1フォトダイオード1のアノードは接地されており、第1フォトダイオード1のカソード、つまりN+型半導体には、メタル配線の第1ノード4を介して第1電気抵抗3の一端が接続されている。第1電気抵抗3は、ポリシリコンにて構成されており、第1電気抵抗3の他端は、電源電位Vccに接続される。   The anode of the first photodiode 1 is grounded, and one end of the first electric resistor 3 is connected to the cathode of the first photodiode 1, that is, the N + type semiconductor, through the first node 4 of the metal wiring. . The first electrical resistor 3 is made of polysilicon, and the other end of the first electrical resistor 3 is connected to the power supply potential Vcc.

また、第1ノード4には、ヒステリシス特性を有する第1シュミット回路2の入力部が接続されており、第1シュミット回路2の出力部は、制御回路6に接続されている。   The first node 4 is connected to an input portion of the first Schmitt circuit 2 having hysteresis characteristics, and an output portion of the first Schmitt circuit 2 is connected to the control circuit 6.

第1シュミット回路2は、第1ノード4の降下する電位、つまり第1フォトダイオード1の降下するカソード電位Vinに対して、第1閾値電位Vtlを有し、カソード電位Vinの上昇する電位に対して、第2閾値電位Vthを有している。第2閾値電位Vthは、第1閾値電位Vtlより高く、電源電位Vccより低い。
第1シュミット回路2は、下降するカソード電位Vinが第1閾値電位Vtl以上である場合、電源電位Vccを有するハイレベルの光検出信号Voutを出力し、下降するカソード電位Vinが第1閾値電位Vtlより低い場合、グランド電位を有するローレベルの光検出信号Voutを出力するように構成されている。また、第1閾値電位Vtlは、上昇するカソード電位Vinが第2閾値電位Vth以上である場合、ハイレベルの光検出信号Voutを出力し、上昇するカソード電位Vinが第2閾値電位Vthより低い場合、ローレベルの光検出信号Voutを出力するように構成されている。
The first Schmitt circuit 2 has a first threshold potential Vtl with respect to the potential at which the first node 4 drops, that is, the cathode potential Vin at which the first photodiode 1 falls, and with respect to the potential at which the cathode potential Vin increases. Thus, it has a second threshold potential Vth. The second threshold potential Vth is higher than the first threshold potential Vtl and lower than the power supply potential Vcc.
When the falling cathode potential Vin is equal to or higher than the first threshold potential Vtl, the first Schmitt circuit 2 outputs a high-level photodetection signal Vout having the power supply potential Vcc, and the falling cathode potential Vin is the first threshold potential Vtl. When lower, it is configured to output a low-level photodetection signal Vout having a ground potential. Further, when the rising cathode potential Vin is equal to or higher than the second threshold potential Vth, the first threshold potential Vtl outputs a high-level photodetection signal Vout, and the rising cathode potential Vin is lower than the second threshold potential Vth. The low-level photodetection signal Vout is output.

制御回路6は、第1被保護回路7の動作を制御しており、第1シュミット回路2から出力されたローレベルの光検出信号Voutが入力した場合、第1被保護回路7の動作を停止させる処理、つまり第1被保護回路7をリセット状態に変化させる処理を行うリセット処理回路を備えている。   The control circuit 6 controls the operation of the first protected circuit 7 and stops the operation of the first protected circuit 7 when the low-level photodetection signal Vout output from the first Schmitt circuit 2 is input. A reset processing circuit that performs processing for changing the first protected circuit 7 to a reset state.

第1電気抵抗3、第1ノード4、第1シュミット回路2等の上層には、外部から各種回路を遮蔽する金属遮蔽膜パターン5が形成されており、金属遮蔽膜パターン5の上層には、図示しないパッシベーション膜が形成されている。   A metal shielding film pattern 5 that shields various circuits from the outside is formed on the upper layer of the first electric resistance 3, the first node 4, the first Schmitt circuit 2, etc., and on the upper layer of the metal shielding film pattern 5, A passivation film (not shown) is formed.

半導体集積回路を構成するウェハー基板10は、図3に示すように略正方形であり、ウェハー基板10の一辺側には、第1被保護回路7、第1フォトダイオード1、及び第1電気抵抗3が一の頂点側から他の頂点側へ順に配されている。
また、ウェハー基板10の第1被保護回路7から離隔した箇所には、他の保護対象である第2被保護回路17が配されている。第2被保護回路17の周囲及び内部の適宜箇所には、第1フォトダイオード1と同様のP−N+接合部を有する第2フォトダイオード11が配されており、第2フォトダイオード11のアノードは接地され、カソードは第1ノード4に接続されている。
The wafer substrate 10 constituting the semiconductor integrated circuit is substantially square as shown in FIG. 3, and the first protected circuit 7, the first photodiode 1, and the first electric resistance 3 are provided on one side of the wafer substrate 10. Are arranged in order from one vertex side to the other vertex side.
Further, a second protected circuit 17 which is another protection target is disposed at a location apart from the first protected circuit 7 of the wafer substrate 10. A second photodiode 11 having a PN + junction similar to that of the first photodiode 1 is disposed around and inside the second protected circuit 17. The anode of the second photodiode 11 is The cathode is connected to the first node 4 while being grounded.

また、ウェハー基板10の周囲には、P−N+接合部を有する第3フォトダイオード101が配されている。第3フォトダイオード101は、第1フォトダイオード1と同様に、アノードが接地されており、第3フォトダイオード101のカソードには、第2ノード104を介して、第2電気抵抗103の一端が接続されている。第2電気抵抗103の他端は、電源電位Vccに接続されている。また、第2ノード104は、第1シュミット回路2と同様の第2シュミット回路102の入力部に接続されている。第2シュミット回路102は、第3フォトダイオード101のカソード電位Vinに応じた光検出信号Voutを制御回路6に与えるように構成されている。   In addition, a third photodiode 101 having a PN + junction is disposed around the wafer substrate 10. As with the first photodiode 1, the anode of the third photodiode 101 is grounded, and one end of the second electrical resistor 103 is connected to the cathode of the third photodiode 101 via the second node 104. Has been. The other end of the second electric resistor 103 is connected to the power supply potential Vcc. The second node 104 is connected to the input part of the second Schmitt circuit 102 similar to the first Schmitt circuit 2. The second Schmitt circuit 102 is configured to provide the control circuit 6 with a light detection signal Vout corresponding to the cathode potential Vin of the third photodiode 101.

図4は、第1シュミット回路2の構成を示す回路図である。
第1シュミット回路2は、第1インバータ20を備えており、第1インバータ20の入力部には、第1ノード4が接続されている。第1インバータ20の出力部は、第1NAND回路21の一の入力部に接続されており、第1NAND回路21の出力部は、第2NAND回路22の一の入力部に接続されている。第2NAND回路22の出力部は、第1NAND回路21の他の入力部及び第2インバータ23の入力部に接続されている。また、第2NAND回路22の他の入力部は、第1ノード4に接続されている。第2インバータ23の出力部は、制御回路6に接続されている。
そして、第1及び第2インバータ20,23、第1及び第2NAND回路21,22を構成するNchトランジスタのW/LサイズとPchトランジスタのW/Lサイズとを調整することで、第1閾値電位Vtl及び第2閾値電位Vthを有する第1シュミット回路2が構成される。
第2シュミット回路102も、第1シュミット回路2と同様にして構成されている。
FIG. 4 is a circuit diagram showing a configuration of the first Schmitt circuit 2.
The first Schmitt circuit 2 includes a first inverter 20, and a first node 4 is connected to an input portion of the first inverter 20. The output part of the first inverter 20 is connected to one input part of the first NAND circuit 21, and the output part of the first NAND circuit 21 is connected to one input part of the second NAND circuit 22. The output part of the second NAND circuit 22 is connected to the other input part of the first NAND circuit 21 and the input part of the second inverter 23. The other input part of the second NAND circuit 22 is connected to the first node 4. The output part of the second inverter 23 is connected to the control circuit 6.
The first threshold potential is adjusted by adjusting the W / L size of the Nch transistor and the W / L size of the Pch transistor constituting the first and second inverters 20 and 23 and the first and second NAND circuits 21 and 22. A first Schmitt circuit 2 having Vtl and a second threshold potential Vth is configured.
The second Schmitt circuit 102 is configured in the same manner as the first Schmitt circuit 2.

図5は、金属遮蔽膜パターン5を示す模式図である。
金属遮蔽膜パターン5は、第1被保護回路7、第2被保護回路17等の各種回路を覆うように配された第1配線5a及び第1配線5aの一端側で分岐しており、第1配線5aと異なる箇所に配された第2配線5bから構成されている。第1配線5aの一端には信号出力回路81が接続されている。第1配線5aは、図2に示すように、第1フォトダイオード1が外部に露出し、第1フォトダイオード1が光を受光するために必要な面積を有する孔部を形成している。また、同様にして第1配線5aは、第2フォトダイオード11及び第3フォトダイオード101を露出するための孔部を形成している。
FIG. 5 is a schematic diagram showing the metal shielding film pattern 5.
The metal shielding film pattern 5 is branched on one end side of the first wiring 5a and the first wiring 5a arranged to cover various circuits such as the first protected circuit 7 and the second protected circuit 17, The second wiring 5b is arranged at a different location from the first wiring 5a. A signal output circuit 81 is connected to one end of the first wiring 5a. As shown in FIG. 2, the first wiring 5a is exposed to the outside of the first photodiode 1 and forms a hole having an area necessary for the first photodiode 1 to receive light. Similarly, the first wiring 5 a forms a hole for exposing the second photodiode 11 and the third photodiode 101.

信号出力回路81は、金属遮蔽膜パターン5の切断又は短絡を検出するために、周期的な信号、例えば正弦波の交流電位を第1配線5aの一端へ出力する回路である。   The signal output circuit 81 is a circuit that outputs a periodic signal, for example, a sine wave AC potential, to one end of the first wiring 5a in order to detect cutting or short-circuiting of the metal shielding film pattern 5.

第1配線5aの他端及び第2配線5bの他端は夫々位相比較回路82の入力部に接続されている。位相比較回路82は、第1配線5aの他端に到達した信号の位相と、第2配線5bの他端に到達した信号の位相とを比較し、比較結果に応じた電位を制御回路6へ出力する。
制御回路6は、位相比較回路82から出力された電位に応じて、第1被保護回路7及び第2被保護回路17の動作を制限するように構成されている。
The other end of the first wiring 5a and the other end of the second wiring 5b are connected to the input section of the phase comparison circuit 82, respectively. The phase comparison circuit 82 compares the phase of the signal reaching the other end of the first wiring 5a with the phase of the signal reaching the other end of the second wiring 5b, and supplies a potential according to the comparison result to the control circuit 6. Output.
The control circuit 6 is configured to limit the operations of the first protected circuit 7 and the second protected circuit 17 in accordance with the potential output from the phase comparison circuit 82.

このように構成された半導体集積回路の作用及び効果を説明する。
図6は、光が照射された第1フォトダイオード1のカソード電位Vin及び光検出信号Voutの電位の変化を示すタイミングチャートである。
時間t1aからt2aまでの間、所定光量以上の短パルス状の光が第1フォトダイオード1に照射された場合、図6(a)に示すように第1フォトダイオード1には光逆電流が流れ、第1フォトダイオード1のカソード電位Vinが下降する。そして、下降するカソード電位Vinが時間t1bで第1閾値電位Vtl以下になった場合、図6(b)に示すように、第1シュミット回路2は、ローレベルの光検出信号Voutを出力する。
The operation and effect of the semiconductor integrated circuit configured as described above will be described.
FIG. 6 is a timing chart showing changes in the cathode potential Vin of the first photodiode 1 irradiated with light and the potential of the light detection signal Vout.
When the first photodiode 1 is irradiated with a short pulse light of a predetermined light amount or more from time t1a to t2a, a reverse photocurrent flows through the first photodiode 1 as shown in FIG. The cathode potential Vin of the first photodiode 1 drops. When the decreasing cathode potential Vin becomes equal to or lower than the first threshold potential Vtl at time t1b, the first Schmitt circuit 2 outputs a low-level photodetection signal Vout, as shown in FIG. 6B.

時間t2aを経過して、光の照射が停止した場合、第1フォトダイオード1には光逆電流が流れず、カソード電位Vinは、第1電気抵抗3の抵抗値及び浮遊容量値に応じて決定される充電曲線に従って、徐々に上昇する。そして、上昇するカソード電位Vinが、時間t2bで第2閾値電位Vth以上になった場合、第1シュミット回路2は、ハイレベルの光検出信号Voutを出力する。   When the irradiation of light stops after the time t2a has elapsed, the reverse photocurrent does not flow through the first photodiode 1, and the cathode potential Vin is determined according to the resistance value and the stray capacitance value of the first electric resistance 3. Will gradually rise according to the charging curve. When the rising cathode potential Vin becomes equal to or higher than the second threshold potential Vth at time t2b, the first Schmitt circuit 2 outputs a high-level photodetection signal Vout.

なお、第1フォトダイオード1に照射される光量が小さい場合、十分な光逆電流が流れず、図6(a)の破線で示すように、カソード電位Vinは、第1閾値電位Vtl以下まで下降せず、第1シュミット回路2は、ローレベルの光検出信号Voutを出力しない。   Note that when the amount of light applied to the first photodiode 1 is small, a sufficient reverse photocurrent does not flow, and the cathode potential Vin falls to the first threshold potential Vtl or lower as shown by the broken line in FIG. The first Schmitt circuit 2 does not output the low-level photodetection signal Vout.

このように構成された半導体集積回路にあっては、第1閾値電位Vtl及び第2閾値電位Vthの差が大きい程、照射された短パルス状の光の照射時間(t2a−t1a)よりも長い時間(t2b−t1b)、ローレベルの光検出信号Voutを制御回路6へ出力するため、制御回路6は、より確実に光が照射されたことを検出することができ、半導体集積回路に格納された情報の取得若しくは改竄、又は半導体集積回路の模倣若しくは複製を効果的に防ぐことができる。   In the semiconductor integrated circuit configured as described above, the larger the difference between the first threshold potential Vtl and the second threshold potential Vth, the longer the irradiation time of the irradiated short pulse light (t2a-t1a). Since the low-level photodetection signal Vout is output to the control circuit 6 for the time (t2b-t1b), the control circuit 6 can more reliably detect the light irradiation and is stored in the semiconductor integrated circuit. It is possible to effectively prevent acquisition or alteration of information, or imitation or duplication of a semiconductor integrated circuit.

また、第1閾値電位Vtlを電源電位Vccに比べて十分低く設定することにより、ノイズの電位が第1及び第2シュミット回路2,102に入力した場合に第1及び第2シュミット回路2,102がローレベルの光検出信号Voutを制御回路6へ出力し、制御回路6が第1及び第2被保護回路7,17の動作を停止させる誤動作を防ぐことができる。   Further, by setting the first threshold potential Vtl sufficiently lower than the power supply potential Vcc, when the noise potential is input to the first and second Schmitt circuits 2 and 102, the first and second Schmitt circuits 2 and 102 are used. Outputs a low-level photodetection signal Vout to the control circuit 6, thereby preventing a malfunction in which the control circuit 6 stops the operation of the first and second protected circuits 7 and 17.

更に、第1乃至第3フォトダイオード1,11,101は、P+N−接合部を有するフォトダイオードに比べて占有面積を小さく構成することができるため、第1乃至第3フォトダイオード1,11,101の配置自由度を高くすることができ、より効果的に光の照射を検出することができる。   Furthermore, since the first to third photodiodes 1, 11, 101 can be configured to have a smaller occupied area than the photodiode having the P + N− junction, the first to third photodiodes 1, 11, 101 can be configured. The degree of freedom of arrangement can be increased, and light irradiation can be detected more effectively.

更にまた、複数の第1乃至第3フォトダイオード1,11,101を備えることにより、より効果的に照射された光を検出して、第1及び第2被保護回路7,17の動作を制限することができる。   Furthermore, by providing a plurality of first to third photodiodes 1, 11, 101, it is possible to more effectively detect the irradiated light and limit the operation of the first and second protected circuits 7, 17. can do.

更にまた、第1及び第2シュミット回路2,102をCMOSトランジスタで構成することにより第1及び第2被保護回路7,17の動作に無関係な第1及び第2シュミット回路2,102における不要な消費電力を抑えることができる。   Furthermore, since the first and second Schmitt circuits 2 and 102 are composed of CMOS transistors, the first and second Schmitt circuits 2 and 102 which are not related to the operation of the first and second protected circuits 7 and 17 are unnecessary. Power consumption can be reduced.

更にまた、第1被保護回路7及び第2被保護回路17は、金属遮蔽膜パターン5の第1配線5aによって覆われているため、半導体集積回路のパッシベーション膜が除去された場合であっても、第1被保護回路7及び第2被保護回路17を視認不能にすることができる。   Furthermore, since the first protected circuit 7 and the second protected circuit 17 are covered with the first wiring 5a of the metal shielding film pattern 5, even when the passivation film of the semiconductor integrated circuit is removed. The first protected circuit 7 and the second protected circuit 17 can be made invisible.

更にまた、不正使用者が、第1及び第2被保護回路7,17を視認し又は第1乃至第3フォトダイオード1,11,101以外の部分に光を照射するために、第1配線5aを加工した場合、第1配線5a及び第2配線5bの他端に到達する信号の位相差が変化し、位相比較回路82が制御回路6に与える電位が変化する。そして、制御回路6は、位相比較回路82が出力する電位に応じて、例えば位相差が変化した場合、第1及び第2被保護回路7,17の動作を制限するため、第1配線5aを加工することによる半導体集積回路の不正使用をより効果的に防ぐことができる。   Furthermore, in order for an unauthorized user to visually recognize the first and second protected circuits 7 and 17 or to irradiate light other than the first to third photodiodes 1, 11 and 101, the first wiring 5 a Is processed, the phase difference between the signals reaching the other ends of the first wiring 5a and the second wiring 5b changes, and the potential applied to the control circuit 6 by the phase comparison circuit 82 changes. Then, when the phase difference changes, for example, in accordance with the potential output from the phase comparison circuit 82, the control circuit 6 restricts the operation of the first and second protected circuits 7, 17 in order to limit the first wiring 5 a. Unauthorized use of the semiconductor integrated circuit due to processing can be prevented more effectively.

(実施の形態2)
図7は、実施の形態2に係る半導体集積回路を構成する部分の回路配置図である。
実施の形態2に係る半導体集積回路は、フォトダイオードの構成のみが実施の形態1に係る半導体集積回路と異なるため、以下では主に上記相違点について説明する。
(Embodiment 2)
FIG. 7 is a circuit layout diagram of a portion constituting the semiconductor integrated circuit according to the second embodiment.
Since the semiconductor integrated circuit according to the second embodiment is different from the semiconductor integrated circuit according to the first embodiment only in the configuration of the photodiode, the difference will be mainly described below.

実施の形態2に係る半導体集積回路は、第1被保護回路207に並設されており、逆バイアスで接続された第1フォトダイオード201及び第2フォトダイオード211を備えている。第1フォトダイオード201は、P+N−接合部を有しており、第2フォトダイオード211は、P−N+接合部を有している。第1フォトダイオード201及び第2フォトダイオード211のアノードは夫々接地されており、カソードは第1ノード204に接続されている。   The semiconductor integrated circuit according to Embodiment 2 is provided in parallel with the first protected circuit 207, and includes a first photodiode 201 and a second photodiode 211 connected with reverse bias. The first photodiode 201 has a P + N− junction, and the second photodiode 211 has a P−N + junction. The anodes of the first photodiode 201 and the second photodiode 211 are grounded, and the cathodes are connected to the first node 204.

光が照射された場合に生ずる光起電力は半導体中の不純物濃度が低いほうが高いため、第1フォトダイオード201は、第2フォトダイオード211に比べ、照射された光をより高感度に検出することができる。   Since the photoelectromotive force generated when light is irradiated is higher when the impurity concentration in the semiconductor is lower, the first photodiode 201 detects the irradiated light with higher sensitivity than the second photodiode 211. Can do.

しかし、図7に示すように、P+N−接合部を有する第1フォトダイオード201と第1被保護回路207との素子分離に必要な間隔(dp+n-+dn-)は、P−N+接合部を有する第1フォトダイオード201と第1被保護回路207との素子分離に必要な間隔(dn+)より長いため、第2フォトダイオード211は、第1フォトダイオード201に比べて、より小さく構成することができる。従って、第2フォトダイオード211の方が、配置自由度が高い。例えば、第2フォトダイオード211は、第1フォトダイオード201に比べて、第1被保護回路207を保護するための適宜箇所に高密度に配することができる。 However, as shown in FIG. 7, the interval (d p + n− + d n− ) necessary for element separation between the first photodiode 201 having the P + N− junction and the first protected circuit 207 is P−N +. The second photodiode 211 is smaller than the first photodiode 201 because it is longer than the interval (d n + ) necessary for element isolation between the first photodiode 201 having a junction and the first protected circuit 207. Can be configured. Therefore, the second photodiode 211 has a higher degree of freedom in arrangement. For example, the second photodiode 211 can be arranged at a higher density than the first photodiode 201 at an appropriate location for protecting the first protected circuit 207.

実施の形態2に係る半導体集積回路にあっては、配置スペースが大きい箇所には、第1フォトダイオード201を配し、配置スペースが小さい箇所には、第2フォトダイオード211を配した場合、より確実に光の照射を検出することができ、半導体集積回路に格納された情報の取得若しくは改竄、又は半導体集積回路の模倣若しくは複製を効果的に防ぐことができる。   In the semiconductor integrated circuit according to the second embodiment, when the first photodiode 201 is arranged at a place where the arrangement space is large and the second photodiode 211 is arranged at a place where the arrangement space is small, Light irradiation can be reliably detected, and acquisition or falsification of information stored in the semiconductor integrated circuit, or imitation or duplication of the semiconductor integrated circuit can be effectively prevented.

本発明の実施の形態に係る半導体集積回路の回路図である。1 is a circuit diagram of a semiconductor integrated circuit according to an embodiment of the present invention. 半導体集積回路の略示側断面図である。1 is a schematic side sectional view of a semiconductor integrated circuit. 半導体集積回路の回路配置図である。1 is a circuit layout diagram of a semiconductor integrated circuit. 第1シュミット回路の構成を示す回路図である。It is a circuit diagram which shows the structure of a 1st Schmitt circuit. 金属遮蔽膜パターンを示す模式図である。It is a schematic diagram which shows a metal shielding film pattern. 光が照射された第1フォトダイオードのカソード電位及び光検出信号の電位の変化を示すタイミングチャートである。6 is a timing chart showing changes in the cathode potential of the first photodiode irradiated with light and the potential of the light detection signal. 実施の形態2に係る半導体集積回路を構成する部分の回路配置図である。FIG. 6 is a circuit layout diagram of a part constituting a semiconductor integrated circuit according to a second embodiment. 特許文献1における半導体集積回路の回路図である。2 is a circuit diagram of a semiconductor integrated circuit in Patent Document 1. FIG. 特許文献1における他の実施の形態に係る半導体集積回路の回路図である。FIG. 10 is a circuit diagram of a semiconductor integrated circuit according to another embodiment in Patent Document 1.

符号の説明Explanation of symbols

1,201 第1フォトダイオード
2 第1シュミット回路
3 第1電気抵抗
4 第1ノード
5 金属遮蔽膜パターン
5a 第1配線
5b 第2配線
6 制御回路
7 第1被保護回路
10 ウェハー基板
11 第2フォトダイオード
17 第2被保護回路
81 信号出力回路
82 位相比較回路
101 第3フォトダイオード
102 第2シュミット回路
103 第2電気抵抗
104 第2ノード
Vtl 第1閾値電位
Vth 第2閾値電位
1,201 First photodiode 2 First Schmitt circuit 3 First electric resistance 4 First node 5 Metal shielding film pattern 5a First wiring 5b Second wiring 6 Control circuit 7 First protected circuit 10 Wafer substrate 11 Second photo Diode 17 Second protected circuit 81 Signal output circuit 82 Phase comparison circuit 101 Third photodiode 102 Second Schmitt circuit 103 Second electric resistance 104 Second node Vtl First threshold potential Vth Second threshold potential

Claims (5)

光が照射された場合、誤動作を起こす被保護回路と、該被保護回路を誤動作させる光を検出するために、逆バイアスで接続されたフォトダイオードとを備え、該フォトダイオードのカソード電位に応じて前記被保護回路の動作を制限するようにしてある集積回路において、
一端が前記フォトダイオードのカソードに接続されており、他端が電源電位側に接続される電気抵抗と、
入力部が前記フォトダイオードのカソード及び前記電気抵抗の一端に接続されており、カソード電位に対して、夫々第1閾値電位及び該第1閾値電位より高い第2閾値電位を有し、下降するカソード電位が前記第1閾値電位を下回った場合、所定電位を出力し、上昇するカソード電位が前記第2閾値電位を上回った場合、所定電位の出力を停止するシュミット回路と、
シュミット回路が所定電位を出力した場合、前記被保護回路の動作を制限する制御回路と
を備えることを特徴とする集積回路。
When light is irradiated, and the protection circuit malfunction, in order to detect the light which malfunction 該被 protection circuit, and a connected photodiode in the reverse bias, in accordance with the cathode potential of the photodiode In an integrated circuit that limits the operation of the protected circuit,
One end is connected to the cathode of the photodiode, the other end is connected to the power supply potential side, an electrical resistance;
An input portion is connected to the cathode of the photodiode and one end of the electric resistance, and has a first threshold potential and a second threshold potential higher than the first threshold potential with respect to the cathode potential, respectively, and a falling cathode If the potential is lower than said first threshold potential, and outputs the Jo Tokoro potential, when the cathode potential increases exceeds said second threshold potential, and Schmitt circuit stops outputting the predetermined potential,
An integrated circuit comprising: a control circuit that restricts the operation of the protected circuit when the Schmitt circuit outputs a predetermined potential.
前記フォトダイオードは、
P−半導体基板に形成されたP−N+接合部を有する
ことを特徴とする請求項1に記載の集積回路。
The photodiode is
The integrated circuit according to claim 1, further comprising a PN + junction formed on a P− semiconductor substrate.
前記フォトダイオードを複数備える
ことを特徴とする請求項1又は請求項2に記載の集積回路。
The integrated circuit according to claim 1, comprising a plurality of the photodiodes.
前記シュミット回路はCMOSトランジスタにて構成されている
ことを特徴とする請求項1乃至請求項3のいずれか一つに記載の集積回路。
The integrated circuit according to any one of claims 1 to 3, wherein the Schmitt circuit is configured by a CMOS transistor.
前記被保護回路を覆うように配された第1配線と、
該第1配線の一端側で分岐した第2配線と、
前記第1配線の一端側に周期的な信号を与える回路と、
前記第1配線の他端側に到達した信号及び前記第2配線の他端側に到達した信号の位相を比較し、比較結果に応じた電位を前記制御回路へ出力する位相比較回路と
を備え、
前記制御回路は、
前記位相比較回路が出力した電位に応じて、前記被保護回路の動作を制限するようにしてある
ことを特徴とする請求項1乃至請求項4のいずれか一つに記載の集積回路。
A first wiring arranged to cover the protected circuit;
A second wiring branched on one end side of the first wiring;
A circuit for applying a periodic signal to one end of the first wiring;
A phase comparison circuit that compares the phase of the signal reaching the other end side of the first wiring and the phase of the signal reaching the other end side of the second wiring and outputs a potential corresponding to the comparison result to the control circuit. ,
The control circuit includes:
The integrated circuit according to claim 1, wherein an operation of the protected circuit is limited according to a potential output from the phase comparison circuit.
JP2006010324A 2006-01-18 2006-01-18 Integrated circuit Expired - Fee Related JP4749160B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006010324A JP4749160B2 (en) 2006-01-18 2006-01-18 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006010324A JP4749160B2 (en) 2006-01-18 2006-01-18 Integrated circuit

Publications (2)

Publication Number Publication Date
JP2007194368A JP2007194368A (en) 2007-08-02
JP4749160B2 true JP4749160B2 (en) 2011-08-17

Family

ID=38449829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006010324A Expired - Fee Related JP4749160B2 (en) 2006-01-18 2006-01-18 Integrated circuit

Country Status (1)

Country Link
JP (1) JP4749160B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050167B2 (en) 2015-04-30 2018-08-14 International Business Machines Corporation Light sensitive switch for semiconductor package tamper detection

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847581B2 (en) * 2008-04-03 2010-12-07 Stmicroelectronics (Rousset) Sas Device for protecting an integrated circuit against a laser attack
JP5519308B2 (en) * 2010-02-05 2014-06-11 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit and data processing system
JP2020009240A (en) * 2018-07-10 2020-01-16 ソニー株式会社 Signal processing circuit, signal processing device and signal processing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02308575A (en) * 1989-05-24 1990-12-21 Nissan Motor Co Ltd Photodetector cell
JPH04324328A (en) * 1991-04-24 1992-11-13 Nikko Kyodo Co Ltd Photometric device
DE10101995A1 (en) * 2001-01-18 2002-07-25 Philips Corp Intellectual Pty Electrical or electronic switching arrangement comprises a detector unit and a comparator unit connected to the detector unit to compare the starting voltage with a reference voltage
JP4748929B2 (en) * 2003-08-28 2011-08-17 パナソニック株式会社 Protection circuit and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050167B2 (en) 2015-04-30 2018-08-14 International Business Machines Corporation Light sensitive switch for semiconductor package tamper detection

Also Published As

Publication number Publication date
JP2007194368A (en) 2007-08-02

Similar Documents

Publication Publication Date Title
JP5519308B2 (en) Semiconductor integrated circuit and data processing system
US11082202B2 (en) Fault injection attack detection in integrated circuits
JP4497874B2 (en) Semiconductor integrated circuit and IC card
US8564364B2 (en) Countermeasure method and device for protecting against a fault injection attack by detection of a well voltage crossing a threshold
US7498644B2 (en) Prevention of tampering in electronic devices
CN106611209B (en) Secure electronic chip
JP2002312742A (en) Circuit device and method for protecting at least a chip device from manipulation and / or misuse
US20070182575A1 (en) Detector circuit for detecting an external manipulation of an electrical circuit, circuit arrangement comprising a plurality of detector circuits, memory device and method for operating a detector circuit
US8130008B2 (en) Integrated circuit with a radiation-sensitive thyristor structure
CN205069628U (en) Integrated circuit
JP4749160B2 (en) Integrated circuit
US9306573B2 (en) Apparatus and method for detecting and preventing laser interrogation of an FPGA integrated circuit
CN106549661B (en) System and method for particle detection and error correction in integrated circuits
US20150135340A1 (en) Circuit arrangement and method for safeguarding a circuit arrangement with respect to repeated light attacks
US6473282B1 (en) Latch-up protection circuit for integrated circuits biased with multiple power supplies and its method
JP2008198700A (en) Semiconductor integrated circuit device
US20050036383A1 (en) EEPROM memory matrix and method for safeguarding an EEPROM memory matrix
JP5187860B2 (en) Semiconductor integrated circuit
CN114692226B (en) An integrated circuit
JP4987584B2 (en) Semiconductor integrated circuit and IC card using the same
EP2643836A1 (en) Protection of stored data using optical emitting elements
Zooker et al. Compact sub-Vt optical sensor for the detection of fault injection in hardware security applications
JP2013017095A (en) Optical semiconductor device and electronic apparatus using the same
US20120250432A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees