JP4748314B2

JP4748314B2 - 半導体装置の製造方法

Info

Publication number: JP4748314B2
Application number: JP2006045468A
Authority: JP
Inventors: 未浩中川
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2006-02-22
Filing date: 2006-02-22
Publication date: 2011-08-17
Anticipated expiration: 2026-02-22
Also published as: JP2007227540A

Description

本発明は、スーパージャンクション構造を有するパワー半導体装置の製造方法に関するものである。

近年の省エネ、装置の小型、軽量化の要求から、スイッチング素子を使用した各種のパワー半導体装置の需要が、様々な製品分野で拡大している。パワー半導体素子の一つであるパワーＭＯＳＦＥＴは、従来、スイッチング速度が高速である反面、高耐圧、大容量の素子を得ることが困難であるという欠点を有していたが、以下の「スーパージャンクション構造」を採用することで、かかる欠点の解消を図っている。

スーパージャンクション構造を有するパワーＭＯＳＦＥＴ１０は、図５に示されるように、開口部１２と底辺部１４との間で、厚さ方向（図５では上下方向）に帯状ないし板状に広がる第１導電型半導体層領域１６（図示の例ではＮ型半導体領域）及び第２導電型半導体層領域１８（図示の例ではＰ型半導体領域）が、交互に隣接配置されて構成されたドリフト領域２０を備えている。そして、ドリフト領域２０の表面側にはソースＳ及びゲートＧが設けられ、Ｎソース２２、Ｐコンタクト２４、絶縁層２６、ポリシリコン２８が形成されている。一方、ドリフト領域２０の裏面側には、ドレインＤが設けられ、第１導電型半導体層（図示の例ではＮ^＋層）３０が形成されている。この、スーパージャンクション構造を有するパワーＭＯＳＦＥＴ１０は、ドリフト領域２０のコラム長Ｌがより長いほど高耐圧が得られ、コラム幅Ｗを狭くすることでコラムに対応する不純物濃度まで不純物濃度を高く設定できるため、低損失となる。したがって、コラム長Ｌとコラム幅Ｗとの比（アスペクト比）を高めることが望まれており、種々の製造方法が開発されている（例えば、特許文献１参照。）。

特開２００３−２７３３５５号公報

さて、スーパージャンクション構造を有するドリフト領域２０の製作方法としては、図６（ａ）に示されるように、基板３２上にトレンチ３４を形成した後、トレンチ３４内に基板３２とは逆の導電型を有する半導体層３６を形成する。この際、母体となる材料ガス３８に不純物ガス４０を添加して、エピタキシャル成形させることにより形成する手法が用いられている。
しかしながら、図６（ｂ）に示されるように、半導体層３６のエピタキシャル成長はトレンチ３４の壁面に沿って進行することから、半導体層３６の成長過程において、アスペクト比が徐々に増大していく。すると、不純物ガス４０は、トレンチ３４の底部に到達する前に、開口部付近の母体材料と反応し、シリコンに共有結合した形で取り込まれてしまい、トレンチ３４の底部に到達する不純物の量が減少してしまう。その結果として、半導体層３６の不純物濃度は、底辺部側に比して、開口部側が高濃度となる濃度勾配を持つものとして形成されてしまう。なお、図６（ｂ）には、半導体層３６の不純物濃度が、開口部側に近づくほど高濃度となる様子を、説明の便宜上、４段階の色の濃淡で示しているが、実際には、不純物の濃度勾配は連続的に発生する。不純物濃度の差は、コラムチャージ量の差の原因となる。

そして、スーパージャンクション構造においては、Ｎ型半導体からなるコラムとＰ型半導体からなるコラムとの間で、チャージ量に差が生じると、コラムを完全に空乏層化することができなくなる。その結果、十分な耐圧保持効果が得られないことから、半導体装置の耐圧低下の原因となる。したがって、理想的には、図７に示されるように、Ｎ型半導体からなるコラムのチャージ量ｄ_Ｎと、Ｐ型半導体からなるコラムのチャージ量ｄ_ｐとが、コラム幅に対応するチャージ量を超えない範囲で何れもコラム長Ｌの全長に渡って一定であることにより、両者のチャージ量差ｄ_Ｎ／ｄ_Ｐがコラム長Ｌの全長に渡って生じないことが望ましいにもかかわらず、実際には、図８に示されるように、ｄ_Ｎ／ｄ_Ｐの値がドリフト層の開口部から底辺部へと向って増大してしまい、耐圧低下が不可避となっている。
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、パワー半導体装置の、スーパージャンクション構造を有するドリフト領域の耐圧低下を防ぐことにある。

上記課題を解決するための、本発明に係る半導体装置の製造方法は、開口部と底辺部との間で、厚さ方向に帯状ないし板状に広がる第１導電型半導体層領域及び第２導電型半導体層領域が、交互に隣接配置されて構成されたドリフト領域を備えるパワー半導体装置の製造方法であって、第１導電型半導体基板を形成する工程と、該第１導電型半導体基板にトレンチを形成する工程と、該トレンチ内に第２導電型半導体層をエピタキシャル成長させる工程とを含み、前記第１導電型半導体基板を形成する工程において、厚さ方向の不純物濃度が、底辺部側に比して開口部側が高濃度となるように、かつ、前記トレンチ内に前記第２導電型半導体層をエピタキシャル成長させる工程で、成長過程においてアスペクト比が増大することに伴って結果的にトレンチの開口部側が高濃度となる不純物の濃度勾配を予め把握しておき、これと一致するように、前記第１導電型半導体基板に濃度勾配を与えることを特徴とするものである。
本発明によれば、厚さ方向の不純物濃度が、底辺部側に比して開口部側が高濃度となるように濃度勾配を与えた第１導電型半導体基板に、トレンチを形成することで、底辺部側に比して開口部側が高濃度となるように濃度勾配を与えた、第１導電型半導体からなるコラムを形成することができる。一方、トレンチ内に第２導電型半導体層をエピタキシャル成長させる過程で、アスペクト比が徐々に増大していくことで、不純物ガスは、トレンチの底部に到達する前に、開口部付近の母体材料と反応し、シリコンに共有結合した形で取り込まれてしまい、トレンチの底部に到達する不純物の量が減少してしまう。その結果として、第２導電型半導体層の不純物濃度は、底辺部側に比して開口部側が高濃度となるような濃度勾配が生じる。

そこで、第１導電型半導体基板を形成する工程において、前記トレンチ内に第２導電型半導体層をエピタキシャル成長させる工程で生じる不純物の濃度勾配を考慮して、第１導電型半導体基板に濃度勾配を与えることで、スーパージャンクション構造を有するドリフト領域における厚さ方向の何れの位置においても、Ｐ／Ｎコラム間でチャージ量を均一化させることが可能となる。

なお、本発明においては、前記た第１導電型半導体基板を形成する工程において、ウエハに対し、不純物の注入エネルギーを変化させながら、不純物をマルチインプラントすることが好ましい。
この方法によれば、第１導電型半導体基板に、前記トレンチ内に第２導電型半導体層をエピタキシャル成長させる工程で生じる不純物の濃度勾配を考慮した濃度勾配を、自在に与えることが可能となる。

又、前記第１導電型半導体基板を形成する工程において、高濃度の第１導電型半導体基板上に、不純物濃度に勾配をつけながら、第１導電型半導体層をエピタキシャル成長させることも可能である。
この方法によっても、第１導電型半導体基板に、前記トレンチ内に第２導電型半導体層をエピタキシャル成長させる工程で生じる不純物の濃度勾配を考慮した濃度勾配を、自在に与えることが可能となる。

又、前記第１導電型半導体基板を形成する工程において、高濃度の第１導電型半導体基板に対し、リフトオフ用コラムを形成し、該リフトオフ用コラム間のトレンチに、第１導電型半導体層をエピタキシャル成長させ、該第１導電型半導体基板にトレンチを形成する工程として、前記リフトオフ用コラムを除去することとしても良い。
この方法によれば、第１導電型半導体層と、第２導電型半導体層とが何れも、トレンチ内部にエピタキシャル成長させることによって形成されることから、第１、第２の導電型半導体層のチャージ量の勾配を、一致させることができる。

本発明はこのように構成したので、パワー半導体装置の、スーパージャンクション構造を有するドリフト領域の耐圧低下を防ぐことが可能となる。

以下、本発明を実施するための最良の形態を添付図面に基づいて説明する。ここで、従来技術と同一部分、若しくは相当する部分については同一符号で示し、詳しい説明を省略する。
まず、本発明の第１の実施の形態に係る、スーパージャンクション構造を有するパワーＭＯＳＦＥＴの製造方法は、図１に概略的に示される手順によるものである。
（１）ドリフト領域２０（図５参照）として求められる厚さＬにウエハ４２を加工する。
（２）ウエハ４２に対する不純物の注入エネルギーを変化させながら、不純物４０をマルチインプラントし、第１導電型半導体基板へと加工する。この際、厚さ方向の不純物濃度が、底辺部１４側に比して開口部１２側が高濃度となるように濃度勾配を与える。しかも、後述の（４）において、トレンチ４４内に第２導電型半導体層４６をエピタキシャル成長させる工程で生じる不純物の濃度勾配を考慮して、第１導電型半導体基板に濃度勾配を与える。図１には、ウエハ４２に形成される不純物濃度が、開口部側に近づくほど高濃度となる様子を、説明の便宜上、４段階の色の濃淡で示しているが、実際には、不純物の濃度勾配は連続的に発生する（以下、図２、図３も同様）。

なお、不純物４０をマルチインプラントする際の、加速エネルギーの強弱の変化については、当初は、比較的低エネルギーで不純物４０を注入し、その後、比較的高い注入エネルギーに変化させることが好ましい。一般に、不純物の注入エネルギーを高めることで、より深く不純物を注入することが可能となる。しかしながら、当初に比較的低エネルギーで不純物４０を注入することで、浅い部分のシリコンの結晶性を乱し、チャネリング効果（結晶軸方向に入射したイオンビームが異常によく透過する現象）を適切に制御する。これにより、その後に深部へと注入する不純物量の制御を容易とし、必要な濃度勾配を与えることが可能となる。
（３）第１導電型半導体基板となったウエハ４２に、エッチング等によりトレンチ４４を形成する。

（４）トレンチ４４内に第２導電型半導体層４６をエピタキシャル成長させる。この際、図６（ｂ）で説明した場合と同様に、第２導電型半導体層４６のエピタキシャル成長はトレンチ４４の壁面に沿って進行することから、第２導電型半導体層４６の成長過程において、アスペクト比が徐々に増大していく。したがって、不純物ガス４０は、トレンチ４４の底部に到達する前に、開口部付近の母体材料と反応し、トレンチ４４の底部に到達する不純物の量が減少する。その結果として、第２導電型半導体層４６の不純物濃度は、底辺部側に比して開口部側が高濃度となる濃度勾配を持つものとして形成される。
なお、図１には、第２導電型半導体層４６に形成される不純物濃度が、開口部側に近づくほど高濃度となる様子を、説明の便宜上、３段階の点密度の違いで示しているが、実際には、不純物の濃度勾配は連続的に発生するものである（以下、図２、図３も同様）。又、この第２導電型半導体層４６に生じる不純物の濃度勾配を予め実験工程等で把握しておき、前記（２）の工程において、ウエハ４２を第１導電型半導体基板へと加工する際の、不純物濃度勾配を、予め第２導電型半導体層４６に生じる不純物の濃度勾配と一致させておく。

その後、上記手順によって得られたスーパージャンクション構造を有するドリフト領域２０を用い、図５に示されるものと同様の全体構成を有する、パワーＭＯＳＦＥＴ１０が製造される。

上記構成を有する本発明の第１の実施の形態によれば、ウエハ４２に対し、不純物の注入エネルギーを変化させながら、不純物４０をマルチインプラントし、そのウエハ４２に、トレンチ４４を形成することで、底辺部１４側に比して開口部１２側が高濃度となるように濃度勾配を与えた、第１導電型半導体からなるコラムを形成することができる。一方、トレンチ４４内に第２導電型半導体層をエピタキシャル成長させる過程で、第２導電型半導体層４６にも、底辺部側に比して開口部側が高濃度となるような濃度勾配が生じる。よって、スーパージャンクション構造を有するドリフト領域における、Ｐ／Ｎコラム間のチャージ量を均一化させることが可能となる。
しかも、トレンチ内に第２導電型半導体層４６をエピタキシャル成長させる工程（４）で生じる不純物の濃度勾配を考慮して、第１導電型半導体基板に濃度勾配を与えることで、スーパージャンクション構造を有するドリフト領域における厚さ方向の何れの位置においても、Ｐ／Ｎコラム間でチャージ量を均一化させることが可能となる。なお、第１導電型半導体基板（ウエハ４２）はＮ型、Ｐ型の何に加工されても、第２導電型半導体層４６がこれと反対型に形成されていれば成り立つものである。

図４には、本発明の第１の実施の形態により得られた、スーパージャンクション構造を有するドリフト領域２０（図５参照）の、Ｎ型半導体からなるコラムのチャージ量ｄ_ＮとＰ型半導体からなるコラムのチャージ量ｄ_ｐとを、コラム長Ｌの全長に渡って示している。このように、Ｐ／Ｎコラム間のチャージ量の勾配が、コラム長の全長に渡って同じく形成されることで、Ｐ／Ｎコラム間のチャージ量差ｄ_Ｎ／ｄ_Ｐが、図７に示される理想的状態と同様に、コラム長Ｌの全長に渡って生じなくなり、スーパージャンクション構造を有するドリフト領域２０（図５参照）の耐圧低下を防ぐことが可能となる。但しコラム幅に対応した臨界チャージ量を超えてはならない。

しかも、上記工程を経て製造された、本発明の第１の実施の形態に係るパワーＭＯＳＦＥＴの、スーパージャンクション構造を有するドリフト領域は、Ｐ／Ｎコラム間のチャージ量の勾配が、コラム長の全長に渡って同じく形成されることから、図６に例示した従来の製造方法によるものとは、構造的にも明確に区別することが可能である。

続いて、図２を参照しながら、本発明の第２の実施の形態に係る、スーパージャンクション構造を有するパワーＭＯＳＦＥＴの製造方法を説明する。なお、第１の実施の形態と同一の部分、若しくは想到する部分については同一符号で示し、詳しい説明を省略する。
（１）高濃度の第１導電型半導体基板４８を用意する。
（２）高濃度の第１導電型半導体基板４８の表面に、不純物濃度に勾配をつけながら、第１導電型半導体層５０をエピタキシャル成長させる。第１導電型半導体層５０は、ドリフト領域２０（図５参照）として求められる厚さＬとなるように形成する。又、厚さ方向の不純物濃度が、底辺部１４側に比して開口部１２側が高濃度となるように濃度勾配を与える。しかも、後述の（４）において、トレンチ内に第２導電型半導体層４６をエピタキシャル成長させる工程で生じる不純物の濃度勾配を考慮して、第１導電型半導体基板層５０に濃度勾配を与える。図１においても、第１導電型半導体層５０に与えられる不純物濃度が、開口部１２側に近づくほど高濃度となる様子を、説明の便宜上、４段階の色の濃淡で示しているが、実際には、不純物の濃度勾配は連続的に発生する。
（３）第１導電型半導体層５０に、エッチング等によりトレンチ４４を形成する。
（４）トレンチ４４内に第２導電型半導体層４６をエピタキシャル成長させる。

上記構成を有する本発明の第２の実施の形態によれば、高濃度の第１導電型半導体基板４８上に、不純物濃度に勾配をつけながら、第１導電型半導体層５０をエピタキシャル成長させることにより、底辺部１４側に比して開口部１２側が高濃度となるように濃度勾配を与えた、第１導電型半導体からなるコラムを形成することができる。そして、トレンチ４４内に第２導電型半導体層４６をエピタキシャル成長させる過程で、第２導電型半導体層４６にも、底辺部側に比して開口部側が高濃度となるような濃度勾配が生じる（図２参照）。よって、スーパージャンクション構造を有するドリフト領域における、Ｐ／Ｎコラム間のチャージ量を均一化させることが可能となり、第１の実施の形態と同様に、スーパージャンクション構造を有するドリフト領域の耐圧低下を防ぐことが可能となる。その他、第１の実施の形態と同様の作用効果については、説明を省略する。

続いて、図３を参照しながら、本発明の第２の実施の形態に係る、スーパージャンクション構造を有するパワーＭＯＳＦＥＴの製造方法を説明する。なお、第１、第２の実施の形態と同一の部分、若しくは想到する部分については同一符号で示し、詳しい説明を省略する。
（１）高濃度の第１導電型半導体基板４８上に、リフトオフ用コラム５２を形成する。リフトオフ用コラム５２は、高濃度の第１導電型半導体基板４８上にウエハを固定し、それにエッチングを施すことにより形成しても良く、高濃度の第１導電型半導体基板４８上にエピタキシャル成長によって形成しても良い。なお、リフトオフ用コラム５２は、ドリフト領域２０（図５参照）として求められる厚さＬとなるように形成する。
（２）リフトオフ用コラム間のトレンチ５４に、第１導電型半導体層５０をエピタキシャル成長させる。この際、底辺部１４側に比して開口部１２側が高濃度となるような濃度勾配が、自然に生じる（図６（ｂ）参照）。
（３）リフトオフ用コラム５２を、エッチング等により除去し、第１導電型半導体層５０からなるコラムと、該コラム間のトレンチ４４を形成する。
（４）第１導電型半導体層５０間のトレンチ４４内に、第２導電型半導体層４６をエピタキシャル成長させる。この際にも、底辺部１４側に比して開口部１２側が高濃度となるような濃度勾配が、自然に生じる（図６（ｂ）参照）。

上記構成を有する本発明の第３の実施の形態によれば、高濃度の第１導電型半導体基板４８に対し、リフトオフ用コラムを形成５２し、リフトオフ用コラム５２間のトレンチ５４に、第１導電型半導体層５０をエピタキシャル成長させ、リフトオフ用コラム５２を除去することで、第１導電型半導体層５０からなるコラムを形成することができる。しかも、第１導電型半導体層５０と、第２導電型半導体層４６とが、何れも、トレンチ内部にエピタキシャル成長させることによって形成されることから、第１、第２の導電型半導体層５０、４６のチャージ量の勾配を、一致させることができる。なお、かかるチャージ量の一致を得るために、リフトオフ用コラム５２間のトレンチ５４に、第１導電型半導体層５０をエピタキシャル成長させる条件と、第１導電型半導体層５０間のトレンチ４４内に、第２導電型半導体層４６をエピタキシャル成長させる条件を一致させることが望ましい。
よって、本発明の第３の実施の形態によっても、第１、第２の実施の形態と同様に、スーパージャンクション構造を有するドリフト領域の耐圧低下を防ぐことが可能となる。その他、第１、第２の実施の形態と同様の作用効果については、説明を省略する。

本発明の第１の実施の形態に係る、半導体装置の製造方法を示す模式図である。本発明の第２の実施の形態に係る、半導体装置の製造方法を示す模式図である。本発明の第３の実施の形態に係る、半導体装置の製造方法を示す模式図である。本発明の第１の実施の形態により得られた、スーパージャンクション構造を有するドリフト領域の、Ｎ型半導体からなるコラムのチャージ量ｄ_ＮとＰ型半導体からなるコラムのチャージ量ｄ_Ｐとを、コラム長Ｌの全長に渡って示したグラフである。従来のスーパージャンクション構造を有するパワーＭＯＳＦＥＴの構造を示す模式図である。従来のスーパージャンクション構造を有するドリフト領域の製造方法を示す模式図である。スーパージャンクション構造を有するドリフト領域の、Ｎ型半導体からなるコラムのチャージ量ｄ_ＮとＰ型半導体からなるコラムのチャージ量ｄ_Ｐとが、理想的な状態を示すグラフである。従来の、スーパージャンクション構造を有するドリフト領域の、Ｎ型半導体からなるコラムのチャージ量ｄ_ＮとＰ型半導体からなるコラムのチャージ量ｄ_Ｐとを、コラム長Ｌの全長に渡って示したグラフである。

１０：パワーＭＯＳＦＥＴ、１２：開口部、１４：底辺部、１６：第１導電型半導体領域、１８：第２導電型半導体領域、２０：ドリフト領域、４０：不純物ガス、４２：ウエハ、４４、５４：トレンチ、４６：第２導電型半導体層、４８：高濃度の第１導電型半導体基板、５０：第１導電型半導体層、５２：リフトオフ用コラム

Claims

開口部と底辺部との間で、厚さ方向に帯状ないし板状に広がる第１導電型半導体層領域及び第２導電型半導体層領域が、交互に隣接配置されて構成されたドリフト領域を備えるパワー半導体装置の製造方法であって、
第１導電型半導体基板を形成する工程と、
該第１導電型半導体基板にトレンチを形成する工程と、
該トレンチ内に第２導電型半導体層をエピタキシャル成長させる工程とを含み、
前記第１導電型半導体基板を形成する工程において、厚さ方向の不純物濃度が、底辺部側に比して開口部側が高濃度となるように、かつ、前記トレンチ内に前記第２導電型半導体層をエピタキシャル成長させる工程で、成長過程においてアスペクト比が増大することに伴って結果的にトレンチの開口部側が高濃度となる不純物の濃度勾配を予め把握しておき、これと一致するように、前記第１導電型半導体基板に濃度勾配を与えることを特徴とする半導体装置の製造方法。
前記第１導電型半導体基板を形成する工程において、
ウエハに対し、不純物の注入エネルギーを変化させながら、不純物をマルチインプラントすることを特徴とする請求項１記載の半導体装置の製造方法。
前記第１導電型半導体基板を形成する工程において、
高濃度の第１導電型半導体基板上に、不純物濃度に勾配をつけながら、第１導電型半導体層をエピタキシャル成長させることを特徴とする請求項１記載の半導体装置の製造方法。
前記第１導電型半導体基板を形成する工程において、
高濃度の第１導電型半導体基板に対し、リフトオフ用コラムを形成し、該リフトオフコラム間のトレンチに、第１導電型半導体層をエピタキシャル成長させ、
該第１導電型半導体基板にトレンチを形成する工程として、前記リフトオフ用コラムを除去することを特徴とする請求項１記載の半導体装置の製造方法。