JP4720548B2 - 負荷異常検出システム - Google Patents

Description

この発明は、負荷異常検出システムに係る発明であり、特に、負荷の断線・ショートを検出することができる負荷異常検出システムに関するものである。

従来の負荷異常検出システム３０の構成を図２に示す。当該従来の負荷異常検出システム３０による負荷の異常の検出方法は、以下の通りである。

まず、電流センサー１は、負荷２に流れる負荷電流ＩＬの電流量に応じた、信号電流Ｉｓを発生させ、当該信号電流Ｉｓを出力するものであって、当該信号電流Ｉｓと当該負荷電流ＩＬとの間では、信号電流Ｉｓ＝負荷電流ＩＬ／Ｋ（Ｋは定数）、の関係が成立するものである。

当該信号電流Ｉｓが流れる配線と接地電位との間には、抵抗器Ｒが配設されている。したがって、前記配線における抵抗器（電圧発生部と把握できる）Ｒとの接続点では、信号電流Ｉｓの電流量に応じた電圧Ｖｓが発生する。ここで、抵抗器Ｒの抵抗値をｒとすると、当該電圧Ｖｓは、信号電流Ｉｓ×抵抗値ｒの値である。

当該電圧Ｖｓは、ＡＤ変換部３においてデジタル信号に変換される。そして、当該デジタル信号は、判定部４の一方の入力部に入力される。なお、判定部４の他方の入力部には断線基準値Ｔ１またはショート基準値Ｔ２が入力される。

もし、負荷２の断線を検査したい場合には、選択手段５を制御することにより、断線基準値Ｔ１を判定部４の他方の入力部に入力させる。選択手段５は、電気的な切替スイッチやソフトウエア制御で選択を切り替えるものである。そして、当該判定部４において、入力されてきたデジタル信号と断線基準値Ｔ１とを比較することにより、負荷２において断線が発生しているか否かを判断する。

これに対して、もし、負荷２のショートを検査したい場合には、選択手段５を制御することにより、ショート基準値Ｔ２を判定部４の他方の入力部に入力させる。そして、当該判定部４において、入力されてきたデジタル信号とショート基準値Ｔ２とを比較することにより、負荷２においてショートが発生しているか否かを判断する。

ここで、ＡＤ変換部３、判定部４、選択部５等は、マイクロコンピュータ２０に組み込まれている。つまり、当該マイクロコンピュータ２０内において負荷２の断線・ショート等の異常の有無を判断している。

なお、電流センサー１に関する技術は、非特許文献１に開示されている。また、本発明に関連する技術（抵抗器を切り替えることにより、レンジを変更する技術）として、特許文献１が存在する。

特許庁標準技術集「ハイサイド電流パワースイッチ」 特開平８−１８９８４５号公報

図２に示した負荷異常検出システム３０において、負荷２において断線が生じた場合には、負荷電流ＩＬは減少する。したがって、上述から分かるように当該負荷電流ＩＬの減少に伴い信号電流Ｉｓが減少し、電圧Ｖｓも減少する。ところで、負荷２の断線を精度良く判定部４において判断（検出）するためには、電圧Ｖｓは大きい方が望ましい（これは、ＡＤ変換部３における変換精度を向上させるためである）。ここで、信号電流Ｉｓの電流量に応じて発生する電圧Ｖｓは、抵抗器Ｒの抵抗値ｒに依存している。したがって、負荷２において断線が生じた場合において、当該断線を精度良く判定部４において判断するためには、抵抗器Ｒの抵抗値ｒは大きく設定する方が良い。

ところが、マイクロコンピュータ２０に組み込まれているＡＤ変換部３に入力される電圧値には、そのＡＤ変換部３の電気的な仕様等により上限が決められている（つまり、抵抗器Ｒから構成される電圧発生部で発生する電圧Ｖｓに上限が定められることになる）。したがって、単に負荷２の断線の観点だけから抵抗器Ｒの抵抗値ｒを大きく設定したのでは、負荷２のショート時には、当該上限を超える電圧値の電圧ＶｓがＡＤ変換部３に入力されてしまうことがある。これは、負荷２においてショートが生じた場合には、負荷電流ＩＬが増加し、当該負荷電流ＩＬの増加に伴い、信号電流Ｉｓおよび電圧Ｖｓも増加するからである。

以上のことから、現実の負荷異常検出システム３０では、負荷２においてショートが発生した場合においても、ＡＤ変換部３に入力される電圧値が、当該ＡＤ変換部３が有する上限値より大きくならないように、抵抗器Ｒの抵抗値ｒが比較的小さく設定されていた。

このように、従来の負荷異常検出システム３０では、抵抗器Ｒの抵抗値ｒに制限を設ける必要があった。したがって、当該負荷異常検出システム３０では、負荷２のショート時の当該負荷２のショートを検出（判断）精度と、負荷２の断線時の当該負荷２の断線を検出（判断）精度とを勘案して、抵抗器Ｒの抵抗値ｒを設定することとなり、両方の精度を上げることは難しかった。

そこで、本発明は、たとえ電圧発生部で発生させられる電圧値に上限が定められたとしても、負荷のショートの検出だけでなく、負荷の断線の検出も高精度に行うことができる負荷異常検出システムを提供することを目的とする。

上記の目的を達成するために、本発明に係る請求項１に記載の負荷異常検出システムは、外部に存する負荷に流れる電流の電流量に応じて、所定の電圧を発生させる電圧発生部と、前記所定の電圧に応じた信号と、断線基準値またはショート基準値とを比較することにより、前記負荷の異常の有無を判断する判定部と、前記判定部の一方の入力部に、前記断線基準値および前記ショート基準値のどちらか一方を選択的に入力させる選択部とを、備えており、前記電圧発生部は、前記判定部の他方の入力部と基準電位との間に配設された第一の抵抗器と、前記判定部の前記他方の入力部と前記基準電位との間において前記第一の抵抗器と並列的に接続された第二の抵抗器とを、備えており、前記選択部は、前記負荷の断線を検査する場合には、前記断線基準値を前記判定部の前記一方の入力部に入力させると共に、前記第二の抵抗器を介した電流経路が形成されないように前記電圧発生部を制御し、前記負荷のショートを検査する場合には、前記ショート基準値を前記判定部の前記一方の入力部に入力させると共に、前記第二の抵抗器を介した電流経路が形成されるように前記電圧発生部を制御する。

また、請求項２に記載の負荷異常検出システムは、請求項１に記載の負荷異常検出システムであって、前記電圧発生部は、前記判定部の前記他方の入力部と前記基準電位との間において、前記第二の抵抗器と直列的に接続されており、前記選択部からの制御信号に基づいてオン、オフが制御されるスイッチ回路を、さらに備えており、前記選択部は、前記負荷の断線を検出する場合には、前記スイッチ回路がオフとなるような前記制御信号を出力し、前記負荷のショートを検出する場合には、前記スイッチ回路がオンとなるような前記制御信号を出力する。

本発明の請求項１に記載の負荷異常検出システムでは、電圧発生部は、判定部の他方の入力部と基準電位との間に第一の抵抗器と第二の抵抗器とが並列的に配設されている。さらに、選択部は、負荷の断線を検査する場合には、断線基準値を判定部に入力させると共に、第二の抵抗器を介した電流経路が形成されないように電圧発生部を制御し、負荷のショートを検査する場合には、ショート基準値を判定部に入力させると共に、第二の抵抗器を介した電流経路が形成させるように電圧発生部を制御している。したがって、負荷の断線検査時には、電圧発生部は、第一の抵抗器の抵抗値に依存した電圧を発生する。また、負荷のショート時には、電圧発生部は、第一の抵抗器と第二の抵抗器との合成抵抗値に依存した電圧を発生する。よって、第一の抵抗器の抵抗値をより大きく設定しても、第一の抵抗器と第二の抵抗器との合成抵抗値は、第一の抵抗器の抵抗値より小さくなるので、たとえ電圧発生部で発生される電圧に上限が定められた場合においても、負荷のショートの検出だけでなく、負荷の断線の検出も高精度に行うことできる。つまり、負荷の異常検出の過誤を防止することができる。

また、請求項２に記載の負荷異常検出システムは、請求項１に記載の負荷異常検出システムであって、電圧発生部は、判定部と基準電位との間において第二の抵抗器と直列的に接続されたスイッチ回路を有している。そして、選択部は、負荷の断線を検出する場合には、スイッチ回路をオフとし、負荷のショートを検出する場合には、スイッチ回路をオンとしている。したがって、簡易な構成により、負荷の断線検査時と負荷のショート時との間で、電圧発生部における抵抗値を切替えるシステムを構築することができる。

以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。図１は、本発明に係わる負荷異常検出システム３０の構成を示す回路図である。当該負荷異常検出システム３０は、たとえば車載され、当該負荷異常検出システム３０外に存するランプ等の負荷の断線・ショート等の異常を検出することができる。

図１に示すように、当該負荷異常検出システム３０は、電流センサー１、トランジスタＴｒ１、電圧発生部１０、およびマイクロコンピュータ２０により構成されている。なお、負荷２および電源Ｖｏは、当該負荷異常検出システム３０の外部に存する（図１の「◎」は、当該負荷異常検出システム３０と外部との接続点である）。

ここで、電圧発生部１０は、第一の抵抗器Ｒ１、第二の抵抗器Ｒ２およびトランジスタＴｒ２により構成されている。また、マイクロコンピュータ２０には、ＡＤ変換部３、判定部４、選択手段５および選択部６が組み込まれており、断線基準値Ｔ１とショート基準値Ｔ２とがマイクロコンピュータ２０内部に設定されている。

電源Ｖｏは、ランプ等の負荷２に電力を供給する電源部である。

電流センサー１は、負荷２に流れる負荷電流ＩＬに比例した信号電流Ｉｓを発生することができる。より具体的には、電流センサー１に入力された負荷電流ＩＬは、負荷２に対して当該負荷電流ＩＬを出力すると共に、上記信号電流Ｉｓを別途出力する。ここで、負荷電流ＩＬと信号電流Ｉｓとの間には、Ｉｓ＝ＩＬ／Ｋ（Ｋは定数）、の関係が存在する。

電圧発生部１０は、負荷２に流れる負荷電流ＩＬの電流量に応じた所定の電圧Ｖｓを発生させることができる回路部である。より具体的には、電圧発生部１０は、負荷電流ＩＬと比例関係にある信号電流Ｉｓに基づいて、電圧Ｖｓを発生させることができる。

電圧発生部１０の構成要素である第一の抵抗器Ｒ１は、抵抗値ｒ１を有する。また、電圧発生部１０の構成要素である第二の抵抗器Ｒ２は、抵抗値ｒ２を有する。また、電圧発生部１０の構成要素であるトランジスタ（スイッチ回路と把握できる）Ｔｒ２は、第二の抵抗器Ｒ２と回路の基準電位（たとえば、接地電位）との電気的な接続処理および切断処理を担っている。当該トランジスタＴｒ２は、ｎｐｎ型である。

マイクロコンピュータ２０は、図示していないＲＯＭ、ＲＡＭなどの記憶素子に記憶されたプログラムによって、搭載されている他の回路部の制御を担う部分である。当該マイクロコンピュータ２０に組み込まれている（マイクロコンピュータ２０内に配設されている）各回路３，４，５，６等は、以下の機能を有する。

ＡＤ変換部３は、電圧発生部１０で発生された電圧Ｖｓ（アナログ信号）を、デジタル信号に変換する回路部である。マイクロコンピュータ２０に組み込まれているＡＤ変換部３の電気的仕様等により、当該ＡＤ変換部３に入力される電圧値には、上限が決められている。

判定部４は、ＡＤ変換部３から出力されたデジタル信号値（所定の電圧Ｖｓに応じた信号値を把握できる）と、断線基準値Ｔ１またはショート基準値Ｔ２とを比較する。そして判定部４は、当該比較の結果、負荷２の異常（断線またはショート）の有無を判断する。ここで、断線基準値Ｔ１およびショート基準値Ｔ２は、マイクロコンピュータ２０内部において予め設定されている。

選択部６は、判定部４の一方の入力部に、断線基準値Ｔ１およびショート基準値Ｔ２のどちらか一方を選択的に入力させる切替部である。当該選択部６は、選択手段５を介して前記基準値Ｔ１，Ｔ２の選択的入力を制御している。また、選択部６は電圧発生部１０を制御することにより、電流センサー１から第二の抵抗器Ｒ２およびトランジスタＴｒ２をこの順に介して基準電位に至る電流経路の形成の許否を制御する。ここで、選択部６から出力される所定の制御信号に基づいてトランジスタＴｒ２のＯＮ、ＯＦＦを制御することにより、前記電流経路の形成制御が行われている。

なお、マイクロコンピュータ２０は、ｐｎｐ型のトランジスタＴｒ１のＯＮ、ＯＦＦ切り替えを制御している。トランジスタＴｒ１は、パワーＭＯＳ−ＦＥＴなど他のスイッチング素子であっても良い。

次に、図１を用いて、本発明に係わる負荷異常検出システム３０の構成をより具体的に説明する。

電源Ｖｏと負荷２との間において、ｐｎｐ型のトランジスタＴｒ１と電流センサー１とが直列的に接続されている。ここで、電流センサー１の一方の出力部と負荷２とが接続されている。また、トランジスタＴｒ１のエミッタと電源Ｖｏとが接続されており、トランジスタＴｒ２のコレクタと電流センサー１の入力部とが接続されている。なお、トランジスタＴｒ１のベースは、マイクロコンピュータ２０と接続されている。

上記構成により、電源Ｖｏから、オン状態のトランジスタＴｒ１および電流センサー１を介して、負荷２に負荷電流ＩＬが流れる。

また、電流センサー１の他方の出力部とマイクロコンピュータ２０の入力部（より具体的には、マイクロコンピュータ２０内に配設されているＡＤ変換部３の入力部）とが接続されている。ここで、当該他方の出力部からは、負荷電流ＩＬに比例した信号電流Ｉｓ（＝ＩＬ／Ｋ）が出力される。

また、電流センサー１とマイクロコンピュータ２０との間に配設されており、上記信号電流Ｉｓが流れる配線（当該配線は、図１に示すように、ＡＤ変換部３を介して判定部４の後述する他方の入力部に接続されている）には、接続点が設けられている。そして、当該接続点と回路の基準電位（たとえば、接地電位）との間において、電圧発生部１０が配設されている。

より具体的には、上記信号電流Ｉｓが流れる配線には、二つの接続点Ｎ１，Ｎ２が各々設けられている。接続点Ｎ１と基準電位との間には、第一の抵抗器Ｒ１が配設されている。また、接続点Ｎ２と基準電位との間には、第二の抵抗器Ｒ２とトランジスタ（スイッチ回路と把握できる）Ｔｒ２とがこの順に、直列的に配設されている。ここで、トランジスタＴｒ２のコレクタは、第二の抵抗器Ｒ２と接続されており、当該トランジスタＴｒ２のエミッタは、基準電位と接続されている。

当該構成から分かるように、上記配線と基準電位との間において、第一の抵抗器Ｒ１と第二の抵抗器Ｒ２とが並列的に接続されている。

マイクロコンピュータ２０には、上述したように、判定部４が配設されている。そして、当該判定部４の一方の入力部と、同じくマイクロコンピュータ２０内部に配設されている選択手段５の出力とが接続されている。ここで、選択手段５の切り替え入力端の一端は、レジスタ等に設定されている断線基準値Ｔ１が与えられている。また、当該選択手段５の切り替え入力端の他端は、別のレジスタ等に設定されているショート基準値Ｔ２が与えられている。

また、判定部４の他方の入力部は、ＡＤ変換部３および接続点Ｎ１，Ｎ２を介して、電流センサー１の他方の出力部と接続されている。ここで、図１から分かるように、ＡＤ変換部３は、マイクロコンピュータ２０内部に配設されており、接続点Ｎ１，Ｎ２は、当該マイクロコンピュータ２０の外部に存する。

なお、当該判定部４の出力部からは、負荷２の異常の有無の判定結果が出力される。

マイクロコンピュータ２０内部には、選択部６が配設されている。そして、当該選択部６は、選択手段５と接続されていると共に、トランジスタＴｒ２のベースと接続されている。当該構成において、選択部６は、選択手段５およびトランジスタＴｒ２のスイッチングを制御している。

次に、上記構成を有する本発明に係わる負荷異常検出システム３０の動作について説明する。

電源Ｖｏから負荷２に負荷電流ＩＬが流れており、電流センサー１からマイクロコンピュータ２０に信号電流Ｉｓ（＝ＩＬ／Ｋ）が流れているとする。当該状態において、負荷２の断線（もしくは、断線しかかっている状態）の有無を検査するとする。

この場合には、選択部６は、断線基準値Ｔ１が判定部４の一方の入力部に入力されるように、選択手段５の切り替えを制御する。また、選択部６は、第二の抵抗器Ｒ２を介した電流経路が形成されないように、電圧発生部１０を制御する。

具体的に、トランジスタＴｒ２がオフ状態となるような制御信号を、選択部６は当該トランジスタＴｒ２のベースに入力する。このように、選択部６によるトランジスタＴｒ２に対する制御により、第二の抵抗器Ｒ２を介した電流経路は形成されない。なお、トランジスタＴｒ２をオフ状態にしても、多少の漏れ電流が流れる可能性はあるが、当該漏れ電流は極めて僅かなものであり、主たる電流が流れていないので、この場合にも、第二の抵抗器Ｒ２を介した電流経路は形成されないと把握できる。

さて、選択部６の上記各制御が終了すると、判定部４の一方の入力部には、断線基準値Ｔ１が入力される。さらに、電圧発生部１０は、電圧Ｖｓを発生する。

ここで、当該負荷２の断線の検査時には、当該電圧Ｖｓは、Ｉｓ（信号電流）×ｒ１（抵抗器Ｒ１の抵抗値）となる。そして、当該電圧Ｖｓは、マイクロコンピュータ２０内に配設されているＡＤ変換部３において、デジタル信号に変換され、その後、当該デジタル信号は、判定部４の他方の入力部に入力される。

次に、判定部４は、当該デジタル信号と断線基準値Ｔ１とを比較する。そして、判定部４は、当該比較の結果、断線（もしくは断線しかかっている）の有無を示す判定信号を出力する。

次に、負荷２のショート（もしくは、ショートしかかっている状態）の有無の検査について説明する。

この場合には、選択部６は、ショート基準値Ｔ２が判定部４の一方の入力部に入力されるように、選択手段５の切り替えを制御する。また、選択部６は、第二の抵抗器Ｒ２を介した電流経路が形成されるように、電圧発生部１０を制御する。

具体的に、トランジスタＴｒ２がオン状態となるような制御信号を、選択部６は当該トランジスタＴｒ２のベースに入力する。このように、選択部６によるトランジスタＴｒ２に対する制御により、第二の抵抗器Ｒ２を介した電流経路が形成される。

さて、選択部６の上記各制御が終了すると、判定部４の一方の入力部には、ショート基準値Ｔ２が入力される。さらに、電圧発生部１０は、電圧Ｖｓを発生する。

ここで、当該負荷２のショートの検査時には、上記から分かるように、電圧発生器１０は、抵抗器Ｒ１と抵抗器Ｒ２とが並列的に接続された構成を有する。したがって、当該電圧Ｖｓは、Ｉｓ（信号電流）×｛ｒ１（抵抗器Ｒ１の抵抗値）／／ｒ２（抵抗器Ｒ２の抵抗値）｝となる。つまり、Ｖｓ＝Ｉｓ×｛ｒ１・ｒ２／（ｒ１＋ｒ２）｝である。そして、当該電圧Ｖｓは、マイクロコンピュータ２０内に配設されているＡＤ変換部３において、デジタル信号に変換さされ、その後、当該デジタル信号は、判定部４の他方の入力部に入力される。

なお、上記合成抵抗値｛ｒ１・ｒ２／（ｒ１＋ｒ２）｝は、抵抗値ｒ１よりも小さくなる、ことは明白である。

次に、判定部４は、当該デジタル信号とショート基準値Ｔ２とを比較する。そして、判定部４は、当該比較の結果、ショート（もしくはショートしかかっている）の有無を示す判定信号を出力する。

以上のように、本発明に係わる負荷異常検出システム３０では、選択部６の制御により、負荷の断線検査時には、電圧発生部１０は抵抗値ｒ１のみに基づいて所定の電圧Ｖｓを発生させている。また、負荷のショートの検査時には、電圧発生部１０は合成抵抗値｛ｒ１・ｒ２／（ｒ１＋ｒ２）｝に基づいて所定の電圧Ｖｓを発生させている。

したがって、たとえマイクロコンピュータ２０内部に配設されているＡＤ変換部３に入力される電圧値に上限が設けられている場合においても、上記従来の技術に記載されている負荷異常検出システム３０よりも、本発明に係わる負荷異常検出システム３０の方が、負荷２の断線の検出精度を向上させることができる。

また、本発明に係わる負荷異常検出システム３０では、電圧発生部１０は、上記構成のトランジスタ（スイッチ回路）Ｔｒ２を備えている。そして、選択部６は、負荷２の断線を検出する場合には、当該トランジスタＴｒ２がオフとなるような制御信号を出力し、負荷２のショートを検出する場合には、当該トランジスタＴｒ２がオンとなるような制御信号を出力している。

したがって、簡易な構成により、負荷の断線検査時には抵抗値ｒ１のみに基づいて所定の電圧Ｖｓを発生させることができ、負荷のショートの検査時には合成抵抗値｛ｒ１・ｒ２／（ｒ１＋ｒ２）｝に基づいて所定の電圧Ｖｓを発生させることができる、システムを構築することができる。

本発明に係わる負荷異常検出システムの構成を示す回路図である。 従来の技術に係わる負荷異常検出システムの構成を示す回路図である。

符号の説明

１ 電流センサー
２ 負荷
３ ＡＤ変換部
４ 判定部
５ 選択手段
６ 選択部
１０ 電圧発生部
２０ マイクロコンピュータ
３０ 負荷異常検出システム
ＩＬ 負荷電流
Ｉｓ 信号電流
Ｖｓ （所定の）電圧
Ｒ１ 第一の抵抗器
Ｒ２ 第二の抵抗器
ｒ１ 第一の抵抗器の抵抗値
ｒ２ 第二の抵抗器の抵抗値
Ｔ１ 断線基準値
Ｔ２ ショート基準値
Ｔｒ２ トランジスタ（スイッチ回路）

Claims (2)

1. 外部に存する負荷に流れる電流の電流量に応じて、所定の電圧を発生させる電圧発生部と、
   前記所定の電圧に応じた信号と、断線基準値またはショート基準値とを比較することにより、前記負荷の異常の有無を判断する判定部と、
   前記判定部の一方の入力部に、前記断線基準値および前記ショート基準値のどちらか一方を選択的に入力させる選択部とを、備えており、
   前記電圧発生部は、
   前記判定部の他方の入力部と基準電位との間に配設された第一の抵抗器と、
   前記判定部の前記他方の入力部と前記基準電位との間において前記第一の抵抗器と並列的に接続された第二の抵抗器とを、備えており、
   前記選択部は、
   前記負荷の断線を検査する場合には、前記断線基準値を前記判定部の前記一方の入力部に入力させると共に、前記第二の抵抗器を介した電流経路が形成されないように前記電圧発生部を制御し、前記負荷のショートを検査する場合には、前記ショート基準値を前記判定部の前記一方の入力部に入力させると共に、前記第二の抵抗器を介した電流経路が形成されるように前記電圧発生部を制御する、
   ことを特徴とする負荷異常検出システム。
2. 前記電圧発生部は、
   前記判定部の前記他方の入力部と前記基準電位との間において、前記第二の抵抗器と直列的に接続されており、前記選択部からの制御信号に基づいてオン、オフが制御されるスイッチ回路を、さらに備えており、
   前記選択部は、
   前記負荷の断線を検出する場合には、前記スイッチ回路がオフとなるような前記制御信号を出力し、前記負荷のショートを検出する場合には、前記スイッチ回路がオンとなるような前記制御信号を出力する、
   ことを特徴とする請求項１に記載の負荷異常検出システム。

Images