[go: up one dir, main page]

JP4717472B2 - Substrate polishing method - Google Patents

Substrate polishing method Download PDF

Info

Publication number
JP4717472B2
JP4717472B2 JP2005058670A JP2005058670A JP4717472B2 JP 4717472 B2 JP4717472 B2 JP 4717472B2 JP 2005058670 A JP2005058670 A JP 2005058670A JP 2005058670 A JP2005058670 A JP 2005058670A JP 4717472 B2 JP4717472 B2 JP 4717472B2
Authority
JP
Japan
Prior art keywords
polishing
value
wafer
transition
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005058670A
Other languages
Japanese (ja)
Other versions
JP2006245269A (en
Inventor
文彦 赤星
栄一 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005058670A priority Critical patent/JP4717472B2/en
Publication of JP2006245269A publication Critical patent/JP2006245269A/en
Application granted granted Critical
Publication of JP4717472B2 publication Critical patent/JP4717472B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、基板表面をCMP法により研磨する基板研磨方法に関し、特に、多数の基板を効率よく研磨するのに適した基板研磨方法に関する。   The present invention relates to a substrate polishing method for polishing a substrate surface by a CMP method, and more particularly to a substrate polishing method suitable for efficiently polishing a large number of substrates.

半導体集積回路の製造工程において、薄膜層の表面を正確に平坦化するために、化学的機械的研磨(CMP:Chemical Mechanical Polishing)方式による半導体ウェハ研磨装置が広く用いられている。この手法によれば、特に酸化膜からなる層間絶縁膜の表面について良好な平坦性を得ることができ、製品の歩留まりが大幅に向上する。   In the manufacturing process of a semiconductor integrated circuit, a semiconductor wafer polishing apparatus using a chemical mechanical polishing (CMP) method is widely used to accurately planarize the surface of a thin film layer. According to this method, it is possible to obtain good flatness particularly on the surface of the interlayer insulating film made of an oxide film, and the yield of products is greatly improved.

しかし、CMP法では、研磨パッド、研磨剤(スラリー)などの消耗部材の状態や、ウェハを保持する研磨ヘッドの状態が、研磨レート、研磨分布などの特性に大きく影響を与えるという問題があった。また、研磨対象である半導体ウェハについても、成膜した酸化膜の状態のみならず、デバイスの構造、パターンレイアウトなどの要因が、研磨後の仕上がりに影響を与えるという問題もあった。   However, in the CMP method, there is a problem that the state of consumable members such as a polishing pad and an abrasive (slurry) and the state of a polishing head for holding a wafer greatly affect characteristics such as a polishing rate and a polishing distribution. . In addition, the semiconductor wafer to be polished has a problem that not only the state of the oxide film formed but also factors such as the device structure and pattern layout affect the finish after polishing.

このような影響をできるだけ排除するために、製品化の対象となるデバイスウェハ(以下、製品ウェハと呼称する)の研磨の前に、モニタ用のウェハを研磨して研磨速度の測定を行い、その測定結果を参照して製品ウェハの研磨条件を経験的に決定する方法が、一般的に採られている。   In order to eliminate such influence as much as possible, before polishing a device wafer (hereinafter referred to as a product wafer) to be commercialized, the monitor wafer is polished and the polishing rate is measured. A method of empirically determining a polishing condition for a product wafer with reference to a measurement result is generally employed.

図12は、CMP法による従来の半導体ウェハの研磨手順の一例を示すフローチャートである。
〔ステップS1〕まず、製品ウェハを研磨するのと同じプラテンやヘッドなどの部材をセットした研磨装置を用いて、製品ウェハの研磨対象部位と同じ材質を成膜したモニタウェハを研磨する。そして、研磨の前後における膜厚を計測して、その結果から研磨レートを算出する。これにより、パッドやスラリなどの消耗材、部材の組み付け状態などから生じるバラツキを把握することができる。
FIG. 12 is a flowchart showing an example of a conventional procedure for polishing a semiconductor wafer by the CMP method.
[Step S1] First, using a polishing apparatus in which members such as the same platen and head as the product wafer are polished is set, the monitor wafer having the same material as the polishing target portion of the product wafer is polished. Then, the film thickness before and after polishing is measured, and the polishing rate is calculated from the result. As a result, it is possible to grasp variations caused by consumables such as pads and slurries, the assembled state of members, and the like.

〔ステップS2〕所定のパターンが形成された製品ウェハの中からパイロットウェハを抜き取り、このパイロットウェハを研磨する。パターンが形成されたウェハでは、パターンのない場合より研磨時間が少なくて済むため、モニタウェハから求めた研磨レートを基に研磨時間を調整する。そして、研磨の前後の膜厚の測定結果から、目標としていた膜厚とのずれを求め、このずれを考慮した研磨時間をあらためて求める。
[Step S2] A pilot wafer is extracted from a product wafer on which a predetermined pattern is formed, and the pilot wafer is polished. Since a wafer with a pattern requires less polishing time than when there is no pattern, the polishing time is adjusted based on the polishing rate obtained from the monitor wafer. Then, a deviation from the target film thickness is obtained from the measurement result of the film thickness before and after the polishing, and a polishing time in consideration of this deviation is newly obtained.

〔ステップS3〕パイロットウェハの研磨結果から求めた研磨時間で、製品ウェハを研磨する。
この工程においては、例えば1日に1回程度、モニタウェハを用いた研磨レートの算出を行う。また、同種の製品ウェハに対する所定数の研磨処理を行うごとに、パイロットウェハを用いて研磨レートを算出する。例えば、別の種類の製品ウェハを研磨した後には、次の種類の製品ウェハの研磨の前に、パイロットウェハを用いた研磨レートの算出を行うようにする。
[Step S3] The product wafer is polished for the polishing time determined from the polishing result of the pilot wafer.
In this step, for example, the polishing rate is calculated using the monitor wafer about once a day. Each time a predetermined number of polishing processes are performed on the same type of product wafer, the polishing rate is calculated using the pilot wafer. For example, after polishing another type of product wafer, the polishing rate using the pilot wafer is calculated before polishing the next type of product wafer.

以上の手順で研磨を行うことにより、製品ウェハの研磨時に近い条件で研磨時間を正確に求めることができ、製品ウェハの研磨精度が向上される。しかし、このような工程は手間と時間がかかり、製造効率が悪化することが問題であった。   By performing the polishing in the above procedure, the polishing time can be accurately obtained under conditions close to the polishing of the product wafer, and the polishing accuracy of the product wafer is improved. However, such a process takes time and labor, and the production efficiency is a problem.

このような問題に対して、製品ウェハの品種もしくは工程ごとの固有研磨パラメータとして基準ウェハからの研磨シフト量をあらかじめ求めておき、装置の研磨能力を基準ウェハを用いて適宜計測して、研磨能力と固有研磨パラメータとから製品ウェハの研磨時間を正確に算出するようにした半導体ウェハの研磨方法があった(例えば、特許文献1参照)。   For such problems, the polishing shift amount from the reference wafer is obtained in advance as a specific polishing parameter for each product type or process of the product wafer, and the polishing ability of the apparatus is appropriately measured using the reference wafer to obtain the polishing ability. There is a semiconductor wafer polishing method in which the product wafer polishing time is accurately calculated from the specific polishing parameters (see, for example, Patent Document 1).

また、生産期間内の複数の時点において、製品ウェハの研磨速度とモニタウェハの研磨速度との比を求め、その比の経時的な変化の記録に基づいて、現在の比を推定して製品ウェハの研磨条件を設定するようにした半導体集積回路の生産方法もあった(例えば、特許文献2参照)。
特開2004−47747号公報(段落番号〔0014〕〜〔0031〕、図1) 特開2004−79728号公報(段落番号〔0029〕〜〔0046〕、図2)
In addition, the ratio between the polishing rate of the product wafer and the polishing rate of the monitor wafer is obtained at a plurality of points in the production period, and the current ratio is estimated based on a record of the change over time of the product wafer. There is also a production method of a semiconductor integrated circuit in which the polishing conditions are set (see, for example, Patent Document 2).
Japanese Unexamined Patent Publication No. 2004-47747 (paragraph numbers [0014] to [0031], FIG. 1) JP 2004-79728 A (paragraph numbers [0029] to [0046], FIG. 2)

しかし、半導体集積回路の製造工程に対しては、より一層の作業の効率化や高速化、低コスト化が求められており、モニタウェハやパイロットウェハの研磨工程をできるだけ実行せずに、製品ウェハの研磨条件をより正確に算出し、高精度な研磨を行うことが可能な手法が求められていた。   However, the manufacturing process of semiconductor integrated circuits is required to further improve the efficiency, speed, and cost of the work, and it is necessary to carry out the polishing process for monitor wafers and pilot wafers as much as possible. Therefore, there has been a demand for a technique capable of more accurately calculating the polishing conditions and performing highly accurate polishing.

本発明はこのような点に鑑みてなされたものであり、作業工数や材料コストを抑制しながらも高精度の研磨が可能な基板研磨方法を提供することを目的とする。   The present invention has been made in view of these points, and an object of the present invention is to provide a substrate polishing method capable of high-precision polishing while suppressing work man-hours and material costs.

本発明では上記課題を解決するために、図1に示すように、基板表面をCMP法により研磨する基板研磨方法において、研磨対象と同じ膜材を成膜したブランク基板を用いた研磨レートRmnの計測間隔の時間超過を判定する第1の判定ステップ(S102)と、前記研磨レートRmnの計測履歴に基づいて前記研磨レートRmnの異常を判定する第2の判定ステップ(S105)と、基板を所定の厚さに研磨するための前記研磨レートRmnに基づく研磨パラメータの履歴の異常を判定する第3の判定ステップ(S106)と、前記研磨パラメータの履歴に基づいて前記研磨パラメータの予測値を算出する予測値算出ステップ(S107)と、前記予測値を用いて基板をCMP法により研磨する研磨ステップ(S108)とを含むことを特徴とする基板研磨方法が提供される。   In the present invention, in order to solve the above problem, as shown in FIG. 1, in a substrate polishing method for polishing a substrate surface by a CMP method, a polishing rate Rmn using a blank substrate on which the same film material as that to be polished is formed. A first determination step (S102) for determining whether the measurement interval has been exceeded, a second determination step (S105) for determining abnormality of the polishing rate Rmn based on the measurement history of the polishing rate Rmn, and a predetermined substrate. A third determination step (S106) for determining an abnormality in the history of the polishing parameter based on the polishing rate Rmn for polishing to a thickness of, and a predicted value of the polishing parameter is calculated based on the history of the polishing parameter. A predicted value calculating step (S107), and a polishing step (S108) for polishing the substrate by CMP using the predicted value. Substrate polishing method according to is provided.

このような半導体ウェハの研磨方法では、例えば、第1の判定ステップ(S102)で、研磨対象と同じ膜材を成膜したブランク基板を用いた研磨レートRmnの計測間隔の時間超過を判定し、計測間隔が所定時間を超過している場合に、第2の判定ステップ(S105)で、研磨レートRmnの計測履歴に基づいて研磨レートRmnの異常を判定し、さらに研磨レートRmnが正常と判定した場合には、第3の判定ステップ(S106)で、基板を所定の厚さに研磨するための研磨レートRmnに基づく研磨パラメータの履歴の異常を判定し、さらに研磨パラメータの履歴が正常と判定した場合には、予測値算出ステップ(S107)で、研磨パラメータの履歴に基づいて研磨パラメータの予測値を算出して、研磨ステップ(S108)で、算出された予測値を用いて基板(例えば製品となるウェハ)をCMP法により研磨する。このような工程により、研磨レートRmnの推移が安定し、かつ、研磨レートRmnに基づく基板の研磨パラメータの推移が安定している場合には、ブランク基板を用いたテスト研磨や、研磨対象の基板から抜き出したパイロットウェハを用いたテスト研磨を行うことなく、研磨パラメータを予測して基板の研磨が行われる。   In such a semiconductor wafer polishing method, for example, in the first determination step (S102), it is determined that the measurement interval of the polishing rate Rmn using the blank substrate on which the same film material as the object to be polished is exceeded, When the measurement interval exceeds the predetermined time, in the second determination step (S105), an abnormality of the polishing rate Rmn is determined based on the measurement history of the polishing rate Rmn, and further, the polishing rate Rmn is determined to be normal. In this case, in the third determination step (S106), it is determined whether the polishing parameter history is abnormal based on the polishing rate Rmn for polishing the substrate to a predetermined thickness, and the polishing parameter history is determined to be normal. In this case, in the predicted value calculation step (S107), a predicted value of the polishing parameter is calculated based on the history of the polishing parameter, and in the polishing step (S108). Substrate using the calculated predicted value (such as the product to become wafer) is polished by CMP. By such a process, when the transition of the polishing rate Rmn is stable and the transition of the polishing parameter of the substrate based on the polishing rate Rmn is stable, the test polishing using the blank substrate or the substrate to be polished The substrate is polished by predicting the polishing parameters without performing the test polishing using the pilot wafer extracted from the substrate.

本発明の基板研磨方法によれば、ブランク基板を用いた研磨レートの計測間隔が所定時間を超過している場合でも、研磨レートの推移が安定し、かつ、研磨レートに基づく基板の研磨パラメータの推移が安定している場合には、ブランク基板を用いて研磨レートを算出するテスト研磨や、研磨対象の基板から抜き出したパイロット基板を用いて研磨パラメータを算出するテスト研磨が行われることなく、研磨パラメータの履歴に基づいて研磨パラメータの予測値を用いて基板が研磨されるので、研磨精度を低下させることなく、作業工数を削減して基板のスループットを向上でき、またテスト研磨の省略により材料コストを低減できる。   According to the substrate polishing method of the present invention, even when the polishing rate measurement interval using the blank substrate exceeds a predetermined time, the transition of the polishing rate is stable, and the polishing parameter of the substrate based on the polishing rate is set. If the transition is stable, polishing is performed without performing test polishing using a blank substrate to calculate the polishing rate or test polishing using a pilot substrate extracted from the substrate to be polished to calculate polishing parameters. Because the substrate is polished using the predicted values of the polishing parameters based on the parameter history, the work throughput can be reduced and the substrate throughput can be improved without reducing the polishing accuracy, and the material cost can be reduced by omitting the test polishing. Can be reduced.

以下、本発明の実施の形態を図面を参照して詳細に説明する。
《第1の実施の形態》
図2は、CMP研磨工程に用いられるシステム構成例を示す図である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
<< First Embodiment >>
FIG. 2 is a diagram showing a system configuration example used in the CMP polishing process.

図2は、半導体集積回路の層間絶縁膜を研磨するためのシステム構成例を示しており、このシステムは、研磨装置10、膜厚計測装置20、制御装置30を具備している。研磨装置10はウェハを研磨する装置であり、膜厚計測装置20は、ウェハの膜厚を例えば光学的に計測する装置であり、これにより研磨処理の前後でウェハの膜厚を計測できるようになっている。なお、配線が形成されたウェハでは、その配線上の膜厚を計測することはできないので、ウェハ上に平坦なモニタ領域を設けておき、すべてのウェハで同じモニタ領域の膜厚を計測するようにする。   FIG. 2 shows a system configuration example for polishing an interlayer insulating film of a semiconductor integrated circuit, and this system includes a polishing apparatus 10, a film thickness measuring apparatus 20, and a control apparatus 30. The polishing apparatus 10 is an apparatus for polishing a wafer, and the film thickness measuring apparatus 20 is an apparatus that optically measures the film thickness of the wafer, for example, so that the film thickness of the wafer can be measured before and after the polishing process. It has become. In addition, since the film thickness on the wiring cannot be measured on the wafer on which the wiring is formed, a flat monitor area is provided on the wafer, and the film thickness of the same monitor area is measured on all the wafers. To.

制御装置30は、研磨装置10および膜厚計測装置の動作を制御する装置であり、制御装置30を統括的に制御するCPU31と、各種プログラムやデータを記憶する記憶部32と、研磨装置10および膜厚計測装置20とのデータ送受信を行うための通信インタフェース(I/F)33と、ユーザがデータを入力するための入力部34とを具備する。   The control device 30 is a device that controls the operations of the polishing device 10 and the film thickness measuring device. The control device 30 controls the control device 30 in an integrated manner, a storage unit 32 that stores various programs and data, the polishing device 10, and the like. A communication interface (I / F) 33 for performing data transmission / reception with the film thickness measurement device 20 and an input unit 34 for a user to input data are provided.

ユーザは例えば、この制御装置30の入力部34を用いて、研磨対象のウェハのロット番号などを入力し、研磨工程を実行させる。制御装置30は、所定のプログラムを実行して、膜厚計測装置20の測定結果を基に最適な研磨パラメータを演算し、研磨装置10を制御する。また、後述するように、制御装置30は、研磨装置10による製品ウェハおよびモニタウェハの研磨パラメータの履歴を随時記憶して、それらのパラメータの傾向を基に最適なパラメータを予測する。これにより、研磨精度を維持しながらも、製品ウェハのパイロットウェハやモニタウェハを用いたテスト研磨の回数を減少させ、研磨工程のスループットを向上させる。   For example, the user uses the input unit 34 of the control device 30 to input the lot number of the wafer to be polished and execute the polishing process. The control device 30 executes a predetermined program, calculates optimal polishing parameters based on the measurement result of the film thickness measuring device 20, and controls the polishing device 10. As will be described later, the control device 30 stores the history of the polishing parameters of the product wafer and the monitor wafer by the polishing device 10 as needed, and predicts the optimum parameters based on the tendency of those parameters. Thus, while maintaining the polishing accuracy, the number of test polishing using the pilot wafer and the monitor wafer of the product wafer is reduced, and the throughput of the polishing process is improved.

なお、研磨工程のためのシステムには、上記構成の他に例えば、ウェハの搬送機構や洗浄装置なども含まれ、これらの動作を制御装置30によって制御できるようにしてもよい。   The system for the polishing process includes, for example, a wafer transfer mechanism and a cleaning device in addition to the above configuration, and these operations may be controlled by the control device 30.

図3は、CMP研磨装置の概略構成例を示す図である。
CMP研磨装置10は、図3に示すように、半導体集積回路の層間絶縁膜を研磨する装置であり、研磨対象のウェハ11を保持するウェハホルダ12と、上面に研磨パッド13が敷設されたプラテン14と、スラリーを供給するノズル15と、研磨パッド13を目立てるドレス部16を具備している。
FIG. 3 is a diagram showing a schematic configuration example of the CMP polishing apparatus.
As shown in FIG. 3, the CMP polishing apparatus 10 is an apparatus for polishing an interlayer insulating film of a semiconductor integrated circuit. A wafer holder 12 for holding a wafer 11 to be polished and a platen 14 having a polishing pad 13 laid on the upper surface thereof. And a nozzle 15 for supplying the slurry and a dressing portion 16 for conspicuous the polishing pad 13.

ウェハ11の研磨を行う際には、ウェハ11がウェハホルダ12に吸着されて保持され、研磨パッド13に押圧される。そして、ノズル15からのスラリーが研磨パッド13に供給され、プラテン14およびウェハホルダ12がともに回転することで、ウェハ11の表面全面が均一に研磨されて平坦化される。また、ドレス部16の目立て面は研磨パッド13に押圧されて回転され、これにより研磨パッド13の表面を目立て、研磨パッド13の目詰まりを防止してその研磨性能を維持させる。   When polishing the wafer 11, the wafer 11 is attracted and held by the wafer holder 12 and pressed against the polishing pad 13. Then, the slurry from the nozzle 15 is supplied to the polishing pad 13 and the platen 14 and the wafer holder 12 are both rotated, whereby the entire surface of the wafer 11 is uniformly polished and flattened. Also, the dressing surface of the dressing portion 16 is pressed and rotated by the polishing pad 13, thereby conspicuous the surface of the polishing pad 13, preventing clogging of the polishing pad 13, and maintaining its polishing performance.

次に、研磨工程について具体的に説明する。
図4は、研磨時間と研磨量との関係を説明するための図である。
本実施の形態の研磨工程には、各種パターンが形成された製品ウェハの他に、モニタウェハによるテスト研磨工程が含まれる。モニタウェハは、製品ウェハ上の研磨対象の膜材(ここでは層間絶縁膜を構成する酸化膜)を平坦面に成膜した、いわゆるブランクウェハである。
Next, the polishing process will be specifically described.
FIG. 4 is a diagram for explaining the relationship between the polishing time and the polishing amount.
The polishing process of the present embodiment includes a test polishing process using a monitor wafer in addition to the product wafer on which various patterns are formed. The monitor wafer is a so-called blank wafer in which a film material to be polished on the product wafer (here, an oxide film constituting an interlayer insulating film) is formed on a flat surface.

図4では、製品ウェハに対する目標の研磨量を最適研磨量A_tr_pol、この量だけ研磨するのに要する時間を最適研磨時間T_tr_polとしている。この図4に示すように、モニタウェハを研磨した場合、研磨量は研磨時間に比例して直線状に増加する。これに対して製品ウェハの場合、研磨の初期段階(研磨時間が0〜T1の間)では、配線パターン上に成膜された凸状の部位が研磨され、この部位の研磨速度は平坦部分より高速になる。そして、表面の段差が研磨されたT1以降は、平坦部が研磨されるため、その研磨速度はモニタウェハの場合と同様になる。   In FIG. 4, the target polishing amount for the product wafer is the optimal polishing amount A_tr_pol, and the time required for polishing by this amount is the optimal polishing time T_tr_pol. As shown in FIG. 4, when the monitor wafer is polished, the polishing amount increases linearly in proportion to the polishing time. On the other hand, in the case of a product wafer, in the initial stage of polishing (polishing time is between 0 and T1), the convex part formed on the wiring pattern is polished, and the polishing rate of this part is higher than that of the flat part. Become fast. Since the flat portion is polished after T1 when the surface step is polished, the polishing rate is the same as that of the monitor wafer.

研磨の初期段階の研磨速度は、配線パターンのレイアウトや層間絶縁膜の成膜量などに応じて決まるので、製品ウェハの研磨時間を設定するためには、モニタウェハによる研磨時間に上記条件に応じたオフセットを与える必要がある。本実施の形態では、製品ウェハの上面の凸状部位を含まない平坦部の研磨時間(図中の研磨時間T1〜T_tr_pol)を研磨時間の初期値T_def_polとして設定する。また、製品ウェハの上端部から研磨時間初期値T_def_polだけ研磨したときの研磨量を、研磨量初期値A_def_polとする。   The polishing rate at the initial stage of polishing is determined according to the layout of the wiring pattern and the amount of the interlayer insulating film formed. Therefore, in order to set the polishing time of the product wafer, the polishing time by the monitor wafer depends on the above conditions. It is necessary to give an offset. In the present embodiment, the polishing time (the polishing times T1 to T_tr_pol in the drawing) of the flat portion not including the convex portion on the upper surface of the product wafer is set as the initial value T_def_pol of the polishing time. In addition, the polishing amount when the polishing time initial value T_def_pol is polished from the upper end portion of the product wafer is defined as a polishing amount initial value A_def_pol.

そして、製品ウェハの上端部から研磨時間初期値T_def_polだけ研磨した後、その残りを研磨するために必要な研磨時間または研磨量を、オフセット量と考える。すなわち、残りの研磨に必要な研磨時間を最適研磨時間オフセットT_tr_of、その研磨量を最適研磨量オフセットA_tr_ofとする。   Then, after polishing from the upper end portion of the product wafer by the polishing time initial value T_def_pol, the polishing time or the polishing amount necessary for polishing the remainder is considered as the offset amount. That is, the polishing time required for the remaining polishing is an optimal polishing time offset T_tr_of, and the polishing amount is an optimal polishing amount offset A_tr_of.

ここで、モニタウェハの研磨レート(研磨量/研磨時間)をRmnとすると、上記設定値には以下の式(1)および(2)の関係が成立する。これらの式(1)および(2)からわかるように、例えばモニタウェハの研磨レートRmnが安定している場合、最適研磨量オフセットA_tr_ofも安定すると予測できる。換言すれば、研磨レートRmnが時間の経過に応じて直線的に変動している場合、その推移に基づいて最適研磨量オフセットA_tr_ofを予測して設定しても、精度を低下させずに研磨を実行できる。
T_tr_pol=T_def_pol+T_tr_of ……(1)
T_tr_of=A_tr_of/Rmn ……(2)
図5は、研磨のためのパラメータを説明するための図である。
Here, if the polishing rate (polishing amount / polishing time) of the monitor wafer is Rmn, the relationship of the following formulas (1) and (2) is established for the set value. As can be seen from these equations (1) and (2), for example, when the polishing rate Rmn of the monitor wafer is stable, it can be predicted that the optimum polishing amount offset A_tr_of is also stable. In other words, when the polishing rate Rmn varies linearly with the passage of time, polishing can be performed without degrading accuracy even if the optimum polishing amount offset A_tr_of is predicted and set based on the transition. Can be executed.
T_tr_pol = T_def_pol + T_tr_of (1)
T_tr_of = A_tr_of / Rmn (2)
FIG. 5 is a diagram for explaining parameters for polishing.

図5の左側は製品ウェハの断面図であり、CMP法での研磨対象となる層間絶縁膜111には、下層(配線層)112の上部に凸状部113が形成されている。また、この例では、Cu層114の上部にディッシング部115が形成されている。   The left side of FIG. 5 is a cross-sectional view of the product wafer. In the interlayer insulating film 111 to be polished by the CMP method, a convex portion 113 is formed on the lower layer (wiring layer) 112. In this example, a dishing portion 115 is formed on the Cu layer 114.

CMP研磨装置10による層間絶縁膜111の研磨工程では、上述した研磨量初期値A_def_polとともに、残りの研磨量(オフセット量)の初期値として研磨量オフセット初期値A_def_ofが設定される。この研磨量オフセット初期値A_def_ofは、研磨量の誤差により目標以上の量が研磨されることのないように、実際に必要な研磨量より小さくされている。そして、所定のロットの研磨工程では、この研磨量オフセット初期値A_def_ofを基に、同じロットのパイロットウェハや実際に研磨した製品ウェハの膜厚計測結果に基づいて、最適研磨量オフセットA_tr_ofが算出されていく。   In the polishing process of the interlayer insulating film 111 by the CMP polishing apparatus 10, the polishing amount offset initial value A_def_of is set as the initial value of the remaining polishing amount (offset amount) together with the above-described polishing amount initial value A_def_pol. The polishing amount offset initial value A_def_of is set to be smaller than the actually required polishing amount so that an amount larger than the target is not polished due to a polishing amount error. In the polishing process for a predetermined lot, based on the polishing amount offset initial value A_def_of, the optimum polishing amount offset A_tr_of is calculated based on the film thickness measurement result of the pilot wafer of the same lot or the product wafer that is actually polished. To go.

研磨後の製品ウェハ全体の膜厚測定値(平均値)をTH_af_pol、あらかじめ設定される目標の膜厚をTH_tg、ディッシング部115を平坦化するための研磨量補正値(平均値)をA_dishとすると、最適研磨量オフセットA_tr_ofは次の式(3)により算出される。
A_tr_of=A_def_of+TH_af_pol−(TH_tg+A_dish) ……(3)
本実施の形態では、モニタウェハの研磨レートRmnの履歴情報と、製品ウェハおよびパイロットウェハの膜厚計測結果に基づく最適研磨量オフセットA_tr_of(または最適研磨時間オフセットT_tr_of)のロットごとの履歴情報とを、制御装置30の記憶部32に記憶する。そして、履歴情報中の値が安定的に変動している場合には、設定するオフセット量として予測値を用い、モニタウェハやパイロットウェハを用いたテスト研磨を適宜省略する。これにより、研磨精度を落とすことなく、製品ウェハのスループットを向上させる。
Assume that the measured thickness value (average value) of the entire product wafer after polishing is TH_af_pol, the target film thickness set in advance is TH_tg, and the polishing amount correction value (average value) for flattening the dishing portion 115 is A_dish. The optimum polishing amount offset A_tr_of is calculated by the following equation (3).
A_tr_of = A_def_of + TH_af_pol− (TH_tg + A_dish) (3)
In this embodiment, history information of the polishing rate Rmn of the monitor wafer and history information for each lot of the optimum polishing amount offset A_tr_of (or optimum polishing time offset T_tr_of) based on the film thickness measurement results of the product wafer and the pilot wafer are obtained. And stored in the storage unit 32 of the control device 30. If the value in the history information is stably changing, the predicted value is used as the offset amount to be set, and test polishing using a monitor wafer or a pilot wafer is omitted as appropriate. Thereby, the throughput of the product wafer is improved without reducing the polishing accuracy.

図1は、第1の実施の形態でのCMP研磨工程の全体の流れを示すフローチャートである。なお、以下の処理は、制御装置30のCPU31が、記憶部32に記憶された処理プログラムを実行することにより行われる。   FIG. 1 is a flowchart showing the overall flow of the CMP polishing process in the first embodiment. The following processing is performed by the CPU 31 of the control device 30 executing a processing program stored in the storage unit 32.

〔ステップS101〕制御装置30は、入力部34を通じてユーザからのロット問い合わせを受け付け、これに応じて記憶部32を検索して、対応する研磨パラメータおよびその履歴情報を検索する。   [Step S101] The control device 30 receives a lot inquiry from the user through the input unit 34, searches the storage unit 32 in response to this, and searches for the corresponding polishing parameter and its history information.

〔ステップS102〕対応するモニタウェハ(ブランクウェハ)の当日の研磨レートRmnが記憶部32に存在しているか否かを判定し、存在している場合はステップS103へ、存在していない場合はステップS105に進む。   [Step S102] It is determined whether or not the polishing rate Rmn of the corresponding monitor wafer (blank wafer) on the day exists in the storage unit 32. If it exists, the process proceeds to Step S103. If not, the process proceeds to Step S103. The process proceeds to S105.

〔ステップS103〕製品ウェハの研磨パラメータ(ここでは最適研磨量オフセットA_tr_of)の履歴情報を参照し、この研磨パラメータの推移が安定しているか否かを判定する。例えば、最適研磨量オフセットA_tr_ofと時間との関係を示す一次近似式を求め、最適研磨量オフセットA_tr_pfと一次近似式上の対応する値との相関値R1を算出する。そして、(R1)2が例えば0.6を超えた場合に、推移が安定していると判定する。推移が安定している場合はステップS107へ、安定していない場合はステップS104に進む。 [Step S103] With reference to the history information of the polishing parameter of the product wafer (here, the optimum polishing amount offset A_tr_of), it is determined whether or not the transition of the polishing parameter is stable. For example, a primary approximation expression indicating the relationship between the optimum polishing amount offset A_tr_of and time is obtained, and a correlation value R1 between the optimum polishing amount offset A_tr_pf and a corresponding value on the first approximation expression is calculated. When (R1) 2 exceeds 0.6, for example, it is determined that the transition is stable. If the transition is stable, the process proceeds to step S107. If the transition is not stable, the process proceeds to step S104.

〔ステップS104〕研磨パラメータ(最適研磨量オフセットA_tr_of)の履歴情報を参照して、最適研磨量オフセットA_tr_ofと研磨レートRmn(当日の値も含む)との相関が高いか否かを判定する。例えば、これらの値の相関値をR2としたとき、(R2)2が0.6を超えた場合に相関があると判定する。なお、このとき、研磨のための研磨装置10の他の装置パラメータの履歴情報も記憶部32に記憶されている場合には、この装置パラメータの変動と研磨レートRmnとの変動との相関が高いか否かも判定してもよい。そして、すべての相関が高いと判定された場合にステップS107に進み、そうでない場合にステップS112に進む。 [Step S104] With reference to the history information of the polishing parameter (optimum polishing amount offset A_tr_of), it is determined whether or not the correlation between the optimum polishing amount offset A_tr_of and the polishing rate Rmn (including the value of the current day) is high. For example, when the correlation value of these values is R2, it is determined that there is a correlation when (R2) 2 exceeds 0.6. At this time, when history information of other apparatus parameters of the polishing apparatus 10 for polishing is also stored in the storage unit 32, the correlation between the fluctuation of the apparatus parameter and the fluctuation of the polishing rate Rmn is high. It may also be determined whether or not. If it is determined that all the correlations are high, the process proceeds to step S107. If not, the process proceeds to step S112.

〔ステップS105〕研磨レートRmnの履歴情報を参照し、前回計測時までの研磨レートRmnの推移が安定しているか否かを判定する。例えば、研磨レートRmnと、研磨レートRmnの変動を示す一次近似式上の対応する値との相関値R3を算出し、(R3)2が例えば0.6を超えた場合に推移が安定していると判定する。推移が安定している場合はステップS106へ、安定してない場合はステップS111に進む。 [Step S105] With reference to the history information of the polishing rate Rmn, it is determined whether or not the transition of the polishing rate Rmn until the previous measurement is stable. For example, the correlation value R3 between the polishing rate Rmn and the corresponding value on the first-order approximate expression indicating the fluctuation of the polishing rate Rmn is calculated, and the transition is stable when (R3) 2 exceeds 0.6, for example. It is determined that If the transition is stable, the process proceeds to step S106, and if not, the process proceeds to step S111.

〔ステップS106〕ステップS103の処理と同様に、研磨パラメータ(最適研磨量オフセットA_tr_of)の履歴情報を参照して、このオフセット量の推移が安定しているか否かを判定する。安定している場合はステップS107へ、安定していない場合はステップS112に進む。   [Step S106] Similar to the processing in step S103, the history information of the polishing parameter (optimum polishing amount offset A_tr_of) is referred to and it is determined whether or not the transition of the offset amount is stable. If stable, the process proceeds to step S107, and if not stable, the process proceeds to step S112.

〔ステップS107〕研磨パラメータ(最適研磨量オフセットA_tr_of)の履歴情報から求めた一次近似式に基づいて、製品ウェハの研磨パラメータ(最適研磨量オフセットA_tr_of)の予測値を算出する。例えば、この例のように最適研磨量オフセットA_tr_ofの変動を一次近似式により近似した場合には、その近似直線において現在の時間に対応する値を予測値とする。   [Step S107] Based on the linear approximation obtained from the history information of the polishing parameter (optimum polishing amount offset A_tr_of), a predicted value of the polishing parameter (optimum polishing amount offset A_tr_of) of the product wafer is calculated. For example, when the variation of the optimum polishing amount offset A_tr_of is approximated by a linear approximation expression as in this example, a value corresponding to the current time in the approximate line is set as the predicted value.

〔ステップS108〕算出した研磨パラメータを研磨装置10に設定し、製品ウェハを研磨装置10に搬送させて、この製品ウェハの研磨処理を実行させる。なお、研磨の前後には、膜厚計測装置20を用いて製品ウェハ上のモニタ領域の膜厚を計測させ、制御装置30はその計測値を取得する。   [Step S108] The calculated polishing parameters are set in the polishing apparatus 10, the product wafer is transferred to the polishing apparatus 10, and the polishing process of the product wafer is executed. Before and after polishing, the film thickness measuring device 20 is used to measure the film thickness of the monitor region on the product wafer, and the control device 30 acquires the measured value.

〔ステップS109〕膜厚の測定結果に基づき、製品ウェハの膜厚が目標値となっている場合には工程を終了する。なお、実際には例えば、算出された研磨パラメータを基にして所定数の製品ウェハを連続して研磨する。また、製品ウェハの膜厚が目標値となっていない場合は、ステップS110に進む。   [Step S109] If the film thickness of the product wafer is the target value based on the measurement result of the film thickness, the process is terminated. In practice, for example, a predetermined number of product wafers are continuously polished based on the calculated polishing parameters. If the film thickness of the product wafer is not the target value, the process proceeds to step S110.

〔ステップS110〕例えば、最新の研磨レートRmnを用いて、追加研磨のための研磨パラメータを算出する。この後ステップS108に戻って製品ウェハを再び研磨し、目標の膜厚となるまで研磨を繰り返す。   [Step S110] For example, a polishing parameter for additional polishing is calculated using the latest polishing rate Rmn. Thereafter, the process returns to step S108, the product wafer is polished again, and the polishing is repeated until the target film thickness is reached.

〔ステップS111〕モニタウェハを用いたテスト研磨工程を実行させる。この工程では、製品ウェハの研磨対象部と同じ材料が成膜されたモニタウェハ(ブランクウェハ)を研磨し、研磨前後の膜厚を計測する。制御装置30は、膜厚の測定結果と研磨時間とから研磨レートRmnを算出し、記憶部32の履歴情報に記憶する。このテスト研磨工程により、研磨に使用する研磨装置10の固有の能力基準が求められる。この工程実行後にはステップS112に進む。   [Step S111] A test polishing process using a monitor wafer is performed. In this step, the monitor wafer (blank wafer) on which the same material as that for the polishing target portion of the product wafer is formed is polished, and the film thickness before and after polishing is measured. The control device 30 calculates the polishing rate Rmn from the film thickness measurement result and the polishing time, and stores it in the history information of the storage unit 32. By this test polishing process, a unique capability standard of the polishing apparatus 10 used for polishing is obtained. After executing this process, the process proceeds to step S112.

〔ステップS112〕製品ウェハの中からパイロットウェハを選び、このパイロットウェハを用いたテスト研磨工程を実行させる。このテスト研磨工程は、製品ウェハの研磨時と同じ条件下における正確な研磨時間を求めるための工程であり、その詳細については後の図6で説明する。工程実行後にはステップS108に進む。   [Step S112] A pilot wafer is selected from the product wafers, and a test polishing process using the pilot wafer is executed. This test polishing step is a step for obtaining an accurate polishing time under the same conditions as the polishing of the product wafer, and details thereof will be described later with reference to FIG. After executing the process, the process proceeds to step S108.

なお、以上の工程のステップS103,S104,S106では、オフセット量として最適研磨量オフセットA_tr_ofを用いたが、その代わりに最適研磨時間オフセットT_tr_ofを用いて演算を行ってもよい。   In steps S103, S104, and S106 of the above steps, the optimum polishing amount offset A_tr_of is used as the offset amount. However, the optimum polishing time offset T_tr_of may be used instead.

図6は、パイロットウェハを用いたテスト研磨工程の流れを示すフローチャートである。
〔ステップS201〕研磨対象のロットの製品ウェハの中からパイロットウェハを抽出する。
FIG. 6 is a flowchart showing a flow of a test polishing process using a pilot wafer.
[Step S201] A pilot wafer is extracted from product wafers of a lot to be polished.

〔ステップS202〕パイロットウェハの研磨パラメータを研磨装置10に設定するとともに、その設定値を制御装置30の記憶部32に記憶する。
〔ステップS203〕パイロットウェハを研磨装置10に搬送させて、このパイロットウェハの研磨処理を実行させる。なお、研磨の前後には、膜厚計測装置20を用いてパイロットウェハ上のモニタ領域の膜厚を計測させ、制御装置30はその計測値を取得する。
[Step S202] The pilot wafer polishing parameters are set in the polishing apparatus 10 and the set values are stored in the storage unit 32 of the control apparatus 30.
[Step S203] The pilot wafer is transferred to the polishing apparatus 10 and the polishing process of the pilot wafer is executed. Before and after polishing, the film thickness measuring device 20 is used to measure the film thickness of the monitor region on the pilot wafer, and the control device 30 acquires the measured value.

〔ステップS204〕膜厚の測定結果に基づき、パイロットウェハの膜厚が目標値となっている場合には、図1のステップS108に進んで、製品ウェハの研磨を開始する。このとき、ステップS202(または後のステップS205)で記憶された研磨パラメータが、製品ウェハの研磨パラメータとして用いられる。また、パイロットウェハの膜厚が目標値となっていない場合には、ステップS205に進む。   [Step S204] If the film thickness of the pilot wafer is the target value based on the measurement result of the film thickness, the process proceeds to step S108 in FIG. 1 to start polishing the product wafer. At this time, the polishing parameter stored in step S202 (or subsequent step S205) is used as the polishing parameter of the product wafer. If the pilot wafer film thickness is not the target value, the process proceeds to step S205.

〔ステップS205〕例えば、最新の研磨レートRmnを用いて、追加研磨のための研磨パラメータを算出するとともに、ステップS202で記憶部32に記憶した研磨パラメータを更新する。この後ステップS203に戻ってパイロットウェハを再び研磨し、目標の膜厚となるまで研磨を繰り返す。   [Step S205] For example, the latest polishing rate Rmn is used to calculate polishing parameters for additional polishing, and the polishing parameters stored in the storage unit 32 in step S202 are updated. Thereafter, the process returns to step S203 to polish the pilot wafer again, and the polishing is repeated until the target film thickness is reached.

ここで、図7は、研磨レートRmnの推移の例を示すグラフである。
この図7では、所定期間内に例として1日おきに研磨レートRmnが計測された場合の計測値を基に、1次近似式を用いて近似直線を算出し、この近似式と各計測値との相関値R3を算出している。この相関値が高い場合、すなわち計測値が近似直線に近い場合には、研磨レートRmnの推移が安定していると判定でき、近似直線の延長線上から次の研磨レートRmnの予測値をとることができる。図7の例では(R3)2=0.2706と算出され、(R3)2>0.6を安定性の判定基準とした場合、推移が安定していないと判定される。
Here, FIG. 7 is a graph showing an example of transition of the polishing rate Rmn.
In FIG. 7, an approximate straight line is calculated using a first-order approximation formula based on a measurement value when the polishing rate Rmn is measured every other day within a predetermined period as an example, and this approximation formula and each measurement value are calculated. The correlation value R3 is calculated. When this correlation value is high, that is, when the measured value is close to the approximate line, it can be determined that the transition of the polishing rate Rmn is stable, and the predicted value of the next polishing rate Rmn is taken from the extended line of the approximate line. Can do. In the example of FIG. 7, (R3) 2 = 0.2706 is calculated, and when (R3) 2 > 0.6 is used as a stability criterion, it is determined that the transition is not stable.

また、図8は、最適研磨時間オフセットT_tr_ofの推移の例を示すグラフである。
この図8では、所定期間内に例として1日おきに最適研磨時間オフセットT_tr_ofが計測された場合の計測値に基づく1次近似式と、各計測値との相関値R1を算出している。この相関値が高い場合、すなわち計測値が近似直線に近い場合には、研磨レートRmnの場合と同様に最適研磨時間オフセットT_tr_ofの推移が安定していると判定でき、近似直線の延長線上から次の最適研磨時間オフセットT_tr_ofの予測値をとることができる。図8の例では(R1)2=0.0048と算出され、(R1)2>0.6を安定性の判定基準とした場合、推移が安定していないと判定される。
FIG. 8 is a graph showing an example of transition of the optimum polishing time offset T_tr_of.
In FIG. 8, a first-order approximation formula based on a measured value when the optimum polishing time offset T_tr_of is measured every other day within a predetermined period as an example, and a correlation value R1 between the measured values are calculated. When this correlation value is high, that is, when the measured value is close to the approximate line, it can be determined that the transition of the optimum polishing time offset T_tr_of is stable as in the case of the polishing rate Rmn. The predicted value of the optimum polishing time offset T_tr_of can be taken. In the example of FIG. 8, (R1) 2 = 0.0048 is calculated, and when (R1) 2 > 0.6 is used as a stability criterion, it is determined that the transition is not stable.

なお、上記処理例では、相関値の算出に一次近似式を用いたが、これに限らず他の近似式を用いてもよい。
以上で説明したCMP研磨工程では、モニタウェハを用いた研磨レートRmnの計測がその日に1回でも行われていた場合には、オフセット量(すなわち最適研磨量オフセットA_tr_ofまたは最適研磨時間オフセットT_tr_of)の推移が安定していれば、あらためてパイロットウェハを用いたテスト研磨を行うことなく、オフセット量の推移から算出した予測値を用いて製品ウェハを研磨する(ステップS102,S103,S107)。
In the above processing example, the primary approximate expression is used for calculating the correlation value, but the present invention is not limited to this, and other approximate expressions may be used.
In the CMP polishing step described above, when the polishing rate Rmn using the monitor wafer has been measured even once that day, the offset amount (that is, the optimal polishing amount offset A_tr_of or the optimal polishing time offset T_tr_of) is set. If the transition is stable, the product wafer is polished using the predicted value calculated from the offset amount transition without performing test polishing using the pilot wafer again (steps S102, S103, S107).

また、オフセット量の推移が安定していない場合でも、オフセット量と研磨レートRmnとの相関が高い場合には、オフセット量の変動が研磨装置10の状態の変動に起因するものであり、その他の原因によるものでない可能性が高いと考えられることから、パイロットウェハを用いたテスト研磨を行わずにオフセット量を予測して製品ウェハを研磨する(ステップS102〜S104,S107)。   Even if the transition of the offset amount is not stable, if the correlation between the offset amount and the polishing rate Rmn is high, the variation in the offset amount is caused by the variation in the state of the polishing apparatus 10, and the other Since it is considered that there is a high possibility that it is not caused by a cause, the product wafer is polished by predicting the offset amount without performing the test polishing using the pilot wafer (steps S102 to S104, S107).

一方、モニタウェハを用いた研磨レートRmnの計測がその日に1回も行われていない場合でも、直前の計測までの研磨レートRmnの推移が安定し、かつオフセット量の推移も安定している場合には、モニタウェハを用いたテスト研磨もパイロットウェハを用いたテスト研磨も行わずに、オフセット量の推移から算出した予測値を用いて製品ウェハを研磨する(ステップS102,S105〜S107)。   On the other hand, even when the measurement of the polishing rate Rmn using the monitor wafer is not performed once in the day, the transition of the polishing rate Rmn until the previous measurement is stable and the transition of the offset amount is also stable. In this case, the product wafer is polished using the predicted value calculated from the transition of the offset amount without performing the test polishing using the monitor wafer or the test polishing using the pilot wafer (steps S102, S105 to S107).

このように、研磨レートRmnやオフセット量の推移に応じて、モニタウェハあるいはパイロットウェハを用いたテスト研磨が必要か否かを判断し、これらのテスト研磨を適宜省略するので、研磨精度を低下させることなく、従来と比較してテスト研磨の実行回数をより少なくして工程を効率化し、製品ウェハのスループットを向上させることができる。モニタウェハおよびパイロットウェハの数を減らすことができ、またテスト研磨に用いるスラリーなども不要となるので、製造コストを削減することができる。   In this way, it is determined whether or not test polishing using a monitor wafer or a pilot wafer is necessary according to the change in the polishing rate Rmn and the offset amount, and these test polishings are omitted as appropriate, thereby reducing the polishing accuracy. In addition, the number of executions of test polishing can be reduced as compared with the prior art, the process can be made more efficient, and the throughput of the product wafer can be improved. The number of monitor wafers and pilot wafers can be reduced, and the slurry used for the test polishing is not necessary, so that the manufacturing cost can be reduced.

なお、モニタウェハを用いた研磨レートRmnの計測は、ある程度の期間内に定期的に実行しておくことが望ましい。例えば、計測を省略する期間を最大7日程度とする。また、研磨レートRmnの推移が安定している場合には、連続して計測を省略する日数を徐々に延長するようにしてもよい。   It is desirable that the polishing rate Rmn using the monitor wafer is periodically measured within a certain period. For example, the period during which measurement is omitted is about 7 days at maximum. Further, when the transition of the polishing rate Rmn is stable, the number of days for which measurement is omitted may be gradually extended.

図9は、研磨レートRmnの計測を省略する日数を徐々に延長する場合の処理例を示すフローチャートである。なお、このフローチャートは、図1のステップS105の処理を置き換えるものである。   FIG. 9 is a flowchart showing a processing example when the number of days for omitting the measurement of the polishing rate Rmn is gradually extended. This flowchart replaces the process of step S105 in FIG.

〔ステップS301〕図1のステップS102において、当日の研磨レートRmnが記憶部32に記憶されていない場合には、まず研磨レートRmnの履歴情報を参照し、前回計測時までの研磨レートRmnの推移が安定しているか否かを判定する。安定している場合にはステップS303に進み、安定していない場合にはステップS302に進む。   [Step S301] In step S102 of FIG. 1, if the polishing rate Rmn of the current day is not stored in the storage unit 32, the history information of the polishing rate Rmn is first referred to, and the transition of the polishing rate Rmn up to the previous measurement time. It is determined whether or not is stable. If stable, the process proceeds to step S303, and if not stable, the process proceeds to step S302.

〔ステップS302〕記憶部32に記憶した変数Nに0を設定し、その後、図1のステップS111に進んでモニタウェハを用いたテスト研磨を実行させる。
〔ステップS303〕研磨レートRmnが安定している場合には、以後の処理により、現在の変数Nと、研磨レートRmnの履歴情報から求めた、計測を省略した日数、すなわち最後に研磨レートRmnを計測してからの経過日数とに応じた処理を行う。ステップS303では、変数Nが0である場合はステップS304に進み、そうでない場合はステップS306に進む。
[Step S302] The variable N stored in the storage unit 32 is set to 0, and then the process proceeds to step S111 in FIG. 1 to perform test polishing using the monitor wafer.
[Step S303] When the polishing rate Rmn is stable, the number of days in which measurement is omitted, that is, the polishing rate Rmn is finally determined, which is obtained from the current variable N and the history information of the polishing rate Rmn by subsequent processing. Process according to the number of days that have elapsed since the measurement. In step S303, when the variable N is 0, it progresses to step S304, and when that is not right, it progresses to step S306.

〔ステップS304〕省略日数が1未満である場合はステップS305に進む。また、1である場合は図1のステップS107に進んで、モニタウェハおよびパイロットウェハを用いたテスト研磨を行わずに、研磨パラメータの予測値を算出して、製品ウェハの研磨を実行させる。   [Step S304] If the number of omitted days is less than 1, the process proceeds to Step S305. If it is 1, the process proceeds to step S107 in FIG. 1, and the predicted value of the polishing parameter is calculated and polishing of the product wafer is performed without performing the test polishing using the monitor wafer and the pilot wafer.

〔ステップS305〕変数Nに1を加算し、ステップS111に進んでモニタウェハを用いたテスト研磨を実行させる。
〔ステップS306〕変数Nが1である場合はステップS307に進み、そうでない場合はステップS308に進む。
[Step S305] 1 is added to the variable N, and the process proceeds to step S111 to perform test polishing using a monitor wafer.
[Step S306] If the variable N is 1, the process proceeds to step S307. Otherwise, the process proceeds to step S308.

〔ステップS307〕省略日数が2未満である場合はステップS305に進む。また、2である場合は図1のステップS107に進んで、研磨パラメータの予測値を算出して、製品ウェハの研磨を実行させる。   [Step S307] If the number of omitted days is less than 2, the process proceeds to Step S305. If it is 2, the process proceeds to step S107 in FIG. 1, and a predicted value of the polishing parameter is calculated to polish the product wafer.

〔ステップS308〕変数Nが2である場合はステップS309に進み、そうでない場合はステップS310に進む。
〔ステップS309〕省略日数が4未満である場合はステップS305に進む。また、4である場合は図1のステップS107に進んで、研磨パラメータの予測値を算出して、製品ウェハの研磨を実行させる。
[Step S308] If the variable N is 2, the process proceeds to step S309. Otherwise, the process proceeds to step S310.
[Step S309] If the number of omitted days is less than 4, the process proceeds to Step S305. If it is 4, the process proceeds to step S107 in FIG. 1, and a predicted value of the polishing parameter is calculated to polish the product wafer.

〔ステップS310〕省略日数が7未満である場合には、変数Nの加算をせずに、ステップS111に進んでモニタウェハを用いたテスト研磨を実行させる。また、省略日数が7である場合は図1のステップS107に進んで、研磨パラメータの予測値を算出して、製品ウェハの研磨を実行させる。   [Step S310] If the number of days omitted is less than 7, the variable N is not added, and the process proceeds to Step S111 to perform test polishing using the monitor wafer. If the number of omitted days is 7, the process proceeds to step S107 in FIG. 1, and the predicted value of the polishing parameter is calculated to polish the product wafer.

以上の処理によれば、研磨レートRmnの推移が安定している場合、モニタウェハを用いたテスト研磨が1日おき、2日おき、4日おき、7日おきと徐々に間隔を空けて実行されるようになり(ただし、最大7日おきとされる)、研磨精度を低下させることなく、テスト研磨の実行回数を減少させて、製品ウェハのスループットを向上させることができる。   According to the above process, when the change in the polishing rate Rmn is stable, the test polishing using the monitor wafer is executed at intervals of every other day, every second day, every fourth day, every seventh day. Thus, the throughput of the product wafer can be improved by reducing the number of executions of the test polishing without lowering the polishing accuracy without increasing the polishing accuracy.

《第2の実施の形態》
ところで、上記の第1の実施の形態では、モニタウェハの研磨レートRmnによって、研磨パッドやスラリー、ドレス部などの消耗材を含めた研磨装置の状態による研磨精度の誤差を打ち消すようにしているが、この研磨レートRmnを安定させることにより、研磨レートRmnの計測の周期を延ばして、作業工数と材料コストを削減することができる。
<< Second Embodiment >>
By the way, in the first embodiment described above, the error in the polishing accuracy due to the state of the polishing apparatus including the consumables such as the polishing pad, the slurry, and the dressing portion is canceled by the polishing rate Rmn of the monitor wafer. By stabilizing this polishing rate Rmn, it is possible to extend the measurement cycle of the polishing rate Rmn and reduce the work man-hours and material costs.

研磨レートRmnに影響するパラメータとしては、研磨パッドに対してウェハを押圧する圧力、プラテンやウェハホルダの回転数、研磨時の温度などが考えられる。このうち温度に関しては、温度制御可能なクーラントをプラテン内に流すことである程度の制御は可能であるが、温度制御の反応が遅く、実際に研磨が行われている研磨パッドとウェハとが接している部分の微妙な温度制御は難しい。そこで、本実施の形態では、例えば赤外線温度センサを用いて研磨パッドの表面の温度をモニタして、その温度が適切になるようにウェハの圧力あるいは回転数を制御することで、研磨レートRmnを安定化させる。   As parameters affecting the polishing rate Rmn, the pressure for pressing the wafer against the polishing pad, the number of rotations of the platen or the wafer holder, the temperature at the time of polishing, and the like can be considered. Of these, the temperature can be controlled to some extent by flowing a temperature-controllable coolant through the platen, but the reaction of the temperature control is slow, and the polishing pad that is actually being polished is in contact with the wafer. It is difficult to control the temperature of the part where it is. Therefore, in the present embodiment, for example, the temperature of the surface of the polishing pad is monitored using an infrared temperature sensor, and the polishing rate Rmn is controlled by controlling the pressure or rotation speed of the wafer so that the temperature becomes appropriate. Stabilize.

図10は、第2の実施の形態に係るシステム構成例を示す図である。
この図10の示すシステムでは、図2に示した構成に赤外線温度センサ40が設けられている。赤外線温度センサ40は、研磨パッドの表面の温度を計測して、通信I/F33を通じて温度情報を制御装置30に出力する。制御装置30のCPU31は、赤外線温度センサ40からの温度情報に応じて、研磨装置10に載置されたウェハに対する圧力、あるいは研磨パッドおよびウェハホルダの回転数を制御する。
FIG. 10 is a diagram illustrating a system configuration example according to the second embodiment.
In the system shown in FIG. 10, an infrared temperature sensor 40 is provided in the configuration shown in FIG. The infrared temperature sensor 40 measures the temperature of the surface of the polishing pad and outputs temperature information to the control device 30 through the communication I / F 33. The CPU 31 of the control device 30 controls the pressure on the wafer placed on the polishing device 10 or the number of rotations of the polishing pad and the wafer holder according to the temperature information from the infrared temperature sensor 40.

図11は、モニタウェハを用いたテスト研磨工程の流れを示すフローチャートである。なお、この図11の工程は、図1のステップS111の工程を置き換えるものである。また、このフローチャートではウェハを押圧する圧力を変化させる例を示しているが、圧力を増減させる代わりに回転数を増減させてもよい。   FIG. 11 is a flowchart showing the flow of a test polishing process using a monitor wafer. The process of FIG. 11 replaces the process of step S111 of FIG. Further, although this flowchart shows an example in which the pressure for pressing the wafer is changed, the rotational speed may be increased or decreased instead of increasing or decreasing the pressure.

この工程では、モニタウェハにおける最適な温度の上限および下限を、それぞれHmax、Hminとしている。まず、モニタウェハの研磨パラメータを研磨装置10に設定するとともに、その設定値を制御装置30の記憶部32に記憶する(ステップS401)。次に、モニタウェハを研磨装置10に搬送させて、このモニタウェハの研磨処理を開始させる(ステップS402)。なお、研磨の前には、膜厚計測装置20を用いてモニタウェハ上のモニタ領域の膜厚を計測させ、制御装置30はその計測値を記憶する。   In this process, the upper and lower limits of the optimum temperature for the monitor wafer are set to Hmax and Hmin, respectively. First, the monitor wafer polishing parameters are set in the polishing apparatus 10, and the set values are stored in the storage unit 32 of the control apparatus 30 (step S401). Next, the monitor wafer is transferred to the polishing apparatus 10 and the polishing process for the monitor wafer is started (step S402). Before the polishing, the film thickness measuring device 20 is used to measure the film thickness of the monitor region on the monitor wafer, and the control device 30 stores the measured value.

研磨の実行中には、赤外線温度センサ40からの温度情報を随時取得する。そして、赤外線温度センサ40による検出温度HがHmaxを超えた場合(ステップS403)は、モニタウェハを押圧する圧力を低下させる(ステップS404)。また、検出温度HがHminより低い場合(ステップS405)は、圧力を上昇させる(ステップS406)。このような温度に応じた制御を設定時間が経過するまで繰り返し(ステップS407)、設定時間が経過すると、膜厚計測装置20にモニタウェハの膜厚を計測させて、目標の膜厚となっていた場合(ステップS408)にはテスト研磨工程を終了するが、目標の膜厚となっていない場合には、最新の研磨レートRmnを用いて、追加研磨のための研磨パラメータを算出するとともに、ステップS401で記憶部32に記憶した研磨パラメータを更新する(ステップS409)。この後ステップS402に戻ってモニタウェハを再び研磨し、目標の膜厚となるまで研磨を繰り返す。   During polishing, temperature information from the infrared temperature sensor 40 is acquired as needed. When the detected temperature H detected by the infrared temperature sensor 40 exceeds Hmax (step S403), the pressure for pressing the monitor wafer is reduced (step S404). If the detected temperature H is lower than Hmin (step S405), the pressure is increased (step S406). Such control according to the temperature is repeated until the set time elapses (step S407), and when the set time elapses, the film thickness measuring device 20 is made to measure the film thickness of the monitor wafer, and the target film thickness is reached. In the case where the test polishing process is completed (step S408), if the target film thickness is not reached, the polishing parameter for additional polishing is calculated using the latest polishing rate Rmn, and the step is performed. The polishing parameters stored in the storage unit 32 in S401 are updated (step S409). Thereafter, the process returns to step S402 to polish the monitor wafer again, and the polishing is repeated until the target film thickness is reached.

以上の工程により、研磨パッドの表面がほぼ一定範囲の温度に保たれるので、温度変動に伴う研磨誤差が排除され、研磨レートRmnの推移がより安定化しやすくなる。従って、研磨レートの計測が実行される回数が少なくなり、研磨精度を低下させることなく、製品ウェハのスループットを向上させ、製造コストを低減することができる。   Through the above steps, the surface of the polishing pad is maintained at a temperature in a substantially constant range, so that polishing errors due to temperature fluctuations are eliminated, and the transition of the polishing rate Rmn is more stabilized. Accordingly, the number of times the polishing rate is measured is reduced, and the throughput of the product wafer can be improved and the manufacturing cost can be reduced without reducing the polishing accuracy.

なお、以上の各実施の形態では、本発明を半導体ウェハの研磨工程に適用した場合について説明したが、これ以外に例えば、磁気ディスクの製造工程、セラミック基板を用いたマルチチップモジュールの製造工程、液晶などの表示用あるいはフォトマスク用のガラス基板の製造工程などにおける研磨工程に適用した場合にも、研磨対象の基板の高精度に研磨し、そのスループットを向上させることができる。   In each of the above embodiments, the case where the present invention is applied to a semiconductor wafer polishing process has been described. In addition to this, for example, a magnetic disk manufacturing process, a multichip module manufacturing process using a ceramic substrate, Even when applied to a polishing process in a manufacturing process of a glass substrate for display such as liquid crystal or for a photomask, the substrate to be polished can be polished with high accuracy and its throughput can be improved.

(付記1) 基板表面をCMP法により研磨する基板研磨方法において、
研磨対象と同じ膜材を成膜したブランク基板を用いた研磨レートの計測間隔の時間超過を判定する第1の判定ステップと、
前記研磨レートの計測履歴に基づいて前記研磨レートの異常を判定する第2の判定ステップと、
基板を所定の厚さに研磨するための前記研磨レートに基づく研磨パラメータの履歴の異常を判定する第3の判定ステップと、
前記研磨パラメータの履歴に基づいて前記研磨パラメータの予測値を算出する予測値算出ステップと、
前記予測値を用いて基板をCMP法により研磨する研磨ステップと、
を含むことを特徴とする基板研磨方法。
(Appendix 1) In a substrate polishing method for polishing a substrate surface by a CMP method,
A first determination step of determining whether the polishing rate measurement interval exceeds the time using a blank substrate on which the same film material as that to be polished is formed;
A second determination step of determining abnormality of the polishing rate based on the measurement history of the polishing rate;
A third determination step of determining an abnormality in a history of polishing parameters based on the polishing rate for polishing the substrate to a predetermined thickness;
A predicted value calculating step of calculating a predicted value of the polishing parameter based on the history of the polishing parameter;
A polishing step of polishing the substrate by CMP using the predicted value;
A substrate polishing method comprising:

(付記2) 前記第2の判定ステップでは、前記研磨レートの推移を近似した近似式を算出し、前記研磨レートの過去の計測値と前記近似式上の対応する値との相関値を基に、前記研磨レートの推移が安定しているか否かを判定することを特徴とする付記1記載の基板研磨方法。   (Supplementary Note 2) In the second determination step, an approximate expression that approximates the transition of the polishing rate is calculated, and based on a correlation value between a past measurement value of the polishing rate and a corresponding value on the approximate expression. 2. The substrate polishing method according to appendix 1, wherein it is determined whether or not the transition of the polishing rate is stable.

(付記3) 前記第2の判定ステップで、前記研磨レートが異常であると判定した場合に、前記ブランク基板を用いたテスト研磨を行って現在の前記研磨レートを算出する研磨レート算出ステップを実行することを特徴とする付記1記載の基板研磨方法。   (Supplementary Note 3) When it is determined in the second determination step that the polishing rate is abnormal, a polishing rate calculation step of performing a test polishing using the blank substrate and calculating the current polishing rate is executed. The method of polishing a substrate according to appendix 1, wherein:

(付記4) 前記研磨レート算出ステップの後、算出された前記研磨レートを用いて、研磨対象の基板から抜き出したパイロット基板を研磨し、前記研磨パラメータを算出する研磨パラメータ算出ステップをさらに実行することを特徴とする付記3記載の基板研磨方法。   (Supplementary Note 4) After the polishing rate calculating step, further using the calculated polishing rate, polishing a pilot substrate extracted from the substrate to be polished, and further executing a polishing parameter calculating step of calculating the polishing parameter The substrate polishing method according to supplementary note 3, characterized by:

(付記5) 前記研磨レート算出ステップでは、前記ブランク基板を研磨する研磨パッドの温度に応じて、前記ブランク基板の前記研磨パッドに対する圧力、または、前記研磨パッドおよび前記ブランク基板の少なくとも一方の回転数を補正することを特徴とする付記3記載の基板研磨方法。   (Additional remark 5) In the said polishing rate calculation step, according to the temperature of the polishing pad which grind | polishes the said blank substrate, the pressure with respect to the said polishing pad of the said blank substrate, or the rotation speed of at least one of the said polishing pad and the said blank substrate The method of polishing a substrate according to supplementary note 3, wherein: is corrected.

(付記6) 前記第2の判定ステップで、前記研磨レートが正常であると判定した場合でも、前記研磨レートが一定期間計測されていない場合には、前記ブランク基板を用いたテスト研磨を行って現在の前記研磨レートを算出する研磨レート算出ステップを実行することを特徴とする付記1記載の基板研磨方法。   (Additional remark 6) Even if it determines with the said polishing rate being normal at the said 2nd determination step, when the said polishing rate is not measured for a fixed period, test polishing using the said blank substrate is performed. 2. The substrate polishing method according to appendix 1, wherein a polishing rate calculation step of calculating the current polishing rate is executed.

(付記7) 前記第2の判定ステップで前記研磨レートが正常であると連続して判定された場合、前記研磨レート算出ステップを実行する間隔を徐々に長くすることを特徴とする付記6記載の基板研磨方法。   (Additional remark 7) When it is continuously determined that the said polishing rate is normal in the said 2nd determination step, the space | interval which performs the said polishing rate calculation step is gradually lengthened, The additional remark 6 characterized by the above-mentioned. Substrate polishing method.

(付記8) 前記第3の判定ステップでは、前記研磨パラメータの推移を近似した近似式を算出し、前記研磨パラメータの過去の値と前記近似式上の対応する値との相関値を基に、前記研磨パラメータの推移が安定しているか否かを判定することを特徴とする付記1記載の基板研磨方法。   (Supplementary Note 8) In the third determination step, an approximate expression that approximates the transition of the polishing parameter is calculated, and based on a correlation value between a past value of the polishing parameter and a corresponding value on the approximate expression, The substrate polishing method according to appendix 1, wherein it is determined whether or not the transition of the polishing parameter is stable.

(付記9) 前記第3の判定ステップで、前記研磨パラメータの履歴が異常であると判定した場合に、研磨対象の基板から抜き出したパイロット基板を用いたテスト研磨を行って前記研磨パラメータを算出する研磨パラメータ算出ステップを実行することを特徴とする付記1記載の基板研磨方法。   (Supplementary Note 9) When it is determined in the third determination step that the history of the polishing parameter is abnormal, the polishing parameter is calculated by performing test polishing using a pilot substrate extracted from the substrate to be polished. The substrate polishing method according to appendix 1, wherein a polishing parameter calculation step is executed.

(付記10) 前記第1の判定ステップで、過去の所定期間内に前記研磨レートが計測されていた場合に、前記研磨パラメータの履歴の異常を判定する第4の判定ステップを実行し、前記研磨パラメータの履歴が正常であると判定した場合には前記予測値算出ステップを実行することを特徴とする付記1記載の基板研磨方法。   (Supplementary Note 10) In the first determination step, when the polishing rate has been measured within a predetermined period in the past, a fourth determination step is performed to determine abnormality of the history of the polishing parameter, and the polishing is performed. The substrate polishing method according to appendix 1, wherein the predicted value calculation step is executed when it is determined that the parameter history is normal.

(付記11) 前記第4の判定ステップでは、前記研磨パラメータの推移を近似した近似式を算出し、前記研磨パラメータの過去の値と前記近似式上の対応する値との相関値を基に、前記研磨パラメータの推移が安定しているか否かを判定することを特徴とする付記10記載の基板研磨方法。   (Supplementary Note 11) In the fourth determination step, an approximate expression that approximates the transition of the polishing parameter is calculated, and based on a correlation value between a past value of the polishing parameter and a corresponding value on the approximate expression, The substrate polishing method according to appendix 10, wherein it is determined whether or not the transition of the polishing parameter is stable.

(付記12) 前記第4の判定ステップで、前記研磨パラメータの履歴が異常であると判定した場合に、前記研磨パラメータの履歴と前記研磨レートの履歴とを参照して、前記研磨パラメータの推移と前記研磨レートの推移との相関が高いか否かを判定する第5の判定ステップを実行し、相関が高い場合には前記予測値算出ステップを実行することを特徴とする付記10記載の基板研磨方法。   (Supplementary Note 12) When it is determined in the fourth determination step that the history of the polishing parameter is abnormal, the transition of the polishing parameter is referred to with reference to the history of the polishing parameter and the history of the polishing rate. 11. The substrate polishing according to claim 10, wherein a fifth determination step for determining whether or not the correlation with the transition of the polishing rate is high is executed, and the predicted value calculation step is executed when the correlation is high. Method.

(付記13) 前記第5の判定ステップで、前記研磨パラメータの推移と前記研磨レートの推移との相関が低い場合には、研磨対象の基板から抜き出したパイロット基板を用いたテスト研磨を行って前記研磨パラメータを算出する研磨パラメータ算出ステップを実行することを特徴とする付記12記載の基板研磨方法。   (Supplementary Note 13) In the fifth determination step, when the correlation between the transition of the polishing parameter and the transition of the polishing rate is low, test polishing is performed using a pilot substrate extracted from the substrate to be polished. 13. The substrate polishing method according to appendix 12, wherein a polishing parameter calculation step for calculating a polishing parameter is executed.

(付記14) 前記予測値算出ステップでは、前記研磨パラメータの推移を近似した近似式による直線または曲線において現在の時間に対応する値を前記予測値として算出することを特徴とする付記1記載の基板研磨方法。   (Supplementary note 14) The substrate according to supplementary note 1, wherein, in the predicted value calculating step, a value corresponding to the current time is calculated as the predicted value in a straight line or curve by an approximate expression approximating the transition of the polishing parameter. Polishing method.

第1の実施の形態でのCMP研磨工程の全体の流れを示すフローチャートである。It is a flowchart which shows the whole flow of the CMP grinding | polishing process in 1st Embodiment. CMP研磨工程に用いられるシステム構成例を示す図である。It is a figure which shows the system structural example used for a CMP grinding | polishing process. CMP研磨装置の概略構成例を示す図である。It is a figure which shows the schematic structural example of CMP polishing apparatus. 研磨時間と研磨量との関係を説明するための図である。It is a figure for demonstrating the relationship between grinding | polishing time and grinding | polishing amount. 研磨のためのパラメータを説明するための図である。It is a figure for demonstrating the parameter for grinding | polishing. パイロットウェハを用いたテスト研磨工程の流れを示すフローチャートである。It is a flowchart which shows the flow of the test grinding | polishing process using a pilot wafer. 研磨レートの推移の例を示すグラフである。It is a graph which shows the example of transition of a polishing rate. 最適研磨時間オフセットの推移の例を示すグラフである。It is a graph which shows the example of transition of optimal polishing time offset. 研磨レートの計測を省略する日数を徐々に延長する場合の処理例を示すフローチャートである。It is a flowchart which shows the process example in the case of extending the days which abbreviate | omit the measurement of a polishing rate gradually. 第2の実施の形態に係るシステム構成例を示す図である。It is a figure which shows the system configuration example which concerns on 2nd Embodiment. モニタウェハを用いたテスト研磨工程の流れを示すフローチャートである。It is a flowchart which shows the flow of the test grinding | polishing process using a monitor wafer. CMP法による従来の半導体ウェハの研磨手順の一例を示すフローチャートである。It is a flowchart which shows an example of the grinding | polishing procedure of the conventional semiconductor wafer by CMP method.

符号の説明Explanation of symbols

10 研磨装置
11 ウェハ
12 ウェハホルダ
13 研磨パッド
14 プラテン
15 ノズル
16 ドレス部
20 膜厚計測装置
30 制御装置
31 CPU
32 記憶部
33 通信I/F
34 入力部
DESCRIPTION OF SYMBOLS 10 Polishing apparatus 11 Wafer 12 Wafer holder 13 Polishing pad 14 Platen 15 Nozzle 16 Dressing part 20 Film thickness measuring apparatus 30 Control apparatus 31 CPU
32 storage unit 33 communication I / F
34 Input section

Claims (3)

基板表面をCMP法により研磨する基板研磨方法において、
研磨対象と同じ膜材を成膜したブランク基板を用いた研磨レートの計測間隔の時間超過を判定する第1の判定ステップと、
前記研磨レートが所定時間計測されていないと判定された場合に、前記研磨レートの計測履歴に基づき、前記研磨レートの推移を近似した第1の近似式を算出し、前記研磨レートの過去の計測値と前記第1の近似式上の対応する値との相関値を基に、前記研磨レートの推移が安定しているか否かを判定する第2の判定ステップと、
前記研磨レートの推移が安定していると判定された場合に、基板を所定の厚さに研磨するために設定した目標研磨量または目標研磨時間である研磨パラメータの履歴に基づき、前記研磨パラメータの推移を近似した第2の近似式を算出し、前記研磨パラメータの過去の値と前記第2の近似式上の対応する値との相関値を基に、前記研磨パラメータの推移が安定しているか否かを判定する第3の判定ステップと、
前記研磨パラメータの推移が安定していると判定された場合に、前記研磨パラメータの推移を近似した近似式による直線または曲線における現在の時間に対応する値を、前記研磨パラメータの予測値として算出する予測値算出ステップと、
前記予測値を用いて基板をCMP法により研磨する研磨ステップと、
を含むことを特徴とする基板研磨方法。
In a substrate polishing method for polishing a substrate surface by a CMP method,
A first determination step of determining whether the polishing rate measurement interval exceeds the time using a blank substrate on which the same film material as that to be polished is formed;
When it is determined that the polishing rate has not been measured for a predetermined time, a first approximate expression that approximates the transition of the polishing rate is calculated based on the measurement history of the polishing rate, and the past measurement of the polishing rate is calculated. A second determination step of determining whether or not the transition of the polishing rate is stable based on a correlation value between a value and a corresponding value on the first approximate expression;
When it is determined that the transition of the polishing rate is stable, the polishing parameter A second approximate expression approximating the transition is calculated, and whether the transition of the polishing parameter is stable based on the correlation value between the past value of the polishing parameter and the corresponding value on the second approximate expression A third determination step for determining whether or not;
When it is determined that the transition of the polishing parameter is stable, a value corresponding to the current time in a straight line or a curve by an approximate expression approximating the transition of the polishing parameter is calculated as a predicted value of the polishing parameter. A predicted value calculating step;
A polishing step of polishing the substrate by CMP using the predicted value;
A substrate polishing method comprising:
前記第1の判定ステップで、過去の所定期間内に前記研磨レートが計測されていた場合に、前記研磨パラメータの履歴に基づき、前記研磨パラメータの推移を近似した第3の近似式を算出し、前記研磨パラメータの過去の値と前記第3の近似式上の対応する値との相関値を基に、前記研磨パラメータの推移が安定しているか否かを判定する第4の判定ステップを実行し、前記研磨パラメータの推移が安定していると判定した場合には前記予測値算出ステップを実行することを特徴とする請求項1記載の基板研磨方法。In the first determination step, when the polishing rate has been measured within a predetermined period in the past, a third approximate expression that approximates the transition of the polishing parameter is calculated based on the history of the polishing parameter, Based on a correlation value between a past value of the polishing parameter and a corresponding value on the third approximate expression, a fourth determination step is performed to determine whether or not the transition of the polishing parameter is stable. 2. The substrate polishing method according to claim 1, wherein when the transition of the polishing parameter is determined to be stable, the predicted value calculation step is executed. 前記第4の判定ステップで、前記研磨パラメータの推移が安定していないと判定した場合に、前記研磨パラメータの履歴と前記研磨レートの履歴とを参照して、前記研磨パラメータの推移と前記研磨レートの推移との相関値に基づく値が所定のしきい値を超えるかを判定する第5の判定ステップを実行し、当該相関値に基づく値が前記所定のしきい値を超えた場合には前記予測値算出ステップを実行することを特徴とする請求項2記載の基板研磨方法。When it is determined in the fourth determination step that the transition of the polishing parameter is not stable, the polishing parameter transition and the polishing rate are referred to with reference to the polishing parameter history and the polishing rate history. A fifth determination step is performed to determine whether a value based on a correlation value with the transition of the value exceeds a predetermined threshold value, and when the value based on the correlation value exceeds the predetermined threshold value, The substrate polishing method according to claim 2, wherein a predicted value calculation step is executed.
JP2005058670A 2005-03-03 2005-03-03 Substrate polishing method Expired - Lifetime JP4717472B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005058670A JP4717472B2 (en) 2005-03-03 2005-03-03 Substrate polishing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005058670A JP4717472B2 (en) 2005-03-03 2005-03-03 Substrate polishing method

Publications (2)

Publication Number Publication Date
JP2006245269A JP2006245269A (en) 2006-09-14
JP4717472B2 true JP4717472B2 (en) 2011-07-06

Family

ID=37051372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005058670A Expired - Lifetime JP4717472B2 (en) 2005-03-03 2005-03-03 Substrate polishing method

Country Status (1)

Country Link
JP (1) JP4717472B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5301818B2 (en) * 2007-11-26 2013-09-25 中村留精密工業株式会社 Method for registering correction value in side processing apparatus for glass substrate
JP7077252B2 (en) * 2019-02-27 2022-05-30 株式会社東芝 Manufacturing method of semiconductor device
US11791224B2 (en) * 2020-05-14 2023-10-17 Applied Materials, Inc. Technique for training neural network for use in in-situ monitoring during polishing and polishing system
CN112233975B (en) * 2020-09-04 2024-02-09 北京晶亦精微科技股份有限公司 Grinding time control method, device, equipment and readable storage medium
CN114004446B (en) * 2021-09-18 2023-04-07 中国电子科技集团公司第二十九研究所 Method for measuring and calculating working hours of multi-variety small-batch hybrid integrated circuit products

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788533B2 (en) * 1996-09-30 2006-06-21 東京エレクトロン株式会社 Polishing apparatus and polishing method
JP2003068689A (en) * 2001-08-22 2003-03-07 Tokyo Seimitsu Co Ltd Apparatus for feedback polishing and method for polishing
JP4108392B2 (en) * 2002-07-12 2008-06-25 株式会社ルネサステクノロジ Polishing method and polishing system for multiple types of semiconductor wafers
JP4152149B2 (en) * 2002-08-15 2008-09-17 川崎マイクロエレクトロニクス株式会社 Manufacturing method of semiconductor integrated circuit

Also Published As

Publication number Publication date
JP2006245269A (en) 2006-09-14

Similar Documents

Publication Publication Date Title
US5888120A (en) Method and apparatus for chemical mechanical polishing
US6540591B1 (en) Method and apparatus for post-polish thickness and uniformity control
KR101297931B1 (en) Polishing apparatus, semiconductor device manufacturing method using such polishing apparatus and semiconductor device manufactured by such semiconductor device manufacturing method
US7722436B2 (en) Run-to-run control of backside pressure for CMP radial uniformity optimization based on center-to-edge model
JP2005518654A (en) Wafer characteristic control method and control system therefor
JP6406238B2 (en) Wafer polishing method and polishing apparatus
CN110071041B (en) Preparation method of shallow trench isolation structure, chemical mechanical polishing method and system
JP2005026453A (en) Substrate polishing apparatus and method therefor
JP2009522126A (en) Method for adjusting the number of substrate treatments in a substrate polishing system
JPH11186204A (en) Recipe correcting method for semiconductor manufacturing device
US7097534B1 (en) Closed-loop control of a chemical mechanical polisher
JP2007268678A (en) Polishing device and control method thereof
JP4717472B2 (en) Substrate polishing method
US20070281485A1 (en) Method of and apparatus for semiconductor device
JP2019507027A (en) Polishing measuring apparatus, polishing time control method thereof, and polishing control system including the same
JP5473818B2 (en) Polishing apparatus and polishing method
JP3045232B2 (en) Wafer polishing apparatus and polishing amount detection method
KR100931787B1 (en) How to control the flatness of wafers in double side polishing process
JP2008103517A (en) Method of controlling semiconductor manufacturing process and polishing apparatus
JP5699783B2 (en) Work polishing method and polishing apparatus
CN101355008B (en) Method for forming film
JPH09290363A (en) Polishing method and polishing apparatus
US20250029852A1 (en) Substrate processing method and substrate processing system
US20240413022A1 (en) Substrate processing method and substrate processing system
KR20050025815A (en) Method for chemical mechanical polishing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350