JP4717283B2 - ゲート絶縁膜の形成方法 - Google Patents
ゲート絶縁膜の形成方法 Download PDFInfo
- Publication number
- JP4717283B2 JP4717283B2 JP2001243726A JP2001243726A JP4717283B2 JP 4717283 B2 JP4717283 B2 JP 4717283B2 JP 2001243726 A JP2001243726 A JP 2001243726A JP 2001243726 A JP2001243726 A JP 2001243726A JP 4717283 B2 JP4717283 B2 JP 4717283B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gate insulating
- mos transistor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0128—Manufacturing their channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0144—Manufacturing their gate insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0156—Manufacturing their doped wells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ゲート絶縁膜の形成方法に関するものであり、更に詳しく言えば、膜厚の異なる複数種類のゲート絶縁膜を持った高耐圧ＭＯＳトランジスタを実現する技術に関する。
【０００２】
【従来の技術】
以下、従来のゲート絶縁膜の形成方法について図面を参照しながら説明する。
【０００３】
尚、以下の説明では、半導体基板上に厚いゲート絶縁膜と薄いゲート絶縁膜から成る２種類の膜厚を有し、厚いゲート絶縁膜上に高耐圧ＭＯＳトランジスタを形成し、薄いゲート絶縁膜上に通常耐圧ＭＯＳトランジスタを形成して成る膜厚の異なる複数のゲート絶縁膜の形成方法を紹介する。
【０００４】
先ず、既知のＬＯＣＯＳ技術により一導電型の半導体基板、例えばＰ型の半導体基板１０１上に形成した酸化膜及びシリコン窒化膜をマスクにして、ＬＯＣＯＳ膜から成る素子分離膜１０２を形成する（図１３（ａ）参照）。
【０００５】
次に、前記酸化膜及びシリコン窒化膜を除去した後に、図１３（ｂ）に示すように前記素子分離膜１０２をマスクに熱酸化して前記基板１０１上に厚いゲート絶縁膜１０３を形成する。
【０００６】
続いて、図１３（ｃ）に示すように一方（高耐圧ＭＯＳトランジスタ形成領域上）の厚いゲート絶縁膜１０３上にフォトレジスト膜１０４を形成した後に、当該フォトレジスト膜１０４をマスクに他方（通常耐圧ＭＯＳトランジスタ形成領域上）の厚いゲート絶縁膜１０３を除去する。
【０００７】
更に、前記フォトレジスト膜１０４を除去した後に、図１４（ａ）に示すように熱酸化して前記厚いゲート絶縁膜１０３が除去された通常耐圧ＭＯＳトランジスタ形成領域上に薄いゲート絶縁膜１０５を形成する。
【０００８】
そして、図１４（ｂ）に示すように厚いゲート絶縁膜１０３及び薄いゲート絶縁膜１０５上にゲート電極用の導電膜を形成した後に、当該導電膜をパターニングしてゲート電極１０６Ａ，１０６Ｂを形成する。
【０００９】
そして、前記ゲート電極１０６Ａ，１０６Ｂに隣接するようにそれぞれＮ型の不純物領域（ソース・ドレイン領域１０７，１０８，１０９，１１０）を形成し、以下、図示した説明は省略するが、それらを被覆するように層間絶縁膜を形成した後に、前記ソース・ドレイン領域１０７，１０８，１０９，１１０にコンタクト孔を介してコンタトする金属配線を形成することで、厚いゲート絶縁膜１０３上に高耐圧ＭＯＳトランジスタを形成し、薄いゲート絶縁膜１０５上に通常耐圧ＭＯＳトランジスタを形成している。
【００１０】
【発明が解決しようとする課題】
しかしながら上記プロセスでは、厚いゲート絶縁膜１０３をエッチングする時に、素子分離膜１０２もエッチングされてしまうため（図１３（ｃ）に示す寸法Ａ参照）、当該素子分離膜１０２が薄くなり、素子分離能力が低下するといった問題があった。
【００１１】
これは、高い耐圧を必要とするほど、ゲート絶縁膜の膜厚を厚くする必要があるが、その除去時に通常耐圧の領域全体に形成されたゲート絶縁膜を除去するため、同時に素子分離膜が削れてしまう。そのため、削れ量が多くなるほど素子分離能力が低下してしまう。
【００１２】
【課題を解決するための手段】
そこで、本発明のゲート絶縁膜の形成方法は、半導体層上に熱酸化法により形成される第１のゲート絶縁膜と選択酸化法により形成される第２のゲート絶縁膜とから成る膜厚の異なるゲート絶縁膜を形成するゲート絶縁膜の形成方法において、前記第１のゲート絶縁膜を形成する工程が、前記半導体層上に膜厚の厚いゲート絶縁膜を形成し、当該半導体層上の所定領域に形成された当該膜厚の厚いゲート絶縁膜を除去した後に、前記膜厚の厚いゲート絶縁膜に連なるように膜厚の薄いゲート絶縁膜を形成する工程から成り、前記第２のゲート絶縁膜を形成する工程が、前記膜厚の薄いゲート絶縁膜を形成する工程の後に、前記膜厚の厚いゲート絶縁膜及び膜厚の薄いゲート絶縁膜上に導電膜を形成する工程と、前記導電膜の所定領域上に耐酸化性膜を形成した後に当該耐酸化性膜をマスクに前記導電膜を選択酸化する工程から成ることを特徴とする。
【００１６】
更に、前記第２のゲート絶縁膜の形成工程は、素子分離膜を形成する工程と同一工程であることを特徴とするものである。
【００１７】
【発明の実施形態】
以下、本発明のゲート絶縁膜の形成方法の実施形態について、本発明を表示ディスプレイ駆動用ドライバを構成する各種ＭＯＳトランジスタが混載されて成る半導体装置に適用した実施形態について図面を参照しながら説明する。
【００１８】
尚、上記表示ディスプレイには、ＬＣＤディスプレイ、ＬＥＤディスプレイ、有機ＥＬ（エレクトロ・ルミネッセンス）ディスプレイ、無機ＥＬディスプレイ、ＰＤＰ（プラズマ・ディスプレイ）、ＦＥＤ（フィールド・エミッション・ディスプレイ）等の各種フラット・パネル・ディスプレイがある。
【００１９】
以下、一例としてＬＣＤドライバについて説明すると、当該ＬＣＤドライバは、図１２の左側から高耐圧（例えば、５０Ｖ）のＰチャネル型ＭＯＳトランジスタ（Ａ）、通常耐圧（例えば、１０Ｖ）のＰチャネル型ＭＯＳトランジスタ（Ｂ）、通常耐圧の（例えば、１０Ｖ）Ｎチャネル型ＭＯＳトランジスタ（Ｃ）、高耐圧（例えば、５０Ｖ）のＮチャネル型ＭＯＳトランジスタ（Ｄ）及びレベルシフタ用（例えば、５０Ｖ）のＮチャネル型ＭＯＳトランジスタ（Ｅ）とで構成される。
【００２０】
以下、上記ゲート絶縁膜の形成方法について説明する。
【００２１】
先ず、図１に示すように一導電型、例えばＰ型の半導体（Ｓｉ）基板１上を熱酸化して、およそ１００ｎｍの膜厚の絶縁膜２（後述するＬＯＣＯＳ絶縁膜形成用の、いわゆるパッド絶縁膜）を形成し、その上にシリコン窒化膜をおよそ１００ｎｍの膜厚で形成する。
【００２２】
また、高耐圧のＰチャネル型ＭＯＳトランジスタ、通常耐圧のＰチャネル型ＭＯＳトランジスタ、通常耐圧のＮチャネル型ＭＯＳトランジスタの各形成領域上にフォトレジスト膜４を形成し、当該フォトレジスト膜４をマスクに高耐圧のＮチャネル型ＭＯＳトランジスタ及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタの各形成領域上のシリコン窒化膜３を除去する。
【００２３】
そして、前記フォトレジスト膜４及びシリコン窒化膜３をマスクにＰ型不純物、例えばボロンイオンを加速電圧８０ＫｅＶ、注入量１×１０13／ｃｍ2の注入条件でイオン注入して、前記高耐圧のＮチャネル型ＭＯＳトランジスタ及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタの各形成領域下部にＰ型ウエル領域形成用のイオン注入層５Ａを形成する。
【００２４】
次に、前記フォトレジスト膜４を除去した後に、シリコン窒化膜３をマスクに選択酸化（およそ１０００℃のＮ２雰囲気中で、１時間）して、図２に示すように高耐圧のＮチャネル型ＭＯＳトランジスタ及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタの各形成領域上にＬＯＣＯＳ絶縁膜６をおよそ８００ｎｍの膜厚で形成すると共に、当該ＬＯＣＯＳ絶縁膜６下部の前記イオン注入層５Ａが幾分拡散されて不純物層５Ｂを形成する（尚、当該不純物層５Ｂは、後述する図３に示す拡散工程を経てＰ型ウエル領域５となる。）。
【００２５】
また、通常耐圧のＰチャネル型ＭＯＳトランジスタ、通常耐圧のＮチャネル型ＭＯＳトランジスタ、高耐圧のＮチャネル型ＭＯＳトランジスタ及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタの各形成領域上にフォトレジスト膜７を形成し、当該フォトレジスト膜７をマスクにＮ型不純物、例えばリンイオンを加速電圧１６０ＫｅＶ、注入量４×１０12／ｃｍ2の注入条件でイオン注入して、前記高耐圧のＰチャネル型ＭＯＳトランジスタの形成領域下部にＮ型ウエル領域形成用のイオン注入層８Ａを形成する。
【００２６】
続いて、前記フォトレジスト膜７及びＬＯＣＯＳ絶縁膜６を除去した後に、前記イオン注入層５Ａ（不純物層５Ｂ）及びイオン注入層８Ａを、図３に示すように拡散（およそ１２００℃のＮ２雰囲気中で、８時間）処理することで、それぞれＰ型ウエル領域５及びＮ型ウエル領域８を形成する。
【００２７】
また、基板全面をおよそ８７５℃でパイロ酸化して、およそ１２０ｎｍの膜厚の厚いゲート絶縁膜９（第１のゲート絶縁膜の一部）を形成する。更に、当該ゲート絶縁膜９の高耐圧のＰチャネル型ＭＯＳトランジスタ形成領域上の一部、高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域上の一部及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタ形成領域上の一部上にフォトレジスト膜（図示省略）を形成し、当該フォトレジスト膜で覆われていない領域のゲート絶縁膜９を除去する。
【００２８】
更に、前記フォトレジスト膜を除去した後に、基板全面をおよそ８５０℃でパイロ酸化し、更に９００℃の窒素雰囲気中で１０分間の熱処理を加えることで、およそ１５ｎｍの膜厚の薄いゲート絶縁膜１０（第１のゲート絶縁膜の一部）を形成する。尚、本工程により、前記ゲート絶縁膜９の下部の基板表層が酸化されて当該ゲート絶縁膜９の膜厚も多少増加する。
【００２９】
そして、基板全面におよそ５０ｎｍの膜厚のポリシリコン膜１１（後述するＬＯＣＯＳ絶縁膜形成用の、いわゆるパッドポリシリコン膜）を形成した後に、当該ポリシリコン膜１１上に形成したフォトレジスト膜１２をマスクにして、Ｎ型不純物、例えばリンイオンを加速電圧１４０ＫｅＶで、注入量７×１０12／ｃｍ2の注入条件でイオン注入する。これにより、図３に示すように高耐圧のＰチャネル型ＭＯＳトランジスタ形成領域と通常耐圧のＰチャネル型ＭＯＳトランジスタ形成領域との間に形成される素子分離膜１５Ａ（図４参照）の下部、通常耐圧のＰチャネル型ＭＯＳトランジスタ形成領域及び通常耐圧のＮチャネル型ＭＯＳトランジスタ形成領域の下部、高耐圧のＮチャネル型ＭＯＳトランジスタのドレイン形成領域及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタのドレイン形成領域にイオン注入層１３Ａを形成する。
【００３０】
続いて、前記ポリシリコン膜１１上に形成したシリコン窒化膜１４をマスクに基板上を選択酸化して、図４に示すようにＬＯＣＯＳ絶縁膜から成る素子分離膜１５Ａ及びＬＯＣＯＳ絶縁膜から成る第２のゲート絶縁膜１５Ｂを形成する。この選択酸化により、前記イオン注入層１３Ａが拡散されて、図４に示すように高耐圧のＰチャネル型ＭＯＳトランジスタ形成領域と通常耐圧のＰチャネル型ＭＯＳトランジスタ形成領域との間に形成される素子分離膜１５Ａの下部にＮ型のチャネルストッパ層１３Ｂが形成され、通常耐圧のＰチャネル型ＭＯＳトランジスタ形成領域及び通常耐圧のＮチャネル型ＭＯＳトランジスタ形成領域の下部には、Ｎ型ウエル領域（ＮＷ）１３が形成され、高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域には前記第２のゲート絶縁膜１５Ｂの下部を含むようにドレイン領域１３Ｃが形成され、そしてレベルシフタ用のＮチャネル型ＭＯＳトランジスタ形成領域には前記第２のゲート絶縁膜１５Ｂの下部を含むようにドレイン領域１３Ｄが形成される。尚、図において、Ｎ型ウエル領域（ＮＷ）と同じ工程を経て形成される上記Ｎ型のチャネルストッパ層１３Ｂ、ドレイン領域１３Ｃ、ドレイン領域１３Ｄは、便宜的にＮＷと図示してある。
【００３１】
以上説明したように本発明では、前述したように厚いゲート絶縁膜９（第１のゲート絶縁膜の一部）を形成し、当該厚いゲート絶縁膜９の一部を除去した後に、薄いゲート絶縁膜１０（第１のゲート絶縁膜の一部）を形成し、更に、前記厚いゲート絶縁膜９に連なるようにＬＯＣＯＳ絶縁膜から成る第２のゲート絶縁膜１５Ｂを形成しているため、当該第２のゲート絶縁膜１５Ｂと同一工程で形成される素子分離膜１５Ａが、従来の製造方法のように素子分離膜１０２を形成した後に膜厚の異なる複数種類のゲート絶縁膜１０３，１０５を形成することにより、当該素子分離膜１０２が削られ、素子分離能力が低下するといった問題が抑止できる。
【００３２】
次に、図５に示すように前記基板上の高耐圧のＰチャネル型ＭＯＳトランジスタ形成領域上の一部、通常耐圧のＰチャネル型ＭＯＳトランジスタ形成領域上、通常耐圧のＮチャネル型ＭＯＳトランジスタ形成領域と高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域との間に形成された素子分離膜１５Ａ上の一部、高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域上、高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域とレベルシフタ用のＮチャネル型ＭＯＳトランジスタ形成領域との間に形成された素子分離膜１５Ａ上の一部及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタ形成領域上にフォトレジスト膜１６を形成し、当該フォトレジスト膜１６をマスクにＰ型不純物、例えばボロンイオンを加速電圧１６０ＫｅＶで、注入量１．４５×１０13／ｃｍ2の注入条件でイオン注入し、各領域にイオン注入層１７Ａを形成する。
【００３３】
続いて、前記フォトレジスト膜１６を除去した後に、前記イオン注入層１７Ａを、図６に示すように拡散（およそ１１００℃のＮ２雰囲気中で、３時間）処理することで、高耐圧のＰチャネル型ＭＯＳトランジスタのドレイン領域１７Ｂが形成され、通常耐圧のＮチャネル型ＭＯＳトランジスタのＰ型ウエル領域（ＰＷ）１７が形成され、通常耐圧のＮチャネル型ＭＯＳトランジスタ形成領域と高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域との間に形成される素子分離膜１５Ａの下部にＰ型のチャネルストッパ層１７Ｃが形成され、そして高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域とレベルシフタ用のＮチャネル型ＭＯＳトランジスタ形成領域との間に形成される素子分離膜１５Ａの下部にＰ型のチャネルストッパ層１７Ｄが形成される。尚、図において、Ｐ型ウエル領域（ＰＷ）と同じ工程を経て形成される上記ドレイン領域１７Ｂ、Ｐ型のチャネルストッパ層１７Ｃ、Ｐ型のチャネルストッパ層１７Ｄは、便宜的にＰＷと図示してある。
【００３４】
また、前記高耐圧のＰチャネル型ＭＯＳトランジスタ、通常耐圧のＰチャネル型ＭＯＳトランジスタ、通常耐圧のＮチャネル型ＭＯＳトランジスタ、高耐圧のＮチャネル型ＭＯＳトランジスタのドレイン領域１３Ｃ及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタのドレイン領域１３Ｄの各領域上にフォトレジスト膜１８を形成する。
【００３５】
そして、当該フォトレジスト膜１８をマスクに前記高耐圧のＮチャネル型ＭＯＳトランジスタのゲート電極形成領域の下部及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタのゲート電極形成領域（薄いゲート絶縁膜１０）の下部にしきい値電圧調整用のＰ型不純物、例えばボロンイオンをイオン注入し、イオン注入層１９Ａを形成する。尚、本工程では、先ず、前記レベルシフタ用のＮチャネル型ＭＯＳトランジスタのしきい値電圧調整用のために、例えば加速電圧３５ＫｅＶで、注入量１×１０12／ｃｍ2の注入条件で第１のイオン注入を行い、続けて高耐圧のＮチャネル型ＭＯＳトランジスタのしきい値電圧調整用のために、例えば加速電圧１６０ＫｅＶで、注入量１×１０12／ｃｍ2の注入条件で第２のイオン注入を行っている。尚、前述した第１のイオン注入工程と第２のイオン注入工程との工程順序は、逆であっても構わない。
【００３６】
また、このとき、本工程では、前記高耐圧のＮチャネル型ＭＯＳトランジスタへのしきい値電圧調整用のイオン注入と共にレベルシフタ用のＮチャネル型ＭＯＳトランジスタへのしきい値電圧調整用のイオン注入を行うプロセスを採用しているが、それらの工程を別工程で行うようにしても構わない。
【００３７】
続いて、前記フォトレジスト膜１８を除去した後に、前記基板全面におよそ５０ｎｍの膜厚でポリシリコン膜を形成する。このとき、前述した選択酸化工程（図４参照）において、ポリシリコン膜１１が消費された領域と、消費されなかった領域とでポリシリコン膜の全体の膜厚に差ができる。即ち、図７に示すように素子分離膜１５Ａや第２のゲート絶縁膜１５Ｂ上には薄いポリシリコン膜２０Ａが形成され、それ以外の領域には厚いポリシリコン膜２０Ｂが形成される。尚、前記厚いポリシリコン膜２０Ｂは、後述する工程を経てゲート電極２５Ａ，２５Ｂ，２５Ｃ，２５Ｄ，２５Ｅの一部を構成することになる（図８参照）。更に言えば、本実施形態では、上述したように所望の膜厚を有するポリシリコン膜２０Ｂを得るために、ＬＯＣＯＳ絶縁膜を形成する際に用いたポリシリコン膜１１上に、新たにポリシリコン膜を重ねているが、上記ポリシリコン膜１１の膜厚を調整することで、当該ポリシリコン膜の重ね合わせ工程を省略することも可能である。
【００３８】
尚、本実施形態では、ＬＯＣＯＳ絶縁膜を形成する際に用いたポリシリコン膜を残膜させているため、当該ポリシリコン膜を除去して、新たにゲート電極形成用にポリシリコン膜を形成するものに比して製造工程数が削減できる。しかし、本発明は、前記ＬＯＣＯＳ絶縁膜を形成する際に用いたポリシリコン膜を除去して、新たにゲート電極形成用にポリシリコン膜を形成するプロセスを排除するものではない。
【００３９】
また、前記高耐圧のＰチャネル型ＭＯＳトランジスタ、通常耐圧のＮチャネル型ＭＯＳトランジスタ、高耐圧のＮチャネル型ＭＯＳトランジスタ及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタの各領域上にフォトレジスト膜２１を形成する。
【００４０】
そして、当該フォトレジスト膜２１をマスクにして、前記通常耐圧のＰチャネル型ＭＯＳトランジスタのしきい値調整用にＰ型不純物、例えばボロンイオンを加速電圧４０ＫｅＶで、注入量２．２５×１０12／ｃｍ2の注入条件でイオン注入し、イオン注入層２２Ａを形成する。
【００４１】
また、前記フォトレジスト膜２１を除去した後に、例えばＰＯＣｌ3を熱拡散源としたリンドープ処理を前記ポリシリコン膜２０Ａ，２０Ｂに施す。更に、前記ポリシリコン膜２０Ａ，２０Ｂ上にシリサイド膜（本実施形態では、タングステンシリサイド（ＷＳｉｘ）膜）を形成し、図８に示すようにフォトレジスト膜２３をマスクに当該タングステンシリサイド膜及びポリシリコン膜をパターニングしてポリシリコン膜２０の上にタングステンシリサイド膜２４が積層されたゲート電極２５Ａ，２５Ｂ，２５Ｃ，２５Ｄ，２５Ｅを形成する。尚、前記ゲート電極２５Ａ，２５Ｂ，２５Ｃ，２５Ｄ，２５Ｅを構成する導電膜は、種々変更可能なものであり、例えばポリシリコン膜だけから成る単層構造であっても良い。
【００４２】
次に、フォトレジスト膜（図示省略）をマスクにして前記高耐圧のＰチャネル型ＭＯＳトランジスタのソース形成領域側のゲート絶縁膜９，１０及び高耐圧のＮチャネル型ＭＯＳトランジスタのソース形成領域側のゲート絶縁膜９，１０をエッチング除去する（図９参照）。
【００４３】
また、図９に示すようにフォトレジスト膜２６を形成した後に、当該フォトレジスト膜２６をマスクにして各Ｎチャネル型ＭＯＳトランジスタの低濃度のＮ−型ソース・ドレイン形成用のイオン注入を行う。即ち、前記フォトレジスト膜２６並びに前記ゲート電極２５Ｃ，２５Ｄ，２５Ｅ、そして素子分離膜１５Ａ及びゲート絶縁膜１５Ｂがマスクとなった状態で、Ｎ型不純物、例えばリンイオンを加速電圧６０ＫｅＶで、注入量７．５×１０12／ｃｍ2の注入条件でイオン注入することで、前記ゲート絶縁膜１０を介してゲート電極２５Ｃに隣接するように低濃度のソース・ドレイン領域２７Ａ，２７Ｂが形成され、前記ゲート絶縁膜９やゲート絶縁膜１５Ｂを介してゲート電極２５Ｄに隣接するように低濃度のソース・ドレイン領域２７Ｃ，２７Ｄが形成され、前記ゲート絶縁膜１０やゲート絶縁膜１５Ｂを介してゲート電極２５Ｅに隣接するように低濃度のソース・ドレイン領域２７Ｅ，２７Ｆが形成される。
【００４４】
続いて、全面にＣＶＤ酸化法によりおよそ３００ｎｍの膜厚の絶縁膜を形成し、当該絶縁膜を異方性エッチングすることで、図１０に示すように各ゲート電極２５Ａ，２５Ｂ，２５Ｃ，２５Ｄ，２５Ｅの側壁部にサイドウォールスペーサ膜２８を形成する。
【００４５】
更に、フォトレジスト膜２９を形成した後に、当該フォトレジスト膜２９をマスクにして各Ｎチャネル型ＭＯＳトランジスタの高濃度のＮ＋型ソース・ドレイン形成用のイオン注入を行う。即ち、前記フォトレジスト膜２９並びに前記ゲート電極２５Ｃ，２５Ｄ，２５Ｅ、素子分離膜１５Ａ及びゲート絶縁膜１５Ｂ、そして前記サイドウォールスペーサ膜２８がマスクとなった状態で、Ｎ型不純物、例えばヒ素イオンを加速電圧７０ＫｅＶで、注入量５×１０15／ｃｍ2の注入条件でイオン注入することで、前記サイドウォールスペーサ２８を介して前記ゲート電極２５Ｃに隣接するように高濃度のソース・ドレイン領域３０Ａ，３０Ｂが形成され、前記サイドウォールスペーサ２８や前記ゲート絶縁膜１５Ｂを介して前記ゲート電極２５Ｄに隣接するように高濃度のソース・ドレイン領域３０Ｃ，３０Ｄが形成され、前記サイドウォールスペーサ２８や前記ゲート絶縁膜１５Ｂを介して前記ゲート電極２５Ｅに隣接するように高濃度のソース・ドレイン領域３０Ｅ，３０Ｆが形成される。
【００４６】
続いて、フォトレジスト膜３１を形成した後に、当該フォトレジスト膜３１をマスクにして各Ｐチャネル型ＭＯＳトランジスタのＰ型ソース・ドレイン形成用のイオン注入を行う。即ち、前記フォトレジスト膜３１並びに前記ゲート電極２５Ａ，２５Ｂ、素子分離膜１５Ａ及びゲート絶縁膜１５Ｂ、そして前記サイドウォールスペーサ膜２８がマスクとなった状態で、Ｐ型不純物、例えば二フッ化ボロンイオンを加速電圧４０ＫｅＶで、注入量３×１０15／ｃｍ2の注入条件でイオン注入することで、前記サイドウォールスペーサ２８や前記ゲート絶縁膜１５Ｂを介して前記ゲート電極２５Ａに隣接するようにソース・ドレイン領域３２Ａ，３２Ｂが形成され、前記サイドウォールスペーサ２８を介して前記ゲート電極２５Ｂに隣接するようにソース・ドレイン領域３２Ｃ，３２Ｄが形成される。
【００４７】
更に、図１２に示すように全面に層間絶縁膜（本実施形態では、ＮＳＧ膜とＢＰＳＧ膜との積層膜）３３を形成し、当該層間絶縁膜３３に形成したコンタクト孔を介して各ソース・ドレイン領域３２Ａ，３２Ｂ、３２Ｃ，３２Ｄ、３０Ａ，３０Ｂ、３０Ｃ，３０Ｄ、３０Ｅ，３０Ｆにコンタクトする金属配線（例えば、Ａｌ膜、Ａｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜等）３４を形成する。これにより、ＬＣＤドライバを構成する各種トランジスタが形成される。
【００４８】
そして、図示した説明は省略するが、全面にパッシベーション膜を形成して本発明の半導体装置が完成する。
【００４９】
以上説明したように本発明が適用される半導体装置では、ＬＯＣＯＳオフセット構造を構成するゲート絶縁膜の膜厚を、熱酸化法により形成される膜厚の厚いゲート絶縁膜９と膜厚の薄いゲート絶縁膜１０、そして選択酸化法により形成されるＬＯＣＯＳ絶縁膜１５Ｂを含めた３段構造とすることで、従来のＬＯＣＯＳオフセット構造（１種類の膜厚を有する熱酸化法により形成されるゲート絶縁膜と、当該ゲート絶縁膜に連なる選択酸化法により形成されるＬＯＣＯＳ絶縁膜とから成るゲート絶縁膜上にゲート電極が構成された構造）の半導体装置に比して電界集中をより緩和させることができる。
【００５０】
更に、本実施形態では、本発明をレベルシフタ用のＮチャネル型ＭＯＳトランジスタに適用した一例を紹介しているが、Ｐチャネル型ＭＯＳトランジスタから成るレベルシフタに本発明を適用するものであっても良く、更にはドレイン耐圧のみ必要とする高耐圧ＭＯＳトランジスタにおいても適用可能なもので、特に通常耐圧のＭＯＳトランジスタと高耐圧のＭＯＳトランジスタが混載され、ゲート絶縁膜の膜厚が複数種類有するゲート絶縁膜の形成プロセスに適用可能なものである。
【００５１】
また、ＬＯＣＯＳ絶縁膜を形成する前に、熱酸化法により膜厚の厚いゲート絶縁膜を形成する工程と、当該厚いゲート絶縁膜の一部を除去した後に、熱酸化法により薄いゲート絶縁膜を形成する工程とを複数回繰り返すことで、ＬＯＣＯＳ絶縁膜の膜厚を減少させることなく、更に複数種類の膜厚を有するゲート絶縁膜を形成することもできる。
【００５２】
更に言えば、ＬＯＣＯＳ絶縁膜を形成することなく、熱酸化法により膜厚の厚いゲート絶縁膜を形成する工程と、当該厚いゲート絶縁膜の一部を除去した後に、熱酸化法により薄いゲート絶縁膜を形成する工程とを複数回繰り返すことで、複数種類の膜厚を有するゲート絶縁膜を形成することもできる。
【００５３】
【発明の効果】
本発明によれば、ＬＯＣＯＳ絶縁膜の膜厚を減少させることなく、複数種類の膜厚から成るゲート絶縁膜を容易に形成することができ、素子分離能力が低下することがない。
【図面の簡単な説明】
【図１】本発明が適用される半導体装置の製造方法を示す断面図である。
【図２】本発明が適用される半導体装置の製造方法を示す断面図である。
【図３】本発明が適用される半導体装置の製造方法を示す断面図である。
【図４】本発明が適用される半導体装置の製造方法を示す断面図である。
【図５】本発明が適用される半導体装置の製造方法を示す断面図である。
【図６】本発明が適用される半導体装置の製造方法を示す断面図である。
【図７】本発明が適用される半導体装置の製造方法を示す断面図である。
【図８】本発明が適用される半導体装置の製造方法を示す断面図である。
【図９】本発明が適用される半導体装置の製造方法を示す断面図である。
【図１０】本発明が適用される半導体装置の製造方法を示す断面図である。
【図１１】本発明が適用される半導体装置の製造方法を示す断面図である。
【図１２】本発明が適用される半導体装置の製造方法を示す断面図である。
【図１３】従来のゲート絶縁膜の形成方法を示す断面図である。
【図１４】従来のゲート絶縁膜の形成方法を示す断面図である。
【発明の属する技術分野】
本発明は、ゲート絶縁膜の形成方法に関するものであり、更に詳しく言えば、膜厚の異なる複数種類のゲート絶縁膜を持った高耐圧ＭＯＳトランジスタを実現する技術に関する。
【０００２】
【従来の技術】
以下、従来のゲート絶縁膜の形成方法について図面を参照しながら説明する。
【０００３】
尚、以下の説明では、半導体基板上に厚いゲート絶縁膜と薄いゲート絶縁膜から成る２種類の膜厚を有し、厚いゲート絶縁膜上に高耐圧ＭＯＳトランジスタを形成し、薄いゲート絶縁膜上に通常耐圧ＭＯＳトランジスタを形成して成る膜厚の異なる複数のゲート絶縁膜の形成方法を紹介する。
【０００４】
先ず、既知のＬＯＣＯＳ技術により一導電型の半導体基板、例えばＰ型の半導体基板１０１上に形成した酸化膜及びシリコン窒化膜をマスクにして、ＬＯＣＯＳ膜から成る素子分離膜１０２を形成する（図１３（ａ）参照）。
【０００５】
次に、前記酸化膜及びシリコン窒化膜を除去した後に、図１３（ｂ）に示すように前記素子分離膜１０２をマスクに熱酸化して前記基板１０１上に厚いゲート絶縁膜１０３を形成する。
【０００６】
続いて、図１３（ｃ）に示すように一方（高耐圧ＭＯＳトランジスタ形成領域上）の厚いゲート絶縁膜１０３上にフォトレジスト膜１０４を形成した後に、当該フォトレジスト膜１０４をマスクに他方（通常耐圧ＭＯＳトランジスタ形成領域上）の厚いゲート絶縁膜１０３を除去する。
【０００７】
更に、前記フォトレジスト膜１０４を除去した後に、図１４（ａ）に示すように熱酸化して前記厚いゲート絶縁膜１０３が除去された通常耐圧ＭＯＳトランジスタ形成領域上に薄いゲート絶縁膜１０５を形成する。
【０００８】
そして、図１４（ｂ）に示すように厚いゲート絶縁膜１０３及び薄いゲート絶縁膜１０５上にゲート電極用の導電膜を形成した後に、当該導電膜をパターニングしてゲート電極１０６Ａ，１０６Ｂを形成する。
【０００９】
そして、前記ゲート電極１０６Ａ，１０６Ｂに隣接するようにそれぞれＮ型の不純物領域（ソース・ドレイン領域１０７，１０８，１０９，１１０）を形成し、以下、図示した説明は省略するが、それらを被覆するように層間絶縁膜を形成した後に、前記ソース・ドレイン領域１０７，１０８，１０９，１１０にコンタクト孔を介してコンタトする金属配線を形成することで、厚いゲート絶縁膜１０３上に高耐圧ＭＯＳトランジスタを形成し、薄いゲート絶縁膜１０５上に通常耐圧ＭＯＳトランジスタを形成している。
【００１０】
【発明が解決しようとする課題】
しかしながら上記プロセスでは、厚いゲート絶縁膜１０３をエッチングする時に、素子分離膜１０２もエッチングされてしまうため（図１３（ｃ）に示す寸法Ａ参照）、当該素子分離膜１０２が薄くなり、素子分離能力が低下するといった問題があった。
【００１１】
これは、高い耐圧を必要とするほど、ゲート絶縁膜の膜厚を厚くする必要があるが、その除去時に通常耐圧の領域全体に形成されたゲート絶縁膜を除去するため、同時に素子分離膜が削れてしまう。そのため、削れ量が多くなるほど素子分離能力が低下してしまう。
【００１２】
【課題を解決するための手段】
そこで、本発明のゲート絶縁膜の形成方法は、半導体層上に熱酸化法により形成される第１のゲート絶縁膜と選択酸化法により形成される第２のゲート絶縁膜とから成る膜厚の異なるゲート絶縁膜を形成するゲート絶縁膜の形成方法において、前記第１のゲート絶縁膜を形成する工程が、前記半導体層上に膜厚の厚いゲート絶縁膜を形成し、当該半導体層上の所定領域に形成された当該膜厚の厚いゲート絶縁膜を除去した後に、前記膜厚の厚いゲート絶縁膜に連なるように膜厚の薄いゲート絶縁膜を形成する工程から成り、前記第２のゲート絶縁膜を形成する工程が、前記膜厚の薄いゲート絶縁膜を形成する工程の後に、前記膜厚の厚いゲート絶縁膜及び膜厚の薄いゲート絶縁膜上に導電膜を形成する工程と、前記導電膜の所定領域上に耐酸化性膜を形成した後に当該耐酸化性膜をマスクに前記導電膜を選択酸化する工程から成ることを特徴とする。
【００１６】
更に、前記第２のゲート絶縁膜の形成工程は、素子分離膜を形成する工程と同一工程であることを特徴とするものである。
【００１７】
【発明の実施形態】
以下、本発明のゲート絶縁膜の形成方法の実施形態について、本発明を表示ディスプレイ駆動用ドライバを構成する各種ＭＯＳトランジスタが混載されて成る半導体装置に適用した実施形態について図面を参照しながら説明する。
【００１８】
尚、上記表示ディスプレイには、ＬＣＤディスプレイ、ＬＥＤディスプレイ、有機ＥＬ（エレクトロ・ルミネッセンス）ディスプレイ、無機ＥＬディスプレイ、ＰＤＰ（プラズマ・ディスプレイ）、ＦＥＤ（フィールド・エミッション・ディスプレイ）等の各種フラット・パネル・ディスプレイがある。
【００１９】
以下、一例としてＬＣＤドライバについて説明すると、当該ＬＣＤドライバは、図１２の左側から高耐圧（例えば、５０Ｖ）のＰチャネル型ＭＯＳトランジスタ（Ａ）、通常耐圧（例えば、１０Ｖ）のＰチャネル型ＭＯＳトランジスタ（Ｂ）、通常耐圧の（例えば、１０Ｖ）Ｎチャネル型ＭＯＳトランジスタ（Ｃ）、高耐圧（例えば、５０Ｖ）のＮチャネル型ＭＯＳトランジスタ（Ｄ）及びレベルシフタ用（例えば、５０Ｖ）のＮチャネル型ＭＯＳトランジスタ（Ｅ）とで構成される。
【００２０】
以下、上記ゲート絶縁膜の形成方法について説明する。
【００２１】
先ず、図１に示すように一導電型、例えばＰ型の半導体（Ｓｉ）基板１上を熱酸化して、およそ１００ｎｍの膜厚の絶縁膜２（後述するＬＯＣＯＳ絶縁膜形成用の、いわゆるパッド絶縁膜）を形成し、その上にシリコン窒化膜をおよそ１００ｎｍの膜厚で形成する。
【００２２】
また、高耐圧のＰチャネル型ＭＯＳトランジスタ、通常耐圧のＰチャネル型ＭＯＳトランジスタ、通常耐圧のＮチャネル型ＭＯＳトランジスタの各形成領域上にフォトレジスト膜４を形成し、当該フォトレジスト膜４をマスクに高耐圧のＮチャネル型ＭＯＳトランジスタ及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタの各形成領域上のシリコン窒化膜３を除去する。
【００２３】
そして、前記フォトレジスト膜４及びシリコン窒化膜３をマスクにＰ型不純物、例えばボロンイオンを加速電圧８０ＫｅＶ、注入量１×１０13／ｃｍ2の注入条件でイオン注入して、前記高耐圧のＮチャネル型ＭＯＳトランジスタ及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタの各形成領域下部にＰ型ウエル領域形成用のイオン注入層５Ａを形成する。
【００２４】
次に、前記フォトレジスト膜４を除去した後に、シリコン窒化膜３をマスクに選択酸化（およそ１０００℃のＮ２雰囲気中で、１時間）して、図２に示すように高耐圧のＮチャネル型ＭＯＳトランジスタ及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタの各形成領域上にＬＯＣＯＳ絶縁膜６をおよそ８００ｎｍの膜厚で形成すると共に、当該ＬＯＣＯＳ絶縁膜６下部の前記イオン注入層５Ａが幾分拡散されて不純物層５Ｂを形成する（尚、当該不純物層５Ｂは、後述する図３に示す拡散工程を経てＰ型ウエル領域５となる。）。
【００２５】
また、通常耐圧のＰチャネル型ＭＯＳトランジスタ、通常耐圧のＮチャネル型ＭＯＳトランジスタ、高耐圧のＮチャネル型ＭＯＳトランジスタ及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタの各形成領域上にフォトレジスト膜７を形成し、当該フォトレジスト膜７をマスクにＮ型不純物、例えばリンイオンを加速電圧１６０ＫｅＶ、注入量４×１０12／ｃｍ2の注入条件でイオン注入して、前記高耐圧のＰチャネル型ＭＯＳトランジスタの形成領域下部にＮ型ウエル領域形成用のイオン注入層８Ａを形成する。
【００２６】
続いて、前記フォトレジスト膜７及びＬＯＣＯＳ絶縁膜６を除去した後に、前記イオン注入層５Ａ（不純物層５Ｂ）及びイオン注入層８Ａを、図３に示すように拡散（およそ１２００℃のＮ２雰囲気中で、８時間）処理することで、それぞれＰ型ウエル領域５及びＮ型ウエル領域８を形成する。
【００２７】
また、基板全面をおよそ８７５℃でパイロ酸化して、およそ１２０ｎｍの膜厚の厚いゲート絶縁膜９（第１のゲート絶縁膜の一部）を形成する。更に、当該ゲート絶縁膜９の高耐圧のＰチャネル型ＭＯＳトランジスタ形成領域上の一部、高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域上の一部及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタ形成領域上の一部上にフォトレジスト膜（図示省略）を形成し、当該フォトレジスト膜で覆われていない領域のゲート絶縁膜９を除去する。
【００２８】
更に、前記フォトレジスト膜を除去した後に、基板全面をおよそ８５０℃でパイロ酸化し、更に９００℃の窒素雰囲気中で１０分間の熱処理を加えることで、およそ１５ｎｍの膜厚の薄いゲート絶縁膜１０（第１のゲート絶縁膜の一部）を形成する。尚、本工程により、前記ゲート絶縁膜９の下部の基板表層が酸化されて当該ゲート絶縁膜９の膜厚も多少増加する。
【００２９】
そして、基板全面におよそ５０ｎｍの膜厚のポリシリコン膜１１（後述するＬＯＣＯＳ絶縁膜形成用の、いわゆるパッドポリシリコン膜）を形成した後に、当該ポリシリコン膜１１上に形成したフォトレジスト膜１２をマスクにして、Ｎ型不純物、例えばリンイオンを加速電圧１４０ＫｅＶで、注入量７×１０12／ｃｍ2の注入条件でイオン注入する。これにより、図３に示すように高耐圧のＰチャネル型ＭＯＳトランジスタ形成領域と通常耐圧のＰチャネル型ＭＯＳトランジスタ形成領域との間に形成される素子分離膜１５Ａ（図４参照）の下部、通常耐圧のＰチャネル型ＭＯＳトランジスタ形成領域及び通常耐圧のＮチャネル型ＭＯＳトランジスタ形成領域の下部、高耐圧のＮチャネル型ＭＯＳトランジスタのドレイン形成領域及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタのドレイン形成領域にイオン注入層１３Ａを形成する。
【００３０】
続いて、前記ポリシリコン膜１１上に形成したシリコン窒化膜１４をマスクに基板上を選択酸化して、図４に示すようにＬＯＣＯＳ絶縁膜から成る素子分離膜１５Ａ及びＬＯＣＯＳ絶縁膜から成る第２のゲート絶縁膜１５Ｂを形成する。この選択酸化により、前記イオン注入層１３Ａが拡散されて、図４に示すように高耐圧のＰチャネル型ＭＯＳトランジスタ形成領域と通常耐圧のＰチャネル型ＭＯＳトランジスタ形成領域との間に形成される素子分離膜１５Ａの下部にＮ型のチャネルストッパ層１３Ｂが形成され、通常耐圧のＰチャネル型ＭＯＳトランジスタ形成領域及び通常耐圧のＮチャネル型ＭＯＳトランジスタ形成領域の下部には、Ｎ型ウエル領域（ＮＷ）１３が形成され、高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域には前記第２のゲート絶縁膜１５Ｂの下部を含むようにドレイン領域１３Ｃが形成され、そしてレベルシフタ用のＮチャネル型ＭＯＳトランジスタ形成領域には前記第２のゲート絶縁膜１５Ｂの下部を含むようにドレイン領域１３Ｄが形成される。尚、図において、Ｎ型ウエル領域（ＮＷ）と同じ工程を経て形成される上記Ｎ型のチャネルストッパ層１３Ｂ、ドレイン領域１３Ｃ、ドレイン領域１３Ｄは、便宜的にＮＷと図示してある。
【００３１】
以上説明したように本発明では、前述したように厚いゲート絶縁膜９（第１のゲート絶縁膜の一部）を形成し、当該厚いゲート絶縁膜９の一部を除去した後に、薄いゲート絶縁膜１０（第１のゲート絶縁膜の一部）を形成し、更に、前記厚いゲート絶縁膜９に連なるようにＬＯＣＯＳ絶縁膜から成る第２のゲート絶縁膜１５Ｂを形成しているため、当該第２のゲート絶縁膜１５Ｂと同一工程で形成される素子分離膜１５Ａが、従来の製造方法のように素子分離膜１０２を形成した後に膜厚の異なる複数種類のゲート絶縁膜１０３，１０５を形成することにより、当該素子分離膜１０２が削られ、素子分離能力が低下するといった問題が抑止できる。
【００３２】
次に、図５に示すように前記基板上の高耐圧のＰチャネル型ＭＯＳトランジスタ形成領域上の一部、通常耐圧のＰチャネル型ＭＯＳトランジスタ形成領域上、通常耐圧のＮチャネル型ＭＯＳトランジスタ形成領域と高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域との間に形成された素子分離膜１５Ａ上の一部、高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域上、高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域とレベルシフタ用のＮチャネル型ＭＯＳトランジスタ形成領域との間に形成された素子分離膜１５Ａ上の一部及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタ形成領域上にフォトレジスト膜１６を形成し、当該フォトレジスト膜１６をマスクにＰ型不純物、例えばボロンイオンを加速電圧１６０ＫｅＶで、注入量１．４５×１０13／ｃｍ2の注入条件でイオン注入し、各領域にイオン注入層１７Ａを形成する。
【００３３】
続いて、前記フォトレジスト膜１６を除去した後に、前記イオン注入層１７Ａを、図６に示すように拡散（およそ１１００℃のＮ２雰囲気中で、３時間）処理することで、高耐圧のＰチャネル型ＭＯＳトランジスタのドレイン領域１７Ｂが形成され、通常耐圧のＮチャネル型ＭＯＳトランジスタのＰ型ウエル領域（ＰＷ）１７が形成され、通常耐圧のＮチャネル型ＭＯＳトランジスタ形成領域と高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域との間に形成される素子分離膜１５Ａの下部にＰ型のチャネルストッパ層１７Ｃが形成され、そして高耐圧のＮチャネル型ＭＯＳトランジスタ形成領域とレベルシフタ用のＮチャネル型ＭＯＳトランジスタ形成領域との間に形成される素子分離膜１５Ａの下部にＰ型のチャネルストッパ層１７Ｄが形成される。尚、図において、Ｐ型ウエル領域（ＰＷ）と同じ工程を経て形成される上記ドレイン領域１７Ｂ、Ｐ型のチャネルストッパ層１７Ｃ、Ｐ型のチャネルストッパ層１７Ｄは、便宜的にＰＷと図示してある。
【００３４】
また、前記高耐圧のＰチャネル型ＭＯＳトランジスタ、通常耐圧のＰチャネル型ＭＯＳトランジスタ、通常耐圧のＮチャネル型ＭＯＳトランジスタ、高耐圧のＮチャネル型ＭＯＳトランジスタのドレイン領域１３Ｃ及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタのドレイン領域１３Ｄの各領域上にフォトレジスト膜１８を形成する。
【００３５】
そして、当該フォトレジスト膜１８をマスクに前記高耐圧のＮチャネル型ＭＯＳトランジスタのゲート電極形成領域の下部及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタのゲート電極形成領域（薄いゲート絶縁膜１０）の下部にしきい値電圧調整用のＰ型不純物、例えばボロンイオンをイオン注入し、イオン注入層１９Ａを形成する。尚、本工程では、先ず、前記レベルシフタ用のＮチャネル型ＭＯＳトランジスタのしきい値電圧調整用のために、例えば加速電圧３５ＫｅＶで、注入量１×１０12／ｃｍ2の注入条件で第１のイオン注入を行い、続けて高耐圧のＮチャネル型ＭＯＳトランジスタのしきい値電圧調整用のために、例えば加速電圧１６０ＫｅＶで、注入量１×１０12／ｃｍ2の注入条件で第２のイオン注入を行っている。尚、前述した第１のイオン注入工程と第２のイオン注入工程との工程順序は、逆であっても構わない。
【００３６】
また、このとき、本工程では、前記高耐圧のＮチャネル型ＭＯＳトランジスタへのしきい値電圧調整用のイオン注入と共にレベルシフタ用のＮチャネル型ＭＯＳトランジスタへのしきい値電圧調整用のイオン注入を行うプロセスを採用しているが、それらの工程を別工程で行うようにしても構わない。
【００３７】
続いて、前記フォトレジスト膜１８を除去した後に、前記基板全面におよそ５０ｎｍの膜厚でポリシリコン膜を形成する。このとき、前述した選択酸化工程（図４参照）において、ポリシリコン膜１１が消費された領域と、消費されなかった領域とでポリシリコン膜の全体の膜厚に差ができる。即ち、図７に示すように素子分離膜１５Ａや第２のゲート絶縁膜１５Ｂ上には薄いポリシリコン膜２０Ａが形成され、それ以外の領域には厚いポリシリコン膜２０Ｂが形成される。尚、前記厚いポリシリコン膜２０Ｂは、後述する工程を経てゲート電極２５Ａ，２５Ｂ，２５Ｃ，２５Ｄ，２５Ｅの一部を構成することになる（図８参照）。更に言えば、本実施形態では、上述したように所望の膜厚を有するポリシリコン膜２０Ｂを得るために、ＬＯＣＯＳ絶縁膜を形成する際に用いたポリシリコン膜１１上に、新たにポリシリコン膜を重ねているが、上記ポリシリコン膜１１の膜厚を調整することで、当該ポリシリコン膜の重ね合わせ工程を省略することも可能である。
【００３８】
尚、本実施形態では、ＬＯＣＯＳ絶縁膜を形成する際に用いたポリシリコン膜を残膜させているため、当該ポリシリコン膜を除去して、新たにゲート電極形成用にポリシリコン膜を形成するものに比して製造工程数が削減できる。しかし、本発明は、前記ＬＯＣＯＳ絶縁膜を形成する際に用いたポリシリコン膜を除去して、新たにゲート電極形成用にポリシリコン膜を形成するプロセスを排除するものではない。
【００３９】
また、前記高耐圧のＰチャネル型ＭＯＳトランジスタ、通常耐圧のＮチャネル型ＭＯＳトランジスタ、高耐圧のＮチャネル型ＭＯＳトランジスタ及びレベルシフタ用のＮチャネル型ＭＯＳトランジスタの各領域上にフォトレジスト膜２１を形成する。
【００４０】
そして、当該フォトレジスト膜２１をマスクにして、前記通常耐圧のＰチャネル型ＭＯＳトランジスタのしきい値調整用にＰ型不純物、例えばボロンイオンを加速電圧４０ＫｅＶで、注入量２．２５×１０12／ｃｍ2の注入条件でイオン注入し、イオン注入層２２Ａを形成する。
【００４１】
また、前記フォトレジスト膜２１を除去した後に、例えばＰＯＣｌ3を熱拡散源としたリンドープ処理を前記ポリシリコン膜２０Ａ，２０Ｂに施す。更に、前記ポリシリコン膜２０Ａ，２０Ｂ上にシリサイド膜（本実施形態では、タングステンシリサイド（ＷＳｉｘ）膜）を形成し、図８に示すようにフォトレジスト膜２３をマスクに当該タングステンシリサイド膜及びポリシリコン膜をパターニングしてポリシリコン膜２０の上にタングステンシリサイド膜２４が積層されたゲート電極２５Ａ，２５Ｂ，２５Ｃ，２５Ｄ，２５Ｅを形成する。尚、前記ゲート電極２５Ａ，２５Ｂ，２５Ｃ，２５Ｄ，２５Ｅを構成する導電膜は、種々変更可能なものであり、例えばポリシリコン膜だけから成る単層構造であっても良い。
【００４２】
次に、フォトレジスト膜（図示省略）をマスクにして前記高耐圧のＰチャネル型ＭＯＳトランジスタのソース形成領域側のゲート絶縁膜９，１０及び高耐圧のＮチャネル型ＭＯＳトランジスタのソース形成領域側のゲート絶縁膜９，１０をエッチング除去する（図９参照）。
【００４３】
また、図９に示すようにフォトレジスト膜２６を形成した後に、当該フォトレジスト膜２６をマスクにして各Ｎチャネル型ＭＯＳトランジスタの低濃度のＮ−型ソース・ドレイン形成用のイオン注入を行う。即ち、前記フォトレジスト膜２６並びに前記ゲート電極２５Ｃ，２５Ｄ，２５Ｅ、そして素子分離膜１５Ａ及びゲート絶縁膜１５Ｂがマスクとなった状態で、Ｎ型不純物、例えばリンイオンを加速電圧６０ＫｅＶで、注入量７．５×１０12／ｃｍ2の注入条件でイオン注入することで、前記ゲート絶縁膜１０を介してゲート電極２５Ｃに隣接するように低濃度のソース・ドレイン領域２７Ａ，２７Ｂが形成され、前記ゲート絶縁膜９やゲート絶縁膜１５Ｂを介してゲート電極２５Ｄに隣接するように低濃度のソース・ドレイン領域２７Ｃ，２７Ｄが形成され、前記ゲート絶縁膜１０やゲート絶縁膜１５Ｂを介してゲート電極２５Ｅに隣接するように低濃度のソース・ドレイン領域２７Ｅ，２７Ｆが形成される。
【００４４】
続いて、全面にＣＶＤ酸化法によりおよそ３００ｎｍの膜厚の絶縁膜を形成し、当該絶縁膜を異方性エッチングすることで、図１０に示すように各ゲート電極２５Ａ，２５Ｂ，２５Ｃ，２５Ｄ，２５Ｅの側壁部にサイドウォールスペーサ膜２８を形成する。
【００４５】
更に、フォトレジスト膜２９を形成した後に、当該フォトレジスト膜２９をマスクにして各Ｎチャネル型ＭＯＳトランジスタの高濃度のＮ＋型ソース・ドレイン形成用のイオン注入を行う。即ち、前記フォトレジスト膜２９並びに前記ゲート電極２５Ｃ，２５Ｄ，２５Ｅ、素子分離膜１５Ａ及びゲート絶縁膜１５Ｂ、そして前記サイドウォールスペーサ膜２８がマスクとなった状態で、Ｎ型不純物、例えばヒ素イオンを加速電圧７０ＫｅＶで、注入量５×１０15／ｃｍ2の注入条件でイオン注入することで、前記サイドウォールスペーサ２８を介して前記ゲート電極２５Ｃに隣接するように高濃度のソース・ドレイン領域３０Ａ，３０Ｂが形成され、前記サイドウォールスペーサ２８や前記ゲート絶縁膜１５Ｂを介して前記ゲート電極２５Ｄに隣接するように高濃度のソース・ドレイン領域３０Ｃ，３０Ｄが形成され、前記サイドウォールスペーサ２８や前記ゲート絶縁膜１５Ｂを介して前記ゲート電極２５Ｅに隣接するように高濃度のソース・ドレイン領域３０Ｅ，３０Ｆが形成される。
【００４６】
続いて、フォトレジスト膜３１を形成した後に、当該フォトレジスト膜３１をマスクにして各Ｐチャネル型ＭＯＳトランジスタのＰ型ソース・ドレイン形成用のイオン注入を行う。即ち、前記フォトレジスト膜３１並びに前記ゲート電極２５Ａ，２５Ｂ、素子分離膜１５Ａ及びゲート絶縁膜１５Ｂ、そして前記サイドウォールスペーサ膜２８がマスクとなった状態で、Ｐ型不純物、例えば二フッ化ボロンイオンを加速電圧４０ＫｅＶで、注入量３×１０15／ｃｍ2の注入条件でイオン注入することで、前記サイドウォールスペーサ２８や前記ゲート絶縁膜１５Ｂを介して前記ゲート電極２５Ａに隣接するようにソース・ドレイン領域３２Ａ，３２Ｂが形成され、前記サイドウォールスペーサ２８を介して前記ゲート電極２５Ｂに隣接するようにソース・ドレイン領域３２Ｃ，３２Ｄが形成される。
【００４７】
更に、図１２に示すように全面に層間絶縁膜（本実施形態では、ＮＳＧ膜とＢＰＳＧ膜との積層膜）３３を形成し、当該層間絶縁膜３３に形成したコンタクト孔を介して各ソース・ドレイン領域３２Ａ，３２Ｂ、３２Ｃ，３２Ｄ、３０Ａ，３０Ｂ、３０Ｃ，３０Ｄ、３０Ｅ，３０Ｆにコンタクトする金属配線（例えば、Ａｌ膜、Ａｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜等）３４を形成する。これにより、ＬＣＤドライバを構成する各種トランジスタが形成される。
【００４８】
そして、図示した説明は省略するが、全面にパッシベーション膜を形成して本発明の半導体装置が完成する。
【００４９】
以上説明したように本発明が適用される半導体装置では、ＬＯＣＯＳオフセット構造を構成するゲート絶縁膜の膜厚を、熱酸化法により形成される膜厚の厚いゲート絶縁膜９と膜厚の薄いゲート絶縁膜１０、そして選択酸化法により形成されるＬＯＣＯＳ絶縁膜１５Ｂを含めた３段構造とすることで、従来のＬＯＣＯＳオフセット構造（１種類の膜厚を有する熱酸化法により形成されるゲート絶縁膜と、当該ゲート絶縁膜に連なる選択酸化法により形成されるＬＯＣＯＳ絶縁膜とから成るゲート絶縁膜上にゲート電極が構成された構造）の半導体装置に比して電界集中をより緩和させることができる。
【００５０】
更に、本実施形態では、本発明をレベルシフタ用のＮチャネル型ＭＯＳトランジスタに適用した一例を紹介しているが、Ｐチャネル型ＭＯＳトランジスタから成るレベルシフタに本発明を適用するものであっても良く、更にはドレイン耐圧のみ必要とする高耐圧ＭＯＳトランジスタにおいても適用可能なもので、特に通常耐圧のＭＯＳトランジスタと高耐圧のＭＯＳトランジスタが混載され、ゲート絶縁膜の膜厚が複数種類有するゲート絶縁膜の形成プロセスに適用可能なものである。
【００５１】
また、ＬＯＣＯＳ絶縁膜を形成する前に、熱酸化法により膜厚の厚いゲート絶縁膜を形成する工程と、当該厚いゲート絶縁膜の一部を除去した後に、熱酸化法により薄いゲート絶縁膜を形成する工程とを複数回繰り返すことで、ＬＯＣＯＳ絶縁膜の膜厚を減少させることなく、更に複数種類の膜厚を有するゲート絶縁膜を形成することもできる。
【００５２】
更に言えば、ＬＯＣＯＳ絶縁膜を形成することなく、熱酸化法により膜厚の厚いゲート絶縁膜を形成する工程と、当該厚いゲート絶縁膜の一部を除去した後に、熱酸化法により薄いゲート絶縁膜を形成する工程とを複数回繰り返すことで、複数種類の膜厚を有するゲート絶縁膜を形成することもできる。
【００５３】
【発明の効果】
本発明によれば、ＬＯＣＯＳ絶縁膜の膜厚を減少させることなく、複数種類の膜厚から成るゲート絶縁膜を容易に形成することができ、素子分離能力が低下することがない。
【図面の簡単な説明】
【図１】本発明が適用される半導体装置の製造方法を示す断面図である。
【図２】本発明が適用される半導体装置の製造方法を示す断面図である。
【図３】本発明が適用される半導体装置の製造方法を示す断面図である。
【図４】本発明が適用される半導体装置の製造方法を示す断面図である。
【図５】本発明が適用される半導体装置の製造方法を示す断面図である。
【図６】本発明が適用される半導体装置の製造方法を示す断面図である。
【図７】本発明が適用される半導体装置の製造方法を示す断面図である。
【図８】本発明が適用される半導体装置の製造方法を示す断面図である。
【図９】本発明が適用される半導体装置の製造方法を示す断面図である。
【図１０】本発明が適用される半導体装置の製造方法を示す断面図である。
【図１１】本発明が適用される半導体装置の製造方法を示す断面図である。
【図１２】本発明が適用される半導体装置の製造方法を示す断面図である。
【図１３】従来のゲート絶縁膜の形成方法を示す断面図である。
【図１４】従来のゲート絶縁膜の形成方法を示す断面図である。
Claims (2)
- 半導体層上に熱酸化法により形成される第１のゲート絶縁膜と選択酸化法により形成される第２のゲート絶縁膜とから成る膜厚の異なるゲート絶縁膜を形成するゲート絶縁膜の形成方法において、
前記第１のゲート絶縁膜を形成する工程が、前記半導体層上に膜厚の厚いゲート絶縁膜を形成し、当該半導体層上の所定領域に形成された当該膜厚の厚いゲート絶縁膜を除去した後に、前記膜厚の厚いゲート絶縁膜に連なるように膜厚の薄いゲート絶縁膜を形成する工程から成り、
前記第２のゲート絶縁膜を形成する工程が、前記膜厚の薄いゲート絶縁膜を形成する工程の後に、前記膜厚の厚いゲート絶縁膜及び膜厚の薄いゲート絶縁膜上に導電膜を形成する工程と、前記導電膜の所定領域上に耐酸化性膜を形成した後に当該耐酸化性膜をマスクに前記導電膜を選択酸化する工程から成ることを特徴とするゲート絶縁膜の形成方法。 - 前記第２のゲート絶縁膜の形成工程は、素子分離膜を形成する工程と同一工程であることを特徴とする請求項１に記載のゲート絶縁膜の形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001243726A JP4717283B2 (ja) | 2001-08-10 | 2001-08-10 | ゲート絶縁膜の形成方法 |
| TW091115769A TW548847B (en) | 2001-08-10 | 2002-07-16 | Method for forming gate insulating film |
| CN021276684A CN1217385C (zh) | 2001-08-10 | 2002-08-07 | 栅绝缘膜的形成方法 |
| US10/215,198 US6613659B2 (en) | 2001-08-10 | 2002-08-09 | Manufacturing method of gate insulating film of multiple thickness |
| KR10-2002-0047052A KR100503190B1 (ko) | 2001-08-10 | 2002-08-09 | 게이트 절연막의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001243726A JP4717283B2 (ja) | 2001-08-10 | 2001-08-10 | ゲート絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003060074A JP2003060074A (ja) | 2003-02-28 |
| JP4717283B2 true JP4717283B2 (ja) | 2011-07-06 |
Family
ID=19073775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001243726A Expired - Fee Related JP4717283B2 (ja) | 2001-08-10 | 2001-08-10 | ゲート絶縁膜の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6613659B2 (ja) |
| JP (1) | JP4717283B2 (ja) |
| KR (1) | KR100503190B1 (ja) |
| CN (1) | CN1217385C (ja) |
| TW (1) | TW548847B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4804666B2 (ja) * | 2001-08-10 | 2011-11-02 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| JP4421629B2 (ja) | 2007-04-25 | 2010-02-24 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2011100946A (ja) * | 2009-11-09 | 2011-05-19 | Toshiba Corp | 半導体記憶装置 |
| US9435915B1 (en) | 2012-09-28 | 2016-09-06 | Rockwell Collins, Inc. | Antiglare treatment for glass |
| CN105355596A (zh) * | 2014-08-20 | 2016-02-24 | 北大方正集团有限公司 | 一种cmos器件制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068559A (ja) * | 1999-08-30 | 2001-03-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2001068560A (ja) * | 1999-08-30 | 2001-03-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2001077205A (ja) * | 1999-09-07 | 2001-03-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04139759A (ja) * | 1990-09-29 | 1992-05-13 | Nec Corp | Ｍｏｓ型半導体装置の製造方法 |
| JP2744126B2 (ja) * | 1990-10-17 | 1998-04-28 | 株式会社東芝 | 半導体装置 |
| JP3063051B2 (ja) * | 1995-01-31 | 2000-07-12 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP3230184B2 (ja) * | 1996-10-28 | 2001-11-19 | シャープ株式会社 | 半導体装置の製造方法 |
| TW389944B (en) * | 1997-03-17 | 2000-05-11 | United Microelectronics Corp | Method for forming gate oxide layers with different thickness |
| JP2001298095A (ja) * | 2000-04-13 | 2001-10-26 | Nec Corp | Ｍｏｓ型半導体装置の製造方法 |
| JP2002009168A (ja) * | 2000-06-19 | 2002-01-11 | Nec Corp | 半導体装置及びその製造方法 |
| JP4804666B2 (ja) * | 2001-08-10 | 2011-11-02 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
-
2001
- 2001-08-10 JP JP2001243726A patent/JP4717283B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-16 TW TW091115769A patent/TW548847B/zh not_active IP Right Cessation
- 2002-08-07 CN CN021276684A patent/CN1217385C/zh not_active Expired - Fee Related
- 2002-08-09 US US10/215,198 patent/US6613659B2/en not_active Expired - Lifetime
- 2002-08-09 KR KR10-2002-0047052A patent/KR100503190B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068559A (ja) * | 1999-08-30 | 2001-03-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2001068560A (ja) * | 1999-08-30 | 2001-03-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2001077205A (ja) * | 1999-09-07 | 2001-03-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030032266A1 (en) | 2003-02-13 |
| TW548847B (en) | 2003-08-21 |
| KR100503190B1 (ko) | 2005-07-25 |
| CN1405846A (zh) | 2003-03-26 |
| JP2003060074A (ja) | 2003-02-28 |
| KR20030014156A (ko) | 2003-02-15 |
| CN1217385C (zh) | 2005-08-31 |
| US6613659B2 (en) | 2003-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815284B2 (en) | Manufacturing method of semiconductor device | |
| KR100279390B1 (ko) | Bicmos 반도체소자의 제조방법 | |
| US7196375B2 (en) | High-voltage MOS transistor | |
| JP4712207B2 (ja) | 半導体装置の製造方法 | |
| US7045860B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6737707B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4717283B2 (ja) | ゲート絶縁膜の形成方法 | |
| KR100361120B1 (ko) | 반도체 장치와 그 제조 방법 | |
| KR20010039931A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6284578B1 (en) | MOS transistors having dual gates and self-aligned interconnect contact windows | |
| JP4141095B2 (ja) | 半導体装置とその製造方法 | |
| JP4544764B2 (ja) | 半導体装置とそのパターンレイアウト方法 | |
| JP2004235527A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| US20070052038A1 (en) | Semiconductor device and method for fabricating the same | |
| US20010038129A1 (en) | CMOS transistor semiconductor device | |
| JP2002158349A (ja) | 半導体装置とその製造方法 | |
| JP2001196583A (ja) | 半導体装置とその製造方法 | |
| JP2002231937A (ja) | 半導体装置とその製造方法 | |
| JP2001118933A (ja) | 半導体装置の製造方法 | |
| JP2002231827A (ja) | 半導体装置とその製造方法 | |
| JP2004266018A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110330 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| LAPS | Cancellation because of no payment of annual fees |