[go: up one dir, main page]

JP4703207B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP4703207B2
JP4703207B2 JP2005035003A JP2005035003A JP4703207B2 JP 4703207 B2 JP4703207 B2 JP 4703207B2 JP 2005035003 A JP2005035003 A JP 2005035003A JP 2005035003 A JP2005035003 A JP 2005035003A JP 4703207 B2 JP4703207 B2 JP 4703207B2
Authority
JP
Japan
Prior art keywords
wiring
insulating
layer
glass
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005035003A
Other languages
English (en)
Other versions
JP2006222307A (ja
Inventor
信也 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005035003A priority Critical patent/JP4703207B2/ja
Publication of JP2006222307A publication Critical patent/JP2006222307A/ja
Application granted granted Critical
Publication of JP4703207B2 publication Critical patent/JP4703207B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電気素子収納用パッケージや混成集積回路装置等に用いられる配線基板に関するものである。
近年における情報通信技術の急速な発展は、使用する周波数の高周波化をもたらし、情報通信用途に使用される配線基板では、高周波信号の伝送損失を低減するために、配線層の低抵抗化と絶縁層の低誘電率化が求められている。そこで、1000℃以下での焼成によって緻密化でき、金、銀、銅等の低抵抗金属を主成分とする配線層との同時焼成が可能なガラスセラミックス焼結体を絶縁層とする配線基板が提案されている。
さらに、これら配線基板においては高密度化、小型軽量化への要求が非常に強く要求されており、携帯電話に代表される携帯型の情報通信機器へ搭載される配線基板においてその要求が特に強い。このような、高密度化、小型軽量化への要求に対して、特に、低背化という要求に対して、配線基板を構成する絶縁層の厚みを薄層化することが提案されているが、絶縁層が薄くなることによって絶縁性が低下するという問題が発生する。
そこで、各絶縁層の厚みを100μm以下に薄層化を図ると同時に、結晶子の最大径を5μm以下、絶縁層のボイド面積率を3%以下、最大ボイド径を5μm以下に制御した絶縁性ガラスセラミックスを用いることにより絶縁層の比抵抗を1011Ω・cm以上に絶縁性を改善したことが開示されている(例えば、特許文献1参照)。
特開2004−235347号公報
しかしながら、上記特許文献1に記載されている絶縁層は、低抵抗金属からなる配線層と同時焼成を行った後、表面配線層にめっき膜を形成するが、めっき処理において絶縁層の内部にまでめっき液が浸透し、絶縁層内部にめっき成分である金属が析出するため、表面の絶縁層を挟む配線層間の絶縁性が低下し、短絡等が発生するという問題があった。
従って、本発明は、絶縁層の厚みを100μm以下と薄層化し、めっき処理を施しても、高い絶縁性を示す配線基板を提供することを目的とする。
本発明の配線基板は、複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の少なくとも表面および前記複数の絶縁層間に設けられた配線層とを具備する配線基板であって、前記絶縁基板の表層をなす前記絶縁層は、少なくともSiO およびY を含有するガラス及び結晶相を含み、厚みが100μm以下のガラスセラミック焼結体からなり、前記ガラスセラミック焼結体の断面におけるボイドの面積占有率が1.8%以下であり、該ボイドのうち、孤立して存在するボイドの占有面積が全体の81%以上であることを特徴とする。

特に、前記ボイドのうち、略球状のボイドの占有面積が全体の83%以上であることが好ましい。これにより、めっき液の浸透をより効果的に抑制できるという利点がある。

前記ガラスセラミック焼結体が、実質的にアルカリ金属酸化物を含有しないことが好ましい。これにより、絶縁層の絶縁性を高めることができるという利点がある。
前記表層をなす絶縁層の厚み方向の電気抵抗が、10 11 Ω/mm以上であることが好ましい。これにより、絶縁層の厚み方向の絶縁性を確保することができるという利点がある。

前記配線層が、金、銀及び銅の少なくとも1種を主成分とすることが好ましい。これにより、低抵抗の配線を形成することができるという利点がある。
前記絶縁基板の表面に配設された配線層の表面に、めっき層が被着形成されていることが好ましい。これにより、配線層の半田濡れ性や耐酸化性を確保することができるという利点がある。
本発明は、めっき処理の前処理として酸を用いた表面処理を行うため、酸溶液に浸された絶縁層を構成する絶縁性ガラスセラミックスからガラス成分が溶出し、絶縁層の内部に溶液の浸透する微細な空間が形成され、その空間からめっき液が絶縁層の内部に浸透し、絶縁層の内部に金属が析出することにより絶縁性が低下する、との新規な知見に基づきなされたものであり、耐酸性の高い絶縁性ガラスセラミックスを用いることによって、表面に配置された絶縁層の厚みが100μm以下の配線基板に、めっき処理を行った場合においても高い絶縁性を実現したものである。
即ち、絶縁層が厚い場合には、絶縁層の内部にめっき液が浸透し金属が析出しても、内部電極との絶縁距離が十分あったため、短絡することはなかったが、絶縁層が100μm以下、特に50μm以下、更には30μm以下と薄くなると、上記絶縁距離が短くなり、短絡すること、そして、それがめっきの前処理として行う薬品処理によって絶縁性ガラスセラミックスが溶出することが原因であることを見出し、絶縁層のボイドの面積占有率を1.8%以下にするとともに、該ボイドのうち、孤立して存在するボイドの占有面積を全体の81%以上とすることによって、高い絶縁性を維持することができる。

以下、本発明の配線基板について、図面に基づいて説明する。図1は本発明の配線基板を用いた、混成集積回路装置の概略断面図を示す。
図1において、配線基板Aは複数の絶縁層1a〜1eを積層してなる絶縁基板1からなり、各絶縁層の表面および界面には、金、銀及び銅のいずれかを主成分とする低抵抗金属からなる配線層2が形成されている。また、上記の配線層2を電気的に接続するためのビアホール導体3が、絶縁層1a〜1eを貫通するように形成されており、該ビアホール導体3は、金、銀、銅等のいずれかを主成分とする低抵抗金属からなる。さらに、配線基板Aの下面には複数の接続用電極4Aが配列されており、この接続用電極4Aは、プリント基板等の外部回路基板Bの接続用電極4Bと半田9等により接続されている。
配線基板Aの表面には、SiやGaAsなどの半導体素子、SAWデバイスやコンデンサ等の各種電子部品5がガラスやアンダーフィル剤等の接着剤10あるいは半田8を介して接着固定され、この電子部品5の表面はポッティング剤等からなる封止樹脂6により封止されている。また、電子部品5は配線層2とワイヤボンディング7や半田8等を介して電気的に接続される。
本発明の配線基板においては、表層をなす絶縁層1aが、少なくともSiO およびY を含有するガラス及び結晶相を含み、厚みが100μm以下のガラスセラミック焼結体からなることを大きな特徴とするものである。絶縁層1aは、さらなる低背化を図るため、50μm以下、特に30μm以下であることが好ましい。

本発明によれば、100μm以下の薄層化した絶縁層の絶縁性を高めるためには、絶縁基板の断面におけるボイドの面積占有率(以下、単にボイド率と言う)が1.8%以下であることが重要であ

ボイド率が3%を超えると、ボイド同士が連結し易くなり、このような連結したボイドが表面にあると、ボイドの内部に酸が進入し、さらに内部までボイドが拡大し、拡大した連結ボイドの内部にめっき膜が形成されるため、絶縁層の絶縁性が低下する恐れがある。
また、大きなボイドが表面に存在する場合でも同様の現象が発生するため、緻密化を進めてボイド率を3%以下とし、大きなボイドを除去することが重要である。特に、ボイドの平均径を5μm以下、更には3μm以下、より好適には2μm以下とすることが好ましい。
なお、本発明におけるボイドの平均径は、ボイドの断面積を円換算し、その直径を平均径として算出したものである。
本発明によれば、絶縁基板に含まれるボイドのうち、略球状のボイドの占有面積が全体の83%以上、更には85%以上とすることが好ましい。ボイドの形状が略球状であれば、複数のボイドが3次元的に結合しにくくなり、そのような球状ボイドの占有面積を上記範囲に設定することによって、絶縁層の内部へのめっき液の浸透をより効果的に抑制し、高い絶縁性を維持できる。

また、絶縁基板に含まれるボイドのうち、孤立して存在するボイドの占有面積が全体の75%以上、特に80%以上、更には85%以上であることが好ましい。ボイドが孤立して存在すれば、ボイドの内部にめっき液が進入しても、その深度はボイド径と略同一程度であり、めっき液の浸透をより効果的に抑制し、高い絶縁性を維持できる。
また、本発明によれば、1質量%HF水溶液に1分間浸漬した際の重量減少が0.8μg/mm以下であることも重要であ。1質量%HF水溶液に1分間浸漬した際の重量減少を小さくするということは、即ち、絶縁層を構成するガラスセラミックス焼結体からのガラス成分の溶出を抑制するということであり、これにより、絶縁層の内部へのめっき液の浸透をより効果的に抑制し、高い絶縁性を維持できる。

逆に重量減少が2.5μg/mmよりも大きい場合には、絶縁層を構成するガラスセラミックス焼結体からガラス成分が溶出し、絶縁層の内部に溶液の浸透する微細な空間が形成され、その空間からめっき液も絶縁層の内部に浸透し、絶縁層の内部に金属が析出する結果、絶縁性を大きく損なう恐れがある。
なお、HFは、めっき処理の前に、配線層上に存在するガラスを除去するために行うガラスエッチング処理において一般に使用される薬品であり、SiOを含有するガラスを溶解させる働きを有する。
本発明によれば、配線基板の表層をなす絶縁層の厚み方向の電気抵抗を、111Ω/mm以上とすることができる。これにより、めっき後の絶縁層の厚み方向の絶縁性を確保することが容易になり、具体的には、めっき後の絶縁層の厚み方向の電気抵抗を10 11 Ω/mm以上とすることができる。

本発明で用いるガラスセラミック焼結体は、ガラスと結晶相とを含有する。結晶相を含有せしめ、かつその量を増加させることにより、耐酸性を向上させることができる。
ガラスセラミック焼結体に含まれるガラスとしては、少なくともSiOを含有し、ZrO、TiO、SnOといった4価金属酸化物や、Al、B、Y、Laといった3価金属酸化物や、アルカリ土類酸化物(以下MO)、ZnO、PbOなどの2価金属酸化物、遷移金属酸化物のうち少なくとも1種を含むことが好ましい。これらの組み合わせを調整することにより、酸処理を行っても高い絶縁性を維持することができる。
例えば、SiO−B系ガラス、SiO−B−MO系ガラス、SiO−B−Al−MO系ガラス等のほう珪酸系ガラスやBi系ガラス等を例示できる。
これらのうち、低温で焼成するために好適な軟化特性を制御することが容易であるという点でSiO−B−MO系ガラスを採用するのが好ましく、また、より優れた耐酸性を有する点において、さらにAlやY、ZrO等を含有せしめることが望ましく、特にAlを含有せしめることが望ましい。
なお、環境調和性を考慮すると、上記ガラスにはPbO、As、CdO、Hg等の有害物質を実質的に含有しないことが望ましい。なお、実質的に含有しないとは、意図的に含有せしめないことを指し、微量の不可避不純物はこの限りではない。
ガラスセラミック焼結体に含まれる結晶相としては、アルミナ、ジルコニア、クオーツ、クリストバライト、コーディエライト、ムライト、スピネル、ガーナイト、エンスタタイト、フォルステライト、アノーサイト、スラウソナイト、セルジアン、ディオプサイド、モンティセライト、アケルマナイト、ウイレマイト、窒化珪素、窒化アルミニウム、炭化珪素、炭化ホウ素やその固溶体、置換誘導体などを例示できる。
これら結晶相のうち、抗折強度向上させるという点で、アルミナやジルコニア、フォルステライト、エンスタタイト、スピネル、アノーサイト、スラウソナイト、セルジアンを採用するのが好ましく、特に、アルミナ、ジルコニア、フォルステライトが好ましい。また、耐酸性を向上させるという点では、アルミナやジルコニア、フォルステライト、エンスタタイト、スピネル、アノーサイト、スラウソナイト、セルジアン、コーディエライトが好ましく、特に、アルミナ、ジルコニアが好ましい。
さらには、誘電率を低下させ高周波信号の伝送損失を低減させるためには、フォルステライト、エンスタタイト、クオーツ、クリストバライト、コーディエライト、ムライト、が好ましく、特に、フォルステライト、クオーツ、コーディエライトが好ましい。さらに、熱伝導率を向上させるためには、アルミナ、窒化珪素、窒化アルミニウム、炭化珪素が好ましく、特に、窒化アルミニウムが好ましい。
これらのガラスと結晶相を適宜組み合わせることにより、ガラスセラミック焼結体の機械的特性や熱特性、誘電特性等の磁器特性を用途に応じて制御することが可能となる。
また、ガラスセラミック焼結体が、アルカリ金属酸化物、特に酸化リチウムを実質的に含有しないことが、高い絶縁性を確保するために望ましい。これは、アルカリ金属酸化物が、導電性キャリアとしてガラス相の絶縁性を低下させる恐れのある成分であり、特に酸化リチウムを排除することにより、絶縁層の絶縁性を維持することが容易となる。
なお、実質的に含有しないとは、意図的に含有せしめないことを指し、微量の不可避不純物はこの限りではない。
また、高周波信号の伝送損失を低減するために、配線基板の表面に形成された配線層2が、金、銀及び銅の低抵抗金属のうち少なくとも1種を主成分とすることが望ましい。
さらに、表層の配線層の半田濡れ性や耐酸化性等を確保するために、配線基板の表面に配設された配線層の表面に、NiやAu、Cu等のめっき層が被着形成されていることが望ましい。
本発明の配線基板をかかる構成とすることにより、表層をなす絶縁層1aの厚みが100μm以下と薄層化しても、めっき処理を行った後に高い絶縁性を確保することができる。
次に、図1に示した配線基板を製造する方法ついて説明する。
まず、原料粉末としてガラス粉末と所望によりセラミック粉末を準備する。
ガラス粉末としては、前述したガラスが好適に用いられる。このとき、焼成中に結晶化しない非晶質ガラス、逆に焼成中に結晶化する結晶化ガラスのいずれを用いても差し支えないが、高い抗折強度や低い誘電損失を発現させるためには結晶化ガラスを用いることが望ましい。
一方、セラミック粉末としては、前述した結晶相を有するものが好適に用いられるが、これに加えて、石英ガラス等の非晶質の粉末を用いることも可能である。
これらの原料粉末の粒径としては、低いボイド率を達成するために、平均粒径(D50)が、5.0μm以下、特に3.5μm以下、さらには2.5μm以下、最適には2.0μm以下であることが望ましい。
また、ボイドの形状を略球状とし、さらに、それぞれのボイドを孤立させるためには、ガラス粉末とセラミック粉末の粒度分布の相違を小さくする、即ち、平均粒径(D50)の差を±1μm以下、特に±0.5μm以下と小さくすることが効果的である。
さらに、高い絶縁性を確保するために、ガラスセラミック焼結体中のアルカリ金属酸化物を実質的に含有せしめないようにするために、ガラス粉末及びセラミック粉末中にアルカリ金属酸化物を実質的に含有せしめないことが望ましい。
こうして適宜選択した、ガラス粉末とセラミック粉末とを一定の量比で混合した混合粉末を用いて成形用スラリーを調製し、この成形用スラリーを用いて、例えば厚みが25〜500μmのセラミックグリーンシート(絶縁層1a〜1e用のシート)を成形する。
このグリーンシートの所定位置にスルーホールを形成し、このスルーホール内に、銅や銀、金等の低抵抗金属を主成分とする導体ペーストを充填し、ビアホール導体3を形成する。また、表面または界面に配線層2が形成される絶縁層に対応するグリーンシートの表面には、上記の導体ペーストを用いて、スクリーン印刷法、グラビア印刷法などの公知の印刷手法を用いて配線層2の厚みが2〜30μmとなるように、配線パターンを印刷塗布する。
そして、上記のようにして作成された複数のグリーンシートを位置合わせして積層圧着し、次いで、大気中、あるいは水蒸気を含有した窒素雰囲気中にて450〜750℃の温度にて脱バインダ処理した後、1000℃以下の大気中または窒素雰囲気で焼成することにより、配線層2、ビアホール導体3を備えた絶縁基板1が作製される。
なお、脱バインダ雰囲気や焼成雰囲気は、用いる低抵抗金属の種類に応じて適宜決定され、例えば、銅を配線導体として用いた場合には大気中での焼成により酸化するため、窒素雰囲気中にて脱バインダ或いは焼成が行なわれる。
上記のようにして形成された絶縁層1の表面に、半導体素子等の電子部品5を搭載し、配線層2と信号の伝達が可能なように接続される。先にも述べた通り、配線層2上に電子部品5を直接搭載させて半田8等にて両者を接続することもできるし、あるいはワイヤボンディング7を用いて電子部品5と絶縁層1表面の配線層2とを接続させることもできる。また、フリップチップ接続などにより、両者を接続することも可能である。
さらに、電子部品5が搭載された絶縁層1表面に、封止樹脂6を塗布して硬化させるか、絶縁層1と同種の絶縁材料や、その他の絶縁材料、あるいは放熱性が良好な金属等からなる蓋体をガラス、樹脂、ロウ材等の接着剤により接合することにより、電子部品5を気密に封止することができ、これにより配線基板Aを作製することができる。また、必要に応じて各種放熱板を、配線基板Aにロウ材や接着剤を介して被着形成することも可能である。
このようにして作製した本発明の配線基板は、複数の絶縁層を積層してなる絶縁基板、該絶縁基板の少なくとも表面および前記複数の絶縁層間設けられた配線層を具備する配線基板であって、前記絶縁基板の表層をなす絶縁層が、少なくともSiO およびY を含有するガラス及び結晶相を含み、厚みが100μm以下のガラスセラミック焼結体からなり、前記ガラスセラミック焼結体の断面におけるボイドの面積占有率が1.8%以下であり、該ボイドのうち、孤立して存在するボイドの占有面積が全体の81%以上であるものとすることにより、めっき処理後においても高い絶縁性を確保することができる。

まず、表1に示す組成を有するガラス粉末を準備し、粒径(D50)の異なるガラス粉末およびセラミック粉末を表2に従い秤量、混合し、この混合物にアクリル系樹脂からなるバインダ、可塑剤、トルエンを添加し、スラリーを調製した後、このスラリーを用いてドクターブレード法により焼成後の厚みが15〜100μmとなるようにシート状成形体を作製した。
Figure 0004703207
次に、該シート状成形体の所定位置にビアホールを形成し、銅を主成分とする導体ペーストを充填した後、スクリーン印刷法により銅を主成分とする導体ペーストを用いてシート状成形体の表面に焼成後の厚みが5μmとなるような配線パターンを形成した。
そして、前記配線パターンを形成したシート状成形体を位置合わせしながら複数枚数積層、熱圧着し焼成前の生絶縁基板を作製した。このとき、該生絶縁基板の表面に表3に示す厚みのシート状成形体を配置した。
シート状成形体を表面に配置した生絶縁基板をN/HO雰囲気中、700℃で脱バインダ処理した後、200℃/時間で昇温し、N/HO雰囲気中、900℃で1時間焼成して銅を主成分とする配線層を具備する絶縁基板からなる配線基板を作製し、さらに、前処理としてHF水溶液処理を含むNi−Auめっきを施した。なお、この際のめっき厚みはNi:3μm、Au:0.5μmとした。
こうして、表層にNi−Auめっきを施した配線層を有する薄層の絶縁層を配置した配線基板を作製した。
ここで絶縁層の厚み方向に対向し、かつ1mm□の大きさを有する配線パットを30個用いて、前記表層にNi−Auめっきを施した配線層を有する薄層の絶縁層の絶縁抵抗を測定した。測定結果の最低値を表2に示す。
一方、前記シート状成形体に配線層およびビアホールを形成せずに、前述と同様の方法にて、積層、熱圧着を行い、絶縁層のみからなるガラスセラミック焼結体を作製した。
得られた焼結体を鏡面研磨し、走査型電子顕微鏡(SEM)写真を撮影し、画像解析装置を用いてボイド率を算出した。また、該SEM写真から略球状のボイドと孤立したボイドの面積と全ボイドの面積を測定し、略球状のボイド面積率と孤立したボイドの面積率を算出した。結果を表2に示す。
このガラスセラミック焼結体を、1質量%HF水溶液に1分間浸漬し、その前後の重量変化を測定し、表面積で規格化することにより、1質量%HF水溶液に1分間浸漬した際の重量減少を測定した。結果を表2に示す。
Figure 0004703207
本発明の配線基板である試料No.14においては、ガラスセラミック焼結体の断面におけるボイドの面積占有率を1.8%以下、1質量%HF水溶液に1分間浸漬した際の重量減少を0.8μg/mm以下とすることにより、めっき後においても絶縁基板表面に配置された絶縁層の厚み方向の電気抵抗が、10 11 Ω/mm以上と高い絶縁性を示した。
この中で、Cガラスを使用し、ボイド率が2%以下、かつ1質量%HF水溶液に1分間浸漬した際の重量減少が2μg/mm以下である試料No.5〜13は、電気抵抗が1011Ω/mm以上と特に絶縁性に優れていた。
一方、ガラスセラミック焼結体の断面におけるボイド面積率と1質量%HF水溶液に1分間浸漬した際の重量減少が本発明の範囲よりも大きい試料No.1では、絶縁層内部へのめっき液の浸透が多く、絶縁基板表面に配置された絶縁層の厚み方向の電気抵抗が、10Ω/mmよりも低いものとなった。
本発明の配線基板の構造を示す概略断面図である。
符号の説明
1・・・絶縁基板
2・・・配線層
3・・・ビアホール導体
4・・・接続用電極
5・・・電子部品
6・・・封止樹脂
7・・・ワイヤボンディング
8・・・半田
9・・・半田
10・・接着剤
A・・・配線基板
B・・・プリント基板

Claims (6)

  1. 複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の少なくとも表面および前記複数の絶縁層間に設けられた配線層とを具備する配線基板であって、
    前記絶縁基板の表層をなす前記絶縁層は、少なくともSiO およびY を含有するガラス及び結晶相を含み、厚みが100μm以下のガラスセラミック焼結体からなり、
    前記ガラスセラミック焼結体の断面におけるボイドの面積占有率が1.8%以下であり、該ボイドのうち、孤立して存在するボイドの占有面積が全体の81%以上であることを特徴とする配線基板。
  2. 前記ボイドのうち、略球状のボイドの占有面積が全体の83%以上であることを特徴とする請求項1記載の配線基板。
  3. 前記ガラスセラミック焼結体が、実質的にアルカリ金属酸化物を含有しないことを特徴とする請求項1又は請求項2記載の配線基板。
  4. 前記絶縁基板の表層をなす前記絶縁層の厚み方向の電気抵抗が、10 11 Ω/mm以上であることを特徴とする請求項1〜3のいずれかに記載の配線基板。
  5. 前記配線層が、金、銀及び銅の少なくとも1種を主成分とすることを特徴とする請求項1〜4のいずれかに記載の配線基板。
  6. 前記絶縁基板の表面に配設された配線層の表面に、めっき層が被着形成されていることを特徴とする請求項1〜5のいずれかに記載の配線基板。
JP2005035003A 2005-02-10 2005-02-10 配線基板 Expired - Lifetime JP4703207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005035003A JP4703207B2 (ja) 2005-02-10 2005-02-10 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005035003A JP4703207B2 (ja) 2005-02-10 2005-02-10 配線基板

Publications (2)

Publication Number Publication Date
JP2006222307A JP2006222307A (ja) 2006-08-24
JP4703207B2 true JP4703207B2 (ja) 2011-06-15

Family

ID=36984394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005035003A Expired - Lifetime JP4703207B2 (ja) 2005-02-10 2005-02-10 配線基板

Country Status (1)

Country Link
JP (1) JP4703207B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4869005B2 (ja) * 2006-09-27 2012-02-01 京セラ株式会社 多層基板の製造方法
JP2010055157A (ja) * 2008-08-26 2010-03-11 Panasonic Corp 交差点状況認識システム
KR101051583B1 (ko) * 2009-06-03 2011-07-29 삼성전기주식회사 다층 세라믹 기판 및 그 제조방법
EP2790215B1 (en) * 2011-12-08 2018-05-23 NGK Insulators, Ltd. Substrate for large-capacity module, and manufacturing method for said substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175496A (ja) * 1987-01-16 1988-07-19 旭硝子株式会社 厚膜回路基板
JPH03193656A (ja) * 1989-12-21 1991-08-23 Hitachi Chem Co Ltd セラミツク基板の製造法
JPH04206988A (ja) * 1990-11-30 1992-07-28 Kyocera Corp 高絶縁性セラミック基板およびその製造方法
JP2003342060A (ja) * 2002-05-23 2003-12-03 Kyocera Corp ガラスセラミック焼結体および配線基板
JP2004235347A (ja) * 2003-01-29 2004-08-19 Kyocera Corp 絶縁性セラミックスおよびそれを用いた多層セラミック基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175496A (ja) * 1987-01-16 1988-07-19 旭硝子株式会社 厚膜回路基板
JPH03193656A (ja) * 1989-12-21 1991-08-23 Hitachi Chem Co Ltd セラミツク基板の製造法
JPH04206988A (ja) * 1990-11-30 1992-07-28 Kyocera Corp 高絶縁性セラミック基板およびその製造方法
JP2003342060A (ja) * 2002-05-23 2003-12-03 Kyocera Corp ガラスセラミック焼結体および配線基板
JP2004235347A (ja) * 2003-01-29 2004-08-19 Kyocera Corp 絶縁性セラミックスおよびそれを用いた多層セラミック基板

Also Published As

Publication number Publication date
JP2006222307A (ja) 2006-08-24

Similar Documents

Publication Publication Date Title
WO2005039263A1 (ja) 多層セラミック基板及びその製造方法並びにこれを用いた電子機器
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP2005306714A (ja) ガラスセラミック組成物、ガラスセラミック焼結体およびその製造方法、並びにそれを用いた配線基板、薄膜配線基板
CN101604636B (zh) 多层陶瓷基板的制造方法以及使用了它的电子机器
JP4748904B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP4859288B2 (ja) ガラス組成物、ガラス焼結体およびそれを用いた配線基板
JP4703207B2 (ja) 配線基板
JP4703212B2 (ja) 配線基板及びその製造方法
JP4549029B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP5224931B2 (ja) 配線基板およびその製造方法
JP4549028B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JP4780995B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP4673086B2 (ja) ビア導体メタライズ用の導体ペーストおよびこれを用いたセラミック配線基板の製造方法
JP5132387B2 (ja) 多層配線基板およびその製造方法
JPH11284296A (ja) 配線基板
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP4540297B2 (ja) 低温焼成磁器組成物および低温焼成磁器並びに配線基板
JP3643264B2 (ja) 導体ペーストおよびこれを用いた配線基板
JP2004235347A (ja) 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JP2011210828A (ja) 薄膜回路形成用基板、薄膜回路部品及びその製造方法
JP2005015284A (ja) 低温焼成磁器およびその製造方法、並びに配線基板
JP2004231453A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JP2012156314A (ja) 多層配線基板
JP2007294926A (ja) 配線基板およびその製造方法
JP2010278117A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110308

R150 Certificate of patent or registration of utility model

Ref document number: 4703207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150