[go: up one dir, main page]

JP4702827B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4702827B2
JP4702827B2 JP2004372562A JP2004372562A JP4702827B2 JP 4702827 B2 JP4702827 B2 JP 4702827B2 JP 2004372562 A JP2004372562 A JP 2004372562A JP 2004372562 A JP2004372562 A JP 2004372562A JP 4702827 B2 JP4702827 B2 JP 4702827B2
Authority
JP
Japan
Prior art keywords
forming
layer
bump
semiconductor device
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004372562A
Other languages
English (en)
Other versions
JP2005123649A (ja
Inventor
吾郎 仲谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004372562A priority Critical patent/JP4702827B2/ja
Publication of JP2005123649A publication Critical patent/JP2005123649A/ja
Application granted granted Critical
Publication of JP4702827B2 publication Critical patent/JP4702827B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に、電極パッド上に形成されるバンプ周辺のパッシベーションに関する。
ＶＬＳＩ（超大規模集積回路）等の半導体装置を製造する際に、電極パッド上に形成されるバンプ周辺のパッシベーション構造は極めて重要であり、信頼性を維持しつつ生産性の向上を図るために種々の努力がなされている。
近年、ポリイミド樹脂をパッシベーション膜に用いた構造が、種々提案されている。その一例として、図１５に示すように、半導体基板１表面、あるいは前記半導体基板表面に形成された配線層にコンタクトするように形成されたアルミニウム層からなる電極パッド２と、この上層を覆う窒化シリコン膜３に形成されたコンタクトホールＨ内に中間層４としてのＴｉＷ層を介して金のバンプ６を形成したものがある。この金のバンプはめっきの際のシード層５となるようにスパッタリングで形成された薄い金層上に形成されており、この金のバンプ６の周りには、パッシベーション膜としてのポリイミド樹脂膜７が形成されている。
ところで、この構造は以下に示すような製造工程を経て形成される。
まず、素子領域の形成されたシリコン基板１表面に配線層（図示せず）および層間絶縁膜（図示せず）を形成し、フォトリソグラフィにより、スルーホール（図示せず）を形成する。この後、アルミニウム層を蒸着し、フォトリソグラフィにより、配線（図示せず）および電極パッド２をパターニングする。そしてこの上層に窒化シリコン膜３を形成し、フォトリソグラフィにより、パターニングし、電極パッド２の周縁は窒化シリコン膜で覆われるように電極パッド２の中央部にコンタクトホールＨを形成する。（図１６）
この後、図１７に示すように、パッシベーション膜としてのポリイミド樹脂膜７を形成し、これをパターニングすることにより、図１８に示すように、電極パッド２を露呈せしめる。
そしてアルミニウム層が表面に露呈していると腐蝕しやすいため、図１９に示すように、この上層にスパッタリング法によりバリア層となるチタンタングステンＴｉＷ膜を中間層４として形成した後、ボンディングパッドとなる金層５を形成する。
この後、図２０に示すように、フォトリソグラフィにより、この金層５および中間層４をパターニングする。従って、パッド層５の端縁とポリイミド樹脂膜７の端縁とが一致するのが望ましいが、マスク精度を考慮すると、一致させるのは難しいという問題がある。一方、パッシベーション膜７上に金層５および中間層４がのりあげるとショートなどの問題が生じ易いという問題がある。このため、フォトリソグラフィの精度を考慮して、パターニングがなされる。
更に図２１に示すように、この金層５上に電気めっきによりめっき層６を形成しバンプを形成する。
この方法では上述したように、パッシベーション膜を構成するポリイミド樹脂膜とバンプを構成する金層６との間に隙間が生じることになり、酸化され易いＴｉＷ表面が露呈することになり、腐蝕が生じ易く、パッシベーション効果を良好に発揮し得ず、信頼性が低下するという問題がある。
このように、従来のパッド構造では、パッシベーション膜とバンプとの間の隙間から、水分などが侵入し、アルミニウムなどの電極パッドに腐蝕が生じ易く、信頼性を維持するのが困難であるという問題があった。
この発明は、前記実情に鑑みてなされたもので、水分に対する耐性が高く信頼性の高いパッシベーション構造をもつパッドを有する半導体装置を提供することを目的とする。
本発明の第１では、半導体装置は、所望の素子領域の形成された半導体基板と、前記半導体基板表面、あるいは前記半導体基板表面に形成された配線層にコンタクトするように形成された電極パッドと、前記電極パッド表面に酸化性材料を含む中間層を介して形成されたバンプと、前記バンプの側面に露呈する、前記バンプと前記中間層との界面の酸化を防止すべく、少なくとも前記バンプの周辺部を覆う樹脂絶縁膜と、を含む。かかる構成によれば、樹脂絶縁膜がバンプの側面に露呈する、前記バンプと前記中間層との界面を覆うように、形成されているため、下地の電極パッドや中間層が露呈することなく、樹脂絶縁膜で被覆されており信頼性の向上を図ることが可能となる。なおここで中間層とはＴｉＷのようなバリアメタル層あるいは密着性層あるいは、めっきの下地を構成する下地層等を含むものとする。そして、これらは腐食性あるいは酸化され易い材料であるため、界面を樹脂被覆することにより、確実にパッシベーション効果を発揮させることができる。
望ましくは、この半導体装置は、前記中間層上に形成されたシード層をさらに含む。
望ましくは、前記樹脂絶縁膜はポリイミド樹脂膜である。かかる構成によれば、ポリイミド樹脂膜を用いることにより、バンプ周縁の表面の絶縁とパッシベーション効果を備えた信頼性の高いパッド構造を得ることが可能となる。また形成が容易である。
望ましくは、前記中間層はチタンタングステン（ＴｉＷ）層を含む。かかる構成によれば、チタンタングステン（ＴｉＷ）層は特に酸化され易く界面が露呈していると劣化を招き易いという欠点があるが、本発明によれば、容易に信頼性の高いバンプ構造を得ることが可能となる。
望ましくは、前記バンプは金からなる。かかる構成によれば、ボンディング性が良好で信頼性の高い半導体装置を得ることが可能となる。
望ましくは、前記電極パッドは、アルミニウムを含む金属膜からなる。アルミニウム層は特に酸化され易く界面が露呈していると劣化を招き易いという欠点があるが、かかる構成によれば、容易に信頼性の高いバンプ構造を得ることが可能となる。
望ましくは、前記電極パッドは、銅薄膜である。銅層は特に酸化され易く界面が露呈していると劣化を招き易いという欠点があるが、かかる構成によれば、容易に信頼性の高いバンプ構造を得ることが可能となる。
望ましくは、前記バンプは半田ボールからなり、中間層はクロム層、シード層はニッケル層からなり、さらに、前記半田ボールと前記ニッケル層との界面が融着されている。かかる構成によれば、バンプが通常の柱状突起である場合のみならず、半田ボールで構成されている場合にも有効な信頼性を得ることが可能となる。中間層はクロム層、シード層はニッケル層からなる場合、ニッケルやクロムは酸化されやすいが、この構造によれば、界面からの酸化も防止される。
さらにまた望ましくは、前記半導体装置は複数のバンプを具備しており、これら複数のバンプのうち第１のバンプを介して、他の半導体チップがフェースダウンで接続されており、第２のバンプを介して、ボンディングワイヤの一端が接続されこのボンディングワイヤの他端を介して電気的接続が実現される。かかる構成によれば図２０に示すように、複数の半導体チップを積層して実装することができる。
本発明の方法は、所望の素子領域の形成された半導体基板表面、あるいは前記半導体基板表面に形成された配線層にコンタクトするように電極パッドを形成する工程と、前記電極パッド表面に酸化性材料を含む中間層を形成する工程と、フォトリソグラフィにより、バンプ形成領域に窓を有するレジストパターンを形成する工程と、前記レジストパターンの窓から露呈する前記中間層の上側にバンプを形成する工程と、前記バンプをマスクとして、前記中間層をパターニングする工程と、前記バンプの側面で、前記バンプと前記中間層との界面を覆うように、少なくとも前記バンプの周辺部に樹脂絶縁膜を形成する工程と、を含む。かかる構成によれば、バンプを形成したのち、樹脂絶縁膜を形成しているため、バンプ周縁を良好に覆うことが可能となる。
望ましくは、この方法は、前記中間層表面にシード層を形成する工程をさらに含み、前記バンプを形成する工程では、前記レジストパターンの窓から露呈するシード層表面にめっき法によりバンプを形成し、前記中間層をパターニングする工程では、前記バンプをマスクとしてシード層もパターニングする。
望ましくは、前記樹脂絶縁膜を形成する工程は、前記界面よりも高いレベルまで形成する工程である。かかる構成によれば、樹脂絶縁膜を良好に形成することが可能となる。
望ましくは、前記樹脂絶縁膜を形成する工程は、ポリイミド樹脂膜を塗布する工程を含む。かかる構成によれば、樹脂絶縁膜がポリイミド樹脂膜であるため、形成が容易でかつパッシベーション効果も高い表面構造を得ることが可能となる。
望ましくは、前記中間層の形成工程は、スパッタリング法によりチタンタングステン（ＴｉＷ）層を形成する工程を含む。チタンタングステン（ＴｉＷ）層は特に酸化され易く界面が露呈していると劣化を招き易いという欠点があるが、かかる構成によれば、容易に信頼性の高いバンプ構造を得ることが可能となる。
望ましくは、前記シード層を形成する工程は金層をスパッタリングにより形成する工程を含み、前記バンプの形成工程は、前記シード層上に電気めっきにより金層からなるバンプを形成する工程を含む。かかる構成によれば、より効率よく金バンプを形成することが可能となる。
また、望ましくは、前記樹脂絶縁膜を形成する工程が、樹脂絶縁膜を塗布後、アッシングし、前記バンプ表面を露呈させる工程を含む。
望ましくは、前記中間層の形成工程はクロム薄膜の形成工程を含み、前記シード層の形成工程はニッケル層をスパッタリングする工程を含み、前記バンプの形成工程は、前記ニッケル層上に半田ボールを載置し、前記ニッケル層と前記半田ボールとの界面を融着する工程と、前記レジストパターンを除去し、前記半田ボールをマスクとして前記中間層およびシード層をパターニングする工程と、前記半田ボールと前記中間層との界面を覆うようにポリイミド樹脂膜を形成する工程とを含む。かかる構成によれば、半田ボールの形成に際し、中間層との界面を露呈することなく、良好に覆うようにポリイミド樹脂膜を形成することができるため、信頼性の高い半田ボールの形成が可能となる。なおここでバンプとは、柱状突起、半田ボールなどの突起をさすものとする。
望ましくは、前記ポリイミド樹脂膜を形成する工程は、感光性ポリイミド樹脂を塗布し、露光後、前記半田ボール上のポリイミド樹脂を除去する工程を含む。
本発明によれば、樹脂絶縁膜がバンプの側面に露呈する、前記バンプと前記中間層との界面を覆うように、形成されているため、下地の電極パッドや中間層が露呈することなく、樹脂絶縁膜で被覆されており、半導体装置の長寿命化および信頼性の向上を図ることが可能となる。
また、本発明の方法によれば、バンプを形成した後、樹脂絶縁膜を形成するようにしているため、バンプと前記中間層との界面を良好に被覆するように、樹脂絶縁膜を形成することができ、下地の電極パッドや中間層が露呈することなく、樹脂絶縁膜で被覆されており、長寿命化および信頼性の向上を図ることが可能となる。
図１は、本発明の第１の実施形態のパッド構造をもつ半導体装置を示す説明図であり、図２乃至図１１は、本発明の第１の実施形態による半導体装置の製造工程を示す説明図である。この構造では、所望の素子領域の形成されたシリコン基板１表面の電極パッド２と、前記電極パッド表面に中間層４としてのチタンタングステン層を介して形成されたバンプ６とを含み、前記バンプ６の側面に露呈する、前記バンプ６と前記中間層４との界面を覆うように、バンプ６の周辺部にポリイミド樹脂膜７からなる樹脂絶縁膜を形成してなることを特徴とする。
ここで金層５はめっきの下地となる膜であり、ポリイミド樹脂膜７は中間層４と金層５との界面よりも高いレベルまで形成されている。
次に本発明の第１の実施形態の半導体装置の製造工程について説明する。まず、図１に示すように、半導体基板１上にフィールド酸化膜（図示せず）を形成したものを用意し、フィールド酸化膜や半導体基板の上に、ポリシリコンゲートを備えたＭＯＳＦＥＴなどの素子領域を形成する。
つぎに、この表面を覆うように、層間絶縁膜（図示せず）を形成する。層間絶縁膜は、たとえばＰＳＧ（リンをドーピングしたシリコン酸化膜）やＢＰＳＧ（ボロンおよびリンをドーピングしたシリコン酸化膜）により構成される。つぎに、層間絶縁膜の上に膜厚５００〜１０００ｎｍのアルミ配線を形成する。このようにして半導体基板１上にアルミ配線まで形成した後、これをパターニングし電極パッド２を形成する。そしてスパッタリング法により窒化シリコン膜３を形成し、前記電極パッド２に開口するように窓を形成する。
つぎに、図２に示すように、この上にスパッタリング法により膜厚２００ｎｍのＴｉＷ層４を形成した後、膜厚２００ｎｍの金層を形成する。
そして、図３に示すように、レジストを塗布しフォトリソグラフィによりレジストパターンＲ１を形成する。
そして、図４に示すように、レジストパターンＲ１をマスクとして電気めっき法によりレジストパターンＲ１から露呈する金層５上に、バンプを形成する。
そして、図５に示すように、レジストパターンＲ１を剥離し、バンプ６を露呈せしめる。
そしてさらに、図６に示すように、窒化シリコン層３上の金層５を除去し得る程度に薄く金のエッチングを行い、さらにこの金製のバンプ６をマスクとして、ＴｉＷ層４をエッチングする。
この後、図７に示すように、感光性のポリイミド樹脂７を塗布する。このとき、バンプ６上にも薄くポリイミド樹脂７が形成される。
この後、図８に示すように、スクライブライン（図示せず）形成と同時にバンプ上のポリイミド樹脂７も除去するように形成したパターンを用いて露光を行う。ここではポリイミド樹脂７はバンプ上では膜厚が小さいため、必ずしも除去しなくてもよい。
この後、図９に示すように、アッシングを行い、バンプ６上の感光性のポリイミド樹脂７を完全に除去する。
さらに、図１０に示すように、３００℃３０分の熱処理によりポリイミド樹脂をポストベークし、膜質の向上をはかる。
そして最後に、図１１に示すように、エッチバック工程後に、エッチバック工程において生じたポリマーやパーティクル（ごみ）を除去するために、Ｏ2プラズマ処理工程が実施される。
このようにして、図１に示したようなパッド構造を持つ半導体装置が形成される。
かかる構成によれば、ポリイミド樹脂膜７がバンプの側面に露呈する、前記バンプ６と前記中間層４であるＴｉＷ層との界面を覆うように、形成されているため、下地の電極パッド２や中間層４が露呈することなく、良好にポリイミド樹脂膜で被覆保護されており長寿命で信頼性の高いパッド構造を得ることが可能となる。また、バンプを形成した後、ポリイミド樹脂膜７を形成しているため、効率よく良好に界面を被覆することが可能である。
なお、前記第１の実施形態においては、金のバンプを形成する場合について説明したが、中間層としてはＴｉ／ＴｉＮなど他の層を用いてもよく、またさらにチタン層やパラジウム層などの密着層を介在させたりすることも可能である。
さらにまたパッド電極についてもアルミニウムに限定されることなく、アルミニウム−シリコン（Ａｌ−Ｓｉ）、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）、銅（Ｃｕ）等の場合にも適用可能である。
次に本発明の第２の実施形態について説明する。図１２は本発明の第２の実施形態の半導体装置を示す図である。前記実施形態では、金バンプについて説明したが、この例では半田バンプについて説明する。
この例では電極パッド２は前記第１の実施形態と同様にアルミニウムで構成したが、この上層に形成される中間層はチタン層からなるバリア層８ａと密着層としてのニッケル層８ｂであり、さらにこの上層にシード層としてのクロム層９を介して半田めっき層からなる半田バンプ１０が形成されるようになっている。
製造工程としては半田の融点が低いため、処理温度を低く設定する必要がある他は前記第１の実施形態と同様である。この場合にもクロム層は酸化され易く界面で腐蝕が進むという問題があったが、本実施形態によれば、容易に信頼性の高いパッド構造を得ることが可能となる。
次に本発明の第３の実施形態について説明する。図１３は本発明の第３の実施形態の半導体装置を示す図である。前記第１および第２の実施形態では、バンプについて説明したが、この例では半田ボールを用いた例について説明する。
この例では柱状突起をなすバンプをボール状の半田（以下半田ボール１３）としたことを特徴とするもので、Ｔｉ層１１、ニッケル層１２を形成した後、半田ボール１３を載置し、前記ニッケル層と前記半田ボールとの界面を融着した後、ポリイミド樹脂膜７を形成したことを特徴とする。他については前記第１および第２の実施形態と同様である。
次にこのパッド構造を持つ半導体装置の製造工程について説明する。電極パッド２およびこの上層に窒化シリコン膜３を形成したのち、図２に示したのと同様に、この上にスパッタリング法により膜厚３００ｎｍのＴｉ層１１を形成した後、膜厚２００ｎｍのニッケル層１２を形成する。
そして、図３に示したのと同様に、レジストを塗布しフォトリソグラフィによりレジストパターンＲ１を形成する。
そして、レジストパターンＲ１から露呈するニッケル層１２上に、半田ボール１３を載置し、１５０℃の熱処理を行い、ニッケル層１２と半田ボール１３との界面を融着する。
そして、図５に示したのと同様に、レジストパターンＲ１を剥離し、半田ボール６を露呈せしめる。
そしてさらに、図６に示したのと同様に、窒化シリコン層３上のＴｉ層およびニッケル層を除去し得る程度に薄くエッチングを行う。
この後、図７に示したのと同様に、感光性のポリイミド樹脂７を塗布する。あとは前記第１の実施形態と同様にして、半田ボール１３上のポリイミド樹脂７を除去し、図１３に示したパッド構造が形成される。
このようにして、長寿命で信頼性の高いパッド構造を得ることが可能となる。
次に本発明の第４の実施形態について説明する。図１４は本発明の第４の実施形態の半導体装置を示す図である。この例では半導体チップ１上に半導体チップ２０を直接接続する一方で、前記半導体チップ１表面に形成したバンプ６にボンディングワイヤＷを接続し、このボンディングワイヤＷの他端をリードフレームなどの実装基板（図示せず）に接続するようにしている。他部については前記第１乃至第３の実施形態と同様である。
かかる構成によれば、ボンディングパッドもバンプも同一のバンプ形成工程でポリイミド樹脂７で側面を覆われるように形成されているため、水分に対する耐性が高く信頼性の高い膜の形成が可能となる。
なお、上述の実施形態においては、下地層として、フィールド酸化膜およびこの上に形成されたアルミ配線とにより構成される下地配線層を例に説明したが、下地層はこれに限定されるものではない。この発明における下地層とは、凹凸状表面を有する層全般を意味するものである。
本発明の第１の実施形態による半導体装置を示す図である。 本発明の第１の実施形態による半導体装置の製造工程を示す図である。 本発明の第１の実施形態による半導体装置の製造工程を示す図である。 本発明の第１の実施形態による半導体装置の製造工程を示す図である。 本発明の第１の実施形態による半導体装置の製造工程を示す図である。 本発明の第１の実施形態による半導体装置の製造工程を示す図である。 本発明の第１の実施形態による半導体装置の製造工程を示す図である。 本発明の第１の実施形態による半導体装置の製造工程を示す図である。 本発明の第１の実施形態による半導体装置の製造工程を示す図である。 本発明の第１の実施形態による半導体装置の製造工程を示す図である。 本発明の第１の実施形態による半導体装置の製造工程を示す図である。 本発明の第２の実施形態による半導体装置を示す図である。 本発明の第３の実施形態による半導体装置を示す図である。 本発明の第４の実施形態による半導体装置を示す図である。 従来例の半導体装置を示す図である。 従来例の半導体装置の製造工程を示す図である。 従来例の半導体装置の製造工程を示す図である。 従来例の半導体装置の製造工程を示す図である。 従来例の半導体装置の製造工程を示す図である。 従来例の半導体装置の製造工程を示す図である。 従来例の半導体装置の製造工程を示す図である。
符号の説明
１ シリコン基板
２ 電極パッド
３ 窒化シリコン膜
４ 中間層
５ シード層
６ バンプ
７ ポリイミド樹脂膜

Claims (7)

  1. 所望の素子領域の形成された半導体基板表面、あるいは前記半導体基板表面に形成された配線層にコンタクトするように電極パッドを形成する工程と、
    前記電極パッド表面に酸化性材料を含む中間層を形成する工程と、
    フォトリソグラフィにより、バンプ形成領域に窓を有するレジストパターンを形成する工程と、
    前記レジストパターンの窓から露呈する前記中間層の上側にバンプを形成する工程と、
    前記バンプをマスクとして、前記中間層をパターニングする工程と、
    前記バンプの側面で、前記バンプと前記中間層との界面を覆うように、少なくとも前記バンプの周辺部に樹脂絶縁膜を形成する工程と、
    を含んでなり、
    前記樹脂絶縁膜を形成する工程は、感光性の樹脂絶縁膜を前記バンプ上と、前記バンプの側面であって前記界面よりも高く前記バンプの上面より低いレベルまでと、に塗布後、露光し、アッシングし、前記バンプ表面を露呈させる工程を有することを特徴とする半導体装置の製造方法。
  2. 前記中間層表面にシード層を形成する工程をさらに含み、
    前記バンプを形成する工程では、前記レジストパターンの窓から露呈するシード層表面にめっき法によりバンプを形成し、
    前記中間層をパターニングする工程では、前記バンプをマスクとしてシード層もパターニングすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記樹脂絶縁膜を形成する工程は、感光性ポリイミド樹脂膜を塗布する工程を含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記中間層の形成工程は、スパッタリング法によりチタンタングステン（ＴｉＷ）層を形成する工程を含むことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  5. 前記シード層を形成する工程は金層をスパッタリングにより形成する工程を含み、
    前記バンプの形成工程は、前記シード層上に電気めっきにより金層からなるバンプを形成する工程を含むことを特徴とする請求項２乃至４のいずれかに記載の半導体装置の製造方法。
  6. 前記中間層の形成工程はクロム薄膜の形成工程を含み、
    前記シード層の形成工程はニッケル層をスパッタリングする工程を含み、
    前記バンプの形成工程は、前記ニッケル層上に半田ボールを載置し、前記ニッケル層と前記半田ボールとの界面を融着する工程と、
    前記レジストパターンを除去し、前記半田ボールをマスクとして前記中間層およびシード層をパターニングする工程と、
    前記半田ボールと前記中間層との界面を覆うようにポリイミド樹脂膜を形成する工程と、
    を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
  7. 前記ポリイミド樹脂膜を形成する工程は、感光性ポリイミド樹脂を塗布し、露光後、前記半田ボール上のポリイミド樹脂を除去する工程を含む請求項６に記載の半導体装置の製造方法。
JP2004372562A 2004-12-24 2004-12-24 半導体装置およびその製造方法 Expired - Lifetime JP4702827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004372562A JP4702827B2 (ja) 2004-12-24 2004-12-24 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004372562A JP4702827B2 (ja) 2004-12-24 2004-12-24 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001224726A Division JP2003037129A (ja) 2001-07-25 2001-07-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005123649A JP2005123649A (ja) 2005-05-12
JP4702827B2 true JP4702827B2 (ja) 2011-06-15

Family

ID=34617107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004372562A Expired - Lifetime JP4702827B2 (ja) 2004-12-24 2004-12-24 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4702827B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054805A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 半導体装置、及び半導体装置の製造方法
JP6332668B2 (ja) * 2014-03-19 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法と半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677231A (ja) * 1992-08-27 1994-03-18 Toshiba Corp 半導体装置およびその製造方法
JPH06151587A (ja) * 1992-11-11 1994-05-31 Mitsubishi Electric Corp 半導体集積回路パッケージ、その製造方法、及びその実装方法
JPH10112462A (ja) * 1996-10-04 1998-04-28 Matsushita Electron Corp 半導体装置の製造方法
JP2000021914A (ja) * 1998-06-30 2000-01-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2001035869A (ja) * 1999-07-21 2001-02-09 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677231A (ja) * 1992-08-27 1994-03-18 Toshiba Corp 半導体装置およびその製造方法
JPH06151587A (ja) * 1992-11-11 1994-05-31 Mitsubishi Electric Corp 半導体集積回路パッケージ、その製造方法、及びその実装方法
JPH10112462A (ja) * 1996-10-04 1998-04-28 Matsushita Electron Corp 半導体装置の製造方法
JP2000021914A (ja) * 1998-06-30 2000-01-21 Seiko Epson Corp 半導体装置及びその製造方法
JP2001035869A (ja) * 1999-07-21 2001-02-09 Shinko Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2005123649A (ja) 2005-05-12

Similar Documents

Publication Publication Date Title
US7795128B2 (en) Method of manufacturing a semiconductor device having an enhanced electrode pad structure
JP4611943B2 (ja) 半導体装置
TWI387018B (zh) 具有焊墊之互聯結構及在焊墊上形成凸塊部位之方法
US8049343B2 (en) Semiconductor device and method of manufacturing the same
JP3514314B2 (ja) 半導体装置およびその製造方法
JP2010508673A (ja) 終端アルミニウム金属層のないメタライゼーション層積層体
US7508082B2 (en) Semiconductor device and method of manufacturing the same
US7095045B2 (en) Semiconductor device and manufacturing method thereof
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
CN1957455A (zh) 在铜金属化集成电路之上具有保护性防护层可焊金属接头的接触点的结构和方法
JP4702827B2 (ja) 半導体装置およびその製造方法
JP4740536B2 (ja) 半導体装置およびその製造方法
US20030157789A1 (en) Bump manufacturing method
JP2004247522A (ja) 半導体装置及びその製造方法
JP4747508B2 (ja) 半導体装置
JP2003318211A (ja) 半導体装置
JP2004296499A (ja) 半導体装置及びその製造方法
JP2007300139A (ja) 半導体装置
JP2007035875A (ja) 半導体装置およびその製造方法
JP2004296667A (ja) 半導体装置及びその製造方法
JP2004047859A (ja) 半導体装置
JP2005294613A (ja) 半導体装置、半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110303

R150 Certificate of patent or registration of utility model

Ref document number: 4702827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term