[go: up one dir, main page]

JP4693980B2 - Method for manufacturing field electron emission device - Google Patents

Method for manufacturing field electron emission device Download PDF

Info

Publication number
JP4693980B2
JP4693980B2 JP2000378359A JP2000378359A JP4693980B2 JP 4693980 B2 JP4693980 B2 JP 4693980B2 JP 2000378359 A JP2000378359 A JP 2000378359A JP 2000378359 A JP2000378359 A JP 2000378359A JP 4693980 B2 JP4693980 B2 JP 4693980B2
Authority
JP
Japan
Prior art keywords
layer
emitter
gate electrode
resistance
electron emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000378359A
Other languages
Japanese (ja)
Other versions
JP2002184300A (en
Inventor
肇 友景
秀典 蒲生
雲 崔
陽一 井芹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Mitsumi Electric Co Ltd
National Institute of Japan Science and Technology Agency
Toppan Inc
Original Assignee
Japan Science and Technology Agency
Mitsumi Electric Co Ltd
National Institute of Japan Science and Technology Agency
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, Mitsumi Electric Co Ltd, National Institute of Japan Science and Technology Agency, Toppan Inc filed Critical Japan Science and Technology Agency
Priority to JP2000378359A priority Critical patent/JP4693980B2/en
Publication of JP2002184300A publication Critical patent/JP2002184300A/en
Application granted granted Critical
Publication of JP4693980B2 publication Critical patent/JP4693980B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、強電界によって電子を放出する電界放射型の電子放出素子の製造方法に関する。より詳しくは、光プリンタ、電子顕微鏡、電子ビーム露光装置などの電子発生源や電子銃として、あるいは照明ランプ 超小型照明源として、特に、平面ディスプレイを構成するアレイ状のFEA(Field Emitter Array)の電子発生源として有用な電界電子放出素子の製造方法に関するものである。
【0002】
【従来の技術】
従来より、電子ディスプレイデバイスとして陰極線管が広く用いられているが、陰極線管は電子銃のカソードから熱電子を放出させるためにエネルギー消費量が大きく、また、構造的に大きな容積を必要とするなどの問題があった。
このため、熱電子ではなく冷電子を利用できるようにして、全体としてエネルギー消費量を低減させ、しかも、デバイス自体を小型化した平面型のディスプレイが求められ、さらに、近年では、そのような平面型ディスプレイに高速応答性と高解像度とを実現することも強く求められている。
【0003】
このような冷電子を利用する平面型ディスプレイの構造としては、高真空の平板セル中に、微小な電子放出素子をアレイ状に形成したものが有望視されている。そして、そのために使用する電子放出素子として、電界放射現象を利用した電界放射型の電子放出素子が注目されている。
この電界放出型の電子放出素子は、物質に印加する電界の強度を上げると、その強度に応じて、物質表面のエネルギー障壁の幅が次第に狭まり、電界強度が107 V/cm以上の強電界となると、物質中の電子がトンネル効果により、そのエネルギー障壁を突破できるようになり、そのため物質から電子が放出されるという現象を利用している。この場合、電場がポアッソンの方程式に従うために、電子を放出する部材(エミッタ)に電界が集中する部分を形成すると、比較的低い引出し電圧で効率的に冷電子の放出を行うことができる。
【0004】
このような電界放射型の電子放出素子(電界電子放出素子)の一般的なものとしては、図4に示すように、先端が尖った円錐形の電界電子放出素子を例示することができる。この素子においては、絶縁性基板51上に導電層52、絶縁層53及びゲート電極54が順次積層されており、その絶縁層53及びゲート電極54には、導電層52に達する開口部Aが形成されている。そして、その開口部A内の導電層52上には、少なくともゲート電極54に接触しないように、点状突起を有する円錐形状のエミッタ55が形成されている。
【0005】
このような円錐形エミッタでは、スピント型エミッタが広く知られている。
スピント型エミッタを備えた電界電子放出素子の製造工程断面図を図5(a)〜図5(d)を参照しながら説明する。
まず、図5(a)に示すように、予め導電層62が形成された絶縁性基板61上に、絶縁層63及びゲート電極64をスパッタ法又は真空蒸着法等により順次成膜する。続いて、フォトリソグラフィー法と反応性イオンエッチング法(RIE)とを利用して絶縁層63及びゲート電極64の一部を、導電層62が露出するまで円形の孔(ゲート孔)が開口するようにエッチングする。
【0006】
次に、図5(b)に示すように、斜方蒸着により剥離層65をゲート電極64上面と側面にのみ形成する。剥離層65の材料としては、Al,MgO等が多く使用されている。
続いて、図5(c)に示すように、導電層62上に、その垂直な方向から通常の異方性蒸着により、エミッタ66用の金属材料を蒸着する。このとき、蒸着の進行につれて、ゲート孔の開口径が狭まると同時に導電層62上に円錐形のエミッタ66が自己整合的に形成される。蒸着は、最終的にゲート孔が閉じるまで行う。エミッタの材料としては、Mo,Ni等を使用している。
【0007】
最後に、図5(d)に示すように、剥離層65をエッチングにより剥離し、必要に応じてゲート電極64をパターニングする。これによりスピント型エミッタを備えた電界電子放出素子が得られる。
このようなスピント型エミッタを備えた電界電子放出素子では、異方性蒸着法により自己整合的に円錐形状のエミッタが簡便に形成でき、さらにエミッタ材料が広範囲に選定できるという利点を有している。
【0008】
ところで、スピント型エミッタに代表される、微細加工技術を利用した電界電子放出素子を特に平面ディスプレイ等に適用する場合、エミッタからのエミッション電流の変動が小さいことが、高品位の画質を得るには必要不可欠である。
このほかにエミッション電流の変動は、エミッタを集積化することで、ある程度低減することが可能である。これは、集積化により個々のエミッタにおけるエミッション特性のばらつきの影響が低減されるためである。しかしながら、この方法では各エミッタからのエミッション電流を見かけ上平均化するにすぎないため、局所的に現れる異常に大きなエミッション電流を抑制することは不可能である。
【0009】
このようなエミッション電流の変動を低減する手段として、米国特許3789471号では、スピント型エミッタにおいて、導電層とエミッタの間に抵抗層を設ける技術が示されている。
このような抵抗層を具備した電子放出素子の構成例を、図6を参照しながら説明する。
【0010】
絶縁性基板71上に導電層72、抵抗層73、絶縁層74及びゲート電極75が順次積層されており、その絶縁層74及びゲート電極75には、抵抗層73に達する開口部Aが形成されている。そして、その開口部A内の抵抗層73上には、少なくともゲート電極75に接触しないように、円錐形状のエミッタ76が形成されている。
【0011】
この場合、抵抗層73は導電層72とエミッタ76間に電気的に直列に挿入されている。この抵抗層73により、素子間の電流を均一化する作用が得られ、さらに素子破壊につながる大電流を低減するとともに、エミッション電流の変動も抵抗層73の抵抗値に比例して減少させることが可能となる。
抵抗層73としては、蒸着法、スパッタ法またはPECVD法により成膜したシリコン薄膜が一般的に用いられる。抵抗層73の比抵抗は105 Ω・cm程度である。
【0012】
【発明が解決しようとする課題】
しかしながら、電流安定化のために抵抗層として蒸着法及びスパッタ法により成膜したシリコン薄膜を形成した電界電子放出素子においては、抵抗層であるシリコン薄膜に多数の構造欠陥が存在するために、抵抗値の設計及び制御が困難である。したがって、エミッション電流の制御範囲が限られていた。
【0013】
また、PECVD(Plasma−enhansed chemical vapor deposition)法により成膜したシリコン薄膜材料を抵抗層に施した電界電子放出素子においては、抵抗層であるシリコン薄膜には欠陥をターミネートする水素が含まれるために、不純物のドープ量を変化させることでシリコン薄膜の抵抗値制御はある程度可能であるが、抵抗値の温度依存性や光依存性が大きく、動作環境によって電子放出素子における電流制御特性が変化するという問題がある。
【0014】
本発明は、上記状況に鑑みて、炭素を主成分とする材料を抵抗層として用いることによって、抵抗値の設計、制御が可能でかつ、温度や光による変化の少ない、即ち耐環境性の高い、さらには、低温成膜が可能でガラス基板を用いることができ、低コスト化及び大面積化も容易な電界電子放出素子の製造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】
本発明は、上記した目的を達成するために、
〔1〕電界電子放出素子の製造方法において、絶縁性基板上に金属薄膜からなるエミッタ配線材料及び炭素を主成分とする薄膜からなる抵抗材料を順次成膜し、エミッタ配線材料層、抵抗材料層を順次形成した後、前記エミッタ配線材料層及び抵抗材料層をフォトリソグラフィー法によりパターニングし、エミッタ配線層、抵抗層を順次形成する工程と、前記抵抗層上に絶縁材料、さらに金属薄膜からなるゲート電極材料を順次成膜し、続いてレジストを塗布し、フォトリソグラフィー法により、前記レジストをゲートの開口径を具備する円形孔に形成した後、反応性イオンエッチングによりゲート電極材料層及び絶縁材料層を前記抵抗層が露出するまでエッチングし、ゲート孔を形成するとともにゲート電極と絶縁層を形成する工程と、斜方蒸着法により前記ゲート電極上面及び側面にのみ剥離層用材料を蒸着し、剥離層を形成する工程と、前記絶縁性基板に対して垂直方向の異方性蒸着法により、前記ゲート孔内にエミッタ材料を成膜し、自己整合的にエミッタを形成する工程と、前記剥離層を除去すると同時に、前記ゲート電極上のエミッタ材料を剥落させる工程とを施す電界電子放出素子の製造方法であって、前記絶縁性基板はガラス基板であり、このガラス基板の温度を150℃以下にして、少なくともメタンと窒素からなる混合ガスを反応ガスとして用いるPECVD法により前記抵抗材料層としてのダイヤモンド状炭素薄膜の低温成膜を行うことを特徴とする。
【0016】
〕上記〔〕記載の電界電子放出素子の製造方法において、前記PECVD法において高周波(RF)プラズマを用いることを特徴とする。
【0017】
【発明の実施の形態】
以下、本発明を図面に従って詳細に説明する。
図1は本発明の実施例を示す電界電子放出素子の断面図である。
この図に示すように、この電界電子放出素子は、絶縁性基板1上に、エミッタ配線層2、炭素を主成分とする薄膜からなる抵抗層3、絶縁層4及びゲート電極5が順次積層された構造を有する。そして、ゲート電極5と絶縁層4とには抵抗層3に達するエミッタ用孔Aが設けられており、そのエミッタ用孔A内の抵抗層3上にはエミッタ6が、ゲート電極5に接触しないように形成されている。
【0018】
ここで、絶縁性基板1は、電界電子放出素子の支持絶縁性基板として用いられており、大面積化が容易な絶縁性基板を好ましく使用することができる。このような絶縁性基板としては、ガラス基板、セラミックス基板、石英基板などを使用することができる。なお、単結晶シリコンの表面に絶縁膜が形成された基板も使用することができる。
【0019】
エミッタ配線層2は、配線抵抗が低く、絶縁性基板1との密着性が良好な材料で形成する。例えば、後述するエミッタ6の形成の際に利用するRIEに使用するエッチングガス、あるいはリフトオフの際に使用するエッチング液に耐性を有する材料から形成する。これは、エミッタ配線層2をエミッタ形成時のエッチングストッパーとして機能させるためである。このような材料として、特に好ましくはCr又はAl/Cr積層膜を挙げることができる。
【0020】
エミッタ配線層2の膜厚としては、十分な配線抵抗と密着性が得られる限り特に制限はないが、通常0.50〜0.5μm、好ましくは0.1〜0.3μmとする。
抵抗層3は、炭素を主成分とする材料から形成される。好ましくは、ダイヤモンド状炭素材料、より好ましくは、窒素などの不純物をドープしたダイヤモンド状炭素材料が用いられる。
【0021】
その抵抗層3を設けることにより、その負帰還作用を利用して電界電子放出素子の良好な電流制御を行うためには、抵抗層3の抵抗値を得たい電流レベルに合わせて容易に設計・制御し素子を作製できることが望まれる。また、温度や光などの影響を受けても制御特性が変動しない、即ち耐環境性が高い材料を用いることが必要である。このような作用面からみて、炭素を主成分とする材料により抵抗層3を構成することにより実現可能となる。
【0022】
また、素子の作製プロセスにおいては、抵抗層3は、絶縁性基板1及びエミッタ配線層2との密着性が良好で、かつ、後述するエミッタ用孔Aの形成の際に利用するRIEに使用するエッチングガス、あるいは剥離層を除去する際に使用するエッチング液に耐性を有することが要求される。これは、抵抗層3エミッタ用孔Aの形成時のエッチングストッパーとして機能させるためである。このようなプロセス面からも、炭素を主成分とする材料により構成することで要求を満たすことができる。
【0023】
さらに、抵抗層3としてPECVD法によるダイヤモンド状炭素材料を用いる場合には、成膜時の基板温度は150℃以下の低温で容易に形成できることから、絶縁性基板1として低コストのガラス基板あるいはプラスチック基板を使用することができる。
抵抗層3の膜厚としては、適当な抵抗と密着性が得られる限り特に制限はないが、通常0.3〜2.0μm、好ましくは0.5〜1.5μmとする。
【0024】
絶縁層4は、エミッタ配線層2とゲート電極5とを電気的に絶縁するための層である。このような絶縁層4としては、電界電子放出素子の絶縁層として用いられている公知の材料から形成することができる。
絶縁層4の厚みとしては、エミッタ配線2とゲート電極5との間に十分な絶縁性が保たれればよく、例えば0.2〜2.0μm、好ましくは0.3〜0.7μmである。
【0025】
ゲート電極5は、エミッタ6に強電界を集中させるための電極として機能する。ゲート電極5の材料としては、耐電流性の点から高融点金属であって、エミッタ形成時に使用するエッチング液に耐性を有していることが好ましく、Cr,W,Ta又はNbを挙げることができる。中でも、下地との密着性の面からNbを使用することが好ましい。
【0026】
ゲート電極5の厚みは、必要に応じて適宜決定することができるが、0.1〜0.5μmとする。
エミッタ6は、その表面から電子を直接的に放出する部材であり、金属(例えば、モリブデン、ニッケル、ニオブ、タングステン、シリコン等)、金属酸化物(例えば、酸化インジウム、酸化スズ、酸化パラジウム等)又は金属窒化物(例えば、窒化チタン等)を使用することができる。さらに、自己整合的にエミッタ6を形成するという観点から、蒸着法で成膜できる材料が望ましい。
【0027】
エミッタ6全体の厚み(高さ)は、必要に応じて適宜決定することができるが、通常0.3〜2.0μmとすることが好ましい。
また、エミッタ6の形状としては、円錐形であることが好ましい。
次に、本発明の態様の電界電子放出素子の製造方法を、図2に従って詳細に説明する。
【0028】
(1)まず、図2(a)に示すように、絶縁性基板1上にエミッタ配線材料として金属薄膜をスパッタ法等により成膜した後、続いて抵抗材料として炭素を主成分とする材料、例えばダイヤモンド状炭素材料を、RFプラズマを用いたPECVD法により成膜する。ここで、反応ガスとしてはメタン、希釈ガスとして水素を用いる。また、添加ガスとして窒素を導入することで、膜材料の抵抗を制御することができる。次に、フォトリソグラフィー法により、エミッタ配線層2、抵抗層3を形成する。
【0029】
(2)次に、図2(b)に示すように、絶縁層4を成膜する。絶縁材料の成膜法としては、シランとアンモニアからなる混合ガスを反応ガスとして用いる。PECVD法で形成する窒化シリコン膜が好ましい。続いて、蒸着法スパッタ法等の通常の成膜法を用いて、ゲート電極5の材料として金属薄膜を成膜する。次に、フォトリソグラフィー法によりゲートの開口径を具備する円形孔にパターニングし、ゲート電極材料、絶縁材料を抵抗層3が露出するまでエッチングしてエミッタ用孔Aを形成する。
【0030】
(3)次に、図2(c)に示すように、絶縁性基板に対して斜め蒸着することにより、実質的にゲート電極材料上にのみ剥離層7を形成する。
(4)次に、図2(d)に示すように、抵抗層3上及び剥離層7上に、絶縁性基板に対して垂直な方向から通常の異方性蒸着により、エミッタ材料を蒸着しつつ、自己整合的にエミッタ6を形成する。
【0031】
(5)次に、図2(e)に示すように、剥離層7を剥離すると同時に、剥離層7上のエミッタ材料を剥落させる。最後に、ゲート電極材料をフォトリソグラフィー法によりパターニングして、ゲート電極5を形成する。これにより、図1に示す電界電子放出素子が得られる。
このように、本発明の電界電子放出素子においては、炭素を主成分とする材料で抵抗層を構成することにより、エミッション電流を容易にかつ高度に制御することが可能となる。
【0032】
【実施例】
本発明の電界電子放出素子の製造例を以下の実施例で具体的に説明する。
実施例〔本発明の態様の電界電子放出素子の製造例(図2参照)〕
(1)まず、図2(a)に示すように、絶縁性基板1上に金属薄膜としてCrをスパッタ法により0.15μmの膜厚で成膜した。続いて、抵抗材料層としてRFプラズマを用いたPECVD法によりダイヤモンド状炭素薄膜を0.5μmの膜厚で成膜した。反応ガスとしてメタンガス及び窒素ガス(窒素分圧30%)を用いガス圧10mTorr、アノード電極温度100℃、自己バイアス−1300Vの条件で成膜した。続いて、フォトリソグラフィー法により、エミッタ配線層2と抵抗層3をパターニングし形成した。
【0033】
(2)次に、図2(b)に示すように、絶縁材料として窒化シリコンをPECVD法により、0.7μmの膜厚で成膜し、絶縁層4を形成した。ここで反応ガスとしてシランガス及びアンモニアガス、また希釈ガスとして水素を使用し、ガス総流量540sccm、ガス圧1Torr、基板温度400℃、RFパワー150Wの条件で成膜した。続いて、ゲート電極材料としてNbを0.3μmの膜厚でスパッタした。次に、通常のフォトリソグラフィー法を用いてゲート開口径として1μmの円形孔パターンを形成しエッチングマスク層を得た後、反応性イオンエッチングによりゲート電極材料、絶縁材料を抵抗層3が露出するまでエッチングした。この時のエッチング条件は、導入ガス:SF6 60sccm/パワー100W/ガス圧4.5Paであった。
【0034】
(3)次に、図2(c)に示すように、絶縁性基板1に対して斜め蒸着することにより、ゲート電極材料上にのみ剥離層7としてAlを成膜した。続いて、絶縁性基板1に対して垂直方向からの異方性蒸着法により、エミッタ材料を蒸着しつつ、自己整合的にエミッタ6を形成した。
(4)次に、図2(d)に示すように、剥離層7のAlをリン硝酸水溶液を用いてウエットエッチングし、上層のエミッタ材料とともに剥離した。
【0035】
(5)最後に、図2(e)に示すように、フォトリソグラフィー法によりゲート電極材料をパターニングしゲート電極5を形成した。
これにより、図1に示す構造の電界電子放出素子が得られた。
『評価1:抵抗層膜特性〔図3(a),(b)参照〕』
上記実施例で得られた抵抗層であるダイヤモンド状炭素材料薄膜を、以下のように試験し評価した。
【0036】
熱酸化膜を形成したシリコン基板上に、抵抗層形成と同様な成膜条件でダイヤモンド状炭素を堆積し、4探針法によって抵抗率及びシート抵抗を測定した。
図3(a)は窒素分圧量を変化させたときの抵抗率の変化を示している。窒素の入っていないダイヤモンド状炭素の抵抗率は1013Ωcm程度であるが、窒素を導入することにより抵抗率が10-1Ωcmまで下がり、抵抗率を広い範囲で制御できることが分かる。
【0037】
図3(b)はアノード電極温度を変えて堆積したダイヤモンド状炭素の抵抗率の温度依存性を示している。低温から室温までの抵抗率温度変化が非晶質シリコン等に比べて小さく、温度変動に対する安定度が高いことが分かる。
『評価2:電界電子放出素子特性』
上記実施例で得られた電界電子放出素子を、以下のように試験し評価した。即ち、1000tipを集積した各素子のエミッタ−ゲート電極間の距離を0.6μmとし、エミッタ高さを1μmとした構造の素子に対し、蛍光体を塗布した透明電極(アノード)を有するガラス板部材を距離30mmで対向させ、エミッタ電極−ゲート電極間にゲート電極側が正となる極性で引出し電圧を印加したところ、約30Vのスイッチング電圧で100μA(引出し電圧100V)の電流で良好にかつ安定に電子を放出することができた。
【0038】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【0039】
【発明の効果】
以上、詳細に説明したように、本発明では、抵抗層を炭素を主成分とする材料、例えばダイヤモンド状炭素材料で構成する。すると、その温度特性がアモルファスシリコン等よりも安定していることにより、容易にかつ高度に制御されたエミッション電流特性を持つ電界電子放出素子を得ることができる。
【0040】
従って、低コストで大面積化が可能なガラス基板上に、電流安定性が高い電界電子放出素子を得ることができる。さらに、フラットパネルディスプレイに応用した場合にも、高速、高精細度の画像を低消費電力で得ることが可能となる。
【図面の簡単な説明】
【図1】 本発明の電界電子放出素子の断面図である。
【図2】 本発明の電界電子放出素子の製造工程図である。
【図3】 本発明の電界電子放出素子に具備する抵抗層の電気特性の温度依存性の一例である。
【図4】 従来の電界電子放出素子の断面図である。
【図5】 従来の電界電子放出素子の製造工程図である。
【図6】 従来の抵抗層を具備した電子放出素子の構成例を示す図である。
【符号の説明】
1 絶縁性基板
2 エミッタ配線層
3 抵抗層
4 絶縁層(窒化シリコン膜)
5 ゲート電極
6 エミッタ
7 剥離層
A エミッタ用孔
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a field emission type electron-emitting element that emit electrons by strong electric field. More specifically, as an electron generation source or electron gun for an optical printer, an electron microscope, an electron beam exposure apparatus or the like, or as an illumination lamp ultra-compact illumination source, in particular, an array of FEA (Field Emitter Array) constituting a flat display. a method for producing a useful field electron emission element as an electron generating source.
[0002]
[Prior art]
Conventionally, a cathode ray tube has been widely used as an electronic display device. However, the cathode ray tube consumes a large amount of energy to emit thermal electrons from the cathode of an electron gun, and requires a large volume in structure. There was a problem.
For this reason, there is a demand for a flat display that can use cold electrons instead of thermoelectrons to reduce energy consumption as a whole, and further downsize the device itself. Realization of high-speed response and high resolution is strongly demanded for the type display.
[0003]
As a structure of a flat display using such cold electrons, a structure in which minute electron-emitting devices are formed in an array in a high vacuum flat plate cell is considered promising. As an electron-emitting device used for this purpose, a field-emission type electron-emitting device using a field emission phenomenon has attracted attention.
In this field emission type electron-emitting device, when the strength of the electric field applied to the substance is increased, the width of the energy barrier on the surface of the substance is gradually narrowed according to the strength, and the electric field strength is 10 7 V / cm or more. Then, the electrons in the material can break through the energy barrier due to the tunnel effect, and the phenomenon that electrons are emitted from the material is used. In this case, since the electric field follows Poisson's equation, if a portion where the electric field concentrates is formed on the member (emitter) that emits electrons, cold electrons can be efficiently emitted with a relatively low extraction voltage.
[0004]
As a general type of such a field emission type electron-emitting device (field-electron emitting device), as shown in FIG. 4, a conical field-electron emitting device having a sharp tip can be exemplified. In this element, a conductive layer 52, an insulating layer 53, and a gate electrode 54 are sequentially stacked on an insulating substrate 51, and an opening A reaching the conductive layer 52 is formed in the insulating layer 53 and the gate electrode 54. Has been. A conical emitter 55 having point-like protrusions is formed on the conductive layer 52 in the opening A so as not to contact at least the gate electrode 54.
[0005]
Among such conical emitters, Spindt-type emitters are widely known.
A manufacturing process sectional view of a field electron emission device including a Spindt-type emitter will be described with reference to FIGS. 5 (a) to 5 (d).
First, as shown in FIG. 5A, an insulating layer 63 and a gate electrode 64 are sequentially formed on an insulating substrate 61 on which a conductive layer 62 has been formed in advance by sputtering or vacuum evaporation. Subsequently, a circular hole (gate hole) is opened in part of the insulating layer 63 and the gate electrode 64 by using a photolithography method and a reactive ion etching method (RIE) until the conductive layer 62 is exposed. Etch into.
[0006]
Next, as shown in FIG. 5B, a release layer 65 is formed only on the upper surface and side surfaces of the gate electrode 64 by oblique deposition. As the material of the peeling layer 65, Al, MgO or the like is often used.
Subsequently, as shown in FIG. 5C, a metal material for the emitter 66 is deposited on the conductive layer 62 by normal anisotropic deposition from the perpendicular direction. At this time, as the deposition proceeds, the opening diameter of the gate hole is narrowed, and at the same time, the conical emitter 66 is formed on the conductive layer 62 in a self-aligning manner. Deposition is performed until the gate hole is finally closed. As the material of the emitter, Mo, Ni or the like is used.
[0007]
Finally, as shown in FIG. 5D, the peeling layer 65 is peeled off by etching, and the gate electrode 64 is patterned as necessary. As a result, a field electron emission device including a Spindt-type emitter is obtained.
A field electron emission device having such a Spindt-type emitter has the advantage that a cone-shaped emitter can be easily formed in a self-aligning manner by anisotropic vapor deposition, and that a wide range of emitter materials can be selected. .
[0008]
By the way, when a field electron emission device using a microfabrication technique represented by a Spindt-type emitter is applied to a flat display or the like in particular, the fluctuation of the emission current from the emitter is small to obtain high quality image quality. Indispensable.
In addition, the fluctuation of the emission current can be reduced to some extent by integrating the emitter. This is because the influence of variations in emission characteristics among individual emitters is reduced by integration. However, since this method merely apparently averages the emission current from each emitter, it is impossible to suppress an abnormally large emission current that appears locally.
[0009]
As means for reducing such fluctuations in emission current, US Pat. No. 3,789,471 discloses a technique of providing a resistance layer between a conductive layer and an emitter in a Spindt emitter.
A configuration example of an electron-emitting device having such a resistance layer will be described with reference to FIG.
[0010]
A conductive layer 72, a resistance layer 73, an insulating layer 74, and a gate electrode 75 are sequentially stacked on the insulating substrate 71, and an opening A reaching the resistance layer 73 is formed in the insulating layer 74 and the gate electrode 75. ing. A conical emitter 76 is formed on the resistance layer 73 in the opening A so as not to contact at least the gate electrode 75.
[0011]
In this case, the resistance layer 73 is electrically inserted between the conductive layer 72 and the emitter 76 in series. The resistance layer 73 has an effect of making the current between the elements uniform, further reduces a large current that leads to element destruction, and also reduces fluctuations in the emission current in proportion to the resistance value of the resistance layer 73. It becomes possible.
As the resistance layer 73, a silicon thin film formed by vapor deposition, sputtering, or PECVD is generally used. The specific resistance of the resistance layer 73 is about 10 5 Ω · cm.
[0012]
[Problems to be solved by the invention]
However, in a field electron emission device in which a silicon thin film formed by vapor deposition and sputtering is used as a resistance layer for current stabilization, a large number of structural defects exist in the silicon thin film, which is a resistance layer. Value design and control is difficult. Therefore, the control range of the emission current has been limited.
[0013]
Further, in a field electron emission device in which a silicon thin film material formed by PECVD (plasma-enhanced chemical vapor deposition) is applied to a resistance layer, the silicon thin film as the resistance layer contains hydrogen that terminates defects. The resistance value of the silicon thin film can be controlled to some extent by changing the doping amount of the impurity, but the temperature dependency and light dependency of the resistance value are large, and the current control characteristics of the electron-emitting device change depending on the operating environment. There's a problem.
[0014]
In view of the above situation, the present invention can design and control a resistance value by using a material mainly composed of carbon as a resistance layer, and has little change due to temperature and light, that is, has high environmental resistance. further it can be used a glass base plate is formed at a low temperature, and an object thereof is to provide a method for producing low-cost and large area also easy field electron emission element.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides
[1] In the method for manufacturing a field emission device, a resistive material consisting of a thin film composed mainly of emitter wiring material及beauty-carbon made of a metal thin film on an insulating substrate sequentially deposited, emitter wiring material layer, resistance After sequentially forming the material layer, the emitter wiring material layer and the resistance material layer are patterned by a photolithography method to form the emitter wiring layer and the resistance layer in sequence, and an insulating material and a metal thin film are formed on the resistance layer. After sequentially forming a gate electrode material, a resist is applied, and the resist is formed into a circular hole having a gate opening diameter by photolithography, and then the gate electrode material layer and the insulating layer are formed by reactive ion etching. Etching the material layer until the resistive layer is exposed to form a gate hole and forming a gate electrode and an insulating layer; Said depositing a release layer material only to the gate electrode upper surface and side surfaces by vapor deposition, forming a peeling layer, by an anisotropic deposition in a direction perpendicular to the insulating substrate, the emitter to the gate bore A method of manufacturing a field electron emission device comprising: forming a material and forming an emitter in a self-aligning manner; and removing the release layer and simultaneously removing the emitter material on the gate electrode; The insulating substrate is a glass substrate, and the temperature of the glass substrate is set to 150 ° C. or lower, and the low temperature of the diamond-like carbon thin film as the resistive material layer is formed by PECVD using at least a mixed gas of methane and nitrogen as a reaction gas. A film is formed .
[0016]
[ 2 ] The method of manufacturing a field electron emission device according to [ 1 ], wherein a high frequency (RF) plasma is used in the PECVD method.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the drawings.
FIG. 1 is a cross-sectional view of a field electron emission device showing an embodiment of the present invention.
As shown in this figure, in this field electron emission device, an emitter wiring layer 2, a resistance layer 3 made of a carbon-based thin film, an insulating layer 4 and a gate electrode 5 are sequentially laminated on an insulating substrate 1. Has a structure. The gate electrode 5 and the insulating layer 4 are provided with an emitter hole A reaching the resistance layer 3, and the emitter 6 does not contact the gate electrode 5 on the resistance layer 3 in the emitter hole A. It is formed as follows.
[0018]
Here, the insulating substrate 1 is used as a supporting insulating substrate for a field electron emission device, and an insulating substrate that can be easily increased in area can be preferably used. As such an insulating substrate, a glass substrate, a ceramic substrate, a quartz substrate, or the like can be used. Note that a substrate in which an insulating film is formed on the surface of single crystal silicon can also be used.
[0019]
The emitter wiring layer 2 is formed of a material having low wiring resistance and good adhesion to the insulating substrate 1. For example, it is formed from a material having resistance to an etching gas used for RIE used when forming the emitter 6 to be described later, or an etching solution used during lift-off. This is because the emitter wiring layer 2 functions as an etching stopper when the emitter 6 is formed. As such a material, Cr or an Al / Cr laminated film is particularly preferable.
[0020]
The thickness of the emitter wiring layer 2 is not particularly limited as long as sufficient wiring resistance and adhesion can be obtained, but is usually 0.50 to 0.5 μm, preferably 0.1 to 0.3 μm.
The resistance layer 3 is formed from a material mainly composed of carbon. Preferably, a diamond-like carbon material, more preferably a diamond-like carbon material doped with an impurity such as nitrogen is used.
[0021]
By providing the resistance layer 3, in order to perform good current control of the field electron emission device using the negative feedback action, the resistance value of the resistance layer 3 can be easily designed and matched to the current level to be obtained. It is desirable to be able to control and produce the element. In addition, it is necessary to use a material whose control characteristics do not change even under the influence of temperature, light, etc., that is, high environmental resistance. From the viewpoint of such an action, it can be realized by configuring the resistance layer 3 with a material mainly composed of carbon.
[0022]
In the element manufacturing process, the resistance layer 3 has good adhesion to the insulating substrate 1 and the emitter wiring layer 2 and is used for RIE used for forming an emitter hole A to be described later. It is required to have resistance to the etching gas or the etching solution used when removing the release layer. This resistive layer 3 in order to function as an etching stopper during the formation of the emitter hole A. From such a process point of view, it is possible to satisfy the requirements by using a material mainly composed of carbon.
[0023]
Further, when a diamond-like carbon material by PECVD method is used as the resistance layer 3, the substrate temperature during film formation can be easily formed at a low temperature of 150 ° C. or lower, so that a low-cost glass substrate or plastic can be used as the insulating substrate 1. A substrate can be used.
The thickness of the resistance layer 3 is not particularly limited as long as appropriate resistance and adhesion can be obtained, but is usually 0.3 to 2.0 μm, preferably 0.5 to 1.5 μm.
[0024]
The insulating layer 4 is a layer for electrically insulating the emitter wiring layer 2 and the gate electrode 5. Such an insulating layer 4 can be formed of a known material used as an insulating layer of a field electron emission device.
The insulating layer 4 may have a thickness as long as sufficient insulation is maintained between the emitter wiring layer 2 and the gate electrode 5, for example, 0.2 to 2.0 μm, preferably 0.3 to 0.7 μm. is there.
[0025]
The gate electrode 5 functions as an electrode for concentrating a strong electric field on the emitter 6. The material of the gate electrode 5 is preferably a refractory metal from the viewpoint of current resistance and preferably resistant to the etching solution used when forming the emitter, such as Cr, W, Ta or Nb. it can. Among them, it is preferable to use Nb from the viewpoint of adhesion with the base.
[0026]
The thickness of the gate electrode 5 can be appropriately determined as necessary, but is 0.1 to 0.5 μm.
The emitter 6 is a member that directly emits electrons from its surface, and is made of metal (for example, molybdenum, nickel, niobium, tungsten, silicon, etc.), metal oxide (for example, indium oxide, tin oxide, palladium oxide, etc.). Alternatively, metal nitride (for example, titanium nitride) can be used. Furthermore, from the viewpoint of forming the emitter 6 in a self-aligning manner, a material that can be formed by vapor deposition is desirable.
[0027]
The thickness (height) of the entire emitter 6 can be appropriately determined as necessary, but is usually preferably 0.3 to 2.0 μm.
Further, the shape of the emitter 6 is preferably a conical shape.
Next, a method for manufacturing a field electron emission device according to an embodiment of the present invention will be described in detail with reference to FIG.
[0028]
(1) First, as shown in FIG. 2A, after a metal thin film is formed as an emitter wiring material on the insulating substrate 1 by sputtering or the like, subsequently, a material mainly composed of carbon as a resistance material, For example, a diamond-like carbon material is formed by PECVD using RF plasma. Here, methane is used as the reaction gas, and hydrogen is used as the dilution gas. Moreover, the resistance of the film material can be controlled by introducing nitrogen as an additive gas. Next, the emitter wiring layer 2 and the resistance layer 3 are formed by photolithography.
[0029]
(2) Next, as shown in FIG. 2B, the insulating layer 4 is formed. As a method for forming an insulating material, a mixed gas composed of silane and ammonia is used as a reaction gas. A silicon nitride film formed by PECVD is preferable. Then, using conventional film forming method such as vapor fusing method or a sputtering method, a metal thin film as a material of the gate electrode 5. Next, patterning is performed into a circular hole having an opening diameter of the gate by photolithography, and the gate electrode material and the insulating material are etched until the resistance layer 3 is exposed to form the emitter hole A.
[0030]
(3) Next, as shown in FIG. 2 (c), the peeling layer 7 is formed substantially only on the gate electrode material by performing oblique deposition on the insulating substrate 1 .
(4) Next, as shown in FIG. 2D, an emitter material is deposited on the resistance layer 3 and the release layer 7 by normal anisotropic deposition from a direction perpendicular to the insulating substrate 1 . However, the emitter 6 is formed in a self-aligning manner.
[0031]
(5) Next, as shown in FIG. 2E, the emitter material on the release layer 7 is peeled off at the same time as the release layer 7 is released. Finally, the gate electrode material is patterned by photolithography to form the gate electrode 5. Thereby, the field electron-emitting device shown in FIG. 1 is obtained.
As described above, in the field electron emission device of the present invention, the emission current can be easily and highly controlled by configuring the resistance layer with a material mainly composed of carbon.
[0032]
【Example】
The production example of the field electron emission device of the present invention will be specifically described in the following examples.
Example [Production Example of Field Electron Emission Device of Aspect of the Present Invention (see FIG. 2)]
(1) First, as shown in FIG. 2A, Cr was deposited as a metal thin film on the insulating substrate 1 to a thickness of 0.15 μm by sputtering. Subsequently, a diamond-like carbon thin film having a thickness of 0.5 μm was formed by PECVD using RF plasma as a resistive material layer. A film was formed using methane gas and nitrogen gas (nitrogen partial pressure of 30%) as the reaction gas under the conditions of a gas pressure of 10 mTorr, an anode electrode temperature of 100 ° C., and a self-bias of 1300 V. Subsequently, the emitter wiring layer 2 and the resistance layer 3 were patterned by photolithography.
[0033]
(2) Next, as shown in FIG. 2B, silicon nitride as an insulating material was formed to a thickness of 0.7 μm by PECVD to form an insulating layer 4 . Here, silane gas and ammonia gas were used as the reaction gas, and hydrogen was used as the dilution gas, and the film was formed under the conditions of a total gas flow rate of 540 sccm, a gas pressure of 1 Torr, a substrate temperature of 400 ° C., and an RF power of 150 W. Subsequently, Nb was sputtered with a thickness of 0.3 μm as a gate electrode material. Next, after a circular hole pattern having a gate opening diameter of 1 μm is formed by using a normal photolithography method to obtain an etching mask layer, the gate electrode material and the insulating material are exposed by reactive ion etching until the resistance layer 3 is exposed. Etched. Etching conditions at this time were introduced gas: SF 6 60 sccm / power 100 W / gas pressure 4.5 Pa.
[0034]
(3) Next, as shown in FIG. 2C, Al was deposited as the release layer 7 only on the gate electrode material by performing oblique deposition on the insulating substrate 1. Subsequently, the emitter 6 was formed in a self-aligning manner while depositing an emitter material by anisotropic vapor deposition from a direction perpendicular to the insulating substrate 1.
(4) Next, as shown in FIG. 2 (d), Al of the release layer 7 was wet-etched using an aqueous phosphoric acid solution, and was peeled off together with the upper emitter material.
[0035]
(5) Finally, as shown in FIG. 2 (e), the gate electrode material was patterned by photolithography to form the gate electrode 5.
Thereby, a field electron emission device having the structure shown in FIG. 1 was obtained.
“Evaluation 1: Resistance layer film characteristics [see FIGS. 3A and 3B]”
The diamond-like carbon material thin film, which is the resistance layer obtained in the above example, was tested and evaluated as follows.
[0036]
Diamond-like carbon was deposited on the silicon substrate on which the thermal oxide film was formed under the same film forming conditions as the resistance layer formation, and the resistivity and sheet resistance were measured by a four-probe method.
FIG. 3A shows a change in resistivity when the nitrogen partial pressure is changed. The resistivity of diamond-like carbon not containing nitrogen is about 10 13 Ωcm, but it can be seen that by introducing nitrogen, the resistivity decreases to 10 −1 Ωcm, and the resistivity can be controlled in a wide range.
[0037]
FIG. 3 (b) shows the temperature dependence of the resistivity of diamond-like carbon deposited at different anode electrode temperatures. It can be seen that the resistivity temperature change from low temperature to room temperature is smaller than that of amorphous silicon and the like, and the stability against temperature fluctuation is high.
"Evaluation 2: Field electron emission device characteristics"
The field electron emission devices obtained in the above examples were tested and evaluated as follows. That is, a glass plate member having a transparent electrode (anode) coated with a phosphor on an element having a structure in which the distance between the emitter and gate electrodes of each element integrated with 1000 tips is 0.6 μm and the emitter height is 1 μm. When the extraction voltage is applied between the emitter electrode and the gate electrode so that the gate electrode side has a positive polarity, the electron is satisfactorily and stably applied with a current of 100 μA (extraction voltage 100 V) at a switching voltage of about 30 V. Could be released.
[0038]
In addition, this invention is not limited to the said Example, A various deformation | transformation is possible based on the meaning of this invention, and these are not excluded from the scope of the present invention.
[0039]
【The invention's effect】
As described above in detail, in the present invention, the resistance layer is made of a material containing carbon as a main component, for example, a diamond-like carbon material. Then, since the temperature characteristic is more stable than that of amorphous silicon or the like, it is possible to obtain a field electron emission device having an emission current characteristic that is easily and highly controlled.
[0040]
Therefore, a field electron emission device with high current stability can be obtained on a glass substrate capable of increasing the area at low cost. Further, when applied to a flat panel display, a high-speed, high-definition image can be obtained with low power consumption.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a field electron emission device of the present invention.
FIG. 2 is a manufacturing process diagram of a field electron emission device of the present invention.
FIG. 3 is an example of temperature dependence of electrical characteristics of a resistance layer included in the field electron emission device of the present invention.
FIG. 4 is a cross-sectional view of a conventional field electron emission device.
FIG. 5 is a manufacturing process diagram of a conventional field electron emission device.
FIG. 6 is a diagram illustrating a configuration example of an electron-emitting device having a conventional resistance layer.
[Explanation of symbols]
1 Insulating substrate 2 Emitter wiring layer 3 Resistance layer 4 Insulating layer (silicon nitride film)
5 Gate electrode 6 Emitter 7 Release layer A Emitter hole

Claims (2)

(a)絶縁性基板上に金属薄膜からなるエミッタ配線材料及び炭素を主成分とする薄膜からなる抵抗材料を順次成膜し、エミッタ配線材料層、抵抗材料層を順次形成した後、前記エミッタ配線材料層及び抵抗材料層をフォトリソグラフィー法によりパターニングし、エミッタ配線層、抵抗層を順次形成する工程と、
(b)前記抵抗層上に絶縁材料、さらに金属薄膜からなるゲート電極材料を順次成膜し、続いてレジストを塗布し、フォトリソグラフィー法により、前記レジストをゲートの開口径を具備する円形孔に形成した後、反応性イオンエッチングによりゲート電極材料層及び絶縁材料層を前記抵抗層が露出するまでエッチングし、ゲート孔を形成するとともにゲート電極と絶縁層を形成する工程と、
(c)斜方蒸着法により前記ゲート電極上面及び側面にのみ剥離層用材料を蒸着し、剥離層を形成する工程と、
(d)前記絶縁性基板に対して垂直方向の異方性蒸着法により、前記ゲート孔内にエミッタ材料を成膜し、自己整合的にエミッタを形成する工程と、
(e)前記剥離層を除去すると同時に、前記ゲート電極上のエミッタ材料を剥落させる工程とを施す電界電子放出素子の製造方法であって、
(f)前記絶縁性基板はガラス基板であり、該ガラス基板の温度を150℃以下にして、少なくともメタンと窒素からなる混合ガスを反応ガスとして用いるPECVD法により前記抵抗材料層としてのダイヤモンド状炭素薄膜の低温成膜を行うことを特徴とする電界電子放出素子の製造方法。
(A) a thin film composed mainly of emitter wiring material及beauty-carbon made of a metal thin film on an insulating substrate a resistive material successively deposited, emitter wiring material layer, after the resistive material layer are sequentially formed, wherein Patterning the emitter wiring material layer and the resistance material layer by photolithography, and sequentially forming the emitter wiring layer and the resistance layer;
(B) An insulating material and a gate electrode material made of a metal thin film are sequentially formed on the resistance layer, and subsequently a resist is applied, and the resist is formed into a circular hole having a gate opening diameter by photolithography. Forming the gate electrode material layer and the insulating material layer by reactive ion etching until the resistance layer is exposed to form a gate hole and forming the gate electrode and the insulating layer;
(C) depositing a release layer material only on the top and side surfaces of the gate electrode by oblique deposition, and forming a release layer;
(D) forming an emitter material in the gate hole by anisotropic vapor deposition in a direction perpendicular to the insulating substrate, and forming an emitter in a self-aligning manner;
(E) the same time to remove the peeling layer, and a step of flaking the emitter material on the gate electrode to a method for producing facilities to electric field electron emission device,
(F) The insulating substrate is a glass substrate, and the temperature of the glass substrate is set to 150 ° C. or less, and diamond-like carbon as the resistance material layer is formed by PECVD using a mixed gas of at least methane and nitrogen as a reaction gas. A method of manufacturing a field electron emission device, comprising performing a low-temperature film formation of a thin film.
請求項記載の電界電子放出素子の製造方法において、前記PECVD法において高周波(RF)プラズマを用いることを特徴とする電界電子放出素子の製造方法。2. The method of manufacturing a field electron emission device according to claim 1 , wherein a high frequency (RF) plasma is used in the PECVD method.
JP2000378359A 2000-12-13 2000-12-13 Method for manufacturing field electron emission device Expired - Fee Related JP4693980B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000378359A JP4693980B2 (en) 2000-12-13 2000-12-13 Method for manufacturing field electron emission device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000378359A JP4693980B2 (en) 2000-12-13 2000-12-13 Method for manufacturing field electron emission device

Publications (2)

Publication Number Publication Date
JP2002184300A JP2002184300A (en) 2002-06-28
JP4693980B2 true JP4693980B2 (en) 2011-06-01

Family

ID=18846945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000378359A Expired - Fee Related JP4693980B2 (en) 2000-12-13 2000-12-13 Method for manufacturing field electron emission device

Country Status (1)

Country Link
JP (1) JP4693980B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101082440B1 (en) 2005-10-04 2011-11-11 삼성에스디아이 주식회사 Electron emission device, electron emission display apparatus having the same, and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789471A (en) * 1970-02-06 1974-02-05 Stanford Research Inst Field emission cathode structures, devices utilizing such structures, and methods of producing such structures
JPH08264109A (en) * 1995-03-20 1996-10-11 Sony Corp Particle emitter, and field emission type device, and their manufacture
JPH1083757A (en) * 1996-09-06 1998-03-31 Toppan Printing Co Ltd Cold electron emitting element and its manufacture
JPH10504680A (en) * 1994-08-18 1998-05-06 アイシス・イノベーション・リミテッド Field emitter structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03274269A (en) * 1990-03-22 1991-12-05 Matsushita Electric Ind Co Ltd Method for synthesizing diamondlike thin film and diamondlike thin film
JPH07239565A (en) * 1994-02-25 1995-09-12 Ricoh Co Ltd Electrophotographic copying method
JP3079352B2 (en) * 1995-02-10 2000-08-21 双葉電子工業株式会社 Vacuum hermetic element using NbN electrode
JPH08306300A (en) * 1995-05-02 1996-11-22 Matsushita Electric Ind Co Ltd Field emission element and its manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789471A (en) * 1970-02-06 1974-02-05 Stanford Research Inst Field emission cathode structures, devices utilizing such structures, and methods of producing such structures
JPH10504680A (en) * 1994-08-18 1998-05-06 アイシス・イノベーション・リミテッド Field emitter structure
JPH08264109A (en) * 1995-03-20 1996-10-11 Sony Corp Particle emitter, and field emission type device, and their manufacture
JPH1083757A (en) * 1996-09-06 1998-03-31 Toppan Printing Co Ltd Cold electron emitting element and its manufacture

Also Published As

Publication number Publication date
JP2002184300A (en) 2002-06-28

Similar Documents

Publication Publication Date Title
US6062931A (en) Carbon nanotube emitter with triode structure
US7811625B2 (en) Method for manufacturing electron-emitting device
US20060061289A1 (en) Electron emission device, electron source, and image display having dipole layer
US7465210B2 (en) Method of fabricating carbide and nitride nano electron emitters
US7405092B2 (en) Method of manufacturing electron-emitting device and method of manufacturing image display apparatus
JP3060928B2 (en) Field emission cathode and method of manufacturing the same
JPH04249827A (en) Manufacture of field emission type cathode array
JP4693980B2 (en) Method for manufacturing field electron emission device
JP3012517B2 (en) Electron emitting device and method of manufacturing the same
JP3502883B2 (en) Cold electron-emitting device and method of manufacturing the same
JP3546606B2 (en) Method of manufacturing field emission device
JP3595821B2 (en) Cold electron-emitting device and method of manufacturing the same
JP3612883B2 (en) Cold electron-emitting device and manufacturing method thereof
JP3622406B2 (en) Cold electron-emitting device and manufacturing method thereof
JP3826539B2 (en) Method for manufacturing cold electron-emitting device
JP3832070B2 (en) Method for manufacturing cold electron-emitting device
JP3945049B2 (en) Method for manufacturing cold electron-emitting device
JP4241766B2 (en) Cold electron emitter for lighting lamp
JP4529011B2 (en) Cold electron-emitting device and manufacturing method thereof
KR100290136B1 (en) Field emission device manufacturing method
JP2002056770A (en) Electric field emission cathode and its manufacturing method
JPH08329832A (en) Electron emitting element and its manufacture
KR100452693B1 (en) Method Of Fabricating Field Emission Device
JPH11167858A (en) Cold electron emitting element and its manufacture
KR980011605A (en) Field emission device manufacturing method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031031

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees