JP4690312B2 - 3dリンダリングされたグラフィックスのためのタイリングシステムの改良 - Google Patents
3dリンダリングされたグラフィックスのためのタイリングシステムの改良 Download PDFInfo
- Publication number
- JP4690312B2 JP4690312B2 JP2006505960A JP2006505960A JP4690312B2 JP 4690312 B2 JP4690312 B2 JP 4690312B2 JP 2006505960 A JP2006505960 A JP 2006505960A JP 2006505960 A JP2006505960 A JP 2006505960A JP 4690312 B2 JP4690312 B2 JP 4690312B2
- Authority
- JP
- Japan
- Prior art keywords
- list
- determining
- bounding box
- sampling points
- primitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
- G06T15/40—Hidden part removal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2210/00—Indexing scheme for image generation or computer graphics
- G06T2210/12—Bounding box
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
Description
内の誤差が、次の不等式に従うことを示すことができる。
px min=min(x0,x1,x2)
px max=max(x0,x1,x2)
py min=min(y0,y1,y2)
py max=max(y0,y1,y2)
Ax+By+C=0
但し、A、B、及びCは、特定のエッジの位置及び向きに依存する係数であり、x及びyは画像座標である。画像面内の点(x,y)は、全てのエッジiについて
Aix+Biy+Ci>0
の時に‘時計方向’プリミティブの厳密に内側にあると定義される。若干の環境の下(例えば、コンピュータグラフィックス標準OpenGLに記載されているフィルルール)では、若干のエッジは、プリミティブの内側にあるとしても含まれる。タイリングの目的から、システムが保存性であることを提供できる場合には、全てのエッジをプリミティブの部分であると考えることができ、従って‘時計方向’プリミティブに対する内側テストは、
∀i,Aix+Biy+Ci≧0
に緩和される。
Ai=yi−yi+1
Bi=xi+1−xi
Ci=xiyi+1−xi+1yi
であると定義する。但し、0≦i≦2、及びj=(i+1)mod3である。これらのデータ値の2つの比較
が遂行され、以下の擬似コード内に記載されているように使用される。当業者ならば、この擬似コードをハードウェアまたはソフトウェアの何れかで実現することができよう。
OrientationTypes Mode;
BOOL XjGTE, YjGTE;
// Compare the coordinate values
XjGTE := (xj >= xi);
YjGTE := (yj >= Yi);
// Determine edge orientation
IF (XjGTE AND NOT YjGTE)
{
Mode : = TopLeft;
}
ELSE IF (XjGTE AND YjGTE)
{
Mode : = TopRight;
}
ELSE IF (NOT XjGTE AND YjGTE)
{
Mode : = BottomRight;
}
ELSE
{
Mode := BottomLeft;
}
{
x shift = Tx;
}
ELSE
{
x shift = 0;
}
IF ((Mode == ToTopLeft) OR (Mode == ToTopRight))
{
y shift = Ty;
}
ELSE
{
y shift = 0;
}
2xmag≧max(|xj|,|xi|,Tx)>2xmag-1
2ymag≧max(|yj|,|yi|,Ty)>2ymag-1
fslopi=13*2xmag+ymag-(M+1)
ここに、X及びYは候補タイルの左上コーナーの座標であるが、好ましい実施の形態は以下のものを使用する。
それは、(1)浮動小数点の大きさ比較の方が加算より僅かに安価であるからであり、そして(2)この公式化によって、候補タイルの行を通して繰り返す間、左側を一定に保持することができるからである。
であるとセットされる。
{
x shift = (Tx + w x/2);
}
ELSE
{
x shift = (− w x/2);
}
IF((Mode==ToTopLeft) OR (Mode==ToTopRight))
{
y shift = (Ty + w y/2);
}
ELSE
{
y shift = (− w y/2);
}
のための計算の残余は、前述したものと正確に同一である。即ち
但し、i=0、j=1である。
ここに、
は標準‘フロア’及び‘シーリング’演算子である。例えば、図7にはS00及びS10がそれぞれ55及び56で示されており、一方図9にはそれらはそれぞれ73及び71で示されている。バウンディングボックスの相対サイズ及び‘フロア’及び‘シーリング’の挙動の故に、これらの位置が交換されているように見えることに注目されたい。
IF (Sxmin>Sxmax OR Symin>Symax) THEN CULL
しかしながら、このテストは図8及び9に示す例を淘汰しない。
IF ((Sxmax−Sxmin)>1) OR (Symax−Symin)>1) THEN KEEP
である。
であることに注目することによって、各エッジに対して4つまでのサンプル位置を極めて安価にテストすることができる(ステップ86)。
Claims (6)
- 三次元コンピュータグラフィックス画像をシェーディングするシステムにおいて小さいオブジェクトを淘汰する装置によって実行される方法であって、
画像が見られるディスプレイを、複数の矩形領域に細分するステップと、
各矩形領域毎に、前記矩形領域内において可視であることができる前記画像内のオブジェクトのリストを導出するステップと、
前記オブジェクトのリストを使用して、ディスプレイのために前記矩形領域をどのようにシェーディングすべきかを決定するステップと、
を含み、
前記オブジェクトのリストを導出するステップが、
各オブジェクト毎に、X及びY方向の最大値及び最小値を決定するステップと、
前記画像内の各オブジェクト毎に、該オブジェクトのX座標及びY座標の最大値及び最小値からバウンディングボックスを決定するステップと、
前記最大値及び最小値から、1組のピクセルサンプリング点を決定するステップと、
前記オブジェクトを取り囲むバウンディングボックスが、前記ピクセルサンプリング点の何れかをカバーしているか否かを決定するステップと、
前記バウンディングボックスが前記ピクセルサンプリング点をすべて欠いている場合に前記オブジェクトを淘汰するステップと、
前記オブジェクトの各エッジに対して各サンプリング点をテストするステップと、
実行された前記テストから前記オブジェクトが何れかのピクセルサンプリング点をカバーしているか否かを決定するステップと、
前記決定の結果に依存して、前記オブジェクトを前記リストへ付加、または前記リストから拒絶するステップと、
を含むことを特徴とする方法。 - 前記サンプリング点が1×1ピクセルより大きく広がっているか否かを決定するステップと、
前記サンプリング点がこの制限を超えている場合に淘汰に関して前記オブジェクトをテストしないステップと、
を含む、請求項1に記載の方法。 - 各オブジェクト毎に、前記オブジェクトを矩形領域のためのリストに付加すべきか否かを決定するときに、前記オブジェクトのバウンディングボックス内に少なくとも部分的に入る矩形領域だけを選択するステップ、
を含む請求項1又は請求項2に記載の方法。 - 三次元コンピュータグラフィックス画像をシェーディングするシステムにおいて小さいオブジェクトを淘汰する装置であって、
画像が見られるディスプレイを、複数の矩形領域に細分する手段と、
各矩形領域毎に、前記矩形領域内に可視であることができる前記画像内のオブジェクトのリストを導出する手段と、
前記オブジェクトのリストを使用することによって、ディスプレイのために前記矩形領域をどのようにシェーディングすべきかを決定する手段と、
を含み、
前記オブジェクトのリストを導出する手段が、
各オブジェクト毎に、X及びY方向の最大値及び最小値を決定する手段と、
前記画像内の各オブジェクト毎に、前記X及びY方向の最大値及び最小値からバウンディングボックスを決定する手段と、
前記最大値及び最小値から、1組のピクセルサンプリング点を決定する手段と、
前記オブジェクトを取り囲むバウンディングボックスが、前記ピクセルサンプリング点の何れかをカバーしているか否かを決定する手段と、
前記バウンディングボックスが前記ピクセルサンプリング点をすべて欠いている場合に前記オブジェクトを淘汰する手段と、
前記オブジェクトの各エッジに対して各サンプリング点をテストする手段と、
該テストする手段により実行されたテストから前記オブジェクトが何れかのサンプリング点をカバーしているか否かを決定する手段と、
前記決定の結果に依存して、前記オブジェクトを前記リストへ付加、または前記リストから拒絶する手段と、
を含むことを特徴とする装置。 - 前記サンプリング点が前記X及びY方向における1×1ピクセルより大きく広がっているか否かを決定し、前記サンプリング点がこの制限を超えている場合に淘汰に関して前記オブジェクトをテストしない手段、を含む請求項4に記載の装置。
- 各オブジェクト毎に、前記オブジェクトを矩形領域のためのリストに付加すべきか否かを決定するときに、前記バウンディングボックス内に少なくとも部分的に入る矩形領域だけを選択する手段、を含む請求項4又は請求項5に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0307095.0A GB0307095D0 (en) | 2003-03-27 | 2003-03-27 | Improvements to a tiling system for 3d rendered graphics |
GB0307095.0 | 2003-03-27 | ||
PCT/GB2004/001076 WO2004086309A2 (en) | 2003-03-27 | 2004-03-12 | Improvements to a tiling system for 3d rendered graphics |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006521612A JP2006521612A (ja) | 2006-09-21 |
JP4690312B2 true JP4690312B2 (ja) | 2011-06-01 |
Family
ID=9955666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006505960A Expired - Lifetime JP4690312B2 (ja) | 2003-03-27 | 2004-03-12 | 3dリンダリングされたグラフィックスのためのタイリングシステムの改良 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7834872B2 (ja) |
EP (1) | EP1611551B1 (ja) |
JP (1) | JP4690312B2 (ja) |
GB (3) | GB0307095D0 (ja) |
WO (1) | WO2004086309A2 (ja) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8692844B1 (en) | 2000-09-28 | 2014-04-08 | Nvidia Corporation | Method and system for efficient antialiased rendering |
US8775997B2 (en) | 2003-09-15 | 2014-07-08 | Nvidia Corporation | System and method for testing and configuring semiconductor functional circuits |
US8732644B1 (en) | 2003-09-15 | 2014-05-20 | Nvidia Corporation | Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits |
US8775112B2 (en) | 2003-09-15 | 2014-07-08 | Nvidia Corporation | System and method for increasing die yield |
US8711161B1 (en) | 2003-12-18 | 2014-04-29 | Nvidia Corporation | Functional component compensation reconfiguration system and method |
US8723231B1 (en) | 2004-09-15 | 2014-05-13 | Nvidia Corporation | Semiconductor die micro electro-mechanical switch management system and method |
US8711156B1 (en) | 2004-09-30 | 2014-04-29 | Nvidia Corporation | Method and system for remapping processing elements in a pipeline of a graphics processing unit |
US8427496B1 (en) | 2005-05-13 | 2013-04-23 | Nvidia Corporation | Method and system for implementing compression across a graphics bus interconnect |
GB0524804D0 (en) | 2005-12-05 | 2006-01-11 | Falanx Microsystems As | Method of and apparatus for processing graphics |
US20070188491A1 (en) * | 2005-12-12 | 2007-08-16 | Ensco, Inc. | System and method for fast efficient contour shading of sampled data |
US8698811B1 (en) | 2005-12-15 | 2014-04-15 | Nvidia Corporation | Nested boustrophedonic patterns for rasterization |
US8390645B1 (en) | 2005-12-19 | 2013-03-05 | Nvidia Corporation | Method and system for rendering connecting antialiased line segments |
US9117309B1 (en) | 2005-12-19 | 2015-08-25 | Nvidia Corporation | Method and system for rendering polygons with a bounding box in a graphics processor unit |
US8928676B2 (en) | 2006-06-23 | 2015-01-06 | Nvidia Corporation | Method for parallel fine rasterization in a raster stage of a graphics pipeline |
US8477134B1 (en) * | 2006-06-30 | 2013-07-02 | Nvidia Corporation | Conservative triage of polygon status using low precision edge evaluation and high precision edge evaluation |
GB2449399B (en) * | 2006-09-29 | 2009-05-06 | Imagination Tech Ltd | Improvements in memory management for systems for generating 3-dimensional computer images |
US8427487B1 (en) | 2006-11-02 | 2013-04-23 | Nvidia Corporation | Multiple tile output using interface compression in a raster stage |
US8482567B1 (en) | 2006-11-03 | 2013-07-09 | Nvidia Corporation | Line rasterization techniques |
US9965886B2 (en) | 2006-12-04 | 2018-05-08 | Arm Norway As | Method of and apparatus for processing graphics |
GB0710795D0 (en) * | 2007-06-05 | 2007-07-18 | Arm Norway As | Method of and apparatus for processing graphics |
JP4370438B2 (ja) * | 2007-06-27 | 2009-11-25 | Necシステムテクノロジー株式会社 | ベクター画像描画装置、ベクター画像描画方法およびプログラム |
GB2452300B (en) * | 2007-08-30 | 2009-11-04 | Imagination Tech Ltd | Predicated geometry processing in a tile based rendering system |
GB2461821B (en) | 2007-09-12 | 2010-06-30 | Imagination Tech Ltd | Methods and systems for generating 3-dimensional computer images |
US8724483B2 (en) | 2007-10-22 | 2014-05-13 | Nvidia Corporation | Loopback configuration for bi-directional interfaces |
US8063903B2 (en) * | 2007-11-09 | 2011-11-22 | Nvidia Corporation | Edge evaluation techniques for graphics hardware |
US8059119B2 (en) * | 2007-12-05 | 2011-11-15 | Stmicroelectronics S.R.L. | Method for detecting border tiles or border pixels of a primitive for tile-based rendering |
US8780123B2 (en) | 2007-12-17 | 2014-07-15 | Nvidia Corporation | Interrupt handling techniques in the rasterizer of a GPU |
US9064333B2 (en) * | 2007-12-17 | 2015-06-23 | Nvidia Corporation | Interrupt handling techniques in the rasterizer of a GPU |
US8681861B2 (en) | 2008-05-01 | 2014-03-25 | Nvidia Corporation | Multistandard hardware video encoder |
US8923385B2 (en) | 2008-05-01 | 2014-12-30 | Nvidia Corporation | Rewind-enabled hardware encoder |
US8587610B2 (en) * | 2008-12-12 | 2013-11-19 | Microsoft Corporation | Rendering source content for display |
GB0823254D0 (en) | 2008-12-19 | 2009-01-28 | Imagination Tech Ltd | Multi level display control list in tile based 3D computer graphics system |
GB0823468D0 (en) | 2008-12-23 | 2009-01-28 | Imagination Tech Ltd | Display list control stream grouping in tile based 3D computer graphics systems |
US8217962B2 (en) * | 2009-01-29 | 2012-07-10 | Microsoft Corporation | Single-pass bounding box calculation |
US20110063305A1 (en) | 2009-09-16 | 2011-03-17 | Nvidia Corporation | Co-processing techniques on heterogeneous graphics processing units |
KR101609266B1 (ko) * | 2009-10-20 | 2016-04-21 | 삼성전자주식회사 | 타일 기반의 랜더링 장치 및 방법 |
US9530189B2 (en) | 2009-12-31 | 2016-12-27 | Nvidia Corporation | Alternate reduction ratios and threshold mechanisms for framebuffer compression |
US9331869B2 (en) | 2010-03-04 | 2016-05-03 | Nvidia Corporation | Input/output request packet handling techniques by a device specific kernel mode driver |
US9171350B2 (en) | 2010-10-28 | 2015-10-27 | Nvidia Corporation | Adaptive resolution DGPU rendering to provide constant framerate with free IGPU scale up |
US9019280B2 (en) | 2011-07-22 | 2015-04-28 | Qualcomm Incorporated | Area-based rasterization techniques for a graphics processing system |
US9633458B2 (en) * | 2012-01-23 | 2017-04-25 | Nvidia Corporation | Method and system for reducing a polygon bounding box |
US20130257885A1 (en) * | 2012-03-28 | 2013-10-03 | Intel Corporation | Low Power Centroid Determination and Texture Footprint Optimization For Decoupled Sampling Based Rendering Pipelines |
US9495781B2 (en) * | 2012-06-21 | 2016-11-15 | Nvidia Corporation | Early sample evaluation during coarse rasterization |
US9424685B2 (en) | 2012-07-31 | 2016-08-23 | Imagination Technologies Limited | Unified rasterization and ray tracing rendering environments |
US9218679B2 (en) * | 2012-10-08 | 2015-12-22 | Intel Corporation | Reduced bitcount polygon rasterization |
US9317948B2 (en) | 2012-11-16 | 2016-04-19 | Arm Limited | Method of and apparatus for processing graphics |
US9858709B2 (en) | 2012-11-29 | 2018-01-02 | Samsung Electronics Co., Ltd. | Apparatus and method for processing primitive in three-dimensional (3D) graphics rendering system |
US9607407B2 (en) | 2012-12-31 | 2017-03-28 | Nvidia Corporation | Variable-width differential memory compression |
US9591309B2 (en) | 2012-12-31 | 2017-03-07 | Nvidia Corporation | Progressive lossy memory compression |
GB2511817A (en) | 2013-03-14 | 2014-09-17 | Imagination Tech Ltd | Rendering in computer graphics systems |
US9633469B2 (en) * | 2013-03-15 | 2017-04-25 | Nvidia Corporation | Conservative rasterization of primitives using an error term |
US10204391B2 (en) | 2013-06-04 | 2019-02-12 | Arm Limited | Method of and apparatus for processing graphics |
US9710894B2 (en) | 2013-06-04 | 2017-07-18 | Nvidia Corporation | System and method for enhanced multi-sample anti-aliasing |
CN104516880A (zh) * | 2013-09-26 | 2015-04-15 | Sap欧洲公司 | 图形的基于区块的布局 |
GB2520076B (en) * | 2013-11-11 | 2020-07-29 | Advanced Risc Mach Ltd | Rasterisation in graphics processing systems |
GB2526598B (en) * | 2014-05-29 | 2018-11-28 | Imagination Tech Ltd | Allocation of primitives to primitive blocks |
GB2524121B (en) * | 2014-06-17 | 2016-03-02 | Imagination Tech Ltd | Assigning primitives to tiles in a graphics processing system |
US10217272B2 (en) * | 2014-11-06 | 2019-02-26 | Intel Corporation | Zero-coverage rasterization culling |
GB2537659B (en) * | 2015-04-22 | 2019-05-01 | Imagination Tech Ltd | Tiling a primitive in a graphics processing system |
GB2537661B (en) | 2015-04-22 | 2018-09-26 | Imagination Tech Ltd | Tiling a primitive in a graphics processing system |
GB2539509B (en) * | 2015-06-19 | 2017-06-14 | Advanced Risc Mach Ltd | Method of and apparatus for processing graphics |
US9959665B2 (en) * | 2015-07-21 | 2018-05-01 | Qualcomm Incorporated | Zero pixel culling for graphics processing |
GB2541692B (en) * | 2015-08-26 | 2019-10-02 | Advanced Risc Mach Ltd | Graphics processing systems |
GB2549787B (en) * | 2016-04-29 | 2020-09-30 | Imagination Tech Ltd | Generation of a control stream for a tile |
GB2553744B (en) | 2016-04-29 | 2018-09-05 | Advanced Risc Mach Ltd | Graphics processing systems |
EP3249612B1 (en) | 2016-04-29 | 2023-02-08 | Imagination Technologies Limited | Generation of a control stream for a tile |
GB201713052D0 (en) | 2017-08-15 | 2017-09-27 | Imagination Tech Ltd | Single pass rendering for head mounted displays |
GB2574361B (en) | 2017-12-18 | 2021-03-24 | Advanced Risc Mach Ltd | Graphics Processing |
US10726610B2 (en) | 2018-08-29 | 2020-07-28 | Arm Limited | Efficient graphics processing using metadata |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6437780B1 (en) * | 1999-03-17 | 2002-08-20 | Nvidia Us Investment Company | Method for determining tiles in a computer display that are covered by a graphics primitive |
JP2002529871A (ja) * | 1998-11-06 | 2002-09-10 | イマジネイション テクノロジーズ リミテッド | 3次元コンピュータ生成画像のシェーディング |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2251770B (en) * | 1991-01-09 | 1995-01-11 | Du Pont Pixel Systems | Graphics accelerator system with polygon traversal operation |
US5265210A (en) * | 1991-11-04 | 1993-11-23 | Calcomp Inc. | Method and apparatus for plotting pixels to approximate a straight line on a computer display device without substantial irregularities |
US5729672A (en) * | 1993-07-30 | 1998-03-17 | Videologic Limited | Ray tracing method and apparatus for projecting rays through an object represented by a set of infinite surfaces |
US5668940A (en) * | 1994-08-19 | 1997-09-16 | Martin Marietta Corporation | Method and apparatus for anti-aliasing polygon edges in a computer imaging system |
GB2336982B (en) | 1995-01-31 | 2000-01-19 | Videologic Ltd | Improvements relating to computer 3D rendering systems |
US5864342A (en) * | 1995-08-04 | 1999-01-26 | Microsoft Corporation | Method and system for rendering graphical objects to image chunks |
US5809219A (en) * | 1996-04-15 | 1998-09-15 | Silicon Graphics, Inc. | Analytic motion blur coverage in the generation of computer graphics imagery |
US6259452B1 (en) * | 1997-04-14 | 2001-07-10 | Massachusetts Institute Of Technology | Image drawing system and method with real-time occlusion culling |
US6300965B1 (en) * | 1998-02-17 | 2001-10-09 | Sun Microsystems, Inc. | Visible-object determination for interactive visualization |
US6624823B2 (en) * | 1998-02-17 | 2003-09-23 | Sun Microsystems, Inc. | Graphics system configured to determine triangle orientation by octant identification and slope comparison |
US6099573A (en) * | 1998-04-17 | 2000-08-08 | Sandia Corporation | Method and apparatus for modeling interactions |
US6646639B1 (en) * | 1998-07-22 | 2003-11-11 | Nvidia Corporation | Modified method and apparatus for improved occlusion culling in graphics systems |
EP1287494B1 (en) * | 2000-06-08 | 2007-03-14 | Imagination Technologies Limited | Tiling and compression for rendering 3d images |
US6760038B2 (en) * | 2001-05-31 | 2004-07-06 | Geometric Software Solutions Co. Limited | Method for recognizing blends in solid models |
JP3981808B2 (ja) * | 2001-11-19 | 2007-09-26 | 信越化学工業株式会社 | 射出成形金型及びそれを用いた射出成形品の製造方法 |
US7081903B2 (en) * | 2001-12-12 | 2006-07-25 | Hewlett-Packard Development Company, L.P. | Efficient movement of fragment stamp |
US6693637B2 (en) | 2001-12-31 | 2004-02-17 | Intel Corporation | Method and apparatus for determining bins to be updated for polygons, including lines |
-
2003
- 2003-03-27 GB GBGB0307095.0A patent/GB0307095D0/en not_active Ceased
-
2004
- 2004-03-12 EP EP04720053.0A patent/EP1611551B1/en not_active Expired - Lifetime
- 2004-03-12 JP JP2006505960A patent/JP4690312B2/ja not_active Expired - Lifetime
- 2004-03-12 GB GBGB0405615.6A patent/GB0405615D0/en not_active Ceased
- 2004-03-12 WO PCT/GB2004/001076 patent/WO2004086309A2/en active Application Filing
- 2004-03-26 US US10/811,071 patent/US7834872B2/en not_active Expired - Lifetime
- 2004-03-29 GB GB0407045A patent/GB2401522B/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002529871A (ja) * | 1998-11-06 | 2002-09-10 | イマジネイション テクノロジーズ リミテッド | 3次元コンピュータ生成画像のシェーディング |
US6437780B1 (en) * | 1999-03-17 | 2002-08-20 | Nvidia Us Investment Company | Method for determining tiles in a computer display that are covered by a graphics primitive |
Also Published As
Publication number | Publication date |
---|---|
US20040246251A1 (en) | 2004-12-09 |
GB0407045D0 (en) | 2004-04-28 |
WO2004086309A2 (en) | 2004-10-07 |
GB0307095D0 (en) | 2003-04-30 |
GB2401522B (en) | 2005-06-15 |
GB0405615D0 (en) | 2004-04-21 |
WO2004086309A3 (en) | 2004-12-23 |
EP1611551B1 (en) | 2023-06-28 |
GB2401522A (en) | 2004-11-10 |
US7834872B2 (en) | 2010-11-16 |
JP2006521612A (ja) | 2006-09-21 |
EP1611551A2 (en) | 2006-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4690312B2 (ja) | 3dリンダリングされたグラフィックスのためのタイリングシステムの改良 | |
US11276233B2 (en) | Rendering in computer graphics systems | |
EP3748584B1 (en) | Gradient adjustment for texture mapping for multiple render targets with resolution that varies by screen location | |
US8035641B1 (en) | Fast depth of field simulation | |
US10957082B2 (en) | Method of and apparatus for processing graphics | |
JP4237271B2 (ja) | 3dグラフィックスにおける属性補間のための方法及び装置 | |
JP5232358B2 (ja) | アウトラインフォントのレンダリング | |
US6636212B1 (en) | Method and apparatus for determining visibility of groups of pixels | |
TWI434226B (zh) | 影像處理技術 | |
CN110728740B (zh) | 虚拟摄影测量 | |
US20040075654A1 (en) | 3-D digital image processor and method for visibility processing for use in the same | |
US20050068333A1 (en) | Image processing apparatus and method of same | |
US10032308B2 (en) | Culling objects from a 3-D graphics pipeline using hierarchical Z buffers | |
TWI559257B (zh) | 使用微多邊形鋪接技術的方法、媒體及設備 | |
EP1636787B1 (en) | Shading computer-generated objects using generalized shading regions | |
US7948487B2 (en) | Occlusion culling method and rendering processing apparatus | |
US7812837B2 (en) | Reduced Z-buffer generating method, hidden surface removal method and occlusion culling method | |
US20020135591A1 (en) | Method, system, and computer program product for visibility culling of terrain | |
JPH07152923A (ja) | テクスチャ処理されたオブジェクトをレンダリングする方法及び装置 | |
Rosen | Rectilinear texture warping for fast adaptive shadow mapping | |
CN101271588A (zh) | 可重建几何阴影图方法 | |
JP5937957B2 (ja) | リアルタイム大局照明レンダリングシステム | |
US8462156B1 (en) | Method and system for generating shadows in a graphics processing unit | |
JPH10162161A (ja) | ユーザ定義によるルームおよびウインドウを用いた効率的レンダリング | |
Woo | Efficient shadow computations in ray tracing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091026 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100126 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4690312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |