JP4675467B2 - 半導体回路の製造方法 - Google Patents
半導体回路の製造方法 Download PDFInfo
- Publication number
- JP4675467B2 JP4675467B2 JP2000281158A JP2000281158A JP4675467B2 JP 4675467 B2 JP4675467 B2 JP 4675467B2 JP 2000281158 A JP2000281158 A JP 2000281158A JP 2000281158 A JP2000281158 A JP 2000281158A JP 4675467 B2 JP4675467 B2 JP 4675467B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- particles
- semiconductor circuit
- region
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000002245 particle Substances 0.000 claims description 110
- 230000002159 abnormal effect Effects 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 36
- 239000010408 film Substances 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 25
- 238000010884 ion-beam technique Methods 0.000 claims description 11
- 238000002425 crystallisation Methods 0.000 claims description 10
- 230000008025 crystallization Effects 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 47
- 239000010410 layer Substances 0.000 description 38
- 238000012545 processing Methods 0.000 description 34
- 239000000758 substrate Substances 0.000 description 32
- 230000008439 repair process Effects 0.000 description 31
- 239000011521 glass Substances 0.000 description 27
- 238000007689 inspection Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Welding Or Cutting Using Electron Beams (AREA)
- Laser Beam Processing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁基板上に形成された非晶質層を結晶化させる過程で生じた結晶性の乱れを補償する技術に関し、特に、液晶表示装置の信号線駆動用のアナログスイッチ等のリペア技術に関する。
【０００２】
【従来の技術】
液晶表示装置は、高画質、薄型軽量、低消費電力という大きな利点を有するため、ノート型コンピュータや携帯電子機器などに幅広く利用されている。特に、最近では、移動度の高い多結晶シリコンによる薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を画素表示用スイッチング素子や信号線駆動用のスイッチング素子に用いた液晶表示装置の開発研究が盛んに行われている。
【０００３】
この種の液晶表示装置は、ガラス基板の上面に非晶質シリコン層を成膜した後、熱処理等を行って非晶質シリコン層を多結晶シリコン層に変換し、この多結晶シリコン層の一部をＴＦＴのチャネル領域として利用している。
【０００４】
多結晶シリコンによるＴＦＴは、素子サイズを小さくできるため、高集積化が可能で、高解像度の液晶表示装置を実現することができる。また、移動度が高いため、駆動回路用のＴＦＴとしても利用でき、画素アレイ部と駆動回路とを同一基板上に一体的に形成できるという利点もある。
【０００５】
【発明が解決しようとする課題】
多結晶シリコンによるＴＦＴを大面積にわたり均一に形成するには、ガラス基板上に成膜した非晶質シリコン層等の半導体層を固相成長させて結晶化させる結晶化プロセスが必要となる。しかしながら、ガラス基板には、突起やガラス穴等の異物が多数含まれているため、結晶化プロセスを行ったときに、多結晶シリコン層の粒子形状が不均一になり、異常粒径の粒子が生成されてしまうことがある。この結果、チャネル領域に局所的にしきい値の異なる粒子が存在するＴＦＴが形成されるという問題がある。
【０００６】
特に、ビデオバス上の画素信号を映像信号線に書き込むアナログスイッチは、大電流を必要とするためチャネル幅Ｗを大きくしていることにより、ガラス基板内の異物等による影響を受けやすくなっているため、局所的にしきい値の異なる粒子が存在するＴＦＴが形成されやすい。
【０００７】
アナログスイッチを構成するＴＦＴに、上述したしきい値の異なる粒子が存在するＴＦＴが形成されると、オフ状態を維持すべきときにリーク電流を生じさせるため、完全にアナログスイッチをオフできなくなり、表示特性を劣化させてしまう。
【０００８】
このようなガラス基板内の異物や微小ガラス孔等によるしきい値変動は、ガラス表面の洗浄方法の改善や、ガラスの製造方法の改善により、ある程度抑制することができる。しかしながら、スピン型の洗浄方法では、回転時に洗浄液が微小な液体、すなわち霧状になって、洗浄中のある時期に再降下して表面を汚染してしまうという問題があり、霧の発生や再降下のどちらも完全には防止できない。
【０００９】
また、ガラスの製造方法を改善することは、かなりのコストがかかることが予想され、液晶表示装置のコストダウンが難しくなる。
【００１０】
一方、特許第2746411号公報には、液晶ディスプレイ素子の表示状態を評価し、その評価結果に基づいた照射量の光ビームをしきい値がドリフトしている薄膜トランジスタ全体（全領域）に照射し、ＴＦＴドレイン電流による調整を行うことにより、ＴＦＴのしきい値電圧の均一化を行う技術が開示されている。
【００１１】
ところが、この公報は、空間電荷によるＴＦＴのしきい値電圧ドリフトの調整方法であり、上述の異常粒子存在によるＴＦＴドレイン電流リークの修正方法とは異なるものである。
【００１２】
本発明は、このような点に鑑みてなされたものであり、その目的は、しきい値の異なる粒子が存在するＴＦＴが形成された場合には、粒子が存在するＴＦＴ異常領域の動作を制限するようにして、製造歩留まりの向上を図る半導体回路の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の一態様では、一主面に、チャネル領域、前記チャネル領域を挟んで配置されるソースおよびドレイン領域を含む半導体層と、前記チャネル領域とは絶縁膜を介して配置されるゲート電極と、前記ソース領域に電気的に接続されるソース電極と、前記ドレイン領域に電気的に接続されるドレイン領域と、を備えた半導体回路の製造方法において、前記半導体層は、結晶化プロセスにより異常粒径の粒子が生成され、前記半導体層の前記チャネル領域の前記異常粒径の粒子に選択的にエネルギー線を照射することにより溶融・再結晶化させ、前記異常粒径の粒子を顆粒状にする工程を備えることを特徴とする半導体回路の製造方法が提供される。
【００１４】
本発明の一態様では、一主面に、チャネル領域、前記チャネル領域を挟んで配置されるソースおよびドレイン領域を含む半導体層と、前記チャネル領域とは絶縁膜を介して配置されるゲート電極と、前記ソース領域に電気的に接続されるソース電極と、前記ドレイン領域に電気的に接続されるドレイン領域と、を備えた半導体回路の製造方法において、前記半導体層は、結晶化プロセスにより異常粒径の粒子が生成され、前記半導体層の前記チャネル領域の前記異常粒径の粒子に選択的にエネルギー線を照射することにより高抵抗化させる工程を備えることを特徴とする半導体回路の製造方法が提供される。
【００１５】
本発明の一態様では、一主面に、チャネル領域、前記チャネル領域を挟んで配置されるソースおよびドレイン領域を含む半導体層と、前記チャネル領域とは絶縁膜を介して配置されるゲート電極と、前記ソース領域に電気的に接続されるソース電極と、前記ドレイン領域に電気的に接続されるドレイン領域と、を備えた半導体回路の製造方法において、前記半導体層は、結晶化プロセスにより異常粒径の粒子が生成され、前記半導体層の前記チャネル領域の前記異常粒径の粒子に選択的にエネルギー線を照射することにより除去する工程を備えることを特徴とする半導体回路の製造方法が提供される。
【００１６】
【発明の実施の形態】
以下、本発明に係る半導体回路の製造方法について、図面を参照しながら具体的に説明する。以下では、半導体回路の製造方法の一例として、多結晶シリコンによるＴＦＴを用いたアクティブマトリクス液晶表示装置の製造方法について説明する。
【００１７】
（第１の実施形態）
図１は本発明の一実施形態に係る液晶表示装置内のＴＦＴをガラス基板の裏側から見た図であり、一例として、液晶表示装置のアレイ基板上に形成されるアナログスイッチ用のＴＦＴを示している。図２は図１のＡ−Ａ線断面図である。
【００１８】
図１に示すように、ソース領域５１とドレイン領域５２内には、それぞれ複数のコンタクト５３，５４が形成されており、これらコンタクト５３，５４を介して、ソース領域５１はソース電極１０に接続され、ドレイン領域５２はドレイン電極１１に接続されている。
【００１９】
また、ソース領域５１とドレイン領域５２の間、すなわちゲート電極（図１では不図示）の直下には、チャネル領域５５が形成されている。図１は、ガラス基板１内の異物の影響により、チャネル領域５５内に異常粒径の粒子５７が生成された例を示している。
【００２０】
本実施形態は、以下に詳述するように、異常粒径の粒子５７の周囲（点線５８で示す範囲）にレーザを照射することにより、異常粒径の粒子５７を顆粒状にし、粒子５７により生成されたしきい値の異なる領域のＴＦＴの動作を制限する点に特徴がある。
【００２１】
次に、図３を用いて液晶表示装置の製造工程について説明する。
まず、ガラス基板１上に、例えばプラズマＣＶＤ法により、膜厚30nm〜100nmの非結晶シリコンを成膜する。次に、エネルギー照射、例えばエキシマ・レーザ・アニール法により、非結晶シリコン層を多結晶シリコン層に変換した後、フォトリソグラフィ工程により多結晶シリコン層を島状にエッチング加工して半導体層２を形成する（図３（ａ））。
【００２２】
次に、半導体層２の上面をゲート絶縁膜３で覆う。ゲート絶縁膜３は、例えばプラズマＣＶＤ法により形成される膜厚100nm程度の酸化シリコン膜である。
【００２３】
次に、ゲート絶縁膜３の上面に、スパッタリング法により、第１の配線層となるMoＷ合金を成膜する。このMoＷ合金をフォトリソグラフィ工程によりエッチング加工し、レジスト剥離を行ってゲート電極４を形成する（図３（ｂ））。
【００２４】
次に、第１の配線層のゲート電極４をマスクとして、例えばボロン（Ｂ）の高濃度ドーピングを行う。ドーピングには、例えばイオン注入を行い、ドーズ量は２×1015〜５×1016／cm2程度が最適である。このイオン注入により、半導体層２内にソース領域５とドレイン領域６とが形成される（図３（ｂ））。
【００２５】
次に、ゲート電極４とゲート絶縁膜３の上面を、酸化シリコンなどを材料とする層間絶縁膜７で覆う。
【００２６】
次に、ソース領域５とドレイン領域６の上方のゲート絶縁膜３の一部の領域と、層間絶縁膜７の一部の領域とをフォトリソグラフィ工程によりエッチング除去し、コンタクトホール８，９を形成する（図３（ｃ））。
【００２７】
次に、層間絶縁膜７の上面に、第２の配線層として、スパッタリングにより、アルミニウムAlを膜厚500nm程度成膜し、フォトリソグラフィ工程によりエッチング加工して、ソース電極１０、ドレイン電極１１および信号配線を形成する。
【００２８】
ソース電極１０は、コンタクトホール８を介してソース領域５に接続され、ドレイン電極１１は、コンタクトホール９を介してドレイン領域６に接続される（図３（ｃ））。このようにして、画素部のＴＦＴと駆動回路の一部のＴＦＴ、例えばアナログスイッチ用のＴＦＴがガラス基板１上に形成される。
【００２９】
ソース電極１０やドレイン電極１１の上面には、図２に示すように絶縁膜１２が形成され、絶縁膜１２の上面には、カラーフィルタ層１３が形成され、その上面にはオーバーコート層１４が形成され、その上面の表示領域に対応する部分には画素電極１５が形成され、さらにその上面には配向膜１６が形成される。以上により、アレイ基板が完成する。アレイ基板と対向する対向基板は、ガラス基板上に対向電極１７と配向膜１８を備え、これら基板間に液晶層１９を挟んで封止されて、液晶表示装置が完成する。
【００３０】
液晶表示装置の製造が終わった後、検査工程が行われる。検査工程では、表示欠陥画素のリペア処理などが行われる。
【００３１】
上述したように、非晶質シリコン層を結晶化させる結晶化プロセスを行う際、ガラス基板１内にガラス穴等の異物が存在すると、その影響を受けて多結晶シリコン層内に異常粒径の粒子が生成され、その周囲にしきい値の異なる領域を有したＴＦＴが形成されてしまう。
【００３２】
特に、信号線駆動用のアナログスイッチを構成するトランジスタは、大電流を流せるようにチャネル幅を大きくしているため、ガラス基板１内の異物の影響をより受けやすく、チャネル領域に異常粒径の粒子が生成される可能性が高い。
【００３３】
半導体層２中の異常粒子の周囲にレーザを照射すると、溶融・再結晶化し、異常粒径の粒子が顆粒状になって移動度が下がり、その結果、その周囲が高抵抗化される。これにより、局所的に形成されたしきい値の異なる領域のＴＦＴ動作が制限され、結果として、ＴＦＴのオフ時の動作が安定化することを本出願人は実験により確かめた。
【００３４】
この実験では、レーザ装置として、波長532nmのＹＡＧレーザの第２高調波を発生するＮＴＮ製のレーザリペア装置NRS-45を用いた。
【００３５】
図４は実験に用いたレーザリペア装置の概略構成を示すブロック図である。図４のレーザリペア装置２０は、レーザ光照射ユニット２１と、リペア用ＣＣＤ２２と、画像処理用ＣＣＤ２３と、画像処理ユニット２４と、光学系移動ユニット２５と、検査ステージ２６と、パネル駆動ユニット２７と、システム制御ユニット２８と、モニタ装置２９とを有する。
【００３６】
レーザ光照射ユニット２１は、リペア対象となる液晶パネル３０にレーザ光を照射するものであり、その先端部には複数の対物レンズが交換可能に配置された顕微鏡ユニット３１が設けられている。レーザ光照射ユニット２１と顕微鏡ユニット３１の動作は、後述するシステム制御ユニット２８により制御される。
【００３７】
リペア用ＣＣＤ２２は、顕微鏡ユニット３１を介して、リペアすべきＴＦＴ（例えば、映像信号線書き込み用のアナログスイッチを構成するＴＦＴ）の配線パターンの画像を画像データとして取り込む画像取り込み装置である。このリペア用ＣＣＤ２２で取り込んだ画像データは画像処理ユニット２４に送られる。
【００３８】
画像処理用ＣＣＤ２３は、液晶パネル３０の点灯状態を画像データとして取り込む画像取り込み装置であり、リペア前後のそれぞれの液晶パネル３０の点灯状態を画像データとして取り込む。この画像処理用ＣＣＤ２３で取り込んだ画像データは画像処理ユニット２４に送られる。
【００３９】
画像処理ユニット２４は、画像処理用ＣＣＤ２３から送られてきた画像テータを解析して異常粒径の粒子の検出を行い、粒子の位置とその種類を判別する。ここで、異常粒径の粒子の位置は位置情報（ＸＹの座標値）で、またその種類はあらかじめ登録された粒子の識別情報で表される。この異常粒径の粒子の位置とその種類に関する情報はシステム制御ユニット２８に送られる。
【００４０】
また、画像処理ユニット２４は、画像を解析して異常粒径の粒子の存在を自動認識する。これにより、どのような形状にリペアするかが特定される。ここで認識された異常粒径の粒子に関する情報はシステム制御ユニット２８に送られ、レーザ光照射ユニット２１では、この情報をもとにレーザ光を照射する。
【００４１】
光学系移動ユニット２５は、レーザ光照射ユニット２１と画像処理用ＣＣＤ２３を、液晶パネル３０に対して水平方向に移動させるための装置である。レーザ光照射ユニット２１と画像処理用ＣＣＤ２３は、それぞれの作業ステップに応じて液晶パネル３０上に平面的に一致する位置に配置される。光学系移動ユニット２５の動作は、システム制御ユニット２８により制御されている。
【００４２】
なお、この実施形態のリペアシステムでは、定位置に保持された液晶パネル３０に対して、レーザ光照射ユニット２１と画像処理用ＣＣＤ２３を水平方向に移動するように構成してもよい。また、レーザ光照射ユニット２１と画像処理用ＣＣＤ２３に対して、液晶パネル３０を水平方向に移動するように構成してもよい。また、レーザ光照射ユニット２１および画像処理用ＣＣＤ２３と液晶パネル３０との両方を、それぞれ平面的に相対移動するように構成してもよい。
【００４３】
検査ステージ２６は、液晶パネル３０を定位置に保持するためのパネル保持装置であり、液晶パネル３０を背面から照らすための図示しないバックライトを内蔵している。液晶パネル３０を検査ステージ２６に載せる手段としては、作業者による手置き又は自動搬送機がある。
【００４４】
なお、レーザ光照射ユニット２１と画像処理用ＣＣＤ２３に対して、液晶パネル３０を水平方向に移動するように構成する場合は、検査ステージ２６に平面Ｘ−Ｙ方向に移動可能な機構を設ける。
【００４５】
パネル駆動ユニット２７は、検査ステージ２６上に保持された液晶パネル３０の電極端子に図示しないプローブを接続してテスト用信号を供給し、また、バックライトを点灯させて液晶パネル３０を点灯状態（表示状態）とする点灯検査装置である。このパネル駆動ユニット２７の動作は、後述するシステム制御ユニット２８による検査・リペアの動作と連動している。
【００４６】
システム制御ユニット２８は、このシステム全体の動作を制御する制御装置であり、レーザ光照射ユニット２１、光学系移動ユニット２５および検査ステージ２６の動作を制御するとともに、画像処理ユニット２４から送られてきた画像データに基づいてリペアの成否を判定する。システム制御ユニット２８の動作については後に詳細に説明する。
【００４７】
上記システム制御ユニット２８と画像処理ユニット２４は、各種の演算処理を実行するＣＰＵと、このＣＰＵで行う処理の命令やデータなどを記憶するためのＲＯＭ、ＲＡＭ、磁気ディスク装置などの記憶装置で構成されている。
【００４８】
モニタ装置２９は、画像処理用ＣＣＤ２３とリペア用ＣＣＤ２２で取り込んだ画像データ、あるいはリペア条件やリペアの判定処理などを表示するためのディスプレイ装置である。
【００４９】
次に、上記のように構成されたリペアシステムにおいて、液晶パネル３０のリペアを行う場合の動作について説明する。
【００５０】
まず、手動又は自動搬送機により、欠陥画素を含む液晶パネル３０を検査ステージ２６上の所定位置に保持させる。
【００５１】
パネル駆動ユニット２７では、検査ステージ２６上に保持された液晶パネル３０の図示しない電極端子にプローブを接続させて、液晶パネル３０にテスト用信号を供給するとともに、図示しないバックライトを点灯させて液晶パネル３０を点灯状態とする。なお、液晶パネル３０をパネル駆動ユニット２７にセットする作業は最初の１回のみとなる。
【００５２】
続いて、システム制御ユニット２８では、光学系移動ユニット２５を制御して、画像処理用ＣＣＤ２３を液晶パネル３０上に平面的に一致するように移動する。次に、画像処理用ＣＣＤ２３では、液晶パネル３０の点灯状態を画像データとして取り込み、画像処理ユニット２４に送る。この画像データを受け取った画像処理ユニット２４は、画像データを解析して異常粒径の粒子の検出を行い、その位置とその種類に関する情報をシステム制御ユニット２８に送る。
【００５３】
システム制御ユニット２８では、画像処理ユニット２４から送られた異常粒径の粒子の位置に関する情報を図示しない記憶装置に記憶するとともに、この位置情報をもとに光学系移動ユニット２５を制御して、レーザ光照射ユニット２１を液晶パネル３０の異常粒径の粒子上に平面的に一致するように移動させる。また、システム制御ユニット２８は、画像処理ユニット２４から送られた異常粒径の粒子の種類に関する情報をもとにレーザ光照射ユニット２１を制卸して、レーザ条件（パワー、スリット等）、顕微鏡ユニット３１の対物レンズの切り替え、および焦点合わせなどを行う。ここで、異常粒径の粒子に焦点が合うと、リペア用ＣＣＤでは、レーザ光照射ユニット２１の顕微鏡ユニット３１を介して異常粒径の粒子の配線パターンの画像を画像データとして取り込み、画像処理ユニット２４に送る。
【００５４】
画像処理ユニット２４は、送られてきた画像パターンを解析して、異常粒径の粒子の存在を自動認識し、ここで認識した情報をシステム制御ユニット２８に送る。システム制御ユニット２８では、送られてきた異常粒径の粒子に関する情報をもとにレーザ光照射ユニット２１を制御して、異常粒径の粒子にレーザ光を照射させてリペアを行う。このとき、液晶パネル３０は点灯状態のままとし、液晶パネル３０に含まれるすべての異常粒径の粒子について同様の操作を繰り返し実行する。
【００５５】
リペアが終了すると、システム制御ユニット２８は、レーザ光照射ユニット２１を制御して、画像処理用ＣＣＤ２３を液晶パネル３０上に平面的に一致するように移動する。次に、画像処理用ＣＣＤ２３は、リペアが終了した液晶パネル３０の点灯状態を画像データとして取り込み、画像処理ユニット２４に送る。
【００５６】
画像処理ユニット２４は、リペア前と同様に画像データを解析して異常粒径の粒子の検出を行い、その位置とその種類に関する情報をシステム制御ユニット２８に送る。
【００５７】
システム制御ユニット２８は、リペア前に記憶した異常粒径の粒子の位置に関する情報と、リペア後に送られてきた異常粒径の粒子の位置に関する情報とを比較し、これらが一致するかどうかを判定する。
【００５８】
ここで、リペア前後の異常粒径の粒子の位置が一致する場合はリペア不成功と判定し、またリペア前の粒子と同一位置に粒子がなければリペア成功と判定する。システム制御ユニット２８では、この判定結果をリペア対象となった液晶パネル３０と関連付けてモニタ装置上に表示する。
【００５９】
なお、モニタ装置では、画像処理用ＣＣＤ２３およびリペア用ＣＣＤで取り込んだ画像データや、システム制御ユニット２８からレーザ光照射ユニット２１に与えられたリペア条件などの情報を表示するようにしてもよい。
【００６０】
レーザ光照射ユニット２１から照射するレーザの強度が強すぎると、ゲート絶縁膜３が損傷して、ゲート電極４とソース電極８間が短絡し、ＴＦＴ自体が動作しなくなってしまう。このため、本実施形態では、レーザの影響が多結晶シリコンの裏面より下方に及ばないように、レーザの強度を非常に弱くした。実験によれば、レーザ強度を0.22μＪ〜0.06μＪの範囲内に設定した場合に最適な結果が得られた。一方、レーザ強度が0.06μＪ以下の場合には、局所的に形成されるＴＦＴが十分に高抵抗化せず、逆に、レーザ強度が0.22μＪ以上の場合には、ゲート絶縁膜３の破壊が始まることがわかった。
【００６１】
本出願人は、局所的に形成された異常領域によるＴＦＴのしきい値の異常動作を制限させるのに最適なレーザ照射長さも実験により確かめた。
【００６２】
図５はレーザの照射前後におけるアナログスイッチ用のＴＦＴの裏面の様子を示す図であり、図５（ａ）はレーザの照射前、図５（ｂ）はレーザの照射後の様子を示している。図５（ａ）に示すようにチャネル領域５５に異常粒径の粒子が生成されると、その周囲のプロセス生成温度が変化し、ＴＦＴ内に異常粒径の粒子の存在しない領域と、それとは異なったしきい値を持つ領域が生成される。
【００６３】
一方、図５（ｂ）に示すように、異常粒径の粒子の周囲に、レーザを照射すると、粒子が顆粒化して高抵抗化し、ＴＦＴのオフ時の動作が正常化する。図５（ｂ）の斜線で示した領域５８がレーザを照射した範囲である。本出願人の実験によれば、最適なレーザ照射長さは、５μｍ〜15μｍであった。
【００６４】
レーザの照射長さが短すぎると、異常領域によるＴＦＴのしきい値の異常動作を制限できない。また、照射長さが長すぎると、アナログスイッチが正常な特性を失ってしまう。
【００６５】
実験により、最適なレーザ照射長さがわかったため、レーザ照射によりドレイン−ソース間電流Ｉdsに影響が出ないようにＴＦＴの素子設計を行い、また、ＴＦＴの特性のばらつきも考慮することにより、レーザの照射によりＴＦＴの特性が劣化しないようにすることができる。
【００６６】
ところで、レーザを照射してチャネル領域内の一部を高抵抗化すると、レーザの照射位置周辺（図５（ｂ）の斜線部）はトランジスタ動作が制限される。しかしながら、アナログスイッチ用のＴＦＴでは、大電流を流せるように図５（ｂ）に示すようにソース・ドレインコンタクト５３，５４を複数設けているため、その一部が使えなくなっても、実害はない。また、ＴＦＴを設計する際に、予めリペアを予測して過剰設計すれば、なお望ましい。
【００６７】
図６は最適なレーザ強度およびレーザ照射長さのレーザを照射する前後でのＴＦＴの静特性を示す図である。例えば、Ｉd2については、図６の細線波形が照射前の静特性を示し、太線波形が照射後の静特性を示している。図示のように、照射前は、しきい値（図６のＶgs＝０Ｖ）の近傍で10-6nA以上ものオフ電流が流れ、照射後は、しきい値近傍のオフ電流が10-11Ａになっていることがわかる。オン電流は、レーザ照射前の95％程度であるが、対数グラフであるためにわからなくなっている。
【００６８】
このように、本実施形態では、ガラス基板１上に成膜された非結晶シリコン層を多結晶シリコンに変換する結晶化プロセスを行う際、ガラス基板１内のガラス穴等の異物の影響を受けて、多結晶シリコン層に異常粒径の粒子が生成された場合に、その粒子をレーザにより顆粒化してその周囲を高抵抗化するようにしたため、ＴＦＴのオフ時のリーク電流を抑制でき、表示特性がよくなる。
【００６９】
上述した実施形態では、ＹＡＧレーザの波長532nmの第２高調波を照射する例を説明したが、レーザの種類や発振波長は特に問わない。他のレーザの種類として、例えば、ＹＡＧレーザの波長266nmの第４高調波や、波長282nmのエキシマレーザなどが考えられる。すなわち、レーザの照射によりチャネル領域の結晶性が変化して高抵抗化するものであれば、どのようなレーザを用いてもよい。ただし、使用するレーザの波長に応じて、最適なレーザ強度やレーザ照射長さを設定するのが望ましい。
【００７０】
上述した実施形態では、液晶表示装置の半導体回路を用いて説明したが、これに限定されず、ＥＬ素子等を構成する半導体回路にも適用できる。また、本実施形態では、ガラス基板上に半導体回路を形成する一例を示したが、基板はSiウエハ等であってもよい。
【００７１】
上述した各実施形態では、信号線駆動用のアナログスイッチを構成するＴＦＴをリペアする例について説明したが、液晶表示装置内の他のＴＦＴ（例えば、画素表示用のＴＦＴ）についても同様の手法でリペアすることができる。
【００７２】
上述した各実施形態では、液晶表示装置の製造方法について説明したが、本発明は液晶表示装置以外の各種の半導体回路の製造方法に適用可能である。
【００７３】
（第２の実施形態）
第２の実施形態は、半導体回路を形成する基板にSiウエハを用いたときの製造方法を説明する。詳しくは、ＦＩＢ（Focused Ion Beam：集束イオンビーム）装置から照射されたイオンビームを用いて、ＴＦＴのチャネル領域内の欠陥検出領域を除去するものである。
【００７４】
ＦＩＢ装置は通常、ウエハ上にイオンビームを照射して配線領域の加工等を行うために用いられる。
【００７５】
本実施形態の半導体回路は、ガラスではなく、シリコン基板を用いる点を除けば、図３と同様の工程で製造される。ＴＦＴ基板の製造後に、メモリテスタにて回路検査が行われ、この検査工程の中で、ＦＩＢを用いた欠陥ＴＦＴのリペア処理が行われる。
【００７６】
図７はＦＩＢ装置の概略構成を示すブロック図である。図７のＦＩＢ装置は、イオンビームを射出するイオン銃６１と、サプレッサ電極６２と、引き出し電極６３と、レンズ電極６４と、ブランキングプレート６５と、ブランキングアパーチャ６６と、オクトポール偏向器６７と、検出器６８とを有する。
【００７７】
ＦＩＢ装置のレンズには、静電レンズが用いられる。イオン銃６１の先端部分にはニードルが取り付けられ、ニードルの根元には試料溜があり、ここにイオン化される金属が蓄えられている。この金属は加速されて溶融し、ニードル先端に連続的に供給される。この金属を溶融状態を保ったままエミッタ先端まで引き出し、サプレッサ電極６２に対して正電圧を印加すると、エミッタ先端の液体表面には静電界による負の圧力が生じ、この圧力が表面張力による収縮力を上回ると、液体は円錐形状に成長する。この円錐の先端径は減少し続け、電界強度が数十Ｖ/nmになると、電界蒸発過程により表面原子がイオン化される。このような原理により、ＦＩＢ装置は、目標とする位置に精度よくイオンビームを照射できるという特徴を有する。
【００７８】
ＴＦＴ基板の製造後に行われる検査工程にて電流異常が検出され、ＦＩＢを用いたリペア工程にてＴＦＴのチャネル領域内に図１のような異常粒径の粒子が検出されると、この粒子に向けて図７のＦＩＢ装置からイオンビームを照射する。これにより、この異常粒径の粒子が物理的に除去される。
【００７９】
チャネル領域の一部をＦＩＢ装置により物理的に除去すると、その部分はチャネル領域として利用できなくなるが、予め余裕をもって広めにチャネル領域を形成しておけば、特にＴＦＴの動作に影響は起きない。
【００８０】
このように、第２の実施形態では、ＦＩＢ装置から照射されたイオンビームにより、ＴＦＴのチャネル領域内の欠陥検出領域を物理的に除去するため、ＴＦＴのしきい値が複数存在する等の不具合が起きなくなり、ＴＦＴの特性が安定化する。また、ＦＩＢ装置は、イオンビームを目的の位置に精度よく照射させることができ、ビーム径も小さいため、異常粒径の粒子付近の限られた領域のみを精度よく除去することができる。
【００８１】
なお、上述した実施形態では、シリコン基板上にＴＦＴを形成する例を説明したが、ガラス基板等の大面積に対応したＦＩＢ装置を用いる場合には、第１の実施形態と同様にガラス基板上に形成されたＴＦＴの欠陥検出領域に、ＦＩＢ装置によりイオンビームを照射することも可能である。
【００８２】
【発明の効果】
以上詳細に説明したように、本発明によれば、トランジスタの活性層にレーザを照射して活性層の結晶性を変化させるようにしたため、絶縁基板内の異物の影響を受けて活性層中に異常粒径の粒子が生成され、この粒子の周囲にしきい値の異なる領域が生成されても、そのトランジスタのうち、しきい値の異なる領域の動作を制限することができる。すなわち、しきい値の異なる異常領域が本来のトランジスタの動作に悪影響を与えるおそれがなくなる。
【００８３】
特に、信号線駆動用のアナログスイッチを構成するトランジスタは、大電流を流せるようにチャネル幅を大きくしており、その分、絶縁基板内の異物の影響を受けやすくなって、チャネル領域に異常粒径の粒子が生成されやすいが、仮に生成されたとしても、異物の混入した領域にレーザを照射することにより、この領域の動作を局所的に制限することができ、画素表示用のトランジスタがオフのときにリーク電流が流れなくなり、表示特性がよくなる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶表示装置内のＴＦＴをガラス基板の裏側から見た図（アナログスイッチ部の拡大図）。
【図２】図１のＡ−Ａ線断面図。
【図３】ＴＦＴの製造工程を示す図。
【図４】実験に用いたレーザリペア装置の概略構成を示すブロック図。
【図５】（ａ），（ｂ）はレーザの照射前後におけるＴＦＴの裏面の様子を示す図。
【図６】最適なレーザ強度およびレーザ照射長さのレーザを照射する前後でのＴＦＴのＶg−Ｉd特性を示す図。
【図７】ＦＩＢ装置の概略構成を示すブロック図。
【符号の説明】
１ ガラス基板
２ 半導体層
３ ゲート絶縁膜
４ ゲート電極
５ ソース領域低抵抗半導体層
６ ドレイン領域低抵抗半導体層
７ 層間絶縁膜
８，９，５３，５４ コンタクトホール
１０ ソース電極
１１ ドレイン電極
１５ 画素電極
５１ ソース領域
５２ ドレイン領域
５５ チャネル領域
５７ 異常粒径の粒子
【発明の属する技術分野】
本発明は、絶縁基板上に形成された非晶質層を結晶化させる過程で生じた結晶性の乱れを補償する技術に関し、特に、液晶表示装置の信号線駆動用のアナログスイッチ等のリペア技術に関する。
【０００２】
【従来の技術】
液晶表示装置は、高画質、薄型軽量、低消費電力という大きな利点を有するため、ノート型コンピュータや携帯電子機器などに幅広く利用されている。特に、最近では、移動度の高い多結晶シリコンによる薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を画素表示用スイッチング素子や信号線駆動用のスイッチング素子に用いた液晶表示装置の開発研究が盛んに行われている。
【０００３】
この種の液晶表示装置は、ガラス基板の上面に非晶質シリコン層を成膜した後、熱処理等を行って非晶質シリコン層を多結晶シリコン層に変換し、この多結晶シリコン層の一部をＴＦＴのチャネル領域として利用している。
【０００４】
多結晶シリコンによるＴＦＴは、素子サイズを小さくできるため、高集積化が可能で、高解像度の液晶表示装置を実現することができる。また、移動度が高いため、駆動回路用のＴＦＴとしても利用でき、画素アレイ部と駆動回路とを同一基板上に一体的に形成できるという利点もある。
【０００５】
【発明が解決しようとする課題】
多結晶シリコンによるＴＦＴを大面積にわたり均一に形成するには、ガラス基板上に成膜した非晶質シリコン層等の半導体層を固相成長させて結晶化させる結晶化プロセスが必要となる。しかしながら、ガラス基板には、突起やガラス穴等の異物が多数含まれているため、結晶化プロセスを行ったときに、多結晶シリコン層の粒子形状が不均一になり、異常粒径の粒子が生成されてしまうことがある。この結果、チャネル領域に局所的にしきい値の異なる粒子が存在するＴＦＴが形成されるという問題がある。
【０００６】
特に、ビデオバス上の画素信号を映像信号線に書き込むアナログスイッチは、大電流を必要とするためチャネル幅Ｗを大きくしていることにより、ガラス基板内の異物等による影響を受けやすくなっているため、局所的にしきい値の異なる粒子が存在するＴＦＴが形成されやすい。
【０００７】
アナログスイッチを構成するＴＦＴに、上述したしきい値の異なる粒子が存在するＴＦＴが形成されると、オフ状態を維持すべきときにリーク電流を生じさせるため、完全にアナログスイッチをオフできなくなり、表示特性を劣化させてしまう。
【０００８】
このようなガラス基板内の異物や微小ガラス孔等によるしきい値変動は、ガラス表面の洗浄方法の改善や、ガラスの製造方法の改善により、ある程度抑制することができる。しかしながら、スピン型の洗浄方法では、回転時に洗浄液が微小な液体、すなわち霧状になって、洗浄中のある時期に再降下して表面を汚染してしまうという問題があり、霧の発生や再降下のどちらも完全には防止できない。
【０００９】
また、ガラスの製造方法を改善することは、かなりのコストがかかることが予想され、液晶表示装置のコストダウンが難しくなる。
【００１０】
一方、特許第2746411号公報には、液晶ディスプレイ素子の表示状態を評価し、その評価結果に基づいた照射量の光ビームをしきい値がドリフトしている薄膜トランジスタ全体（全領域）に照射し、ＴＦＴドレイン電流による調整を行うことにより、ＴＦＴのしきい値電圧の均一化を行う技術が開示されている。
【００１１】
ところが、この公報は、空間電荷によるＴＦＴのしきい値電圧ドリフトの調整方法であり、上述の異常粒子存在によるＴＦＴドレイン電流リークの修正方法とは異なるものである。
【００１２】
本発明は、このような点に鑑みてなされたものであり、その目的は、しきい値の異なる粒子が存在するＴＦＴが形成された場合には、粒子が存在するＴＦＴ異常領域の動作を制限するようにして、製造歩留まりの向上を図る半導体回路の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の一態様では、一主面に、チャネル領域、前記チャネル領域を挟んで配置されるソースおよびドレイン領域を含む半導体層と、前記チャネル領域とは絶縁膜を介して配置されるゲート電極と、前記ソース領域に電気的に接続されるソース電極と、前記ドレイン領域に電気的に接続されるドレイン領域と、を備えた半導体回路の製造方法において、前記半導体層は、結晶化プロセスにより異常粒径の粒子が生成され、前記半導体層の前記チャネル領域の前記異常粒径の粒子に選択的にエネルギー線を照射することにより溶融・再結晶化させ、前記異常粒径の粒子を顆粒状にする工程を備えることを特徴とする半導体回路の製造方法が提供される。
【００１４】
本発明の一態様では、一主面に、チャネル領域、前記チャネル領域を挟んで配置されるソースおよびドレイン領域を含む半導体層と、前記チャネル領域とは絶縁膜を介して配置されるゲート電極と、前記ソース領域に電気的に接続されるソース電極と、前記ドレイン領域に電気的に接続されるドレイン領域と、を備えた半導体回路の製造方法において、前記半導体層は、結晶化プロセスにより異常粒径の粒子が生成され、前記半導体層の前記チャネル領域の前記異常粒径の粒子に選択的にエネルギー線を照射することにより高抵抗化させる工程を備えることを特徴とする半導体回路の製造方法が提供される。
【００１５】
本発明の一態様では、一主面に、チャネル領域、前記チャネル領域を挟んで配置されるソースおよびドレイン領域を含む半導体層と、前記チャネル領域とは絶縁膜を介して配置されるゲート電極と、前記ソース領域に電気的に接続されるソース電極と、前記ドレイン領域に電気的に接続されるドレイン領域と、を備えた半導体回路の製造方法において、前記半導体層は、結晶化プロセスにより異常粒径の粒子が生成され、前記半導体層の前記チャネル領域の前記異常粒径の粒子に選択的にエネルギー線を照射することにより除去する工程を備えることを特徴とする半導体回路の製造方法が提供される。
【００１６】
【発明の実施の形態】
以下、本発明に係る半導体回路の製造方法について、図面を参照しながら具体的に説明する。以下では、半導体回路の製造方法の一例として、多結晶シリコンによるＴＦＴを用いたアクティブマトリクス液晶表示装置の製造方法について説明する。
【００１７】
（第１の実施形態）
図１は本発明の一実施形態に係る液晶表示装置内のＴＦＴをガラス基板の裏側から見た図であり、一例として、液晶表示装置のアレイ基板上に形成されるアナログスイッチ用のＴＦＴを示している。図２は図１のＡ−Ａ線断面図である。
【００１８】
図１に示すように、ソース領域５１とドレイン領域５２内には、それぞれ複数のコンタクト５３，５４が形成されており、これらコンタクト５３，５４を介して、ソース領域５１はソース電極１０に接続され、ドレイン領域５２はドレイン電極１１に接続されている。
【００１９】
また、ソース領域５１とドレイン領域５２の間、すなわちゲート電極（図１では不図示）の直下には、チャネル領域５５が形成されている。図１は、ガラス基板１内の異物の影響により、チャネル領域５５内に異常粒径の粒子５７が生成された例を示している。
【００２０】
本実施形態は、以下に詳述するように、異常粒径の粒子５７の周囲（点線５８で示す範囲）にレーザを照射することにより、異常粒径の粒子５７を顆粒状にし、粒子５７により生成されたしきい値の異なる領域のＴＦＴの動作を制限する点に特徴がある。
【００２１】
次に、図３を用いて液晶表示装置の製造工程について説明する。
まず、ガラス基板１上に、例えばプラズマＣＶＤ法により、膜厚30nm〜100nmの非結晶シリコンを成膜する。次に、エネルギー照射、例えばエキシマ・レーザ・アニール法により、非結晶シリコン層を多結晶シリコン層に変換した後、フォトリソグラフィ工程により多結晶シリコン層を島状にエッチング加工して半導体層２を形成する（図３（ａ））。
【００２２】
次に、半導体層２の上面をゲート絶縁膜３で覆う。ゲート絶縁膜３は、例えばプラズマＣＶＤ法により形成される膜厚100nm程度の酸化シリコン膜である。
【００２３】
次に、ゲート絶縁膜３の上面に、スパッタリング法により、第１の配線層となるMoＷ合金を成膜する。このMoＷ合金をフォトリソグラフィ工程によりエッチング加工し、レジスト剥離を行ってゲート電極４を形成する（図３（ｂ））。
【００２４】
次に、第１の配線層のゲート電極４をマスクとして、例えばボロン（Ｂ）の高濃度ドーピングを行う。ドーピングには、例えばイオン注入を行い、ドーズ量は２×1015〜５×1016／cm2程度が最適である。このイオン注入により、半導体層２内にソース領域５とドレイン領域６とが形成される（図３（ｂ））。
【００２５】
次に、ゲート電極４とゲート絶縁膜３の上面を、酸化シリコンなどを材料とする層間絶縁膜７で覆う。
【００２６】
次に、ソース領域５とドレイン領域６の上方のゲート絶縁膜３の一部の領域と、層間絶縁膜７の一部の領域とをフォトリソグラフィ工程によりエッチング除去し、コンタクトホール８，９を形成する（図３（ｃ））。
【００２７】
次に、層間絶縁膜７の上面に、第２の配線層として、スパッタリングにより、アルミニウムAlを膜厚500nm程度成膜し、フォトリソグラフィ工程によりエッチング加工して、ソース電極１０、ドレイン電極１１および信号配線を形成する。
【００２８】
ソース電極１０は、コンタクトホール８を介してソース領域５に接続され、ドレイン電極１１は、コンタクトホール９を介してドレイン領域６に接続される（図３（ｃ））。このようにして、画素部のＴＦＴと駆動回路の一部のＴＦＴ、例えばアナログスイッチ用のＴＦＴがガラス基板１上に形成される。
【００２９】
ソース電極１０やドレイン電極１１の上面には、図２に示すように絶縁膜１２が形成され、絶縁膜１２の上面には、カラーフィルタ層１３が形成され、その上面にはオーバーコート層１４が形成され、その上面の表示領域に対応する部分には画素電極１５が形成され、さらにその上面には配向膜１６が形成される。以上により、アレイ基板が完成する。アレイ基板と対向する対向基板は、ガラス基板上に対向電極１７と配向膜１８を備え、これら基板間に液晶層１９を挟んで封止されて、液晶表示装置が完成する。
【００３０】
液晶表示装置の製造が終わった後、検査工程が行われる。検査工程では、表示欠陥画素のリペア処理などが行われる。
【００３１】
上述したように、非晶質シリコン層を結晶化させる結晶化プロセスを行う際、ガラス基板１内にガラス穴等の異物が存在すると、その影響を受けて多結晶シリコン層内に異常粒径の粒子が生成され、その周囲にしきい値の異なる領域を有したＴＦＴが形成されてしまう。
【００３２】
特に、信号線駆動用のアナログスイッチを構成するトランジスタは、大電流を流せるようにチャネル幅を大きくしているため、ガラス基板１内の異物の影響をより受けやすく、チャネル領域に異常粒径の粒子が生成される可能性が高い。
【００３３】
半導体層２中の異常粒子の周囲にレーザを照射すると、溶融・再結晶化し、異常粒径の粒子が顆粒状になって移動度が下がり、その結果、その周囲が高抵抗化される。これにより、局所的に形成されたしきい値の異なる領域のＴＦＴ動作が制限され、結果として、ＴＦＴのオフ時の動作が安定化することを本出願人は実験により確かめた。
【００３４】
この実験では、レーザ装置として、波長532nmのＹＡＧレーザの第２高調波を発生するＮＴＮ製のレーザリペア装置NRS-45を用いた。
【００３５】
図４は実験に用いたレーザリペア装置の概略構成を示すブロック図である。図４のレーザリペア装置２０は、レーザ光照射ユニット２１と、リペア用ＣＣＤ２２と、画像処理用ＣＣＤ２３と、画像処理ユニット２４と、光学系移動ユニット２５と、検査ステージ２６と、パネル駆動ユニット２７と、システム制御ユニット２８と、モニタ装置２９とを有する。
【００３６】
レーザ光照射ユニット２１は、リペア対象となる液晶パネル３０にレーザ光を照射するものであり、その先端部には複数の対物レンズが交換可能に配置された顕微鏡ユニット３１が設けられている。レーザ光照射ユニット２１と顕微鏡ユニット３１の動作は、後述するシステム制御ユニット２８により制御される。
【００３７】
リペア用ＣＣＤ２２は、顕微鏡ユニット３１を介して、リペアすべきＴＦＴ（例えば、映像信号線書き込み用のアナログスイッチを構成するＴＦＴ）の配線パターンの画像を画像データとして取り込む画像取り込み装置である。このリペア用ＣＣＤ２２で取り込んだ画像データは画像処理ユニット２４に送られる。
【００３８】
画像処理用ＣＣＤ２３は、液晶パネル３０の点灯状態を画像データとして取り込む画像取り込み装置であり、リペア前後のそれぞれの液晶パネル３０の点灯状態を画像データとして取り込む。この画像処理用ＣＣＤ２３で取り込んだ画像データは画像処理ユニット２４に送られる。
【００３９】
画像処理ユニット２４は、画像処理用ＣＣＤ２３から送られてきた画像テータを解析して異常粒径の粒子の検出を行い、粒子の位置とその種類を判別する。ここで、異常粒径の粒子の位置は位置情報（ＸＹの座標値）で、またその種類はあらかじめ登録された粒子の識別情報で表される。この異常粒径の粒子の位置とその種類に関する情報はシステム制御ユニット２８に送られる。
【００４０】
また、画像処理ユニット２４は、画像を解析して異常粒径の粒子の存在を自動認識する。これにより、どのような形状にリペアするかが特定される。ここで認識された異常粒径の粒子に関する情報はシステム制御ユニット２８に送られ、レーザ光照射ユニット２１では、この情報をもとにレーザ光を照射する。
【００４１】
光学系移動ユニット２５は、レーザ光照射ユニット２１と画像処理用ＣＣＤ２３を、液晶パネル３０に対して水平方向に移動させるための装置である。レーザ光照射ユニット２１と画像処理用ＣＣＤ２３は、それぞれの作業ステップに応じて液晶パネル３０上に平面的に一致する位置に配置される。光学系移動ユニット２５の動作は、システム制御ユニット２８により制御されている。
【００４２】
なお、この実施形態のリペアシステムでは、定位置に保持された液晶パネル３０に対して、レーザ光照射ユニット２１と画像処理用ＣＣＤ２３を水平方向に移動するように構成してもよい。また、レーザ光照射ユニット２１と画像処理用ＣＣＤ２３に対して、液晶パネル３０を水平方向に移動するように構成してもよい。また、レーザ光照射ユニット２１および画像処理用ＣＣＤ２３と液晶パネル３０との両方を、それぞれ平面的に相対移動するように構成してもよい。
【００４３】
検査ステージ２６は、液晶パネル３０を定位置に保持するためのパネル保持装置であり、液晶パネル３０を背面から照らすための図示しないバックライトを内蔵している。液晶パネル３０を検査ステージ２６に載せる手段としては、作業者による手置き又は自動搬送機がある。
【００４４】
なお、レーザ光照射ユニット２１と画像処理用ＣＣＤ２３に対して、液晶パネル３０を水平方向に移動するように構成する場合は、検査ステージ２６に平面Ｘ−Ｙ方向に移動可能な機構を設ける。
【００４５】
パネル駆動ユニット２７は、検査ステージ２６上に保持された液晶パネル３０の電極端子に図示しないプローブを接続してテスト用信号を供給し、また、バックライトを点灯させて液晶パネル３０を点灯状態（表示状態）とする点灯検査装置である。このパネル駆動ユニット２７の動作は、後述するシステム制御ユニット２８による検査・リペアの動作と連動している。
【００４６】
システム制御ユニット２８は、このシステム全体の動作を制御する制御装置であり、レーザ光照射ユニット２１、光学系移動ユニット２５および検査ステージ２６の動作を制御するとともに、画像処理ユニット２４から送られてきた画像データに基づいてリペアの成否を判定する。システム制御ユニット２８の動作については後に詳細に説明する。
【００４７】
上記システム制御ユニット２８と画像処理ユニット２４は、各種の演算処理を実行するＣＰＵと、このＣＰＵで行う処理の命令やデータなどを記憶するためのＲＯＭ、ＲＡＭ、磁気ディスク装置などの記憶装置で構成されている。
【００４８】
モニタ装置２９は、画像処理用ＣＣＤ２３とリペア用ＣＣＤ２２で取り込んだ画像データ、あるいはリペア条件やリペアの判定処理などを表示するためのディスプレイ装置である。
【００４９】
次に、上記のように構成されたリペアシステムにおいて、液晶パネル３０のリペアを行う場合の動作について説明する。
【００５０】
まず、手動又は自動搬送機により、欠陥画素を含む液晶パネル３０を検査ステージ２６上の所定位置に保持させる。
【００５１】
パネル駆動ユニット２７では、検査ステージ２６上に保持された液晶パネル３０の図示しない電極端子にプローブを接続させて、液晶パネル３０にテスト用信号を供給するとともに、図示しないバックライトを点灯させて液晶パネル３０を点灯状態とする。なお、液晶パネル３０をパネル駆動ユニット２７にセットする作業は最初の１回のみとなる。
【００５２】
続いて、システム制御ユニット２８では、光学系移動ユニット２５を制御して、画像処理用ＣＣＤ２３を液晶パネル３０上に平面的に一致するように移動する。次に、画像処理用ＣＣＤ２３では、液晶パネル３０の点灯状態を画像データとして取り込み、画像処理ユニット２４に送る。この画像データを受け取った画像処理ユニット２４は、画像データを解析して異常粒径の粒子の検出を行い、その位置とその種類に関する情報をシステム制御ユニット２８に送る。
【００５３】
システム制御ユニット２８では、画像処理ユニット２４から送られた異常粒径の粒子の位置に関する情報を図示しない記憶装置に記憶するとともに、この位置情報をもとに光学系移動ユニット２５を制御して、レーザ光照射ユニット２１を液晶パネル３０の異常粒径の粒子上に平面的に一致するように移動させる。また、システム制御ユニット２８は、画像処理ユニット２４から送られた異常粒径の粒子の種類に関する情報をもとにレーザ光照射ユニット２１を制卸して、レーザ条件（パワー、スリット等）、顕微鏡ユニット３１の対物レンズの切り替え、および焦点合わせなどを行う。ここで、異常粒径の粒子に焦点が合うと、リペア用ＣＣＤでは、レーザ光照射ユニット２１の顕微鏡ユニット３１を介して異常粒径の粒子の配線パターンの画像を画像データとして取り込み、画像処理ユニット２４に送る。
【００５４】
画像処理ユニット２４は、送られてきた画像パターンを解析して、異常粒径の粒子の存在を自動認識し、ここで認識した情報をシステム制御ユニット２８に送る。システム制御ユニット２８では、送られてきた異常粒径の粒子に関する情報をもとにレーザ光照射ユニット２１を制御して、異常粒径の粒子にレーザ光を照射させてリペアを行う。このとき、液晶パネル３０は点灯状態のままとし、液晶パネル３０に含まれるすべての異常粒径の粒子について同様の操作を繰り返し実行する。
【００５５】
リペアが終了すると、システム制御ユニット２８は、レーザ光照射ユニット２１を制御して、画像処理用ＣＣＤ２３を液晶パネル３０上に平面的に一致するように移動する。次に、画像処理用ＣＣＤ２３は、リペアが終了した液晶パネル３０の点灯状態を画像データとして取り込み、画像処理ユニット２４に送る。
【００５６】
画像処理ユニット２４は、リペア前と同様に画像データを解析して異常粒径の粒子の検出を行い、その位置とその種類に関する情報をシステム制御ユニット２８に送る。
【００５７】
システム制御ユニット２８は、リペア前に記憶した異常粒径の粒子の位置に関する情報と、リペア後に送られてきた異常粒径の粒子の位置に関する情報とを比較し、これらが一致するかどうかを判定する。
【００５８】
ここで、リペア前後の異常粒径の粒子の位置が一致する場合はリペア不成功と判定し、またリペア前の粒子と同一位置に粒子がなければリペア成功と判定する。システム制御ユニット２８では、この判定結果をリペア対象となった液晶パネル３０と関連付けてモニタ装置上に表示する。
【００５９】
なお、モニタ装置では、画像処理用ＣＣＤ２３およびリペア用ＣＣＤで取り込んだ画像データや、システム制御ユニット２８からレーザ光照射ユニット２１に与えられたリペア条件などの情報を表示するようにしてもよい。
【００６０】
レーザ光照射ユニット２１から照射するレーザの強度が強すぎると、ゲート絶縁膜３が損傷して、ゲート電極４とソース電極８間が短絡し、ＴＦＴ自体が動作しなくなってしまう。このため、本実施形態では、レーザの影響が多結晶シリコンの裏面より下方に及ばないように、レーザの強度を非常に弱くした。実験によれば、レーザ強度を0.22μＪ〜0.06μＪの範囲内に設定した場合に最適な結果が得られた。一方、レーザ強度が0.06μＪ以下の場合には、局所的に形成されるＴＦＴが十分に高抵抗化せず、逆に、レーザ強度が0.22μＪ以上の場合には、ゲート絶縁膜３の破壊が始まることがわかった。
【００６１】
本出願人は、局所的に形成された異常領域によるＴＦＴのしきい値の異常動作を制限させるのに最適なレーザ照射長さも実験により確かめた。
【００６２】
図５はレーザの照射前後におけるアナログスイッチ用のＴＦＴの裏面の様子を示す図であり、図５（ａ）はレーザの照射前、図５（ｂ）はレーザの照射後の様子を示している。図５（ａ）に示すようにチャネル領域５５に異常粒径の粒子が生成されると、その周囲のプロセス生成温度が変化し、ＴＦＴ内に異常粒径の粒子の存在しない領域と、それとは異なったしきい値を持つ領域が生成される。
【００６３】
一方、図５（ｂ）に示すように、異常粒径の粒子の周囲に、レーザを照射すると、粒子が顆粒化して高抵抗化し、ＴＦＴのオフ時の動作が正常化する。図５（ｂ）の斜線で示した領域５８がレーザを照射した範囲である。本出願人の実験によれば、最適なレーザ照射長さは、５μｍ〜15μｍであった。
【００６４】
レーザの照射長さが短すぎると、異常領域によるＴＦＴのしきい値の異常動作を制限できない。また、照射長さが長すぎると、アナログスイッチが正常な特性を失ってしまう。
【００６５】
実験により、最適なレーザ照射長さがわかったため、レーザ照射によりドレイン−ソース間電流Ｉdsに影響が出ないようにＴＦＴの素子設計を行い、また、ＴＦＴの特性のばらつきも考慮することにより、レーザの照射によりＴＦＴの特性が劣化しないようにすることができる。
【００６６】
ところで、レーザを照射してチャネル領域内の一部を高抵抗化すると、レーザの照射位置周辺（図５（ｂ）の斜線部）はトランジスタ動作が制限される。しかしながら、アナログスイッチ用のＴＦＴでは、大電流を流せるように図５（ｂ）に示すようにソース・ドレインコンタクト５３，５４を複数設けているため、その一部が使えなくなっても、実害はない。また、ＴＦＴを設計する際に、予めリペアを予測して過剰設計すれば、なお望ましい。
【００６７】
図６は最適なレーザ強度およびレーザ照射長さのレーザを照射する前後でのＴＦＴの静特性を示す図である。例えば、Ｉd2については、図６の細線波形が照射前の静特性を示し、太線波形が照射後の静特性を示している。図示のように、照射前は、しきい値（図６のＶgs＝０Ｖ）の近傍で10-6nA以上ものオフ電流が流れ、照射後は、しきい値近傍のオフ電流が10-11Ａになっていることがわかる。オン電流は、レーザ照射前の95％程度であるが、対数グラフであるためにわからなくなっている。
【００６８】
このように、本実施形態では、ガラス基板１上に成膜された非結晶シリコン層を多結晶シリコンに変換する結晶化プロセスを行う際、ガラス基板１内のガラス穴等の異物の影響を受けて、多結晶シリコン層に異常粒径の粒子が生成された場合に、その粒子をレーザにより顆粒化してその周囲を高抵抗化するようにしたため、ＴＦＴのオフ時のリーク電流を抑制でき、表示特性がよくなる。
【００６９】
上述した実施形態では、ＹＡＧレーザの波長532nmの第２高調波を照射する例を説明したが、レーザの種類や発振波長は特に問わない。他のレーザの種類として、例えば、ＹＡＧレーザの波長266nmの第４高調波や、波長282nmのエキシマレーザなどが考えられる。すなわち、レーザの照射によりチャネル領域の結晶性が変化して高抵抗化するものであれば、どのようなレーザを用いてもよい。ただし、使用するレーザの波長に応じて、最適なレーザ強度やレーザ照射長さを設定するのが望ましい。
【００７０】
上述した実施形態では、液晶表示装置の半導体回路を用いて説明したが、これに限定されず、ＥＬ素子等を構成する半導体回路にも適用できる。また、本実施形態では、ガラス基板上に半導体回路を形成する一例を示したが、基板はSiウエハ等であってもよい。
【００７１】
上述した各実施形態では、信号線駆動用のアナログスイッチを構成するＴＦＴをリペアする例について説明したが、液晶表示装置内の他のＴＦＴ（例えば、画素表示用のＴＦＴ）についても同様の手法でリペアすることができる。
【００７２】
上述した各実施形態では、液晶表示装置の製造方法について説明したが、本発明は液晶表示装置以外の各種の半導体回路の製造方法に適用可能である。
【００７３】
（第２の実施形態）
第２の実施形態は、半導体回路を形成する基板にSiウエハを用いたときの製造方法を説明する。詳しくは、ＦＩＢ（Focused Ion Beam：集束イオンビーム）装置から照射されたイオンビームを用いて、ＴＦＴのチャネル領域内の欠陥検出領域を除去するものである。
【００７４】
ＦＩＢ装置は通常、ウエハ上にイオンビームを照射して配線領域の加工等を行うために用いられる。
【００７５】
本実施形態の半導体回路は、ガラスではなく、シリコン基板を用いる点を除けば、図３と同様の工程で製造される。ＴＦＴ基板の製造後に、メモリテスタにて回路検査が行われ、この検査工程の中で、ＦＩＢを用いた欠陥ＴＦＴのリペア処理が行われる。
【００７６】
図７はＦＩＢ装置の概略構成を示すブロック図である。図７のＦＩＢ装置は、イオンビームを射出するイオン銃６１と、サプレッサ電極６２と、引き出し電極６３と、レンズ電極６４と、ブランキングプレート６５と、ブランキングアパーチャ６６と、オクトポール偏向器６７と、検出器６８とを有する。
【００７７】
ＦＩＢ装置のレンズには、静電レンズが用いられる。イオン銃６１の先端部分にはニードルが取り付けられ、ニードルの根元には試料溜があり、ここにイオン化される金属が蓄えられている。この金属は加速されて溶融し、ニードル先端に連続的に供給される。この金属を溶融状態を保ったままエミッタ先端まで引き出し、サプレッサ電極６２に対して正電圧を印加すると、エミッタ先端の液体表面には静電界による負の圧力が生じ、この圧力が表面張力による収縮力を上回ると、液体は円錐形状に成長する。この円錐の先端径は減少し続け、電界強度が数十Ｖ/nmになると、電界蒸発過程により表面原子がイオン化される。このような原理により、ＦＩＢ装置は、目標とする位置に精度よくイオンビームを照射できるという特徴を有する。
【００７８】
ＴＦＴ基板の製造後に行われる検査工程にて電流異常が検出され、ＦＩＢを用いたリペア工程にてＴＦＴのチャネル領域内に図１のような異常粒径の粒子が検出されると、この粒子に向けて図７のＦＩＢ装置からイオンビームを照射する。これにより、この異常粒径の粒子が物理的に除去される。
【００７９】
チャネル領域の一部をＦＩＢ装置により物理的に除去すると、その部分はチャネル領域として利用できなくなるが、予め余裕をもって広めにチャネル領域を形成しておけば、特にＴＦＴの動作に影響は起きない。
【００８０】
このように、第２の実施形態では、ＦＩＢ装置から照射されたイオンビームにより、ＴＦＴのチャネル領域内の欠陥検出領域を物理的に除去するため、ＴＦＴのしきい値が複数存在する等の不具合が起きなくなり、ＴＦＴの特性が安定化する。また、ＦＩＢ装置は、イオンビームを目的の位置に精度よく照射させることができ、ビーム径も小さいため、異常粒径の粒子付近の限られた領域のみを精度よく除去することができる。
【００８１】
なお、上述した実施形態では、シリコン基板上にＴＦＴを形成する例を説明したが、ガラス基板等の大面積に対応したＦＩＢ装置を用いる場合には、第１の実施形態と同様にガラス基板上に形成されたＴＦＴの欠陥検出領域に、ＦＩＢ装置によりイオンビームを照射することも可能である。
【００８２】
【発明の効果】
以上詳細に説明したように、本発明によれば、トランジスタの活性層にレーザを照射して活性層の結晶性を変化させるようにしたため、絶縁基板内の異物の影響を受けて活性層中に異常粒径の粒子が生成され、この粒子の周囲にしきい値の異なる領域が生成されても、そのトランジスタのうち、しきい値の異なる領域の動作を制限することができる。すなわち、しきい値の異なる異常領域が本来のトランジスタの動作に悪影響を与えるおそれがなくなる。
【００８３】
特に、信号線駆動用のアナログスイッチを構成するトランジスタは、大電流を流せるようにチャネル幅を大きくしており、その分、絶縁基板内の異物の影響を受けやすくなって、チャネル領域に異常粒径の粒子が生成されやすいが、仮に生成されたとしても、異物の混入した領域にレーザを照射することにより、この領域の動作を局所的に制限することができ、画素表示用のトランジスタがオフのときにリーク電流が流れなくなり、表示特性がよくなる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶表示装置内のＴＦＴをガラス基板の裏側から見た図（アナログスイッチ部の拡大図）。
【図２】図１のＡ−Ａ線断面図。
【図３】ＴＦＴの製造工程を示す図。
【図４】実験に用いたレーザリペア装置の概略構成を示すブロック図。
【図５】（ａ），（ｂ）はレーザの照射前後におけるＴＦＴの裏面の様子を示す図。
【図６】最適なレーザ強度およびレーザ照射長さのレーザを照射する前後でのＴＦＴのＶg−Ｉd特性を示す図。
【図７】ＦＩＢ装置の概略構成を示すブロック図。
【符号の説明】
１ ガラス基板
２ 半導体層
３ ゲート絶縁膜
４ ゲート電極
５ ソース領域低抵抗半導体層
６ ドレイン領域低抵抗半導体層
７ 層間絶縁膜
８，９，５３，５４ コンタクトホール
１０ ソース電極
１１ ドレイン電極
１５ 画素電極
５１ ソース領域
５２ ドレイン領域
５５ チャネル領域
５７ 異常粒径の粒子
Claims (11)
- 一主面に、チャネル領域、前記チャネル領域を挟んで配置されるソースおよびドレイン領域を含む半導体層と、前記チャネル領域とは絶縁膜を介して配置されるゲート電極と、前記ソース領域に電気的に接続されるソース電極と、前記ドレイン領域に電気的に接続されるドレイン領域と、を備えた半導体回路の製造方法において、
前記半導体層は、結晶化プロセスにより異常粒径の粒子が生成され、
前記半導体層の前記チャネル領域の前記異常粒径の粒子に選択的にエネルギー線を照射することにより溶融・再結晶化させ、前記異常粒径の粒子を顆粒状にする工程を備えることを特徴とする半導体回路の製造方法。 - 一主面に、チャネル領域、前記チャネル領域を挟んで配置されるソースおよびドレイン領域を含む半導体層と、前記チャネル領域とは絶縁膜を介して配置されるゲート電極と、前記ソース領域に電気的に接続されるソース電極と、前記ドレイン領域に電気的に接続されるドレイン領域と、を備えた半導体回路の製造方法において、
前記半導体層は、結晶化プロセスにより異常粒径の粒子が生成され、
前記半導体層の前記チャネル領域の前記異常粒径の粒子に選択的にエネルギー線を照射することにより高抵抗化させる工程を備えることを特徴とする半導体回路の製造方法。 - 一主面に、チャネル領域、前記チャネル領域を挟んで配置されるソースおよびドレイン領域を含む半導体層と、前記チャネル領域とは絶縁膜を介して配置されるゲート電極と、前記ソース領域に電気的に接続されるソース電極と、前記ドレイン領域に電気的に接続されるドレイン領域と、を備えた半導体回路の製造方法において、
前記半導体層は、結晶化プロセスにより異常粒径の粒子が生成され、
前記半導体層の前記チャネル領域の前記異常粒径の粒子に選択的にエネルギー線を照射することにより除去する工程を備えることを特徴とする半導体回路の製造方法。 - 前記エネルギー線の照射により前記チャネル領域のしきい値を制御することを特徴とする請求項１〜２のいずれかに記載の半導体回路の製造方法。
- 前記半導体層は、非単結晶シリコンがエネルギー照射されて結晶化されたものであることを特徴とする請求項１〜３のいずれかに記載の半導体回路の製造方法。
- 前記異常粒径の粒子は、前記半導体層の他の粒子よりも粒子径が大きいことを特徴とする請求項１〜３のいずれかに記載の半導体回路の製造方法。
- 前記異常粒径の粒子は、前記エネルギー線の照射により前記他の粒子よりも粒子径が小さくされることを特徴とする請求項１〜２のいずれかに記載の半導体回路の製造方法。
- 前記半導体回路は、信号線駆動用のアナログスイッチを構成する薄膜トランジスタであることを特徴とする請求項１〜３のいずれかに記載の半導体回路の製造方法。
- 前記エネルギー線は、レーザであることを特徴とする請求項１〜２のいずれかに記載の半導体回路の製造方法。
- 前記エネルギー線は、ＹＡＧレーザの第２高調波、ＹＡＧレーザの第４高調波、またはエキシマレーザであることを特徴とする請求項９に記載の半導体回路の製造方法。
- 前記エネルギー線は、集束イオンビーム装置から照射されたイオンビームであることを特徴とする請求項３に記載の半導体回路の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000281158A JP4675467B2 (ja) | 1999-09-24 | 2000-09-18 | 半導体回路の製造方法 |
| TW089119666A TW581903B (en) | 1999-09-24 | 2000-09-22 | Method for manufacturing semiconductor circuit |
| KR10-2000-0056023A KR100488889B1 (ko) | 1999-09-24 | 2000-09-23 | 반도체회로의 제조방법 |
| US09/668,739 US6372612B1 (en) | 1999-09-24 | 2000-09-25 | Method for manufacturing semiconductor circuit |
| US10/085,107 US6596612B2 (en) | 1999-09-24 | 2002-03-01 | Method for manufacturing semiconductor circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-271221 | 1999-09-24 | ||
| JP27122199 | 1999-09-24 | ||
| JP2000281158A JP4675467B2 (ja) | 1999-09-24 | 2000-09-18 | 半導体回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001160625A JP2001160625A (ja) | 2001-06-12 |
| JP4675467B2 true JP4675467B2 (ja) | 2011-04-20 |
Family
ID=26549593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000281158A Expired - Fee Related JP4675467B2 (ja) | 1999-09-24 | 2000-09-18 | 半導体回路の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6372612B1 (ja) |
| JP (1) | JP4675467B2 (ja) |
| KR (1) | KR100488889B1 (ja) |
| TW (1) | TW581903B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4508547B2 (ja) * | 2002-04-26 | 2010-07-21 | 三洋電機株式会社 | Ｅｌパネルの減光化方法およびｅｌパネル |
| EP1426997A1 (en) * | 2002-12-06 | 2004-06-09 | ICT, Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik Mbh | Field emitter beam source and method for controlling a beam current |
| CN1324540C (zh) * | 2003-06-05 | 2007-07-04 | 三星Sdi株式会社 | 具有多晶硅薄膜晶体管的平板显示装置 |
| CN1333447C (zh) * | 2003-08-29 | 2007-08-22 | 友达光电股份有限公司 | 形成多晶硅层及多晶硅薄膜晶体管的方法 |
| KR100600341B1 (ko) * | 2004-11-17 | 2006-07-18 | 삼성에스디아이 주식회사 | 구동 트랜지스터 및 그것을 채용한 유기 발광 표시 장치 |
| JP4855745B2 (ja) * | 2005-09-27 | 2012-01-18 | 株式会社 日立ディスプレイズ | 表示装置の製造方法 |
| JP4814023B2 (ja) * | 2006-09-04 | 2011-11-09 | 株式会社ピュアロンジャパン | 電子エミッタの駆動方法 |
| US20090165676A1 (en) * | 2007-12-26 | 2009-07-02 | E.I. Du Pont De Nemours And Company | Bis(n-silylalkyl)aspartimides and processes therefor |
| KR101846477B1 (ko) * | 2017-04-27 | 2018-04-09 | 재단법인 대구경북과학기술원 | 국소 열처리를 통한 트랜지스터 특성 복원방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02269320A (ja) * | 1988-11-01 | 1990-11-02 | Mitsubishi Electric Corp | 液晶ディスプレイ欠陥修復装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4275286A (en) * | 1978-12-04 | 1981-06-23 | Hughes Aircraft Company | Process and mask for ion beam etching of fine patterns |
| JPS5954217A (ja) * | 1982-09-21 | 1984-03-29 | Nec Corp | 半導体基板の製造方法 |
| US4727044A (en) * | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| US6067062A (en) * | 1990-09-05 | 2000-05-23 | Seiko Instruments Inc. | Light valve device |
| JP3030368B2 (ja) * | 1993-10-01 | 2000-04-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3221473B2 (ja) * | 1994-02-03 | 2001-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3306300B2 (ja) * | 1996-06-20 | 2002-07-24 | 三洋電機株式会社 | 半導体膜のレーザーアニール方法 |
| TW379360B (en) * | 1997-03-03 | 2000-01-11 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| KR100243915B1 (ko) * | 1997-08-11 | 2000-02-01 | 구본준 | 박막트랜지스터의 제조방법 |
-
2000
- 2000-09-18 JP JP2000281158A patent/JP4675467B2/ja not_active Expired - Fee Related
- 2000-09-22 TW TW089119666A patent/TW581903B/zh not_active IP Right Cessation
- 2000-09-23 KR KR10-2000-0056023A patent/KR100488889B1/ko not_active IP Right Cessation
- 2000-09-25 US US09/668,739 patent/US6372612B1/en not_active Expired - Fee Related
-
2002
- 2002-03-01 US US10/085,107 patent/US6596612B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02269320A (ja) * | 1988-11-01 | 1990-11-02 | Mitsubishi Electric Corp | 液晶ディスプレイ欠陥修復装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020098665A1 (en) | 2002-07-25 |
| TW581903B (en) | 2004-04-01 |
| US6372612B1 (en) | 2002-04-16 |
| KR100488889B1 (ko) | 2005-05-11 |
| KR20010039916A (ko) | 2001-05-15 |
| US6596612B2 (en) | 2003-07-22 |
| JP2001160625A (ja) | 2001-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6726768B2 (en) | Method of crystallizing amorphous silicon | |
| KR100915104B1 (ko) | 반도체 장치의 제조 방법 | |
| JP4675467B2 (ja) | 半導体回路の製造方法 | |
| KR20060014272A (ko) | 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법 | |
| US6759628B1 (en) | Laser annealing apparatus | |
| US7723135B2 (en) | Manufacturing method of display device | |
| JP4112655B2 (ja) | 多結晶薄膜の製造方法 | |
| JPH118205A (ja) | 半導体装置の製造方法およびレーザー光照射装置 | |
| JP2000114174A (ja) | 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、及びアニール装置 | |
| JP3397481B2 (ja) | 配線の断線修正方法 | |
| JPH09172181A (ja) | 薄膜半導体装置の製造方法 | |
| JP3649221B2 (ja) | Ｔｆｔ基板の配線修正方法 | |
| US20090057764A1 (en) | Thin film transistor and display apparatus | |
| JP2007116113A (ja) | 結晶化方法、レーザ結晶化装置および表示装置 | |
| JP2008262994A (ja) | 結晶化方法および結晶化装置 | |
| JP2009251353A (ja) | アクティブマトリクス型表示装置 | |
| JP2005309356A (ja) | 薄膜トランジスタアレイおよびその修復方法 | |
| JP3573969B2 (ja) | 半導体装置作製方法 | |
| JP2012190730A (ja) | ディスプレイパネルの製造方法 | |
| JP2000049110A (ja) | レーザアニール装置 | |
| KR101031882B1 (ko) | 다결정 실리콘 박막 제조장치 및 방법 | |
| US20060033104A1 (en) | Thin film transistor, method of manufacturing thin film transistor, and display device | |
| US9529239B2 (en) | Manufacturing method and repairing method for display device as well as liquid crystal display panel | |
| KR101034759B1 (ko) | 액정표시장치 육안 검사기 | |
| JP2006287166A (ja) | 半導体素子保持装置、半導体素子の剥離方法および表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4675467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |