[go: up one dir, main page]

JP4670495B2 - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP4670495B2
JP4670495B2 JP2005172477A JP2005172477A JP4670495B2 JP 4670495 B2 JP4670495 B2 JP 4670495B2 JP 2005172477 A JP2005172477 A JP 2005172477A JP 2005172477 A JP2005172477 A JP 2005172477A JP 4670495 B2 JP4670495 B2 JP 4670495B2
Authority
JP
Japan
Prior art keywords
film
substrate
piezoelectric
oxide film
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005172477A
Other languages
English (en)
Other versions
JP2006100781A (ja
Inventor
健一 遠池
雅弘 宮崎
隆男 野口
寛史 山崎
健 海野
宏文 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005172477A priority Critical patent/JP4670495B2/ja
Priority to US11/360,394 priority patent/US7636994B2/en
Priority to CN200610058368.9A priority patent/CN100495754C/zh
Publication of JP2006100781A publication Critical patent/JP2006100781A/ja
Priority to US12/458,274 priority patent/US8183749B2/en
Application granted granted Critical
Publication of JP4670495B2 publication Critical patent/JP4670495B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

本発明は、積層構造を有する電子デバイス及びその製造方法に関するものである。
従来、この技術の分野における電子デバイスの一つである薄膜圧電体素子が、例えば、下記特許文献1に開示されている。この公報に記載の薄膜圧電体素子を作製する際には、まず2枚のシリコン基板を準備し、各基板の表面に(200)面に優先配向されたMgO膜を成膜する。次に、このMgO膜が成膜された各基板の上に、第1の電極膜、圧電体膜、第2の電極膜を順次積層して、2枚の積層基板を作製する。そして、これらの積層基板を電極膜同士を向かい合わせて接着剤で貼り合わせて、まず一方のシリコン基板のみをエッチング除去する。そして、ドライエッチング等で所定の素子形状に成形すると共に、樹脂コーティングした後、もう一方のシリコン基板をエッチング除去して、上記薄膜圧電体素子の作製が完了する。
特開2003−229611号公報 特開2002−164586号公報 特開2001−313429号公報 特開平11−312801号公報 特許3310881号公報
しかしながら、前述した従来の電子デバイスには、次のような課題が存在している。すなわち、2枚目の基板をエッチング除去する工程で、コーティング樹脂(保護膜)と電極膜や圧電体膜で構成された積層体との接合部分からエッチング液が浸入することがあった。このエッチング液が圧電体膜まで浸入した場合には、圧電体膜が溶解されて、作製される圧電体素子の特性が著しく低下してしまう。それに伴い、電子デバイスの歩留まりの低下や生産性の低下も招かれる。
そこで、本発明は、上述の課題を解決するためになされたもので、特性の向上が図られた電子デバイス及びその製造方法を提供することを目的とする。
本発明に係る電子デバイスの製造方法は、基板上に、一対の電極膜の間に圧電体膜が介在する積層構造を含み、且つ、一対の電極膜のうちの基板に近い側の電極膜と基板との間に介在する酸化物膜を含んで電子デバイスとなるべき積層体が形成された積層基板から、エッチング液を用いて基板を除去する電子デバイスの製造方法であって、酸化物膜と、酸化物膜上に形成され、酸化物膜よりもエッチング液に溶解しやすい圧電体膜とを含む積層体を、基板上に成膜するステップと、積層体を覆う保護膜を形成するステップと、エッチング液を用いて、積層基板から基板を除去するステップとを備え、積層体を成膜する際、圧電体膜を、圧電体膜の外縁が酸化物膜の少なくとも一部の外縁よりも内側となるように成膜することを特徴とする。
この電子デバイスの製造方法においては、積層体の酸化物膜上に形成された圧電体膜の外縁は、酸化物膜の少なくとも一部の外縁よりも内側となっている。そのため、積層基板から基板を除去する際、エッチング液が保護膜と積層体との間に浸入した場合には、圧電体膜の外縁が酸化物膜の外縁より内側となっている外縁部分においては、エッチング液は、圧電体膜に到達するまでに酸化物膜を迂回することとなる。すなわち、エッチング液が圧電体膜に到達するまでの経路が、酸化物膜によって有意に延長されている。ここで、従来の電子デバイスの製造方法においては、酸化物膜圧電体膜とはその外縁が略一致するように作製されるため、エッチング液は、酸化物膜を迂回することなく、直接圧電体膜まで達する。従って、本発明に係る電子デバイスの製造方法においては、エッチング液の圧電体膜までの経路を延長することによって、エッチング液が圧電体膜に達しづらくなっている。それにより、圧電体膜が溶解される事態が有意に抑制され、作製される電子デバイスの特性の向上が実現されている。加えて、圧電体膜の溶解が回避されることで、この電子デバイスにおいては歩留まり及び生産性も向上されている。なお、本発明における成膜には、所定の基板上に膜材料を堆積させて膜を形成する処理だけでなく、膜を形成した後にその膜を成形(パターニング)する処理までも含まれるものとする。
本発明に係る電子デバイスの製造方法は、基板上に、一対の電極膜の間に圧電体膜が介在する積層構造を含み、且つ、一対の電極膜のうちの基板に近い側の電極膜と基板との間に介在する酸化物膜を含んで電子デバイスとなるべき積層体が形成された積層基板から、液体を含む研磨剤を用いて基板を除去する電子デバイスの製造方法であって、酸化物膜と、酸化物膜上に形成され、酸化物膜よりも研磨剤に溶解しやすい圧電体膜とを含む積層体を、基板上に成膜するステップと、積層体を覆う保護膜を形成するステップと、研磨剤を用いて、積層基板から基板を除去するステップとを備え、積層体を成膜する際、圧電体膜を、圧電体膜の外縁が酸化物膜の少なくとも一部の外縁よりも内側となるように成膜することを特徴とする。
この電子デバイスの製造方法においては、積層体の酸化物膜上に形成された圧電体膜の外縁は、酸化物膜の少なくとも一部の外縁よりも内側となっている。そのため、積層基板から基板を除去する際、研磨剤が保護膜と積層体との間に浸入した場合には、圧電体膜の外縁が酸化物膜の外縁より内側となっている外縁部分においては、研磨剤は、圧電体膜に到達するまでに酸化物膜を迂回することとなる。すなわち、研磨剤が圧電体膜に到達するまでの経路が、酸化物膜によって有意に延長されている。ここで、従来の電子デバイスの製造方法においては、酸化物膜圧電体膜とはその外縁が略一致するように作製されるため、研磨剤は、酸化物膜を迂回することなく、直接圧電体膜まで達する。従って、本発明に係る電子デバイスの製造方法においては、研磨剤の圧電体膜までの経路を延長することによって、研磨剤が圧電体膜に達しづらくなっている。それにより、圧電体膜が溶解される事態が有意に抑制され、作製される電子デバイスの特性の向上が実現されている。加えて、圧電体膜の溶解が回避されることで、この電子デバイスにおいては歩留まり及び生産性も向上されている。
また、積層体を成膜する際、圧電体膜を、圧電体膜の外縁が酸化物膜の全ての外縁よりも内側となるように成膜することが好ましい。この場合、圧電体膜の外縁の全ての外縁部分において、エッチング液又は研磨剤が、圧電体膜に到達するまでに酸化物膜を迂回することとなるため、電子デバイスの圧電体膜がより溶解されにくくなる。
また、積層体を成膜する際、一対の電極膜のうちの基板に近い側の電極膜を、その外縁が圧電体膜の外縁と一致するように成膜することが好ましい。
また、保護膜を形成するステップは、酸化物膜の一部が露出させて積層体を覆う第1の保護膜を形成するステップと、酸化物膜のうち第1の保護膜から露出した部分を第1の保護膜とは異なる第2の保護膜により覆うステップとを含むことが好ましい。この場合、第2の保護膜を形成するための2回目以降の保護膜形成で、保護膜の大きさを調整したり、保護膜の構成材料を変更したりすることができるため、保護膜の多様化を図ることが可能である。
また、酸化物膜は、ZrO 膜及びY 膜を順次エピタキシャル成長させて形成し、圧電体膜は、PLT膜及びPZT膜を順次エピタキシャル成長させて形成する態様とすることができる。
本発明に係る電子デバイスは、基板上に、一対の電極膜の間に圧電体膜が介在する積層構造を含み、且つ、一対の電極膜のうちの基板に近い側の電極膜と基板との間に介在する酸化物膜を含んで電子デバイスとなるべき積層体が形成された積層基板から、エッチング液を用いて基板を除去して得られる電子デバイスであって、積層体は、一方面及び側面が保護膜で覆われ、他方面が保護膜から露出しており、且つ、酸化物膜と、酸化物膜の一方面側に位置し、酸化物膜よりもエッチング液に溶解しやすい圧電体膜とを含んでおり、圧電体膜の外縁が、酸化物膜の少なくとも一部の外縁よりも内側にあることを特徴とする。
この電子デバイスにおいては、積層体の酸化物膜の一方面側に位置する圧電体膜の外縁は、酸化物膜の少なくとも一部の外縁よりも内側となっている。そのため、積層基板から基板を除去する際、エッチング液が保護膜と積層体との間に浸入した場合には、圧電体膜の外縁が酸化物膜の外縁より内側となっている外縁部分においては、エッチング液は、圧電体膜に到達するまでに酸化物膜を迂回することとなる。すなわち、エッチング液が圧電体膜に到達するまでの経路が、酸化物膜によって有意に延長されている。ここで、従来の電子デバイスにおいては、酸化物膜圧電体膜とはその外縁が略一致しているため、エッチング液は、酸化物膜を迂回することなく、直接圧電体膜まで達する。従って、本発明に係る電子デバイスにおいては、エッチング液の圧電体膜までの経路が延長されたことにより、エッチング液が圧電体膜に達しづらい構造となっている。それにより、圧電体膜が溶解される事態が有意に抑制されており、優れた特性を有する電子デバイスとなっている。加えて、圧電体膜の溶解が回避されることで、この電子デバイスは歩留まり及び生産性が向上されている。
本発明に係る電子デバイスは、基板上に、一対の電極膜の間に圧電体膜が介在する積層構造を含み、且つ、一対の電極膜のうちの基板に近い側の電極膜と基板との間に介在する酸化物膜を含んで電子デバイスとなるべき積層体が形成された積層基板から、液体を含む研磨剤を用いて基板を除去して得られる電子デバイスであって、積層体は、一方面及び側面が保護膜で覆われ、他方面が保護膜から露出しており、且つ、酸化物膜と、酸化物膜の一方面側に位置し、酸化物膜よりも研磨剤に溶解しやすい圧電体膜とを含んでおり、圧電体膜の外縁が、酸化物膜の少なくとも一部の外縁よりも内側にあることを特徴とする。
この電子デバイスにおいては、積層体の酸化物膜の一方面側に位置する圧電体膜の外縁は、酸化物膜の少なくとも一部の外縁よりも内側となっている。そのため、積層基板から基板を除去する際、研磨剤が保護膜と積層体との間に浸入した場合には、圧電体膜の外縁が酸化物膜の外縁より内側となっている外縁部分においては、研磨剤は、圧電体膜に到達するまでに酸化物膜を迂回することとなる。すなわち、研磨剤が圧電体膜に到達するまでの経路が、酸化物膜によって有意に延長されている。ここで、従来の電子デバイスにおいては、酸化物膜圧電体膜とはその外縁が略一致しているため、研磨剤は、酸化物膜を迂回することなく、直接圧電体膜まで達する。従って、本発明に係る電子デバイスにおいては、研磨剤の圧電体膜までの経路が延長されたことにより、研磨剤が圧電体膜に達しづらい構造となっている。それにより、圧電体膜が溶解される事態が有意に抑制されており、優れた特性を有する電子デバイスとなっている。加えて、圧電体膜の溶解が回避されることで、この電子デバイスは歩留まり及び生産性が向上されている。
また、圧電体膜の外縁が、酸化物膜の全ての外縁よりも内側にあることが好ましい。この場合、圧電体膜の外縁の全ての外縁部分において、エッチング液又は研磨剤が、圧電体膜に到達するまでに酸化物膜を迂回することとなるため、電子デバイスの圧電体膜がより溶解されにくくなる。
また、積層体において、一対の電極膜のうちの基板に近い側の電極膜の外縁が、前記圧電体膜の外縁と一致することが好ましい。
また、保護膜は、酸化物膜の一部が露出されて積層体を覆う第1の保護膜と、酸化物膜のうち第1の保護膜から露出した部分を覆う第1の保護膜とは異なる第2の保護膜とを含むことが好ましい。この場合、保護膜の大きさや構成材料を容易に変更することができるため、保護膜の多様化を図ることが可能である。
また、酸化物膜は、ZrO 膜及びY 膜を順次エピタキシャル成長させて形成したものであり、圧電体膜は、PLT膜及びPZT膜を順次エピタキシャル成長させて形成したものである態様とすることができる。
本発明によれば、特性の向上が図られた電子デバイス及びその製造方法が提供される。
以下、添付図面を参照して本発明に係る電子デバイス及びその製造方法を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。
本発明の実施形態では、電子デバイスの一種である圧電デバイスを例に説明をおこなう。
(第1実施形態)
まず、この圧電デバイスの作製に用いる製造装置(蒸着装置)について、図1を参照しつつ説明する。
図1に示すように、蒸着装置10は真空槽12を備えており、この真空槽12は排気装置12aによって槽内を真空にされる。真空槽12内には下部にSi単結晶基板14を保持するホルダ16が配置されている。このホルダ16は、回転軸18を介してモータ20に接続されており、このモータ20によって回転され、上記Si単結晶基板14をその基板面内で回転させることができるようになっている。また、上記ホルダ16内には、Si単結晶基板14を加熱するヒータ22が内蔵されている。
ホルダ16の下方には、Zr蒸発部24、Y蒸発部26、Pt蒸発部28、Pb蒸発部30、Ti蒸発部32、La蒸発部34が配置されている。これらの各蒸発部24,26,28,30,32,34には、それぞれの金属源の他に、金属源に蒸発のためのエネルギを供給するためのエネルギ供給装置(電子線発生装置、抵抗加熱装置等)が配置されている。
また、蒸発部24,26,28,30,32,34とホルダ16との間には、蒸発部24,26,28,30,32,34から放出される蒸着材料の放出ルートを囲むようにループ状のRFアンテナ36が設けられている。また、蒸着装置10は、酸化性ガスを供給するガス供給装置38を備えており、このガス供給装置38の供給口38aは、上記ホルダ16の直ぐ下方に配置されている。そのため、酸化性ガスは、Si単結晶基板14近傍でその分圧が高くなっている。これらのRFアンテナ36とガス供給装置38との協働により、酸素プラズマの環境を作り出すことで、高精度の成膜処理が実現される。なお、この成膜処理に用いる酸化性ガスとしては、例えば、酸素、オゾン、原子状酸素、NO等がある。
次に、上述した蒸着装置10を用いて、第1実施形態に係る圧電デバイスを作製する手順について、図2及び図3を参照しつつ説明する。
まず、蒸着装置10のホルダ16に、Si単結晶基板14を(100)面が露出している基板表面14aが下向きとなるようにセットする。ここで、基板表面14aは、鏡面仕上げのウエハを用い表面をエッチング洗浄しておくことが好ましい。エッチング洗浄は40%フッ化アンモニウム水溶液等によりおこなう。また、清浄化されたSi単結晶基板14は極めて反応性が高いため、所定の表面処理を施して、再配列や汚染などから保護することが好ましい。
次に、Si単結晶基板14の基板表面14aに、厚さ0.01μmのZrO膜40A及び厚さ0.04μmのY膜42Aを順次エピタキシャル成長して酸化物膜44Aを形成する(図2(a)参照)。ここで、ZrO膜40Aは、酸化ジルコニウム(ZrO)で構成されたエピタキシャル膜であり、Y膜42Aは、酸化イットリウム(Y)で構成されたエピタキシャル膜である。より具体的には、400℃以上に加熱されたSi単結晶基板14の表面14aに、上述したRFアンテナ36とガス供給装置38との協働によって得られる酸素プラズマ環境下で、Zr蒸発部24からZrを、Y蒸発部26からYを供給して、ZrO膜40A及びY膜42Aを成膜する。このようにしてエピタキシャル成長されたZrO膜40Aの成長面は(001)面となり、Y膜42Aの成長面は(100)面となる。
なお、基板面積が10cm以上、たとえば直径2インチの大きな単結晶基板面積に成膜する場合には、Si単結晶基板14をモータ20で回転させることにより、高酸素分圧を基板全面に供給することができ、大面積での膜作製が可能となる。このとき、基板の回転数は、10rpm以上であることが望ましい。回転数が遅いと基板面内で膜厚の分布が生じるためである。この基板の回転数の上限は特にないが、通常は真空装置の機構上120rpm程度である。
次に、酸化物膜44A上に厚さ0.2μmの電極膜(第1の薄膜)46Aをエピタキシャル成長させる(図2(b)参照)。より具体的には、上記酸素プラズマ環境下で、Si単結晶基板14の上面に、Pt蒸発部28からPtを供給して、Ptで構成される電極膜46Aを成膜する。このようにしてエピタキシャル成長された電極膜46Aは<100>方向に配向している。
さらに、電極膜46A上に、厚さ0.02μmのPLT膜48A及び厚さ2.5μmのPZT膜50Aを順次エピタキシャル成長して圧電体膜(第2の薄膜)52Aを形成する。ここで、PLT膜48Aは、Laをドープしたチタン酸鉛(PLT)で構成されたエピタキシャル膜であり、PZT膜50Aは、チタン酸ジルコン酸鉛(PZT)で構成されたエピタキシャル膜である。より具体的には、上記酸素プラズマ環境下で、加熱されたSi単結晶基板14の上面に、Ti蒸発部32からTiを、Pb蒸発部30からPbを、La蒸発部34からLaを、Zr蒸発部24からZrを選択的に供給して、PLT膜48A及びPZT膜50Aを成膜する。これらのPLT膜48A及びPZT膜50Aはいずれも、その成長方向(厚さ方向)が<001>方向であり、c面単一配向している。つまり、この圧電体膜52Aは、ペロブスカイト型の圧電体膜となっている。
次に、圧電体膜52A上に厚さ0.2μmの電極膜54Aをエピタキシャル成長させる(図2(c)参照)。より具体的には、上記酸素プラズマ環境下で、Si単結晶基板14の上面に、Pt蒸発部28からPtを供給して、Ptで構成される電極膜54Aを成膜する。
以上のようにして、Si単結晶基板14上に、酸化物膜44A、電極膜46A、圧電体膜52A及び電極膜54Aが順次積層された第1の基板56Aの作製が完了する。また、この第1の基板56Aと同一の基板(第2の基板56B)を一枚準備する。すなわち、この第2の基板56Bも、第1の基板56Aの酸化物膜44A、電極膜46A、圧電体膜52A及び電極膜54Aにそれぞれ対応する、酸化物膜44B(ZrO膜40B、Y膜42B)、電極膜46B、圧電体膜52B(PLT膜48B、PZT膜50B)及び電極膜54Bが、Si単結晶基板14上に順次積層されている。
そして、製造装置10から第1及び第2の基板56A,56Bを取り出し、第1の基板56Aの最上膜である電極膜54Aと、第2の基板56Bの最上膜である電極膜54Bとが重なるように、接着剤を介して第1の基板56Aと第2の基板56Bとを貼り合わせる(図2(d)参照)。
そして、水酸化カリウム等のアルカリ溶液、フッ酸、フッ硝酸等のエッチング液で一方面のSi単結晶基板14を除去する(図2(e)参照)。それにより、接着剤膜58を中心に、電極膜54A,54B、圧電体膜52A,52B、電極膜46A,46B、酸化物膜44A,44Bが順次並んだ積層体60と、その積層体60の一方面60a(以下、基板面と称す。)にSi単結晶基板14が張り付いた積層基板61が得られる。すなわち、積層体60は、電極膜対(電極膜46Aと電極膜54Aとの対、電極膜46Bと電極膜54Bとの対)の間に圧電体膜52A,52Bが介在する積層構造62を2組備えている。
次に、積層基板61(すなわち、積層体60が形成されたSi単結晶基板14)を、公知のフォトリソ技術を用いて、後述する圧電デバイス74に対応するサイズとなるように、最上層のZrO膜40BからPLT膜48Aまでのパターニングをおこなう(図3(a)参照)。このパターニングにより、圧電体膜52Aの外縁が確定される。また、このパターニングに併せて、パターニングによって分離された個々の積層体60の部分に対し、電極膜54A、電極膜46B及び電極膜54Bそれぞれに達する3つの穴70A,70B,70Cを形成する。
続いて、パターニングによって分離された個々の積層体60の部分に対し、電極膜46A及び酸化物膜44Aのパターニングを、上記パターニングと同様にしておこなう(図3(b)参照)。このパターニングは、電極膜46A及び酸化物膜44Aの全ての外縁が、所定幅dだけ圧電体膜52Aの全ての外縁よりも外側になるようにおこなう。このパターニングによって、圧電デバイス74となるべき個々の積層体60が完全に基板14上で分離される。また、このパターニングに併せて、個々の積層体60において、穴70Aを電極膜46Aに達するまで伸ばすと共に、穴70Cの底面に電極膜54Bから電極膜54Aまで延びる穴70Dを形成する。
次に、Si単結晶基板14の全面に亘ってポリイミド72を塗布して、個々の積層体60の上面及び側面をポリイミド(保護膜)72で一体的に覆うと共に、個々の積層体60の穴70A〜70Dにポリイミド72を充填する(図3(c)参照)。そして、ポリイミド72のパターニングをおこない、個々の積層体60に対応するポリイミド72の外縁を確定する(図3(d)参照)。このとき、穴70A〜70C内のポリイミド72を、穴70A〜70Cよりわずかに小さい寸法でエッチング除去することにより、内側面がポリイミド72で覆われた穴70A〜70Cと内側面が露出された穴70Dとを得る。
続いて、個々の積層体60において、内側面がポリイミド72で覆われた穴70A〜70Dそれぞれに、Auを充填し、3つのビアV1,V2,V3を形成する(図3(e)参照)。すなわち、ビアV1は電極膜46Aまで延びており、ビアV2は電極膜46Bまで延びている。そして、ビアV1とビアV2とはポリイミド72の上面で連結されており、ビアV1とビアV2とによって電極膜46Aと電極膜46Bとが電気的に接続される。また、ビアV3は電極膜54Aまで延びており、穴70Dは内側面がポリイミド72で覆われていないため、このビアV3によって電極膜54Aと電極膜54Bとが電気的に接続される。
最後に、水酸化カリウム等のアルカリ溶液、フッ酸、フッ硝酸等のエッチング液で、残ったSi単結晶基板14を除去する(図3(f)参照)。それにより、一方面(すなわち、基板面60aの反対面60b)及び側面60cがポリイミド72で覆われ、他方面(すなわち、基板面60a)が露出した積層体60がSi単結晶基板14から分離させた圧電デバイス74が得られる。なお、この圧電デバイス74を使用する際には、ビアV1及びビアV2を介して、交流電源の一方の端子を電極膜46A及び電極膜46Bに接続し、ビアV3を介して、他方の端子を電極膜54A及び電極膜54Bに接続する。
次に、圧電デバイス74が作製される際に、上述した2枚目のSi単結晶基板14がエッチング除去される工程について、図4を参照しつつ、より詳しく説明する。
積層体60をSi単結晶基板14から分離する際、Si単結晶基板14は、積層体60が形成された面14aの反対面側からエッチング液に浸漬される。より具体的には、両面テープを用いて、塩化ビニル等の基材(図示せず)に、ポリイミド72で覆われ、ビアV1,V2,V3が形成された積層基板61をその上面61aと基材とが対面するように貼り付け、この積層基板61の周辺を封止して全体をエッチング液に浸漬する。その際、エッチング液が、積層体60の基板面60aにおけるポリイミド72と積層体60との接合部分Pから浸入して圧電体膜52Aを溶解する事態が生じることが、発明者らによって確認された。
そこで、圧電デバイス74においては、エッチング液に対する耐溶解性が圧電体膜52Aよりも高い電極膜46Aの外縁R2よりも、圧電体膜52Aの外縁R1のほうが内側となるように作製した。そのため、エッチング液がポリイミド72と積層体60との間から浸入した場合には、そのエッチング液は電極膜46Aを大きく迂回するルートAを通ることとなる。一方、電極膜46Aの外縁と圧電体膜52Aの外縁とが略一致するように作製された従来の圧電デバイスでは、エッチング液は、電極膜46Aを迂回することなく、直線的に直接圧電体膜52Aに達するルートBを通る。すなわち、圧電デバイス74においては、エッチング液が圧電体膜52Aに到達するまでのルートが、電極膜46Aによって有意に延長されており、従来の圧電デバイスに比べてエッチング液が圧電体膜52Aまで達しづらくなっている。そのため、この圧電デバイス74においては、圧電体膜52Aがエッチング液によって溶解される事態が有意に抑制されており、従来の圧電デバイスに比べて特性が向上している。加えて、圧電体膜52Aの溶解が回避されることで、圧電デバイス74においては歩留まり及び生産性が向上されている。
なお、圧電デバイス74では、上述したように、圧電体膜52Aの全ての外縁R1が電極膜46Aの外縁R2よりも内側となっているため、エッチング液は圧電体膜52Aまで極めて達しづらくなっている。ここで、圧電体膜52Aの外縁R1は、少なくともその一部が、電極膜46Aの外縁R2よりも内側となっていれば、その外縁部分においてエッチング液が電極膜46Aを迂回することとなるため、上記効果を得ることができる。ただし、圧電体膜52Aの全ての外縁R1が電極膜46Aの外縁R2よりも内側となっている方がより効果的であることはいうまでもない。
また、圧電体膜52Aの外縁R1と電極膜46Aの外縁R2との間の距離(幅)dが長ければ長いほど、当然にエッチング液は圧電体膜52Aに到達しにくくなるため、より高い確度で圧電体膜52Aが溶解される事態を抑制することができる。そのため、dの長さは、酸化物膜44Aの厚さ(0.05μm)と電極膜46Aの厚さ(0.2μm)とを合わせた厚さの10倍以上であることがより好ましい。そして、電極膜46Aを拡大させて距離dの拡大を図った結果、電極膜46Aがポリイミド72の形成領域から露出するような場合には、露出した部分の電極膜をポリイミド72とは別体のポリイミド72Aで覆ってもよい(図5参照)。このように、2つのポリイミド72,72Aの採用により、保護膜の大きさや構成材料を容易に変更することができるため、保護膜の多様化を図ることが可能である。また、保護膜を形成する際、保護膜を複数回に分けて形成することになるため、2回目以降の保護膜形成で、保護膜の大きさを調整したり、保護膜の構成材料を変更したりすることができるため、保護膜の多様化を図ることが可能である。
(第2実施形態)
次に、第2実施形態に係る圧電デバイス74Bを作製する手順について、図6を参照しつつ説明する。
第2実施形態に係る圧電デバイス74Bを作製する場合も、第1実施形態と同様の手順により、積層基板61を準備する。
そして、積層基板61を、公知のフォトリソ技術を用いて、後述する圧電デバイス74Bに対応するサイズとなるように、最上層のZrO膜40Bから電極膜46Aまでのパターニングをおこなう(図6(a)参照)。このパターニングにより、圧電体膜52Aの外縁が確定される。また、このパターニングに併せて、パターニングによって分離された個々の積層体60の部分に対し、第1実施形態と同様の穴70A,70B,70Cを形成する。
続いて、パターニングによって分離された個々の積層体60の部分に対し、酸化物膜44A(第1の薄膜)のパターニングを、上記パターニングと同様にしておこなう(図6(b)参照)。このパターニングは、酸化物膜44Aの全ての外縁が、所定幅dだけ圧電体膜52Aの全ての外縁よりも外側になるようにおこなう。このパターニングによって、圧電デバイス74Bとなるべき個々の積層体60が完全に基板14上で分離される。また、このパターニングに併せて、個々の積層体60において、穴70Aを電極膜46Aに達するまで伸ばすと共に、穴70Cの底面に電極膜54Bから電極膜54Aまで延びる穴70Dを形成する。
その後、第1実施形態と同様の手順によって、ポリイミド72の塗布(図6(c)参照)、ポリイミド72のパターニング(図6(d)参照)、ビアV1,V2,V3の形成(図6(e)参照)、及びSi単結晶基板14の除去(図6(f)参照)をおこない、圧電デバイス74Bの作製が完了する。以上の製造方法の説明から明らかなように、この圧電デバイス74Bは、圧電体膜46Aについてのみ、第1実施形態に係る圧電デバイス74と異なる。
次に、圧電デバイス74Bが作製される際に、上述した2枚目のSi単結晶基板14がエッチング除去される工程について、図7を参照しつつ、より詳しく説明する。
第2実施形態においても、積層体60のSi単結晶基板14からの分離は、第1実施形態と同様の方法によっておこなわれる。そして、第2実施形態に係る圧電デバイス74Bにおいては、エッチング液に対する耐溶解性が圧電体膜52Aよりも高い酸化物膜44Aの外縁R3よりも、圧電体膜52Aの外縁R1のほうが内側となるように作製した。そのため、エッチング液がポリイミド72と積層体60との間から浸入した場合には、そのエッチング液は酸化物膜44Aを大きく迂回するルートA’を通ることとなる。一方、酸化物膜44Aの外縁と圧電体膜52Aの外縁とが略一致するように作製された従来の圧電デバイスでは、エッチング液は、酸化物膜44Aを迂回することなく、直線的に直接圧電体膜52Aに達するルートB’を通る。すなわち、圧電デバイス74Bにおいては、エッチング液が圧電体膜52Aに到達するまでのルートが、酸化物膜44Aによって有意に延長されており、従来の圧電デバイスに比べてエッチング液が圧電体膜52Aまで達しづらくなっている。そのため、この圧電デバイス74Bにおいても、上述した圧電デバイス74,74A同様、圧電体膜52Aがエッチング液によって溶解される事態が有意に抑制されており、従来の圧電デバイスに比べて特性が向上している。加えて、圧電体膜52Aの溶解が回避されることで、この圧電デバイス74Bにおいても歩留まり及び生産性が向上されている。
ここで、発明者らは、エッチング液の浸入態様をより詳しく調べるために、以下に示すような実験をおこなった。すなわち、2枚目のSi単結晶基板14がエッチング除去される前の第1の実施形態に係る圧電デバイス74(試料#2)、第2の実施形態に係る圧電デバイス74B(試料#3)及び従来の圧電デバイス(試料#1)を、それぞれ400個ずつ準備し、それぞれの圧電デバイスに残留するSiC単結晶を上述したエッチング液を用いてエッチング除去した後、圧電体層が浸食されたか否かによってエッチング液の浸入を調べて、エッチング液が浸入しなかった圧電デバイスの割合(浸入防止率)を算出した。その結果は、以下の表1に示すとおりであった。
Figure 0004670495
つまり、従来の圧電デバイスである試料#1では、全てのサンプルにおいてエッチング液の浸入が確認された。一方、第1の実施形態に係る圧電デバイス74である試料#2及び第2の実施形態に係る圧電デバイス74Bである試料#3では、浸食なしサンプルがそれぞれ232個、386個確認された。この結果から、試料#2,3のように、圧電体膜に到達するまでのエッチング液のルートを延長することで、試料#1の従来の圧電デバイスに比べてエッチング液の浸入が明らかに抑制されることがわかる。
さらに表1から、圧電デバイス74(試料#2)に比べて圧電デバイス74B(試料#3)のほうが、エッチング液の浸入を防止していることがわかる。これは、ポリイミド72に対する電極膜46A及び酸化物44Aの密着性の違いに起因しているものと考えられる。すなわち、電極膜46Aとポリイミド72との密着強度よりも、酸化物膜44Aとポリイミド72との密着強度のほうが高く、その結果、酸化物膜44Aとポリイミド72との密着領域がより広い圧電デバイス74Bのほうの浸入防止率が高くなったと考えられる。なお、試料#3においては、作製する際の成膜工程やパターニング工程をより精度よくおこなってデバイスのパーティクルや損傷の影響を抑えることで、エッチング液の浸入が完全に抑えられるものと考えられる。
従って、第2実施形態に係る圧電デバイス74Bは、第1実施形態に係る圧電デバイス74,74Aに比べて、圧電体膜52Aがエッチング液によって溶解される事態をより確実に抑制することができる。
なお、圧電デバイス74Bでも、酸化物膜44Aの外縁R3は、少なくともその一部が電極膜46Aの外縁R1よりも内側となっていれば、その外縁部分においてエッチング液が電極膜46Aを迂回することとなるため、上記効果を得ることができる。ただし、圧電体膜52Aの全ての外縁R1が酸化物膜44Aの外縁R3よりも内側となっている方がより効果的であることはいうまでもない。
また、圧電体膜52Aの外縁R1と酸化物膜44Aの外縁R3との間の距離(幅)dが長ければ長いほど、当然にエッチング液は圧電体膜52Aに到達しにくくなるため、より高い確度で圧電体膜52Aが溶解される事態を抑制することができる。そのため、第2実施形態に係る圧電デバイスも、第1実施形態の圧電デバイス74Aのように、ポリイミド72と別体のポリイミド72Aとで覆われた圧電デバイス74Cとすることができる(図8参照)。
本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、電子デバイスは、圧電デバイスに限らず、誘電体膜や導電体膜、半導体膜などの機能性薄膜を有する各種デバイスであってもよい。また、積層体の層数も、上述した数に限定されず、2層(第1の薄膜及び第2の薄膜)以上の層数から適宜選択できる。
基板は、Si単結晶基板に限定されず、Siとは異なる材料からなる単結晶基板や多結晶基板であってもよい。基板の除去に用いる液体は、第1の薄膜よりも第2の薄膜を溶解しやすい液体であれば、上述したエッチング液に限定されず、例えば、液体を含む研磨剤であってもよい。保護膜は、ポリイミドに限定されず、使用するエッチング液に対して高い耐性を有するものから適宜選択することができる。
電極膜の構成材料は、Ptに限らず、例えば、Au、Ir、Pd、Rh、Cu及びAgからなる金属材料群のうちの少なくとも1種類を含むものであってもよい。さらに、圧電体膜は、上述した構成に限らず、チタン酸ストロンチウム酸鉛や、チタン酸鉛で構成されたc面単一配向薄膜であってもよい。また、薄膜圧電体素子の作製には、その他の製造装置を採用することも可能であり、例えば、スパッタ装置やMBE装置を用いてもよい。
上述した実施形態では、最終的に個々に分離される電子デバイス(圧電デバイス)の製造方法について説明したが、例えば、図3(c)や図6(c)に示した状態の積層基板を、別途用意した基板に接着剤等を用いて貼り付けることで、この基板上に複数配列させた電子デバイスを得ることも可能である。
本発明の実施形態に係る圧電デバイスの作製に用いた薄膜作製装置を示す概略構成図である。 本発明の第1実施形態に係る圧電デバイスを作製する手順の前段階を示した図である。 本発明の第1実施形態に係る圧電デバイスを作製する手順の後段階を示した図である。 本発明の第1実施形態に係る圧電デバイスの要部拡大図である。 図4とは異なる態様の圧電デバイスを示した図である。 本発明の第2実施形態に係る圧電デバイスを作製する手順の後段階を示した図である。 本発明の第2実施形態に係る圧電デバイスの要部拡大図である。 図7とは異なる態様の圧電デバイスを示した図である。
符号の説明
10…蒸着装置、14…Si単結晶基板、44A…酸化物膜、46A…電極膜、52A…圧電体膜、60…積層体、61…積層基板、72,72A…ポリイミド、74,74A,74B,74C…圧電デバイス、R1,R2,R3…外縁。

Claims (12)

  1. 基板上に、一対の電極膜の間に圧電体膜が介在する積層構造を含み、且つ、前記一対の電極膜のうちの前記基板に近い側の前記電極膜と前記基板との間に介在する酸化物膜を含んで電子デバイスとなるべき積層体が形成された積層基板から、エッチング液を用いて前記基板を除去する電子デバイスの製造方法であって、
    前記酸化物膜と、前記酸化物膜上に形成され、前記酸化物膜よりも前記エッチング液に溶解しやすい前記圧電体膜とを含む前記積層体を、前記基板上に成膜するステップと、
    前記積層体を覆う保護膜を形成するステップと、
    前記エッチング液を用いて、前記積層基板から前記基板を除去するステップとを備え、
    前記積層体を成膜する際、前記圧電体膜を、前記圧電体膜の外縁が前記酸化物膜の少なくとも一部の外縁よりも内側となるように成膜することを特徴とする電子デバイスの製造方法。
  2. 基板上に、一対の電極膜の間に圧電体膜が介在する積層構造を含み、且つ、前記一対の電極膜のうちの前記基板に近い側の前記電極膜と前記基板との間に介在する酸化物膜を含んで電子デバイスとなるべき積層体が形成された積層基板から、液体を含む研磨剤を用いて前記基板を除去する電子デバイスの製造方法であって、
    前記酸化物膜と、前記酸化物膜上に形成され、前記酸化物膜よりも前記研磨剤に溶解しやすい前記圧電体膜とを含む前記積層体を、前記基板上に成膜するステップと、
    前記積層体を覆う保護膜を形成するステップと、
    前記研磨剤を用いて、前記積層基板から前記基板を除去するステップとを備え、
    前記積層体を成膜する際、前記圧電体膜を、前記圧電体膜の外縁が前記酸化物膜の少なくとも一部の外縁よりも内側となるように成膜することを特徴とする電子デバイスの製造方法。
  3. 前記積層体を成膜する際、前記圧電体膜を、前記圧電体膜の外縁が前記酸化物膜の全ての外縁よりも内側となるように成膜することを特徴とする請求項1又は2に記載の電子デバイスの製造方法。
  4. 前記積層体を成膜する際、前記一対の電極膜のうちの前記基板に近い側の前記電極膜を、その外縁が前記圧電体膜の外縁と一致するように成膜することを特徴とする請求項1又は2に記載の電子デバイスの製造方法。
  5. 前記保護膜を形成するステップは、前記酸化物膜の一部を露出させて前記積層体を覆う第1の保護膜を形成するステップと、前記酸化物膜のうち前記第1の保護膜から露出した部分を前記第1の保護膜とは異なる第2の保護膜により覆うステップとを含むことを特徴とする請求項1〜4のいずれか一項に記載の電子デバイスの製造方法。
  6. 前記酸化物膜は、ZrO 膜及びY 膜を順次エピタキシャル成長させて形成し、
    前記圧電体膜は、PLT膜及びPZT膜を順次エピタキシャル成長させて形成することを特徴とする請求項1〜5のいずれか一項に記載の電子デバイスの製造方法。
  7. 基板上に、一対の電極膜の間に圧電体膜が介在する積層構造を含み、且つ、前記一対の電極膜のうちの前記基板に近い側の前記電極膜と前記基板との間に介在する酸化物膜を含んで電子デバイスとなるべき積層体が形成された積層基板から、エッチング液を用いて前記基板を除去して得られる電子デバイスであって、
    前記積層体は、一方面及び側面が保護膜で覆われ、他方面が前記保護膜から露出しており、且つ、前記酸化物膜と、前記酸化物膜の前記一方面側に位置し、前記酸化物膜よりも前記エッチング液に溶解しやすい前記圧電体膜とを含んでおり、
    前記圧電体膜の外縁が、前記酸化物膜の少なくとも一部の外縁よりも内側にあることを特徴とする電子デバイス。
  8. 基板上に、一対の電極膜の間に圧電体膜が介在する積層構造を含み、且つ、前記一対の電極膜のうちの前記基板に近い側の前記電極膜と前記基板との間に介在する酸化物膜を含んで電子デバイスとなるべき積層体が形成された積層基板から、液体を含む研磨剤を用いて前記基板を除去して得られる電子デバイスであって、
    前記積層体は、一方面及び側面が保護膜で覆われ、他方面が前記保護膜から露出しており、且つ、前記酸化物膜と、前記酸化物膜の前記一方面側に位置し、前記酸化物膜よりも前記研磨剤に溶解しやすい前記圧電体膜とを含んでおり、
    前記圧電体膜の外縁が、前記酸化物膜の少なくとも一部の外縁よりも内側にあることを特徴とする電子デバイス。
  9. 前記圧電体膜の外縁が、前記酸化物膜の全ての外縁よりも内側にあることを特徴とする請求項7又は8に記載の電子デバイス。
  10. 前記一対の電極膜のうちの前記基板に近い側の前記電極膜の外縁が、前記圧電体膜の外縁と一致することを特徴とする請求項7又は8に記載の電子デバイスの製造方法。
  11. 前記保護膜は、前記酸化物膜の一部が露出されて前記積層体を覆う第1の保護膜と、前記酸化物膜のうち前記第1の保護膜から露出した部分を覆う前記第1の保護膜とは異なる第2の保護膜とを含むことを特徴とする請求項7〜10のいずれか一項に記載の電子デバイス。
  12. 前記酸化物膜は、ZrO 膜及びY 膜を順次エピタキシャル成長させて形成したものであり、
    前記圧電体膜は、PLT膜及びPZT膜を順次エピタキシャル成長させて形成したものであることを特徴とする請求項7〜11のいずれか一項に記載の電子デバイス。
JP2005172477A 2004-09-06 2005-06-13 電子デバイス及びその製造方法 Active JP4670495B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005172477A JP4670495B2 (ja) 2004-09-06 2005-06-13 電子デバイス及びその製造方法
US11/360,394 US7636994B2 (en) 2004-09-06 2006-02-24 Method of making a piezoelectric device
CN200610058368.9A CN100495754C (zh) 2005-06-13 2006-03-03 电子设备及其制造方法
US12/458,274 US8183749B2 (en) 2004-09-06 2009-07-07 Electronic device and method of making same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004258861 2004-09-06
JP2005172477A JP4670495B2 (ja) 2004-09-06 2005-06-13 電子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006100781A JP2006100781A (ja) 2006-04-13
JP4670495B2 true JP4670495B2 (ja) 2011-04-13

Family

ID=36240249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005172477A Active JP4670495B2 (ja) 2004-09-06 2005-06-13 電子デバイス及びその製造方法

Country Status (2)

Country Link
US (2) US7636994B2 (ja)
JP (1) JP4670495B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198199B2 (en) * 2007-03-30 2012-06-12 Canon Kabushiki Kaisha Epitaxial film, piezoelectric element, ferroelectric element, manufacturing methods of the same, and liquid discharge head

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651827A (en) * 1979-10-05 1981-05-09 Seiko Epson Corp Preparation of semiconductor device
JPH0997776A (ja) * 1995-09-29 1997-04-08 Sony Corp 半導体基板の製造方法
JPH11204849A (ja) * 1998-01-20 1999-07-30 Ricoh Co Ltd 圧電アクチュエータ
JP2003179281A (ja) * 2001-09-07 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜圧電体素子およびその製造方法
JP2003198321A (ja) * 2001-10-17 2003-07-11 Murata Mfg Co Ltd 弾性表面波装置およびその製造方法
JP2003229611A (ja) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd 薄膜圧電体素子とその製造方法およびハードディスクドライブ用薄膜圧電体素子
JP2004207489A (ja) * 2002-12-25 2004-07-22 Canon Inc 圧電部材の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6733A (en) * 1849-09-25 Door-lock
JP2839600B2 (ja) * 1989-12-20 1998-12-16 株式会社日立製作所 サーマル・ヘッド及びその製造方法
US5071359A (en) * 1990-04-27 1991-12-10 Rogers Corporation Array connector
JP3148946B2 (ja) * 1991-05-30 2001-03-26 キヤノン株式会社 探針駆動機構並びに該機構を用いたトンネル電流検出装置、情報処理装置、圧電式アクチュエータ
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JPH08302161A (ja) * 1995-05-10 1996-11-19 Hitachi Chem Co Ltd 樹脂組成物及びその樹脂組成物をケミカルエッチングする方法
US5753934A (en) * 1995-08-04 1998-05-19 Tok Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
JP3310881B2 (ja) 1995-08-04 2002-08-05 ティーディーケイ株式会社 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
JPH10211701A (ja) * 1996-11-06 1998-08-11 Seiko Epson Corp 圧電体素子を備えたアクチュエータ及びインクジェット式記録ヘッド、並びにこれらの製造方法
US6087198A (en) * 1998-02-12 2000-07-11 Texas Instruments Incorporated Low cost packaging for thin-film resonators and thin-film resonator-based filters
JP2892346B1 (ja) 1998-05-21 1999-05-17 有限会社佐伯テクノハウス 細断紙片袋詰装置
JP3592129B2 (ja) * 1999-04-15 2004-11-24 新光電気工業株式会社 多層配線基板の製造方法
JP2001313429A (ja) * 2000-04-27 2001-11-09 Tdk Corp 積層薄膜その製造方法および電子デバイス
US6645685B2 (en) * 2000-09-06 2003-11-11 Mitsubishi Paper Mills Limited Process for producing printed wiring board
JP5019247B2 (ja) 2000-11-24 2012-09-05 Tdk株式会社 電子デバイス用基板
CN1245768C (zh) * 2001-09-07 2006-03-15 松下电器产业株式会社 薄膜压电体元件及其制造方法并致动器
JP3846271B2 (ja) * 2001-11-05 2006-11-15 松下電器産業株式会社 薄膜圧電体素子およびその製造方法
US6758459B1 (en) * 2003-01-23 2004-07-06 Edward A. Heikkinen Weed puller
JP3837139B2 (ja) * 2004-03-29 2006-10-25 Tdk株式会社 薄膜圧電体素子及びその製造方法
US7528531B2 (en) * 2006-11-30 2009-05-05 Tdk Corporation Piezoelectric ceramic composition and laminated piezoelectric element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651827A (en) * 1979-10-05 1981-05-09 Seiko Epson Corp Preparation of semiconductor device
JPH0997776A (ja) * 1995-09-29 1997-04-08 Sony Corp 半導体基板の製造方法
JPH11204849A (ja) * 1998-01-20 1999-07-30 Ricoh Co Ltd 圧電アクチュエータ
JP2003179281A (ja) * 2001-09-07 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜圧電体素子およびその製造方法
JP2003198321A (ja) * 2001-10-17 2003-07-11 Murata Mfg Co Ltd 弾性表面波装置およびその製造方法
JP2003229611A (ja) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd 薄膜圧電体素子とその製造方法およびハードディスクドライブ用薄膜圧電体素子
JP2004207489A (ja) * 2002-12-25 2004-07-22 Canon Inc 圧電部材の製造方法

Also Published As

Publication number Publication date
US7636994B2 (en) 2009-12-29
JP2006100781A (ja) 2006-04-13
US8183749B2 (en) 2012-05-22
US20090271962A1 (en) 2009-11-05
US20060205225A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
US8087153B2 (en) Manufacturing method of an electromechanical transducer
US7466537B2 (en) Capacitor and its manufacturing method
US20100019623A1 (en) Micro-electromechanical devices and methods of fabricating thereof
JP2010508167A (ja) マイクロマシンデバイスの製造方法
JP2004304490A (ja) 薄膜圧電共振子の製造方法、薄膜圧電共振子の製造装置、薄膜圧電共振子および電子部品
JP4621049B2 (ja) 配線基板の製造方法
JP4670495B2 (ja) 電子デバイス及びその製造方法
US20070201182A1 (en) Capacitor and its manufacturing method
US7208806B2 (en) Micromachined electromechanical device
JP4997716B2 (ja) 電子デバイスの製造方法
JP3837139B2 (ja) 薄膜圧電体素子及びその製造方法
JP4299214B2 (ja) 電子デバイスの製造方法、電子デバイス及び圧電デバイス
JP5040188B2 (ja) 薄膜デバイスの製造方法
JP4226263B2 (ja) 半導体素子基板の作製方法
JP4296757B2 (ja) 圧電機能部品の製造方法
WO2024071315A1 (ja) マスクの製造方法、マスク、蒸着層の形成方法及び有機半導体素子の製造方法
CN1881639A (zh) 电子设备及其制造方法
TW202439962A (zh) 壓電積層體、壓電積層晶圓、及壓電積層體的製造方法
JP2001023950A (ja) 半導体センサの製造方法
JP2006121092A (ja) Soi基板、その製造方法、そしてsoi基板を用いた浮遊構造体の製造方法
JP2005286233A (ja) 薄膜コンデンサ及びその製造方法
JP2016043447A (ja) Mems構造体の製造方法、mems構造体
JP2004207489A (ja) 圧電部材の製造方法
JP2006014381A (ja) 薄膜圧電共振子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110103

R150 Certificate of patent or registration of utility model

Ref document number: 4670495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250