JP4668938B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4668938B2 JP4668938B2 JP2007073021A JP2007073021A JP4668938B2 JP 4668938 B2 JP4668938 B2 JP 4668938B2 JP 2007073021 A JP2007073021 A JP 2007073021A JP 2007073021 A JP2007073021 A JP 2007073021A JP 4668938 B2 JP4668938 B2 JP 4668938B2
- Authority
- JP
- Japan
- Prior art keywords
- columnar electrode
- columnar
- wiring
- insulating film
- base metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W72/012—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
この発明は、半導体装置及びその製造方法に関し、特にウエハレベルチップサイズパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）（以下、単にＷ−ＣＳＰとも称する。）構造を有する半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a wafer level chip size package (hereinafter also simply referred to as W-CSP) structure and a manufacturing method thereof.
近年、パッケージ化された半導体装置のさらなる小型化、薄型化が要求されている。この要求に応えるために、パッケージ外形サイズが半導体チップの外形サイズと実質的に同一である、ウエハレベルチップサイズパッケージ（Ｗ−ＣＳＰ）と呼ばれるパッケージ形態が用いられている。 In recent years, further reduction in size and thickness of packaged semiconductor devices has been demanded. In order to meet this requirement, a package form called a wafer level chip size package (W-CSP) is used in which the package outer size is substantially the same as the outer size of the semiconductor chip.
Ｗ−ＣＳＰにおいて、いわゆる再配線層に含まれる配線と外部端子とを電気的に接続するために、柱状電極、すなわちポスト電極を設ける構成が知られている。 In W-CSP, a configuration in which a columnar electrode, that is, a post electrode is provided in order to electrically connect a wiring included in a so-called rewiring layer and an external terminal is known.
このような構成において、柱状電極の頂面と側面とがなす角部と、柱状電極の側面を覆う封止部との境界線周辺領域には応力が集中しやすくなる。結果として、例えば半田ボールといった外部端子にクラックが発生するなどの損傷が発生する場合があった。 In such a configuration, stress is likely to concentrate in a region around the boundary line between the corner portion formed by the top surface and the side surface of the columnar electrode and the sealing portion covering the side surface of the columnar electrode. As a result, for example, a damage such as a crack generated in an external terminal such as a solder ball may occur.
こうした損傷の発生を防止することを目的として、柱状電極の頂面と側面とがなす角部と、柱状電極の側面を覆う封止部との間に、柱状電極の角部を丸めて曲面により構成して間隙を形成することにより応力を緩和する構成を有する半導体装置が知られている（例えば、特許文献１参照。）。
Ｗ−ＣＳＰに加わる応力は、特に外部端子及び柱状電極の周辺構造に集中する傾向がある。 The stress applied to the W-CSP tends to concentrate particularly on the peripheral structure of the external terminal and the columnar electrode.
例えば、Ｗ−ＣＳＰに対するさらなる小型化の要請、必要な電気的特性といった要求により、配線距離をより短縮しなければならず、結果として、電極パッドの真上に柱状電極を位置させて設けなければならない場合がある。 For example, due to demands for further miniaturization of W-CSP and required electrical characteristics, the wiring distance must be further shortened, and as a result, a columnar electrode must be provided directly above the electrode pad. It may not be possible.
このような場合には、外部環境からＷ−ＣＳＰに加わる応力が、例えば柱状電極を経て半導体装置に本質的な構成要素である配線に伝播することによりこれを断線させたり、また例えば電極パッドの表面の一部分を覆ういわゆる表面保護膜の開口部のエッジの周辺領域には応力が集中する傾向があるため、クラックが発生し、この発生したクラックが周辺に伝播することにより、例えば配線、作り込まれたトランジスタといった構成要素を損傷してしまい、半導体装置の本質的な電気的特性が損なわれてしまうおそれがある。 In such a case, the stress applied to the W-CSP from the external environment is propagated to the wiring, which is an essential component of the semiconductor device, via the columnar electrode, for example. Since stress tends to concentrate in the peripheral region around the edge of the opening of the so-called surface protection film that covers a part of the surface, cracks are generated, and the generated cracks propagate to the periphery, for example, wiring, built-in There is a possibility that a component such as an embedded transistor may be damaged, and the essential electrical characteristics of the semiconductor device may be impaired.
そこで、この発明の目的は、電極パッドの真上に柱状電極を位置させて設ける構成とする必要があるＷ−ＣＳＰであっても、実装基板等への搭載といった外部環境から応力が加わる局面で、特に応力がポスト電極近傍にかかった場合でも、例えば表面保護膜の開口部のエッジ部分でのクラックの発生、ひいては配線の断線といった本質的な構成要素の破損を防止することにより、Ｗ−ＣＳＰの電気的特性の喪失をより効果的に防止することができる半導体装置を提供することにある。 Accordingly, an object of the present invention is a situation in which stress is applied from an external environment such as mounting on a mounting board or the like even in the case of a W-CSP that needs to have a structure in which a columnar electrode is provided directly above an electrode pad. In particular, even when stress is applied in the vicinity of the post electrode, W-CSP is prevented by preventing damage to essential components such as generation of cracks at the edge portion of the opening portion of the surface protective film, and consequently disconnection of the wiring. An object of the present invention is to provide a semiconductor device that can more effectively prevent the loss of electrical characteristics.
上述した目的を達成するために、この発明の半導体装置は、下記のような構成上の特徴を有している。 In order to achieve the above-described object, the semiconductor device of the present invention has the following structural features.
すなわち、この発明の半導体装置は、第１主表面、当該第１主表面と対向する第２主表面を有しており、複数の機能素子が作り込まれている基板を有している。第１主表面上には酸化膜が設けられている。 That is, the semiconductor device of the present invention has a first main surface, a second main surface facing the first main surface, and a substrate on which a plurality of functional elements are formed. An oxide film is provided on the first main surface.
複数の電極パッドは、酸化膜上に設けられており、複数の機能素子と電気的に接続されている。 The plurality of electrode pads are provided on the oxide film and are electrically connected to the plurality of functional elements.
表面保護膜は、酸化膜上に設けられており、複数の電極パッドそれぞれの一部分を露出している複数の第１開口部を有している。 The surface protective film is provided on the oxide film and has a plurality of first openings that expose portions of the plurality of electrode pads.
絶縁膜は、表面保護膜上に設けられており、第１開口部から露出している電極パッドのさらに一部分を露出している第２開口部を有する。 The insulating film is provided on the surface protective film, and has a second opening that exposes a part of the electrode pad exposed from the first opening.
再配線層は、第２開口部から露出している電極パッドから絶縁膜上に導出されている、柱状電極接続領域を有していて、柱状電極接続領域が第１開口部の真上に位置しており、かつ配線の柱状電極接続領域側の端縁が第１開口部の輪郭内に位置している配線を含んでいる。
柱状電極接続領域は、電極パッドの表面保護膜に被覆されている領域と非対向である。
The redistribution layer has a columnar electrode connection region that is led out on the insulating film from the electrode pad exposed from the second opening, and the columnar electrode connection region is located immediately above the first opening. In addition, the wiring includes a wiring whose edge on the columnar electrode connection region side is located within the outline of the first opening.
The columnar electrode connection region is not opposed to the region covered with the surface protection film of the electrode pad.
柱状電極は、配線の柱状電極接続領域に底面の一部分である第１部分領域が接続されていて、電極パッドの真上に少なくとも底面の第１部分領域を位置させており、かつ残存部分である第２部分領域を絶縁膜とは非接触として設けられている。 The columnar electrode has a first partial region which is a part of the bottom surface connected to the columnar electrode connection region of the wiring, and at least the first partial region of the bottom surface is positioned directly above the electrode pad and is a remaining portion. The second partial region is provided in non-contact with the insulating film.
封止部は、配線、複数の柱状電極の側面及び底面の第２部分領域、並びに絶縁膜を覆っており、かつ柱状電極の頂面を露出して設けられている。 The sealing portion covers the wiring, the second partial regions on the side surfaces and bottom surfaces of the plurality of columnar electrodes, and the insulating film, and is provided so as to expose the top surface of the columnar electrode.
複数の外部端子は、複数の柱状電極の頂面それぞれに設けられている。 The plurality of external terminals are provided on the top surfaces of the plurality of columnar electrodes.
また、この発明の半導体装置の製造方法の主要工程は下記の通りである。 The main steps of the semiconductor device manufacturing method of the present invention are as follows.
第１主表面、当該第１主表面と対向する第２主表面、当該第１主表面上に形成されている酸化膜を有しており、複数のチップ領域が画成されていて、当該チップ領域内に複数の機能素子が作り込まれている基板を準備する。 A first main surface, a second main surface opposite to the first main surface, an oxide film formed on the first main surface, and a plurality of chip regions are defined; A substrate on which a plurality of functional elements are formed in a region is prepared.
チップ領域の酸化膜上に、複数の機能素子に電気的に接続される複数の電極パッドを形成する。 A plurality of electrode pads electrically connected to the plurality of functional elements are formed on the oxide film in the chip region.
複数の電極パッドが設けられている酸化膜上に、複数の電極パッドそれぞれの一部分を露出している複数の第１開口部を有する表面保護膜を形成する。 A surface protective film having a plurality of first openings exposing a part of each of the plurality of electrode pads is formed on the oxide film provided with the plurality of electrode pads.
表面保護膜上に、第１開口部から露出している電極パッドのさらに一部分を露出させる第２開口部を有する絶縁膜を形成する。 An insulating film having a second opening exposing a part of the electrode pad exposed from the first opening is formed on the surface protective film.
第２開口部内を含む絶縁膜上全面に、下地金属膜を形成する。 A base metal film is formed on the entire surface of the insulating film including the inside of the second opening.
下地金属膜上に、この下地金属膜の一部分を露出させるパターンを有する第１感光性樹脂パターンを用いて、柱状電極接続領域を有する配線であって、柱状電極接続領域を第１開口部の真上に位置させており、かつ配線の柱状電極接続領域側の端縁が第１開口部の輪郭内に位置し、さらに、柱状電極接続領域が、電極パッドの表面保護膜に被覆されている領域と非対向となるように、配線を形成する。 A wiring having a columnar electrode connection region using a first photosensitive resin pattern having a pattern exposing a portion of the base metal film on the base metal film, wherein the columnar electrode connection region is connected to the first opening. A region that is positioned above and has an edge on the columnar electrode connection region side of the wiring located within the outline of the first opening , and the columnar electrode connection region is covered with the surface protection film of the electrode pad The wiring is formed so as to be non-opposing .
配線の柱状電極接続領域から第１感光性樹脂パターンにまたがる柱状電極形成領域を露出するパターンを有する第２感光性樹脂パターンを形成する。 A second photosensitive resin pattern having a pattern exposing a columnar electrode formation region extending from the columnar electrode connection region of the wiring to the first photosensitive resin pattern is formed.
柱状電極形成領域に、第２感光性樹脂パターンを用いて、配線の柱状電極接続領域に底面の一部分が接続されている複数の柱状電極であって、電極パッドの真上に少なくとも底面の一部分を位置させている複数の柱状電極を形成する。 A plurality of columnar electrodes in which a part of the bottom surface is connected to the columnar electrode connection region of the wiring by using the second photosensitive resin pattern in the columnar electrode formation region, and at least a part of the bottom surface is directly above the electrode pad. A plurality of columnar electrodes are formed.
第１感光性樹脂パターン及び第２感光性樹脂パターンを除去する。 The first photosensitive resin pattern and the second photosensitive resin pattern are removed.
配線から露出した下地金属膜を除去して、下地金属パターンを形成する。 The base metal film exposed from the wiring is removed to form a base metal pattern.
柱状電極の底面のうち柱状電極接続領域には非接続の残存部分を覆い、かつ複数の柱状電極の頂面を露出させて封止部を形成する。 Of the bottom surface of the columnar electrode, the columnar electrode connection region covers the remaining unconnected portion, and the top surfaces of the plurality of columnar electrodes are exposed to form a sealing portion.
複数の柱状電極の露出した頂面上に、複数の外部端子をそれぞれ搭載する。 A plurality of external terminals are respectively mounted on the exposed top surfaces of the plurality of columnar electrodes.
複数のチップ領域間を切削して、半導体装置の個片化を行う。 A plurality of chip regions are cut to separate the semiconductor device.
この発明の半導体装置の構成によれば、配線の柱状電極接続領域側の端縁が、第１開口部の真上で、第１開口部の輪郭内に位置しているため、また、柱状電極の底面のうち一部分のみが柱状電極接続領域に接触し、残存部分の直下、すなわち真下側には配線が不存在、すなわち配線と柱状電極とが非接続とされるため、応力の、電極パッドの一部分を露出する表面保護膜の開口部のエッジ近傍への局所的な集中を防止することができる。結果として、外部から応力が加わった場合でも、特に柱状電極及びこれに接続される配線の破損を効果的に防止することができる。 According to the configuration of the semiconductor device of the present invention, the edge of the wiring on the columnar electrode connection region side is located directly above the first opening and within the outline of the first opening. Since only a part of the bottom surface of the electrode contacts the columnar electrode connection region and there is no wiring immediately below the remaining part, that is, directly below, that is, the wiring and the columnar electrode are disconnected, the stress of the electrode pad It is possible to prevent local concentration in the vicinity of the edge of the opening of the surface protection film exposing a part. As a result, even when stress is applied from the outside, it is possible to effectively prevent damage to the columnar electrode and the wiring connected thereto.
また、この発明の半導体装置の製造方法によれば、上述した構成を有し、及び上述した作用効果を奏する半導体装置をより効率的に製造することができる。 Moreover, according to the method for manufacturing a semiconductor device of the present invention, a semiconductor device having the above-described configuration and exhibiting the above-described effects can be manufactured more efficiently.
以下、図面を参照して、この発明の実施形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の一つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, only the shapes, sizes, and arrangement relationships of the respective constituent components are schematically shown to such an extent that the present invention can be understood, and the present invention is not particularly limited thereby. In the following description, specific materials, conditions, numerical conditions, and the like may be used. However, these are merely preferred examples, and are not limited to these. In addition, it should be understood that the same constituent components are denoted by the same reference numerals in the drawings used for the following description, and redundant description thereof may be omitted.
（第１の実施形態）
１．半導体装置の構成例
図１及び図２を参照して、この例の半導体装置の実施形態につき説明する。
(First embodiment)
1. Configuration Example of Semiconductor Device With reference to FIGS. 1 and 2, an embodiment of the semiconductor device of this example will be described.
図１（Ａ）は半導体装置の構成を説明するための上面からみた概略的な平面図であり、図１（Ｂ）は図１（Ａ）の実線１１で囲んだ一部領域を拡大して示した概略的な要部平面図である。
FIG. 1A is a schematic plan view as viewed from above for explaining the structure of a semiconductor device, and FIG. 1B is an enlarged view of a partial region surrounded by a
また、図２（Ａ）はこの例の配線と柱状電極との接続関係に着目した要部平面図であり、図２（Ｂ）は図２（Ａ）（図１（Ｂ））のＩ−Ｉ’一点鎖線に対応する位置で切断した切断面を示す概略図である。 FIG. 2A is a plan view of a principal part paying attention to the connection relation between the wiring and the columnar electrode in this example, and FIG. 2B is a cross-sectional view taken along line I-- in FIG. 2A (FIG. 1B). It is the schematic which shows the cut surface cut | disconnected in the position corresponding to I 'dashed-dotted line.
この発明の半導体装置は、再配線層に含まれる配線と柱状電極との接続関係に特徴を有している。この発明の半導体装置は、特に柱状電極の形状及び配線とこの柱状電極との接続態様に特徴を有している。電極パッド、配線、絶縁膜等のその他の構成については従来のＷ−ＣＳＰの構成と同様の構成とすることができる。 The semiconductor device according to the present invention is characterized by the connection relationship between the wiring included in the rewiring layer and the columnar electrode. The semiconductor device of the present invention is particularly characterized by the shape of the columnar electrode and the connection mode between the wiring and the columnar electrode. Other configurations such as the electrode pad, wiring, and insulating film can be the same as the configuration of the conventional W-CSP.
図１（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、上面及び下面側から見た平面形状が四角形状の形状を有している。この半導体装置１０の平面形状の輪郭を画成している領域をチップ領域１２とも称する。
As shown in FIGS. 1A and 1B, the
すなわち、半導体装置１０の形状を全体として直方体とした例につき説明するが、この発明の半導体装置１０は何ら直方体に限定されるものではない。
That is, an example in which the shape of the
半導体装置１０は、平面形状である四角形の端縁に沿って、複数の外部端子７０及びこの外部端子７０それぞれの直下に設けられている柱状電極５０を有している。
The
半導体装置１０は、平行平板状の基板２０を含んでいる。この基板２０は、第１主表面２０ａとこの第１主表面２０ａと対向する第２主表面２０ｂとを有している。この基板２０の厚み内には、トランジスタ素子といった図示しない複数の機能素子が作り込まれている。
The
基板２０の第１主表面２０ａ全面上には、好ましくは例えばシリコン酸化膜といった酸化膜２２が設けられている。
An
この酸化膜２２上には複数の電極パッド２４が設けられている。図１（Ｂ）に示すように、この例では複数の電極パッド２４は、基板２０の四角形状の端縁に沿って配列されている。複数の電極パッド２４それぞれは、基板２０の厚み内に設けられている複数の機能素子と電気的に接続されている。これら電極パッド２４は、例えばアルミニウムを材料とするアルミ電極パッドである。
A plurality of
電極パッド２４は、上面から見たときの平面形状が四角形状の形状を有している。以下、電極パッド２４の四角形状の輪郭を構成する端縁部分を指してエッジ部と称する。
The
電極パッド２４及び酸化膜２２上には、好ましくは例えばシリコン窒化膜といった絶縁性の表面保護膜２６が設けられている。
An insulating surface
表面保護膜２６には、複数の電極パッド２４それぞれの一部分を露出している複数の第１開口部２６ａが表面保護膜２６を貫通して開けられている。
In the surface
表面保護膜２６上には、例えばポリイミド膜といった絶縁膜３０が設けられている。この絶縁膜３０には、第１開口部２６ａから露出している電極パッド２４をさらに露出している第２開口部３０ａが絶縁膜３０を貫通して開けられている。すなわち、絶縁膜３０の表面には電極パッド２４の一部分が露出している。
An insulating
図示例では第２開口部３０ａは、第１開口部２６ａから露出する電極パッド２４の露出部分の面積をより小さくするように第１開口部２６ａの輪郭より内側にその端縁が至るように設けられている。言い換えると、平面的に見たときに、第２開口部３０ａは、第１開口部２６ａの内側で第１開口部２６ａと重なっていてはみ出さないように設けられている。
In the illustrated example, the
この絶縁膜３０上には、複数の配線４４を含む再配線層４０が設けられている。再配線層４０は、この例では下地金属パターン４２上に配線４４を設けた積層構造とされている。
A
すなわち、絶縁膜３０上には、配線４４と同一のパターン形状を有する複数の下地金属パターン４２が設けられている。下地金属パターン４２は、絶縁膜３０の第２開口部３０ａから露出している電極パッド２４の露出部分にその一端が接続されていて、他端が絶縁膜３０の表面上に導出されているパターンを含んでいる。
That is, a plurality of
下地金属パターン４２は、単層の金属層或いは複数の金属層、好ましくは例えば、チタン（Ｔｉ）／タングステン（Ｗ）／クロム（Ｃｒ）を順に積層したか、又は銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）／パラジウム（Ｐｄ）を順に積層した複数層からなる積層層とすることもできる。
The
これら複数の下地金属パターン４２の直上には、これら下地金属パターン４２と同一のパターン形状を有する複数の配線４４が重ねて設けられている。この配線４４が再配線層４０の本質的な構成要素である。
Immediately above the plurality of
なお、配線４４の製造工程によっては下地金属パターン４２を非形成とし、絶縁膜３０の表面上に直接的に配線４４を設ける構成とすることもできる。
Depending on the manufacturing process of the
配線４４は、絶縁膜３０の第２開口部３０ａから露出している電極パッド２４の露出部分上にその一端側が位置していて、他端が絶縁膜３０の表面上に導出されているパターンを含んでいる。
The
配線４４は、柱状電極５０が直接的に接続される柱状電極接続領域４４ａを有している。この例では、配線４４は、柱状電極接続領域４４ａが第１開口部２６ａの真上に位置しているパターンを含んでいる。
The
このとき、配線４４の柱状電極接続領域４４ａ側の端縁は、電極パッド２４の真上で、かつ第１開口部２６ａの輪郭内に位置している。
At this time, the end of the
配線４４は、好ましくは例えば銅により構成する銅配線とするのがよい。
The
この例では四角形状である柱状電極接続領域４４ａ上には、柱状電極５０が搭載されている。
In this example, the
柱状電極５０は、この例では電極ポストとも称される略円柱状の形状を有している。すなわち、この例の柱状電極５０は、頂面５０ａ及びその高さの途中で切断した切断面が円形の形状を有している。
The
柱状電極５０の頂面５０ａに対向する底面５０ｂは、２つの領域、第１部分領域５０ｂａ及びこの第１部分領域５０ｂａ外の残存部分である第２部分領域５０ｂｂを有している。
The
第１部分領域５０ｂａは、配線４４の柱状電極接続領域４４ａに接触して配線４４に電気的に接続される領域である。すなわち、柱状電極５０の底面５０ｂの一部分である第１部分領域５０ｂａは、電極パッド２４の真上に位置している。
The first partial region 50ba is a region that is in contact with the columnar
この例では第１部分領域５０ｂａは、底面５０ｂの一部分を含む領域を柱状電極５０の高さの途中までで切り欠いた形状を有している。この例では第１部分領域５０ｂａの横断面形状が柱状電極接続領域４４ａとほぼ同一の形状となるように柱状電極５０を切り欠いたような形状を有している。
In this example, the first partial region 50ba has a shape in which a region including a part of the
柱状電極５０は、このように底面５０ｂの一部分、すなわち第１部分領域５０ｂａが四角柱状に突出して配線４４の柱状電極接続領域４４ａに至って接続される。
Thus, the
残存部分である第２部分領域５０ｂｂは、絶縁膜３０とは非接触として設けられている。
The remaining second partial region 50bb is provided in non-contact with the insulating
柱状電極５０は、好ましくは例えば銅を材料とするいわゆる銅ポストとするのがよい。
The
半導体装置１０は、封止部６０を具えている。この封止部６０は、複数の配線４４、複数の柱状電極５０の側面と、底面５０ｂの残存部分である第２部分領域５０ｂｂ及び突出している第１部分領域５０ｂａの側面と、絶縁膜３０とを覆っており、かつ柱状電極５０の頂面５０ａを露出して設けられている。封止部６０は任意好適な絶縁性の材料により形成すればよい。
The
この封止部６０から露出している複数の柱状電極５０それぞれの頂面５０ａ上には、外部端子７０が搭載されている。外部端子７０は、好ましくは例えば半田ボールとするのがよい。
この発明の半導体装置の構成によれば、配線４４の柱状電極接続領域４４ａ側の端縁が、電極パッド２４の真上で、かつ第１開口部２６ａの輪郭内に位置しているため、柱状電極５０の底面５０ｂのうちの一部分である第１部分領域５０ｂａのみが柱状電極接続領域４４ａに接触し、また、柱状電極５０の底面５０ｂの残存部分である第２部分領域５０ｂｂの直下には配線４４が不存在の状態で接続されるため、応力の第１開口部２６ａのエッジ近傍への局所的な集中を防止することができるので、外部から応力が加わった場合でも、特に柱状電極５０及びこれに接続される配線４４の破損を効果的に防止することができる。
According to the configuration of the semiconductor device of the present invention, the edge of the
２．製造方法例
次に図３、図４及び図５を参照して、この例の半導体装置の製造方法につき説明する。
2. Manufacturing Method Example Next, a manufacturing method of the semiconductor device of this example will be described with reference to FIGS.
以下に説明する各工程は、ウエハレベルで進行するが、特徴部分の理解を容易にするためにその一部分のみを示して説明する。 Each process described below proceeds at the wafer level, but only a part of the process is shown and described for easy understanding of the characteristic part.
図３（Ａ）、（Ｂ）及び（Ｃ）は、既に説明した図２（Ｂ）と同様に、最終的に半導体装置となるチップ領域の一部分を示す部分概略製造工程図である。 3A, 3B, and 3C are partial schematic manufacturing process diagrams showing a part of a chip region that finally becomes a semiconductor device, as in FIG. 2B described above.
図４は、図３（Ｃ）に続く製造工程図である。 FIG. 4 is a manufacturing process diagram following FIG.
図５は、図４（Ｂ）に続く製造工程図である。 FIG. 5 is a manufacturing process diagram following FIG.
この発明の半導体装置の各製造工程においては、従来公知のいわゆるＷ−ＣＳＰの製造工程を適用することができる。 In each manufacturing process of the semiconductor device of the present invention, a conventionally known so-called W-CSP manufacturing process can be applied.
図３（Ａ）に示すように、まず、基板２０を準備する。基板２０は、第１主表面２０ａ、及びこの第１主表面２０ａと対向する第２主表面２０ｂを有している。基板２０は、第１主表面２０ａ上に形成されている酸化膜２２を有している。
As shown in FIG. 3A, first, a
また、基板２０には、最終的な個片化工程後に半導体装置となる複数のチップ領域１２がマトリクス状に設定されている（図１（Ａ）参照。）。このチップ領域１２内である基板２０の厚み内には複数の機能素子が予め作り込まれている（図示しない。）。
In addition, a plurality of
次に、チップ領域１２の酸化膜２２上に、常法に従って、これら複数の機能素子に電気的に接続される複数の電極パッド２４を形成する。
Next, a plurality of
電極パッド２４として、アルミニウムを材料とするアルミ電極パッドを例えば従来公知のフォトリソグラフィ工程を用いるマスクパターン形成工程、アルミニウム膜形成工程及びリフトオフ工程により形成する。
As the
次いで、表面保護膜２６を形成する。まず、複数の電極パッド２４が設けられている酸化膜２２及び電極パッド２４上全面に、絶縁性の膜である好ましくは例えばシリコン窒化膜を常法に従って成膜する。
Next, the surface
さらに、従来公知のフォトリソグラフィ工程を用いるマスクパターン形成工程及びエッチング工程により、複数の電極パッド２４それぞれの一部分を露出させて、複数の第１開口部２６ａを形成する。
Further, a plurality of
次いで、絶縁膜３０を形成する。まず、表面保護膜２６及び露出している電極パッド２４上に、常法に従って絶縁性の膜である好ましくは例えばポリイミド膜を成膜する。
Next, the insulating
さらに、従来公知のフォトリソグラフィ工程を用いるマスクパターン形成工程及びエッチング工程により、電極パッド２４の一部分を露出する第２開口部３０ａを形成する。
Further, the
第２開口部３０ａの面積（幅、径）は、第１開口部２６ａよりも小さい面積（幅、径）として形成される。すなわち、第２開口部３０ａは、上方から基板側を平面的に見たときに第１開口部２６ａの開口輪郭内に収まってはみ出さないように形成する。
The area (width, diameter) of the
図３（Ｂ）に示すように、次に、第２開口部３０ａ内を含む絶縁膜３０上全面に、単層又は複数層の積層層として下地金属膜４２Ｘを形成する。
Next, as shown in FIG. 3B, a
下地金属膜４２Ｘは、任意好適な材料を用いて、選択された材料に応じた従来公知のスパッタ法、蒸着法等を適用して、形成することができる。
The
下地金属膜４２Ｘを例えば複数層からなる積層層とする場合には、順次に複数種類の金属膜、好ましくは例えば、チタン（Ｔｉ）／タングステン（Ｗ）／クロム（Ｃｒ）を順に積層する構成とするか、又は銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）／パラジウム（Ｐｄ）を順に積層して形成するのがよい。
In the case where the
図３（Ｃ）に示すように、次に、下地金属膜４２Ｘ上に、下地金属膜４２Ｘの一部分を露出させるパターンを有する第１感光性樹脂パターン８２を用いて、配線４４を形成する。
Next, as shown in FIG. 3C, the
まず、配線４４を形成するための第１感光性樹脂パターン８２を、好ましくは例えば従来公知のノボラック系のレジスト材料を用いるフォトリソグラフィ工程により、配線パターンが形成される領域が露出するパターンとして形成する。
First, the first
配線４４の形成工程は、従来公知のＷ−ＣＳＰの製造工程における配線パターンの形成プロセスにより、例えば銅といった適宜の材料を選択して、行うことができる。
The
配線４４は、具体的には、好ましくは例えば従来公知の電気めっき法により、下地金属膜４２Ｘを共通電極として形成するのがよい。
Specifically, the
この工程により、第１感光性樹脂パターン８２の開口部に柱状電極接続領域４４ａを有する複数の配線４４が形成される。
By this step, a plurality of
柱状電極接続領域４４ａは、既に説明したように第１開口部２６ａの真上、すなわち第１開口部２６ａの真上でその輪郭、すなわち開口面積に相当する下地金属膜４２Ｘの部分領域内に位置させて形成する。
As already described, the columnar
すなわち、配線４４の柱状電極接続領域４４ａ側の端縁は、第１開口部２６ａの真上であって第１開口部の輪郭内に相当する下地金属膜４２Ｘの部分領域内に位置するように形成する。
In other words, the edge of the
次に、図４（Ａ）に示すように、開口部すなわち貫通孔が形成された第２感光性樹脂パターン８４を第１感光性樹脂パターン８２及び配線４４上に形成する。すなわち、配線４４の柱状電極接続領域４４ａから第１感光性樹脂パターン８２上にまでまたがる円形のパターンの貫通孔８４ａが設けられている第２感光性樹脂パターン８４を形成する。この貫通孔８４ａは、複数の柱状電極接続領域４４ａそれぞれに対し、１つずつ設けられている。
Next, as shown in FIG. 4A, a second
第２感光性樹脂パターン８４は、Ｗ−ＣＳＰ工程で一般的に適用されている、好ましくは例えばアクリル系のいわゆるドライフィルムを用いて、常法に従うフォトリソグラフィ工程により形成すればよい。
The second
この第２感光性樹脂パターン８４をマスクとして用いて、貫通孔８４ａを埋め込む柱状電極５０を形成する。この柱状電極５０の形成工程は、例えば銅といった適宜の材料を選択して、行うことができる。
Using the second
この柱状電極５０の形成工程は、好ましくは、例えば従来公知の電気めっき法により、下地金属膜４２Ｘを共通電極として実施するのがよい。
The step of forming the
この工程により、配線４４の柱状電極接続領域４４ａを含む複数の柱状電極形成領域３０ｂそれぞれに、複数の柱状電極５０が形成される。
By this step, a plurality of
このとき、柱状電極５０は、底面の一部分、すなわち第１部分領域５０ｂａが四角柱状に突出して配線４４の柱状電極接続領域４４ａに至るように接続する。
At this time, the
また、この例では、上述したように例えば小型化の要請により、複数の柱状電極５０は、電極パッド２４の真上、すなわち電極パッド２４の輪郭上に少なくとも底面５０ｂの一部分が重なって位置するように形成される。
In this example, as described above, for example, due to the demand for miniaturization, the plurality of
次に、図４（Ｂ）に示すように、第１感光性樹脂パターン８２及び第２感光性樹脂パターン８４を、例えば溶剤による除去といった適切な手段により除去する。この樹脂パターン８２及び８４の除去によって、柱状電極５０の底面の一部分の第１部分領域５０ｂａが配線４４に接触しているが、その頂面５０ａ、周側面及び底面５０ｂの残りの第２部分領域５０ｂｂが露出する。
Next, as shown in FIG. 4B, the first
図５（Ａ）に示すように、さらに配線４４から露出した下地金属膜４２Ｘを選択された材料に好適な方法により除去して、絶縁膜３０を露出させ、配線４４と同一パターンの下地金属パターン４２を形成する。
As shown in FIG. 5A, the
この工程により、下地金属パターン４２及び配線４４からなる再配線層４０が完成する。
By this step, the
図５（Ｂ）に示すように、形成された複数の柱状電極５０の頂面５０ａを露出させて、封止部６０を形成する。
As shown in FIG. 5B, the sealing
また、この封止部６０は、柱状電極５０の底面５０ｂのうち、配線４４の柱状電極接続領域４４ａに対しては非接続の残りの部分を覆うように形成する。
Further, the sealing
この工程により、封止部６０は、複数の配線４４、複数の柱状電極５０の周側面と、底面５０ｂの残存部分である第２部分領域５０ｂｂ及び突出している第１部分領域５０ｂａの側面と、絶縁膜３０とを覆っており、かつ柱状電極５０の頂面５０ａを露出するように形成される。
By this step, the sealing
封止部６０の形成工程は、従来公知の方法により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
The formation process of the sealing
この封止部６０の形成工程においては、一旦、柱状電極５０の頂面５０ａをも封止樹脂材料により覆った後、これを表面側から削り取って、柱状電極５０の頂面５０ａを再度露出させる工程とすればよい。この工程は、従来公知の研削や、研磨工程を適用して行うことができる。
In the step of forming the sealing
図５（Ｂ）に示すように、次いで、封止部６０の平坦な表面から露出している柱状電極５０の頂面５０ａ上に、外部端子７０として好ましくは例えば半田ボールを搭載する。
Next, as shown in FIG. 5B, for example, a solder ball is preferably mounted as the
最後に、スクライブラインに沿って、複数の半導体チップ領域１２同士の間を切断して、半導体装置１０として個片化する（図１参照。）。
Finally, a plurality of
この個片化工程は、常法に従って、好ましくは例えば高速回転するブレードにより、切削することにより行うのがよい。 This singulation step is preferably performed by cutting according to a conventional method, for example, with a blade rotating at high speed.
（第２の実施形態）
１．半導体装置の構成例
図６を参照して、この例の半導体装置の実施形態につき説明する。
(Second Embodiment)
1. Configuration Example of Semiconductor Device With reference to FIG. 6, an embodiment of the semiconductor device of this example will be described.
図６（Ａ）は図２（Ａ）と同様に、この例の配線と柱状電極との接続関係に着目した要部平面図であり、図６（Ｂ）は図６（Ａ）のＩ−Ｉ’一点鎖線に対応する位置で切断した切断面を示す概略図である。 6A is a plan view of the principal part focusing on the connection relationship between the wiring and the columnar electrode in this example, as in FIG. 2A, and FIG. 6B is a cross-sectional view taken along line I-- in FIG. It is the schematic which shows the cut surface cut | disconnected in the position corresponding to I 'dashed-dotted line.
この例の半導体装置は、柱状電極の直下に柱状電極の底面を覆う柱状電極用下地金属パターンを具えていることを特徴としている。その他の電極パッド、配線、絶縁膜といった構成については、すでに説明した構成、及び従来のＷ−ＣＳＰの構成と同様の構成とすることができるため、これらの詳細な説明は既に説明した構成と同一番号を付して省略する場合もある。 The semiconductor device of this example includes a columnar electrode base metal pattern that covers the bottom surface of the columnar electrode immediately below the columnar electrode. Other configurations such as the electrode pad, wiring, and insulating film can be the same as the configurations already described and the configurations of the conventional W-CSP, so that these detailed descriptions are the same as those already described. It may be omitted with a number.
図６（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、上面及び下面側から見た平面形状が四角形状の形状を有している。この半導体装置１０の平面形状の輪郭を画成している領域をチップ領域１２とも称する。
As shown in FIGS. 6A and 6B, the
半導体装置１０は、平面形状である四角形の端縁に沿って、複数の外部端子７０及びこの外部端子７０それぞれの直下に設けられている柱状電極５０を有している。
The
半導体装置１０は、平行平板状の基板２０を含んでいる。この基板２０は、第１主表面２０ａとこの第１主表面２０ａと対向する第２主表面２０ｂとを有している。この基板２０の厚み内には、トランジスタ素子といった図示しない複数の機能素子が作り込まれている。
The
基板２０の第１主表面２０ａ全面上には、好ましくは例えばシリコン酸化膜といった酸化膜２２が設けられている。
An
この酸化膜２２上には複数の電極パッド２４が設けられている。図１（Ｂ）に示すように、この例では複数の電極パッド２４は、基板２０の四角形状の端縁に沿って配列されている。複数の電極パッド２４それぞれは、基板２０の厚み内に設けられている複数の機能素子と電気的に接続されている。
A plurality of
電極パッド２４は、上面から見たときの平面形状が四角形状の形状を有している。
The
電極パッド２４及び酸化膜２２上には、好ましくは例えばシリコン窒化膜といった絶縁性の表面保護膜２６が設けられている。
An insulating surface
表面保護膜２６には、複数の電極パッド２４それぞれの一部分を露出している複数の第１開口部２６ａが表面保護膜２６を貫通して設けられている。
The surface
表面保護膜２６上には、例えばポリイミド膜といった絶縁膜３０（以下、第１絶縁膜３０とも称される。）が設けられている。
On the surface
この絶縁膜３０には、第１開口部２６ａから露出している電極パッド２４をさらに露出している第２開口部３０ａが絶縁膜３０を貫通して設けられている。すなわち、絶縁膜３０の表面には電極パッド２４の一部分が露出している。
The insulating
図示例では第２開口部３０ａは、第１開口部２６ａから露出する電極パッド２４の露出部分の面積をより小さくするように第１開口部２６ａの輪郭より内側に至って設けられている。換言すると、平面的に見たときに、第２開口部３０ａは、第１開口部２６ａの内側で第１開口部２６ａと重なっていてはみ出さないように設けられている。
In the illustrated example, the
この絶縁膜３０上には、複数の配線４４を含む再配線層４０が設けられている。再配線層４０は、この例では下地金属パターン４２上に配線４４を設けた積層構造とされている。
A
すなわち、絶縁膜３０上には、配線４４と同一のパターン形状を有する複数の下地金属パターン４２が設けられている。下地金属パターン４２は、絶縁膜３０の第２開口部３０ａから露出している電極パッド２４の露出部分にその一端が接続されていて、他端が絶縁膜３０の表面上に導出されているパターンを含んでいる。
That is, a plurality of
これら複数の下地金属パターン４２の直上には、これら下地金属パターン４２と同一のパターン形状を有する複数の配線４４が重ねて設けられている。
Immediately above the plurality of
配線４４は、絶縁膜３０の第２開口部３０ａから露出している電極パッド２４の露出部分上にその一端が位置していて、他端が絶縁膜３０の表面上に導出されているパターンを含んでいる。
The
配線４４は、柱状電極接続領域４４ａを有している。この例では、配線４４は、柱状電極接続領域４４ａが第１開口部２６ａの真上に位置しているパターンを含んでいる。
The
このとき、配線４４の柱状電極接続領域４４ａ側の端縁は、電極パッド２４の上側で、かつその輪郭内に位置している。
At this time, the end of the
この絶縁膜３０上には、第２絶縁膜６２が、複数の配線４４の柱状電極接続領域４４ａそれぞれを露出させて設けられている。
On the insulating
露出した配線４４の柱状電極接続領域４４ａから第２絶縁膜６２にまたがる領域には柱状電極接続領域４４ａに接続される柱状電極が設けられる柱状電極形成領域８４ｂが設けられている。この柱状電極形成領域８４ｂの平面的な形状は、この例では柱状電極の底面の形状に実質的に等しくしてある。
A columnar
柱状電極形成領域８４ｂには、柱状電極用下地金属パターン５２が設けられている。
A columnar electrode
四角形状である柱状電極接続領域４４ａ上を含む柱状電極形成領域８４ｂには、柱状電極５０が搭載されている。
The
柱状電極５０の頂面５０ａに対向する底面５０ｂは、２つの領域、すなわち第１部分領域５０ｂａ及びこの第１部分領域５０ｂａ外の残存部分である第２部分領域５０ｂｂを有している。
The
第１部分領域５０ｂａは、配線４４の柱状電極接続領域４４ａに接触してその真上に位置する突出した領域である。すなわち、柱状電極５０の底面５０ｂの一部分である第１部分領域５０ｂａは、電極パッド２４の真上に位置している。
The first partial region 50ba is a projecting region that is in contact with the columnar
この例では第１部分領域５０ｂａは、底面５０ｂの一部分を含む領域を柱状電極５０の高さの途中までで切り欠いた形状を有している。この例では第１部分領域５０ｂａの横断面形状が柱状電極接続領域４４ａとほぼ同一の形状となるように柱状電極５０を切り欠いた形状を有している。
In this example, the first partial region 50ba has a shape in which a region including a part of the
柱状電極５０は、このように底面５０ｂの一部分、すなわち第１部分領域５０ｂａが四角柱状に突出している。
In the
この例の半導体装置１０は、封止部６４を具えている。この封止部６４は、露出している複数の柱状電極用下地金属パターン５２と複数の柱状電極５０の側面と、第２絶縁膜６２とを覆っており、かつ柱状電極５０の頂面５０ａを露出して設けられている。封止部６４は任意好適な絶縁性の材料により形成すればよい。
The
この封止部６４から露出している複数の柱状電極５０それぞれの頂面５０ａ上には、外部端子７０が搭載されている。外部端子７０は、好ましくは例えば半田ボールとするのがよい。
An
２．製造方法例
次に図７、図８及び図９を参照して、この例の半導体装置の製造方法につき説明する。
2. Manufacturing Method Example Next, a manufacturing method of the semiconductor device of this example will be described with reference to FIGS.
以下に説明する各工程は、ウエハレベルで進行するが、特徴部分の理解を容易にするためにその一部分のみを示して説明する。 Each process described below proceeds at the wafer level, but only a part of the process is shown and described for easy understanding of the characteristic part.
なお、第１の実施形態において図３（Ａ）、（Ｂ）及び（Ｃ）を参照して既に説明した工程については、この例においても何ら変わるところがないため、これらの工程については詳細な説明を省略し、図３（Ｃ）を参照して説明した工程の終了時点から後の工程についてのみ説明する。 Note that the steps already described with reference to FIGS. 3A, 3B, and 3C in the first embodiment have no change in this example, and therefore these steps are described in detail. Will be omitted, and only the process after the end of the process described with reference to FIG. 3C will be described.
図７（Ａ）、（Ｂ）及び（Ｃ）は、既に説明した図３（Ｃ）に続く部分概略製造工程図であって、最終的に半導体装置となるチップ領域の一部分を示している。 7A, 7B, and 7C are partial schematic manufacturing process diagrams subsequent to the already described FIG. 3C, and show a part of a chip region that finally becomes a semiconductor device.
図８は、図７（Ｃ）に続く製造工程図である。 FIG. 8 is a manufacturing process diagram following FIG.
図９は、図８（Ｂ）に続く製造工程図である。 FIG. 9 is a manufacturing process diagram following FIG.
既に説明した図３（Ａ）から図３（Ｃ）に示すように、下地金属膜４２Ｘ上に、下地金属膜４２Ｘの一部分を露出させるパターンを有する第１感光性樹脂パターン８２を用いて、配線４４を形成する工程までを第１の実施形態と同様に実施する。
As shown in FIGS. 3A to 3C already described, wiring is performed using the first
次いで、第１感光性樹脂パターン８２を材料に応じた任意好適な手法により除去することで、図７（Ａ）に示すように、下地金属膜４２Ｘ上に、柱状電極接続領域４４ａを有する複数の配線４４を形成する。
Next, by removing the first
柱状電極接続領域４４ａは、既に説明したように第１開口部２６ａの真上、すなわち第１開口部２６ａの真上でその開口面積に相当する下地金属膜４２Ｘの部分領域内に位置させて形成する。
As already described, the columnar
図７（Ｂ）に示すように、次いで、配線４４から露出する下地金属膜４２Ｘを、従来公知のエッチング工程等により、第１絶縁膜３０の表面が露出するまでパターニングして、下地金属パターン４２を形成する。
Next, as shown in FIG. 7B, the
次に、図７（Ｃ）に示すように、配線４４上に、配線４４の柱状電極接続領域４４ａを露出させ、貫通孔６２ａを有する第２絶縁膜６２を形成する。この貫通孔６２ａは、各柱状電極形成領域４４ａに対し、１つずつ設けられている。
Next, as shown in FIG. 7C, the columnar
図８（Ａ）に示すように、次いで、第２絶縁膜６２上、すなわち第２絶縁膜６２の表面上、貫通孔６２ａ内及び柱状電極接続領域４４ａ上を覆う柱状電極用下地金属膜５２Ｘを、好ましくは例えば従来公知のスパッタ法等により形成する。
Next, as shown in FIG. 8A, a columnar electrode
次に、図８（Ｂ）に示すように、貫通孔６２ａ内表面と配線４４の柱状電極接続領域４４ａの直上とに設けられている柱状電極用下地金属膜５２Ｘそれぞれを露出させる円形の複数のパターン、すなわち柱状電極形成領域８４ｂを露出する貫通孔８４ａを有する第２感光性樹脂パターン８４を形成する。
Next, as shown in FIG. 8B, a plurality of circular electrodes for exposing the columnar electrode
第２感光性樹脂パターン８４は、Ｗ−ＣＳＰ工程で一般的に適用されている、好ましくは例えばアクリル系のいわゆるドライフィルムを用いて常法に従うフォトリソグラフィ工程により形成すればよい。
The second
この第２感光性樹脂パターン８４をマスクとして用いて、貫通孔８４ａを埋め込んで柱状電極５０を形成する。
Using the second
この柱状電極５０の形成工程は、例えば銅といった適宜の材料を選択して、好ましくは、例えば従来公知の電気めっき法により、柱状電極用下地金属膜５２Ｘを共通電極として形成するのがよい。
In the step of forming the
この工程により、複数の柱状電極形成領域８４ｂそれぞれに複数の柱状電極５０が形成される。
By this step, a plurality of
このとき、柱状電極５０は、底面の一部分、すなわち第１部分領域５０ｂａが四角柱状に突出して配線４４の柱状電極接続領域４４ａの直上に相当する柱状電極用下地金属膜５２Ｘの部分領域に至るように設ける。
At this time, the
また、この例では、上述したように、例えば半導体装置の小型化の要請により、複数の柱状電極５０は、電極パッド２４の真上、すなわち輪郭上に少なくとも底面５０ｂの一部分が重なって位置するように形成される。
In this example, as described above, for example, due to a demand for downsizing of the semiconductor device, the plurality of
次に、図９（Ａ）に示すように、第２感光性樹脂パターン８４を、例えば溶剤による除去といった適切な手段により除去する。
Next, as shown in FIG. 9A, the second
次いで、露出した柱状電極用下地金属膜５２Ｘを選択された材料に好適な方法により、第２絶縁膜６２の表面が露出するまで除去して、柱状電極５０の平面的な輪郭と同一パターンの柱状電極用下地金属パターン５２を形成する。
Next, the exposed columnar electrode
図９（Ｂ）に示すように、形成された複数の柱状電極５０の頂面５０ａを露出させて、封止部６４を形成する。
As shown in FIG. 9B, the sealing
また、この封止部６４は、露出している複数の柱状電極５０の周側面及び柱状電極用下地金属パターン５２を覆うように形成される。
The sealing
封止部６４の形成工程は、従来公知の方法により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
The formation process of the sealing
この封止部６４の形成工程においては、一旦、柱状電極５０の頂面５０ａをも封止樹脂材料により覆った後、これを表面側から削り取って、柱状電極５０の頂面５０ａを再度露出させる工程とすればよい。この工程は、従来公知の研削や、研磨工程を適用して行うことができる。
In the step of forming the sealing
図９（Ｂ）に示すように、次いで、封止部６４の平坦な表面から露出している柱状電極５０の頂面５０ａ上に、外部端子７０として好ましくは例えば半田ボールを搭載する。
Next, as shown in FIG. 9B, for example, a solder ball is preferably mounted as the
最後に、スクライブラインに沿って、複数の半導体チップ領域１２同士の間を切断して、半導体装置１０として個片化する（図１参照。）。
Finally, a plurality of
この個片化工程は、常法に従って、好ましくは例えば高速回転するブレードにより、切削することにより行うのがよい。 This singulation step is preferably performed by cutting according to a conventional method, for example, with a blade rotating at high speed.
この例のように、再配線層４０を埋め込む第２絶縁膜６２を形成し、第２絶縁膜６２の表面上に柱状電極５０を形成する工程とすれば、封止部６４の形成に際していわゆるフィラーと称される例えば粒状体を含有する形成材料を用いた場合でもより確実に柱状電極５０の封止を行うことができる。
As in this example, if the second insulating
（第３の実施形態）
１．半導体装置の構成例
図１０を参照して、この例の半導体装置の実施形態につき説明する。
(Third embodiment)
1. Configuration Example of Semiconductor Device With reference to FIG. 10, an embodiment of a semiconductor device of this example will be described.
この構成例は、第２の実施形態の半導体装置１０と比較して、第２絶縁膜６２の設けられている領域、すなわち形成範囲に特徴を有している。
This configuration example is characterized by a region where the second insulating
この例の半導体装置１０は、第２絶縁膜６２以外の構成要素については既に説明した第２の実施形態の各構成要素と何ら変わるところがないため、以下の説明においては第２絶縁膜６２以外の構成要素の説明は、原則として同一番号を付してその詳細な説明を省略する。
In the
図１０は、この例の半導体装置を既に説明した実施形態と同じ位置で切断した切断面を示す概略図である。 FIG. 10 is a schematic view showing a cut surface obtained by cutting the semiconductor device of this example at the same position as that of the embodiment already described.
図１０に示すように、この例のＷ−ＣＳＰである半導体装置１０は、上面及び下面側から見た平面形状、すなわちチップ領域１２が四角形状の形状を有している。
As shown in FIG. 10, the
半導体装置１０は、平面形状である四角形の端縁に沿って、複数の外部端子７０及びこの外部端子７０それぞれの直下に設けられている柱状電極５０を有している。
The
半導体装置１０は、平行平板状の基板２０を含んでいる。この基板２０は、第１主表面２０ａとこの第１主表面２０ａと対向する第２主表面２０ｂとを有している。この基板２０の厚み内には、トランジスタ素子といった図示しない複数の機能素子が作り込まれている。
The
基板２０の第１主表面２０ａ全面上には、好ましくは例えばシリコン酸化膜といった酸化膜２２が設けられている。
An
この酸化膜２２上には複数の電極パッド２４が設けられている。複数の電極パッド２４それぞれは、基板２０の厚み内に設けられている複数の機能素子と電気的に接続されている。
A plurality of
電極パッド２４及び酸化膜２２上には、好ましくは例えばシリコン窒化膜といった絶縁性の表面保護膜２６が設けられている。
An insulating surface
表面保護膜２６には、複数の電極パッド２４それぞれの一部分を露出している複数の第１開口部２６ａが表面保護膜２６を貫通して設けられている。
The surface
表面保護膜２６上には、例えばポリイミド膜といった絶縁膜３０（以下、第１絶縁膜３０とも称される。）が設けられている。
On the surface
この絶縁膜３０には、第１開口部２６ａから露出している電極パッド２４をさらに露出している第２開口部３０ａが絶縁膜３０を貫通して設けられている。すなわち、絶縁膜３０の表面には電極パッド２４の一部分が露出している。
The insulating
図示例では第２開口部３０ａは、第１開口部２６ａから露出する電極パッド２４の露出部分の面積をより小さくするように第１開口部２６ａの輪郭より内側に至って設けられている。換言すると、平面的に見たときに、第２開口部３０ａは、第１開口部２６ａの内側で第１開口部２６ａと重なっていてはみ出さないように設けられている。
In the illustrated example, the
この絶縁膜３０上には、複数の配線４４を含む再配線層４０が設けられている。再配線層４０は、この例では下地金属パターン４２上に配線４４を設けた積層構造とされている。
A
すなわち、絶縁膜３０上には、複数の配線４４と同一のパターン形状を有する複数の下地金属パターン４２が設けられている。下地金属パターン４２は、絶縁膜３０の第２開口部３０ａから露出している電極パッド２４の露出部分にその一端が接続されていて、他端が絶縁膜３０の表面上に導出されているパターンを含んでいる。
That is, a plurality of
これら複数の下地金属パターン４２の直上には、これら下地金属パターン４２と同一のパターン形状を有する複数の配線４４が重ねて設けられている。
Immediately above the plurality of
配線４４は、絶縁膜３０の第２開口部３０ａから露出している電極パッド２４の露出部分上にその一端が位置していて、他端が絶縁膜３０の表面上に導出されているパターンを含んでいる。
The
配線４４は、柱状電極接続領域４４ａを有している。この例では、配線４４は、柱状電極接続領域４４ａが第１開口部２６ａの真上に位置しているパターンを含んでいる。
The
この柱状電極接続領域４４ａを含む領域には、柱状電極が設けられる柱状電極形成領域８４ｂが設定されている。
In a region including the columnar
配線４４の柱状電極接続領域４４ａ側の端縁は、電極パッド２４の上側で、かつその輪郭内に位置している。
The edge of the
この絶縁膜３０上には、第２絶縁膜６２が設けられている。
A second insulating
第２絶縁膜６２は、再配線層４０、すなわち複数の配線４４の柱状電極接続領域４４ａを露出させて柱状電極形成領域８４ｂに設けられている。
The second insulating
このとき、第２絶縁膜６２は、柱状電極形成領域８４ｂ外の第１絶縁膜３０と、この第１絶縁膜３０から露出している再配線層４０、すなわち配線４４及び下地金属パターン４２とを露出させて設けられている。
At this time, the second insulating
換言すると、この例では第２絶縁膜６２は、柱状電極形成領域８４ｂ内のみ、すなわち柱状電極５０の直下の領域にのみ設けられている。
In other words, in this example, the second insulating
柱状電極形成領域８４ｂには、柱状電極用下地金属パターン５２が設けられている。
A columnar electrode
柱状電極用下地金属パターン５２は、配線４４の柱状電極接続領域４４ａから第２絶縁膜６２にまたがる柱状電極形成領域８４ｂを覆って設けられている。換言すると、柱状電極用下地金属パターン５２は、柱状電極接続領域４４ａを含む柱状電極形成領域８４ｂのみに設けられていて、柱状電極形成領域８４ｂ外の領域には非形成とされている。
The columnar electrode
柱状電極用下地金属パターン５２上であって、四角形状である柱状電極接続領域４４ａを含むこの例では円形の柱状電極形成領域８４ｂには、柱状電極５０が搭載されている。
In this example including the columnar
柱状電極５０の頂面５０ａに対向する底面５０ｂは、２つの領域、すなわち第１部分領域５０ｂａ及びこの第１部分領域５０ｂａ外の残存部分である第２部分領域５０ｂｂを有している。
The
第１部分領域５０ｂａは、配線４４の柱状電極接続領域４４ａに接触してその真上に位置する突出した領域である。すなわち、柱状電極５０の底面５０ｂの一部分である第１部分領域５０ｂａは、電極パッド２４の真上に位置している。
The first partial region 50ba is a projecting region that is in contact with the columnar
この例では第１部分領域５０ｂａは、底面５０ｂの一部分を含む領域を柱状電極５０の高さの途中までで切り欠いた形状を有している。この例では第１部分領域５０ｂａの横断面形状が柱状電極接続領域４４ａとほぼ同一の形状となるように柱状電極５０を切り欠いた形状を有している。
In this example, the first partial region 50ba has a shape in which a region including a part of the
柱状電極５０は、このように底面５０ｂの一部分、すなわち第１部分領域５０ｂａが四角柱状に突出している。
In the
この例の半導体装置１０は、封止部６４を具えている。封止部６４は、露出した複数の柱状電極用下地金属パターン５２及び複数の柱状電極５０の側面を覆っており、かつこれら柱状電極５０の頂面５０ａを露出して、頂面５０ａの高さと実質的に等しい高さで設けられている。
The
この封止部６４から露出している複数の柱状電極５０それぞれの頂面５０ａ上には、外部端子７０が搭載されている。外部端子７０は、好ましくは例えば半田ボールとするのがよい。
An
２．製造方法例
次に図１１（Ａ）、（Ｂ）及び（Ｃ）を参照して、この例の半導体装置の製造方法につき説明する。
2. Manufacturing Method Example Next, with reference to FIGS. 11A, 11B, and 11C, a manufacturing method of the semiconductor device of this example will be described.
なお、第２の実施形態において図７（Ｂ）までを参照して説明した工程については、この例においても何ら変わるところがないため、これらの工程については詳細な説明を省略し、図７（Ｂ）を参照して説明した工程の終了時点から後の工程についてのみ説明する。 Note that the steps described with reference to FIG. 7B in the second embodiment are not changed in this example, and therefore detailed description of these steps is omitted, and FIG. Only the process after the end of the process described with reference to) will be described.
図１１（Ａ）、（Ｂ）及び（Ｃ）は、既に説明した図７（Ｂ）に続く部分概略製造工程図であって、最終的に半導体装置となるチップ領域の一部分を示している。 FIGS. 11A, 11B, and 11C are partially schematic manufacturing process diagrams subsequent to FIG. 7B described above, and show a part of a chip region that finally becomes a semiconductor device.
図１１（Ａ）に示すように、配線４４上、すなわち露出面全面に、第２絶縁膜６２を形成する。次いで、第２絶縁膜６２を、常法に従う、ホトリソグラフィ工程及びエッチング工程によりパターニングする。これらの工程により、柱状電極形成領域８４ｂのみに第２絶縁膜６２を残存させ、かつ第１絶縁膜３０及びこの第１絶縁膜３０上に設けられている配線層４０を露出させる。
As shown in FIG. 11A, a second insulating
次いで、図１１（Ｂ）に示すように、残存した第２絶縁膜６２の表面上、及び柱状電極接続領域４４ａ上、露出した第１絶縁膜３０及びこの第１絶縁膜３０上に設けられている配線層４０を覆う柱状電極用下地金属膜５２Ｘを、好ましくは例えば従来公知のスパッタ法等により形成する。
Next, as shown in FIG. 11B, the first insulating
次に、既に説明した第２の実施形態と同様にして、Ｗ−ＣＳＰ工程で一般的に適用されている、好ましくは例えばアクリル系のいわゆるドライフィルムを用いて常法に従うフォトリソグラフィ工程により形成されたマスクパターンを用いて柱状電極５０を形成する。
Next, in the same manner as in the second embodiment already described, it is generally formed by a photolithography process according to an ordinary method using, for example, an acrylic-based so-called dry film, which is generally applied in the W-CSP process. The
この工程により、複数の柱状電極形成領域８４ｂそれぞれに複数の柱状電極５０が形成される。
By this step, a plurality of
このとき、柱状電極５０は、底面の一部分、すなわち第１部分領域５０ｂａが四角柱状に突出して配線４４の柱状電極接続領域４４ａの直上に相当する柱状電極用下地金属膜５２Ｘの部分領域に至るように設ける。
At this time, the
この例でも、複数の柱状電極５０は、電極パッド２４の真上、すなわち輪郭上に少なくとも底面５０ｂの一部分が重なって位置するように形成される。
Also in this example, the plurality of
次に、図１１（Ｃ）に示すように、露出した柱状電極用下地金属膜５２Ｘを選択された材料に好適な方法により、第２絶縁膜６２、第１絶縁膜３０及びこの第１絶縁膜３０上に設けられている配線層４０が露出するまで、すなわち柱状電極５０外の領域の柱状電極用下地金属膜５２Ｘを除去して、柱状電極５０の平面的な輪郭と同一パターンの柱状電極用下地金属パターン５２を形成する。
Next, as shown in FIG. 11C, the exposed
さらに図１１（Ｃ）に示すように、形成された複数の柱状電極５０の頂面５０ａを露出させて、封止部６４を形成する。
Further, as shown in FIG. 11C, the sealing
このとき、封止部６４は、前工程により露出した複数の柱状電極用下地金属パターン５２及び複数の柱状電極５０の側面を覆い、柱状電極５０の頂面５０ａが露出するように形成する。
At this time, the sealing
次いで、封止部６４の平坦な表面から露出している柱状電極５０の頂面５０ａ上に、外部端子７０として好ましくは例えば半田ボールを搭載する。
Next, for example, a solder ball is preferably mounted as the
最後に、スクライブラインに沿って、複数の半導体チップ領域１２同士の間を切断して、半導体装置１０として個片化する（図１参照。）。
Finally, a plurality of
この例のように形成しても、封止部６４の形成に際していわゆるフィラーと称される例えば粒状体を含有する形成材料を用いた場合でもより確実に柱状電極５０の封止を行うことができる。
Even when formed as in this example, the
１０：半導体装置
１１：部分領域
１２：チップ領域
２０：基板
２０ａ：第１主表面
２０ｂ：第２主表面
２２：酸化膜
２４：電極パッド
２６：表面保護膜
２６ａ：第１開口部
３０：（第１）絶縁膜
３０ａ：第２開口部
３０ｂ、８４ｂ：柱状電極形成領域
４０：再配線層
４２：下地金属パターン
４２Ｘ：下地金属膜
４４：配線
４４ａ：柱状電極接続領域
５０：柱状電極
５０ａ：頂面
５０ｂ：底面
５０ｂａ：第１部分領域
５０ｂｂ：第２部分領域
５２：柱状電極用下地金属パターン
５２Ｘ：柱状電極用下地金属膜
６０、６４：封止部
６２：第２絶縁膜
６２ａ，８４ａ：貫通孔
７０：外部端子
８２：第１感光性樹脂パターン
８４：第２感光性樹脂パターン
10: Semiconductor device 11: Partial region 12: Chip region 20:
Claims (7)
前記第１主表面上に設けられている酸化膜と、
前記酸化膜上に設けられており、複数の前記機能素子と電気的に接続されている複数の電極パッドと、
前記酸化膜上に設けられており、複数の前記電極パッドそれぞれの一部分を露出している複数の第１開口部を有する表面保護膜と、
前記表面保護膜上に設けられており、前記第１開口部から露出している前記電極パッドのさらに一部分を露出している第２開口部を有する絶縁膜と、
前記第２開口部から露出している前記電極パッドから前記絶縁膜上に導出されている、柱状電極接続領域を有する配線であって、当該柱状電極接続領域が前記第１開口部の真上に位置しており、かつ前記配線の前記柱状電極接続領域側の端縁が前記第１開口部の輪郭内に位置している前記配線を含む再配線層と、
前記配線の前記柱状電極接続領域に底面の一部分である第１部分領域が接続されている複数の柱状電極であって、前記電極パッドの真上に少なくとも前記底面の前記第１部分領域を位置させており、かつ残存部分である第２部分領域を前記絶縁膜とは非接触として設けられている前記柱状電極と、
複数の前記配線、複数の前記柱状電極の側面及び前記底面の前記第２部分領域、並びに前記絶縁膜を覆っており、かつ前記柱状電極の頂面を露出して設けられている封止部と、
複数の前記柱状電極の前記頂面に設けられている複数の外部端子と
を具え、
前記柱状電極接続領域は、前記電極パッドの前記表面保護膜に被覆されている領域と非対向である
ことを特徴とする半導体装置。 A first main surface, a substrate having a second main surface opposite to the first main surface, wherein a plurality of functional elements are formed;
An oxide film provided on the first main surface;
A plurality of electrode pads provided on the oxide film and electrically connected to the plurality of functional elements;
A surface protection film provided on the oxide film and having a plurality of first openings exposing a portion of each of the plurality of electrode pads;
An insulating film provided on the surface protection film and having a second opening exposing a part of the electrode pad exposed from the first opening;
A wiring having a columnar electrode connection region led out from the electrode pad exposed from the second opening to the insulating film, wherein the columnar electrode connection region is directly above the first opening. A redistribution layer including the wiring, which is located and an edge of the wiring on the columnar electrode connection region side is located within the outline of the first opening;
A plurality of columnar electrodes in which a first partial region that is a part of a bottom surface is connected to the columnar electrode connection region of the wiring, wherein at least the first partial region of the bottom surface is positioned directly above the electrode pad. And the columnar electrode in which the second partial region that is a remaining portion is provided in non-contact with the insulating film;
A sealing portion that covers the plurality of wirings, the second partial regions of the side surfaces and the bottom surface of the plurality of columnar electrodes, and the insulating film, and is provided to expose the top surface of the columnar electrode; ,
A plurality of external terminals provided on the top surface of the plurality of columnar electrodes ,
The semiconductor device according to claim 1, wherein the columnar electrode connection region is not opposed to a region covered with the surface protective film of the electrode pad .
前記第１主表面上に設けられている酸化膜と、
前記酸化膜上に設けられており、複数の前記機能素子と電気的に接続されている複数の電極パッドと、
前記酸化膜上に設けられており、複数の前記電極パッドそれぞれの一部分を露出している複数の第１開口部を有する表面保護膜と、
前記表面保護膜上に設けられており、前記第１開口部から露出している前記電極パッドのさらに一部分を露出している第２開口部を有している第１絶縁膜と、
前記第２開口部から露出している前記電極パッドから前記第１絶縁膜上に導出されている、柱状電極接続領域を有する配線であって、当該柱状電極接続領域が前記第１開口部の真上に位置している前記配線を含む再配線層と、
前記第１絶縁膜上に、前記配線の前記柱状電極接続領域を露出して設けられている第２絶縁膜と、
前記配線の前記柱状電極接続領域から前記第２絶縁膜にまたがる前記柱状電極形成領域に設けられている柱状電極用下地金属パターンと、
前記柱状電極用下地金属パターン上に設けられている柱状電極と、
前記第２絶縁膜、複数の前記柱状電極用下地金属パターン、及び複数の前記柱状電極の側面を覆っており、かつ複数の前記柱状電極の頂面を露出して設けられている封止部と、
複数の前記柱状電極の前記頂面に設けられている複数の外部端子と
を具え、
前記柱状電極接続領域は、前記電極パッドの前記表面保護膜に被覆されている領域と非対向である
ことを特徴とする半導体装置。 A first main surface, a substrate having a second main surface opposite to the first main surface, wherein a plurality of functional elements are formed;
An oxide film provided on the first main surface;
A plurality of electrode pads provided on the oxide film and electrically connected to the plurality of functional elements;
A surface protection film provided on the oxide film and having a plurality of first openings exposing a portion of each of the plurality of electrode pads;
A first insulating film provided on the surface protective film and having a second opening exposing a part of the electrode pad exposed from the first opening;
A wiring having a columnar electrode connection region led out from the electrode pad exposed from the second opening to the first insulating film, wherein the columnar electrode connection region is a true part of the first opening. A rewiring layer including the wiring located above;
A second insulating film provided on the first insulating film so as to expose the columnar electrode connection region of the wiring;
A columnar electrode base metal pattern provided in the columnar electrode formation region extending from the columnar electrode connection region of the wiring to the second insulating film;
A columnar electrode provided on the columnar electrode base metal pattern;
A sealing portion that covers the side surfaces of the second insulating film, the plurality of columnar electrode base metal patterns, and the plurality of columnar electrodes, and exposes the top surfaces of the plurality of columnar electrodes; ,
A plurality of external terminals provided on the top surface of the plurality of columnar electrodes ,
The semiconductor device according to claim 1, wherein the columnar electrode connection region is not opposed to a region covered with the surface protective film of the electrode pad .
前記柱状電極用下地金属パターンは、前記配線の前記柱状電極接続領域から前記第２絶縁膜にまたがる前記柱状電極形成領域を覆って設けられていて、
前記柱状電極は、前記柱状電極用下地金属パターン上である前記柱状電極形成領域に設けられていて、
前記封止部は、露出している複数の前記柱状電極用下地金属パターン及び複数の前記柱状電極の側面を覆っており、かつ複数の前記柱状電極の頂面を露出して設けられていることを特徴とする請求項２に記載の半導体装置。 The second insulating film is provided on the first insulating film, is provided in the columnar electrode formation region so as to expose the columnar electrode connection region of the wiring, and the wiring outside the columnar electrode formation region and The first insulating film is exposed, and
The columnar electrode base metal pattern is provided to cover the columnar electrode formation region extending from the columnar electrode connection region of the wiring to the second insulating film,
The columnar electrode is provided in the columnar electrode formation region on the columnar electrode base metal pattern,
The sealing portion covers the exposed plurality of columnar electrode base metal patterns and the side surfaces of the plurality of columnar electrodes, and is provided so as to expose the top surfaces of the plurality of columnar electrodes. The semiconductor device according to claim 2.
前記チップ領域の前記酸化膜上に、複数の前記機能素子に電気的に接続される複数の電極パッドを形成する工程と、
複数の前記電極パッドが設けられている前記酸化膜上に、複数の前記電極パッドそれぞれの一部分を露出している複数の第１開口部を有する表面保護膜を形成する工程と、
前記表面保護膜上に、前記第１開口部から露出している前記電極パッドのさらに一部分を露出させる第２開口部を有する絶縁膜を形成する工程と、
前記第２開口部内を含む前記絶縁膜上全面に、下地金属膜を形成する工程と、
前記下地金属膜上に、当該下地金属膜の一部分を露出させるパターンを有する第１感光性樹脂パターンを用いて、柱状電極接続領域を有する配線であって、当該柱状電極接続領域を前記第１開口部の真上に位置させており、かつ前記配線の前記柱状電極接続領域側の端縁が前記第１開口部の輪郭内に位置し、さらに、該柱状電極接続領域が、前記電極パッドの前記表面保護膜に被覆されている領域と非対向となるように、前記配線を形成する工程と、
前記配線の前記柱状電極接続領域から前記第１感光性樹脂パターンにまたがる柱状電極形成領域を露出するパターンを有する第２感光性樹脂パターンを形成する工程と、
前記柱状電極形成領域に、前記第２感光性樹脂パターンを用いて、前記配線の前記柱状電極接続領域に底面の一部分が接続されている複数の柱状電極であって、前記電極パッドの真上に少なくとも底面の一部分を位置させている複数の前記柱状電極を形成する工程と、
前記第１感光性樹脂パターン及び前記第２感光性樹脂パターンを除去する工程と、
前記配線から露出した前記下地金属膜を除去して、下地金属パターンを形成する工程と、
前記柱状電極の底面のうち前記柱状電極接続領域には非接続の残存部分を覆い、かつ複数の前記柱状電極の頂面を露出させて封止部を形成する工程と、
複数の前記柱状電極の露出した頂面上に、複数の外部端子をそれぞれ搭載する工程と、
複数の前記チップ領域間を切削して、半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 A first main surface, a second main surface opposite to the first main surface, an oxide film formed on the first main surface, and a plurality of chip regions are defined; Preparing a substrate in which a plurality of functional elements are built in a region;
Forming a plurality of electrode pads electrically connected to the plurality of functional elements on the oxide film in the chip region;
Forming a surface protective film having a plurality of first openings exposing a part of each of the plurality of electrode pads on the oxide film provided with the plurality of electrode pads;
Forming an insulating film having a second opening exposing a part of the electrode pad exposed from the first opening on the surface protective film;
Forming a base metal film on the entire surface of the insulating film including the inside of the second opening;
A wiring having a columnar electrode connection region on the base metal film using a first photosensitive resin pattern having a pattern exposing a part of the base metal film, wherein the columnar electrode connection region is formed in the first opening. And the edge of the wiring on the columnar electrode connection region side is located within the outline of the first opening, and the columnar electrode connection region further includes the columnar electrode connection region. Forming the wiring so as not to face the region covered with the surface protection film ;
Forming a second photosensitive resin pattern having a pattern exposing a columnar electrode formation region extending from the columnar electrode connection region of the wiring to the first photosensitive resin pattern;
A plurality of columnar electrodes in which a part of the bottom surface is connected to the columnar electrode connection region of the wiring using the second photosensitive resin pattern in the columnar electrode formation region, and directly above the electrode pad. Forming a plurality of the columnar electrodes in which at least a part of the bottom surface is located;
Removing the first photosensitive resin pattern and the second photosensitive resin pattern;
Removing the base metal film exposed from the wiring to form a base metal pattern;
A step of covering a remaining portion of the columnar electrode connection region that is not connected to the columnar electrode connection region and exposing a top surface of the plurality of columnar electrodes to form a sealing portion;
Mounting a plurality of external terminals on the exposed top surfaces of the plurality of columnar electrodes;
And a step of cutting the plurality of chip regions to singulate the semiconductor device.
前記チップ領域の前記酸化膜上に、複数の前記機能素子に電気的に接続される複数の電極パッドを形成する工程と、
複数の前記電極パッドが設けられている前記酸化膜上に、複数の前記電極パッドそれぞれの一部分を露出している複数の第１開口部を有する表面保護膜を形成する工程と、
前記表面保護膜上に、前記第１開口部から露出している前記電極パッドのさらに一部分を露出させる第２開口部を有する第１絶縁膜を形成する工程と、
前記第２開口部内を含む前記第１絶縁膜上全面に、下地金属膜を形成する工程と、
前記下地金属膜上に、当該下地金属膜の一部分を露出させるパターンを有する第１感光性樹脂パターンを用いて、柱状電極接続領域を有する配線であって、当該柱状電極接続領域を前記第１開口部の真上に位置させており、かつ前記配線の前記柱状電極接続領域側の端縁が前記第１開口部の輪郭内に位置し、さらに、該柱状電極接続領域が、前記電極パッドの前記表面保護膜に被覆されている領域と非対向となるように、前記配線を形成する工程と、
前記第１感光性樹脂パターンを除去する工程と、
前記配線から露出した前記下地金属膜を除去して、下地金属パターンを形成する工程と、
前記配線の前記柱状電極接続領域を露出させて、前記配線、前記下地金属パターン及び前記第１絶縁膜を覆う第２絶縁膜を形成する工程と、
前記配線の露出した前記柱状電極接続領域を含む前記第２絶縁膜上全面に、柱状電極用下地金属膜を形成する工程と、
前記配線の前記柱状電極接続領域から前記第２絶縁膜にまたがる柱状電極形成領域を露出するパターンを有する第２感光性樹脂パターンを形成する工程と、
前記柱状電極形成領域に、前記第２感光性樹脂パターンを用いて、前記配線の前記柱状電極接続領域に底面の一部分が接続されている複数の柱状電極であって、前記電極パッドの真上に少なくとも底面の一部分を位置させている複数の前記柱状電極を形成する工程と、
前記第２感光性樹脂パターン及び前記柱状電極から露出した前記柱状電極用下地金属膜を除去して、柱状電極用下地金属パターンを形成する工程と、
前記第２絶縁膜、複数の前記柱状電極用下地金属パターン及び複数の前記柱状電極の側面を覆い、かつ複数の前記柱状電極の頂面を露出させて封止部を形成する工程と、
複数の前記柱状電極の露出した頂面上に、複数の外部端子をそれぞれ搭載する工程と、
複数の前記チップ領域間を切削して、半導体装置の個片化を行う工程と
を含むことを特徴とする半導体装置の製造方法。 A first main surface, a second main surface opposite to the first main surface, an oxide film formed on the first main surface, and a plurality of chip regions are defined; Preparing a substrate in which a plurality of functional elements are built in a region;
Forming a plurality of electrode pads electrically connected to the plurality of functional elements on the oxide film in the chip region;
Forming a surface protection film having a plurality of first openings exposing a portion of each of the plurality of electrode pads on the oxide film provided with the plurality of electrode pads;
Forming a first insulating film having a second opening exposing a part of the electrode pad exposed from the first opening on the surface protective film;
Forming a base metal film on the entire surface of the first insulating film including the inside of the second opening;
A wiring having a columnar electrode connection region on the base metal film using a first photosensitive resin pattern having a pattern for exposing a part of the base metal film, wherein the columnar electrode connection region is formed in the first opening. and by position directly above the part, and the positioned in the columnar electrode connection region side of the edge is within the contour of the first opening of the circuit, further, the columnar electrode connection regions, the electrode pad Forming the wiring so as not to face the region covered with the surface protective film of
Removing the first photosensitive resin pattern;
Removing the base metal film exposed from the wiring to form a base metal pattern;
Exposing the columnar electrode connection region of the wiring to form a second insulating film covering the wiring, the base metal pattern, and the first insulating film;
Forming a columnar electrode base metal film on the entire surface of the second insulating film including the columnar electrode connection region where the wiring is exposed;
Forming a second photosensitive resin pattern having a pattern exposing a columnar electrode formation region extending from the columnar electrode connection region of the wiring to the second insulating film;
A plurality of columnar electrodes in which a part of the bottom surface is connected to the columnar electrode connection region of the wiring using the second photosensitive resin pattern in the columnar electrode formation region, and directly above the electrode pad. Forming a plurality of the columnar electrodes in which at least a part of the bottom surface is located;
Removing the columnar electrode base metal film exposed from the second photosensitive resin pattern and the columnar electrode to form a columnar electrode base metal pattern;
Covering the side surfaces of the second insulating film, the plurality of columnar electrode base metal patterns, and the plurality of columnar electrodes, and exposing the top surfaces of the plurality of columnar electrodes to form a sealing portion;
Mounting a plurality of external terminals on the exposed top surfaces of the plurality of columnar electrodes;
And a step of cutting the plurality of chip regions to singulate the semiconductor device.
前記柱状電極用下地金属パターンを形成する工程は、前記配線の前記柱状電極接続領域から前記第２絶縁膜にまたがる前記柱状電極形成領域を覆って形成する工程であり、
前記柱状電極を形成する工程は、前記第２感光性樹脂パターンを用いて、前記柱状電極用下地金属パターン上である前記柱状電極形成領域に形成する工程であり、
前記封止部を形成する工程は、露出している前記柱状電極用下地金属パターン及び複数の前記柱状電極の側面を覆い、かつ前記柱状電極の頂面を露出させて形成する工程である
ことを特徴とする請求項６に記載の半導体装置の製造方法。 The step of forming the second insulating film is a step of exposing the columnar electrode connection region of the wiring to the columnar electrode forming region on the first insulating film,
The step of forming the base metal pattern for the columnar electrode is a step of covering the columnar electrode formation region extending from the columnar electrode connection region of the wiring to the second insulating film,
The step of forming the columnar electrode is a step of forming the columnar electrode formation region on the columnar electrode base metal pattern using the second photosensitive resin pattern,
The step of forming the sealing portion is a step of covering the exposed base metal pattern for columnar electrodes and the side surfaces of the plurality of columnar electrodes, and exposing the top surfaces of the columnar electrodes. The method of manufacturing a semiconductor device according to claim 6, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007073021A JP4668938B2 (en) | 2007-03-20 | 2007-03-20 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007073021A JP4668938B2 (en) | 2007-03-20 | 2007-03-20 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008235573A JP2008235573A (en) | 2008-10-02 |
| JP4668938B2 true JP4668938B2 (en) | 2011-04-13 |
Family
ID=39908021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007073021A Expired - Fee Related JP4668938B2 (en) | 2007-03-20 | 2007-03-20 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4668938B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10950539B2 (en) | 2018-09-13 | 2021-03-16 | Samsung Electronics Co., Ltd. | Redistribution substrate, method of fabricating the same, and semiconductor package including the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010062176A (en) * | 2008-09-01 | 2010-03-18 | Casio Comput Co Ltd | Semiconductor device and manufacturing method thereof |
| JP5249080B2 (en) * | 2009-02-19 | 2013-07-31 | セイコーインスツル株式会社 | Semiconductor device |
| KR101920434B1 (en) * | 2012-03-23 | 2018-11-20 | 삼성전자주식회사 | Printed circuit board and manufacturing method thereof |
| US9653406B2 (en) | 2015-04-16 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive traces in semiconductor devices and methods of forming same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3910694B2 (en) * | 1997-09-11 | 2007-04-25 | 沖電気工業株式会社 | Manufacturing method of semiconductor device with external terminal |
| JP3781664B2 (en) * | 2001-11-26 | 2006-05-31 | カシオ計算機株式会社 | Semiconductor device and manufacturing method thereof |
| JP2004165234A (en) * | 2002-11-11 | 2004-06-10 | Casio Comput Co Ltd | Semiconductor device and manufacturing method thereof |
| JP3888267B2 (en) * | 2002-08-30 | 2007-02-28 | カシオ計算機株式会社 | Semiconductor device and manufacturing method thereof |
-
2007
- 2007-03-20 JP JP2007073021A patent/JP4668938B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10950539B2 (en) | 2018-09-13 | 2021-03-16 | Samsung Electronics Co., Ltd. | Redistribution substrate, method of fabricating the same, and semiconductor package including the same |
| US11600564B2 (en) | 2018-09-13 | 2023-03-07 | Samsung Electronics Co., Ltd. | Redistribution substrate, method of fabricating the same, and semiconductor package including the same |
| US11973028B2 (en) | 2018-09-13 | 2024-04-30 | Samsung Electronics Co., Ltd. | Redistribution substrate, method of fabricating the same, and semiconductor package including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008235573A (en) | 2008-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12009350B2 (en) | Semiconductor package and method of fabricating the same | |
| US8211789B2 (en) | Manufacturing method of a bump structure having a reinforcement member | |
| EP1542279B1 (en) | Method of producing a semiconductor device | |
| CN101106116B (en) | Semiconductor device and method of producing the same | |
| JPWO2017056297A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20100094943A (en) | Semiconductor device | |
| US8901754B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4668938B2 (en) | Semiconductor device and manufacturing method thereof | |
| US12381130B2 (en) | Semiconductor package | |
| JP3804797B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6734554B2 (en) | Semiconductor wafer with bumps of uniform height | |
| US20080096315A1 (en) | Stacked chip package and method for forming the same | |
| WO2011078319A1 (en) | Semiconductor device, semiconductor wafer, and method for manufacturing a semiconductor device | |
| JP4631223B2 (en) | Semiconductor package and semiconductor device using the same | |
| JP2004260074A (en) | Semiconductor device, method of manufacturing semiconductor device and method of mounting the same, circuit board, and electronic device | |
| CN101996971A (en) | Semiconductor device and manufacture method thereof | |
| JP3722784B2 (en) | Semiconductor device | |
| US20250167054A1 (en) | Semiconductor chip and semiconductor package including the same | |
| JP3726906B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP3885890B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP4987683B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI399839B (en) | Intermediary connector built into semiconductor package construction | |
| KR100969444B1 (en) | Wafer level chip scale package having patterned resin seal and manufacturing method thereof | |
| WO2025004638A1 (en) | Semiconductor chip and method for manufacturing semiconductor chip | |
| JP5188039B2 (en) | Semiconductor device, semiconductor structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080926 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |